KR100855882B1 - Single crystal nanowire array having heterojunction and method for manufacturing the same - Google Patents
Single crystal nanowire array having heterojunction and method for manufacturing the same Download PDFInfo
- Publication number
- KR100855882B1 KR100855882B1 KR1020060080852A KR20060080852A KR100855882B1 KR 100855882 B1 KR100855882 B1 KR 100855882B1 KR 1020060080852 A KR1020060080852 A KR 1020060080852A KR 20060080852 A KR20060080852 A KR 20060080852A KR 100855882 B1 KR100855882 B1 KR 100855882B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowires
- nanowire
- oxide film
- silicon substrate
- heterojunction
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000013078 crystal Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 239000012535 impurity Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 238000000347 anisotropic wet etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 41
- 230000003287 optical effect Effects 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 이질접합을 갖는 단결정 나노와이어 어레이를 이용한 소자 및 그의 제조방법은 이질접합을 형성하기 위하여 실리콘 기판상에 불순물을 주입하는 단계, 실리콘 기판을 열산화하여 제1열산화막을 형성하는 제1열산화 단계, 제1열산화막을 식각하여 산화막 패턴을 형성하는 단계, 실리콘 기판을 식각하여 컬럼 구조를 형성하는 단계, 컬럼 구조를 이방성 식각하여 나노와이어를 형성하는 단계, 기판을 열산화하여 제2열산화막을 형성하는 제2열산화 단계 및 제2열산화막을 제거하여 릴리즈된 나노와이어를 형성하는 단계를 포함한다.A device using a single crystal nanowire array having a heterojunction according to the present invention, and a method of manufacturing the same, include the steps of injecting impurities onto a silicon substrate to form a heterojunction, and thermally oxidizing the silicon substrate to form a first thermal oxide film. A first thermal oxidation step, etching the first thermal oxide film to form an oxide film pattern, etching a silicon substrate to form a column structure, anisotropically etching the column structure to form nanowires, and thermally oxidizing the substrate. And forming a released nanowire by removing the second thermal oxidation film and forming the second thermal oxide film.
따라서, 본 발명은 불순물 주입공정과 열산화 공정의 조절을 통하여 나노와이어의 선폭을 용이하게 설정할 수 있으며, 이로 인하여 다양한 형태를 가지는 이질접합을 갖는 나노와이어를 용이하게 형성할 수 있으며, 바이오 센서, 박막 트랜지스터 소자, 나노전자소자, 광소자 등 다양한 소자에 용이하게 적용가능한 이점이 있다.Accordingly, the present invention can easily set the line width of the nanowires through the control of the impurity implantation process and the thermal oxidation process, thereby easily forming nanowires having heterogeneous junctions having various forms, biosensors, There is an advantage that can be easily applied to various devices such as thin film transistor device, nanoelectronic device, optical device.
이질접합, 나노와이어, 톱-다운 Heterojunction, Nanowires, Top-Down
Description
도 1은 본 발명의 제1실시예에 따라 제조된 나노와이어의 SEM사진,1 is a SEM photograph of a nanowire manufactured according to the first embodiment of the present invention,
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조공정도,2a to 2e is a manufacturing process diagram of a single crystal nanowire array having a heterojunction according to a first embodiment of the present invention,
도 3은 본 발명의 제3실시예에 따라 제조된 나노와이어의 SEM사진,Figure 3 is a SEM photograph of the nanowires prepared according to the third embodiment of the present invention,
도 4는 본 발명의 제4실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이를 이용한 소자 제조공정도,Figure 4 is a device manufacturing process using a single crystal nanowire array having a heterojunction according to a fourth embodiment of the present invention,
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
300: 단결정 실리콘 기판 305: 제1열산화막300: single crystal silicon substrate 305: first thermal oxide film
310: 컬럼구조 315: 나노와이어 구조물310: column structure 315: nanowire structure
320: 제2열산화막 325: 단결정 실리콘 나노와이어 320: second thermal oxide film 325: single crystal silicon nanowires
본 발명은 이질접합을 갖는 단결정 나노와이어 어레이를 이용한 소자 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 단결정 실리콘 기판을 식각공정에 기반하여 톱-다운 방식으로 제작하나, 이질접합(heterojunction)을 갖는 실리콘 나노와이어 어레이 및 그의 제조방법에 관한 것이다. The present invention relates to a device using a single crystal nanowire array having a heterojunction and a method of manufacturing the same. More specifically, a single crystal silicon substrate is manufactured in a top-down manner based on an etching process, but has a heterojunction. A silicon nanowire array and a method of manufacturing the same.
나노와이어(nanowire)는 수십 대 일의 큰 종횡비(aspect ratio)를 가지는 나노 스케일의 구조로서 이러한 나노와이어가 적용된 소자는 그 응용에 따라 FET와 같이 각종 전자소자의 핵심부품인 트랜지스터로 이용될 수 있고 화학센서 및 바이오센서 등으로 다양하게 이용될 수 있다. Nanowire is a nano-scale structure with a large aspect ratio of several tens of days. The device to which such nanowires are applied can be used as a transistor, which is a core component of various electronic devices, such as FETs. It can be used in various ways such as chemical sensors and biosensors.
종래에는 합성에 기반한 바텀-업(bottom-up) 방식의 나노와이어 제조 방법에있어서, 이질접합을 갖는 나노와이어를 얻기 위하여 나노와이어 성장 시 주입되는 불순물의 타입을 달리하여 성장을 조절함으로써 제조한다. Conventionally, in the method of manufacturing a bottom-up nanowire based on synthesis, the growth is controlled by varying the type of impurities injected during nanowire growth in order to obtain a nanowire having a heterojunction.
이러한 종래의 합성에 기반한 바텀-업 방식으로 제조된 이질접합을 갖는 나노와이어는 이질접합을 갖는 나노와이어 기반의 디바이스에 적용함에 있어, 응용에 적합한 반도체 특성을 갖는 나노와이어를 쉽게 얻을 수 있고, 나노와이어의 고농도 불순물 주입영역상에 금속 전극을 형성하여 반도체-금속간의 오믹 콘택(ohmic contact) 특성을 쉽게 얻을 수 있으므로 이질접합을 갖는 나노와이어 기반 디바이스의 동작 특성의 신뢰성과 균일성을 향상시킬 수 있다. Nanowires having heterojunctions produced in a bottom-up manner based on such conventional synthesis can be easily obtained nanowires having semiconductor characteristics suitable for application in application to nanowire-based devices having heterojunctions. By forming a metal electrode on the high concentration impurity implantation region of the wire, it is possible to easily obtain ohmic contact characteristics between the semiconductor and the metal, thereby improving the reliability and uniformity of the operating characteristics of the nanowire-based device having heterojunctions. .
그러나, 이러한 종래의 이질접합을 가지는 나노와이어 제조방법은 나노와이 어를 기판상에 어레이하여 원하는 위치에 배열하여 제조하는 과정이 매우 어렵기 때문에 종래의 바텀-업 방식으로 제조된 나노와이어를 양산이 필요한 디바이스로 활용하는 것은 사실상 거의 불가능하다.However, the conventional method for manufacturing nanowires having heterojunctions is difficult to produce by arranging nanowires on a substrate and arranging them in a desired position. Therefore, mass production of nanowires manufactured in a conventional bottom-up method is difficult. It is virtually impossible to use it as a necessary device.
한편, 화학적 기상 성장법(chemical vapor deposition, 이하 'CVD'라 한다)에 의한 성장으로 나노와이어를 제조하는 방법에서는 CVD 챔버에 주입되는 반응 가스를 조절하여 이질 접합 나노와이어를 제조하고, 이를 디바이스로 제조하기 위하여 원하는 위치에 나노와이어를 배열하거나 성장시키는 방법을 적용하나, 이 또한, 원하는 위치에 정확히 나노와이어를 배열하거나 성장시키는 과정이 매우 어려워 실제 소자를 제작하기 위한 공정에 적용하기가 거의 불가능하다.Meanwhile, in the method of manufacturing nanowires by growth by chemical vapor deposition (hereinafter referred to as 'CVD'), a heterojunction nanowire is manufactured by controlling a reaction gas injected into a CVD chamber and using the device as a device. In order to manufacture, the method of arranging or growing nanowires at a desired position is applied, but also, the process of arranging or growing nanowires exactly at a desired position is very difficult, and thus it is almost impossible to apply them to a process for manufacturing a real device. .
본 발명의 목적은 불순물 주입공정과 열산화 공정을 통하여 다양한 형태의 이질접합(heterojunction)을 갖는 단결정 나노와이어 어레이(nanowire array)를 이용한 소자 및 그의 제조방법을 제공함에 있다.An object of the present invention is to provide a device using a single crystal nanowire array having a heterojunction of various forms through an impurity implantation process and a thermal oxidation process and a method of manufacturing the same.
본 발명의 다른 목적은 기존의 반도체 집적회로 공정 기술을 그대로 적용하여 이질접합을 갖는 단결정 나노와이어 어레이를 이용한 소자 및 그의 제조방법을 제공함에 있다.Another object of the present invention is to provide a device using a single crystal nanowire array having heterogeneous junctions and a method of manufacturing the same by applying existing semiconductor integrated circuit process technology.
본 발명의 또 다른 목적은 바이오 센서, 박막 트랜지스터 소자, 나노전자소자, 광소자 등 다양한 소자에 용이하게 적용 가능한 이질접합을 갖는 단결정 나노와이어 어레이를 이용한 소자 및 그의 제조방법을 제공함에 있다.Still another object of the present invention is to provide a device using a single crystal nanowire array having a heterojunction easily applicable to various devices such as a biosensor, a thin film transistor device, a nanoelectronic device, an optical device, and a manufacturing method thereof.
본 발명의 일실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 이질접합을 형성하기 위하여 실리콘 기판상에 불순물을 주입하는 단계, 실리콘 기판을 열산화하여 제1열산화막을 형성하는 제1열산화 단계, 제1열산화막을 식각하여 산화막 패턴을 형성하는 단계, 실리콘 기판을 건식 식각하여 컬럼 구조를 형성하는 단계, 컬럼 구조를 이방성 습식 식각하여 나노와이어를 형성하는 단계, 기판을 열산화하여 제2열산화막을 형성하는 제2열산화 단계 및 제2열산화막을 제거하여 릴리즈된 나노와이어를 형성하는 단계를 포함한다.According to an embodiment of the present invention, a method of manufacturing a single crystal nanowire array having a heterojunction may include implanting impurities on a silicon substrate to form a heterojunction, and thermally oxidizing the silicon substrate to form a first thermal oxide film. A first thermal oxidation step, etching the first thermal oxide film to form an oxide film pattern, dry etching the silicon substrate to form a column structure, anisotropic wet etching the column structure to form nanowires, and thermally oxidizing the substrate And a second thermal oxidation step of forming a second thermal oxide film and a step of removing the second thermal oxide film to form a released nanowire.
본 발명의 다른 실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 단결정 실리콘 기판을 열산화하여 제1열산화막을 형성하는 제1열산화 단계, 제1열산화막을 식각하여 산화막 패턴을 형성하는 단계, 실리콘 기판을 건식 식각하여 컬럼 구조를 형성하는 단계, 컬럼 구조를 이방성 습식 식각하여 나노와이어를 형성하는 단계, 나노와이어의 상부에 존재하는 제1열산화막을 제거한 후, 이질 접합을 형성하기 위하여 불순물을 주입하는 단계, 기판을 열산화하여 제2열산화막을 형성하는 제2열산화 단계 및 제2열산화막을 제거하여 릴리즈된 나노와이어를 형성하는 단계를 포함한다.According to another embodiment of the present invention, a method of manufacturing a single crystal nanowire array having heterojunctions includes a first thermal oxidation step of thermally oxidizing a single crystal silicon substrate to form a first thermal oxide film, and etching the first thermal oxide film to form an oxide layer pattern. Forming a column structure by dry etching the silicon substrate; forming an nanowire by anisotropically wet etching the column structure; removing the first thermal oxide layer on the nanowire, and then forming a heterojunction. In order to do so, the method includes implanting impurities, thermally oxidizing the substrate to form a second thermal oxide film, and removing the second thermal oxide film to form the released nanowires.
본 발명의 또 다른 실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 단결정 실리콘 기판을 열산화하여 제1열산화막을 형성하는 제1열산화 단계, 제1열산화막을 식각하여 산화막 패턴을 형성하는 단계, 실리콘 기판을 건식 식각하여 컬럼 구조를 형성하는 단계, 컬럼 구조를 이방성 습식 식각하여 나노와이어를 형성하는 단계, 기판을 열산화하여 제2열산화막을 형성하는 제2열산화 단계 및 나노와이어의 상부에 존재하는 상기 제1열산화막 및 제2열산화막을 제거한 후, 이질접합을 형성하기 위하여 불순물을 주입하는 단계, 제2열산화막을 건식 식각하여 릴리즈된 나노와이어를 형성하는 단계를 포함한다.According to another embodiment of the present invention, a method of manufacturing a single crystal nanowire array having heterogeneous junctions includes a first thermal oxidation step of thermally oxidizing a single crystal silicon substrate to form a first thermal oxide film, and etching the first thermal oxide film to form an oxide layer pattern. Forming a column structure by dry etching the silicon substrate; forming an nanowire by anisotropically wet etching the column structure; thermally oxidizing the substrate to form a second thermal oxide film; Removing the first thermal oxide film and the second thermal oxide film on the nanowire, implanting impurities to form a heterojunction, and dry etching the second thermal oxide film to form the released nanowire. Include.
본 발명에 있어서, 불순물을 주입하는 단계는 고체 상태로부터 도핑을 수행하거나, 증기 상태로부터 도핑, 이온 주입을 이용한 도핑 중 어느 하나 이상의 방법을 사용한다.In the present invention, the step of implanting impurities may use any one or more of doping from a solid state, doping from a vapor state, and doping using ion implantation.
본 발명에 있어서, 불순물을 주입하는 단계 또는 상기 제2열산화 단계를 통하여 이질접합을 갖는 나노와이어의 선폭을 조절한다.In the present invention, the line width of the nanowires having heterogeneous junctions is adjusted by injecting impurities or by the second thermal oxidation step.
따라서, 본 발명의 일실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이는 실리콘 기판과 일체형으로 형성되며, 실리콘 기판에 이격되어 있는 나노와이어와 상기 실리콘 기판 및 상기 나노와이어와 일체로 형성되며 상기 나노와이어 일측 또는 양측을 지지하는 지지구조체로 구성되고, 이때, 상기 나노와이어는 상기 지지구조체와 접한 영역의 굵기가 굵으면서 상기 지지구조체와 멀어질수록 굵기가 작아진다.Therefore, the single crystal nanowire array having a heterojunction according to an embodiment of the present invention is integrally formed with the silicon substrate, and is formed integrally with the nanowire and the silicon substrate and the nanowire, which are spaced apart from the silicon substrate, and the nanowire. It is composed of a support structure for supporting one side or both sides of the wire, wherein the nanowires are thicker in the area in contact with the support structure and smaller as the distance from the support structure.
본 발명의 다른 실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이는 실리콘 기판과 일체로 형성되며, 실리콘 기판에 이격되어 있는 나노와이어와 상기 실리콘 기판 및 상기 나노와이어와 일체로 형성되며 상기 나노와이어 일측 또는 양측을 지지하는 지지구조체로 구성되고, 이때, 상기 나노와이어의 굵기는 부분적인 고농도 불순물 주입에 의해 각 영역에 따라 달라진다.The single crystal nanowire array having a heterojunction according to another embodiment of the present invention is integrally formed with a silicon substrate, is formed integrally with the nanowire and the silicon substrate and the nanowire spaced apart from the silicon substrate, and the one side of the nanowire. Or it is composed of a support structure for supporting both sides, wherein the thickness of the nanowire is changed in each region by the partial high concentration impurity injection.
따라서, 본 발명은 실리콘 기판과 일체형으로 형성되며, 상기 실리콘 기판에 이격되어 있는 나노와이어, 실리콘 기판 및 나노와이어와 일체로 형성되며 나노와이어 일측 또는 양측을 지지하는 지지구조체 및 지지구조체 일측 또는 양측 상의 전극물질로 구성되고, 상기 나노와이어는 상기 지지구조체와 접한 영역의 굵기가 굵으면서 상기 지지구조체와 멀어질수록 굵기가 작아지는 이질접합을 갖는 단결정 나노와이어 소자를 형성할 수 있다.Therefore, the present invention is integrally formed with the silicon substrate, the nanowire, the silicon substrate and the nanowire spaced apart from the silicon substrate formed integrally with the support structure for supporting one or both sides of the nanowire and on one side or both sides of the support structure The nanowire may be formed of an electrode material, and the nanowire may form a single crystal nanowire device having a heterojunction in which the thickness of the region in contact with the support structure is thick and the thickness becomes farther away from the support structure.
그리고, 본 발명은 실리콘 기판과 일체로 형성되며, 상기 실리콘 기판에 이격되어 있는 나노와이어, 실리콘 기판 및 상기 나노와이어와 일체로 형성되며 상기 나노와이어 일측 또는 양측을 지지하는 지지구조체 및 지지구조체 일측 또는 양측 상의 전극물질로 구성되고, 상기 나노와이어의 굵기는 부분적인 고농도 불순물 주입에 의해 각 영역에 따라 달라지는 이질접합을 갖는 단결정 나노와이어 소자를 형성할 수도 있다.In addition, the present invention is integrally formed with the silicon substrate, the nanowire spaced apart from the silicon substrate, the silicon substrate and the support structure and integrally formed with the nanowire and support one side or both sides of the nanowire or one side or It is also possible to form a single crystal nanowire device composed of electrode materials on both sides, and the thickness of the nanowires has heterogeneous junctions varying with each region by partial high concentration impurity implantation.
이러한 이질접합을 갖는 단결정 나노와이어 소자의 제조방법은, 단결정 실리콘 기판을 이용하여 이질접합을 갖는 나노와이어 어레이를 형성하는 단계, 나노와이어 어레이를 소자가 형성될 기판상에 전사하는 단계 및 나노와이어의 일측 또는 양측상에 전극물질을 증착하여 전극을 형성하는 단계를 포함한다.The method for manufacturing a single crystal nanowire device having a heterojunction includes forming a nanowire array having a heterojunction using a single crystal silicon substrate, transferring the nanowire array onto a substrate on which the device is to be formed, and Depositing an electrode material on one or both sides to form an electrode.
앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선 의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.In the foregoing, the terms or words used in the present specification and claims should not be construed as being limited to the ordinary or dictionary meanings, and the inventors properly define the concept of terms in order to explain their own invention in the best way. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that it can.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
본 발명에 따른 나노와이어는 단결정 실리콘 기판을 식각공정에 기반하여 톱-다운 방식으로 제작하여 이질접합(heterojunction)을 갖는 실리콘 나노와이어 어레이를 제공한다. 이때, 이질접합을 갖는 실리콘 나노와이어 어레이의 제조방법에 있어서, 불순물 주입공정과 열산화 공정을 조절함으로써 다양한 형태의 이질접합을 갖는 실리콘 나노와이어 어레이를 제공할 수 있다.The nanowires according to the present invention provide a silicon nanowire array having a heterojunction by fabricating a single crystal silicon substrate in a top-down manner based on an etching process. At this time, in the method of manufacturing a silicon nanowire array having a heterojunction, it is possible to provide a silicon nanowire array having a heterogeneous junction of various forms by adjusting the impurity implantation process and the thermal oxidation process.
본 발명에 있어서, 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 단결정 나노와이어의 제작공정이 수행되기 전 불순물을 주입하는 공정을 수행하거나, 단결정 나노와이어의 제조공정 중 불순물을 주입하는 공정을 수행함으로써 이루어질 수 있다.In the present invention, the method for manufacturing a single crystal nanowire array having a heterojunction is performed by injecting impurities before the manufacturing process of the single crystal nanowires is performed, or by performing a process of injecting impurities during the manufacturing process of the single crystal nanowires. This can be done by.
이하 첨부된 도면을 참조하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings in more detail as follows.
[제1실시예][First Embodiment]
도 1 내지 도 2e는 본 발명의 제1실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법에 관한 것으로서, 더욱 상세하게는 단결정 나노와이어 의 제작공정이 수행되기 전 불순물을 주입하는 공정을 수행하여 이질접합을 가지는 단결정 나노와이어를 제조하는 방법에 관한 것이다.1 to 2E are directed to a method of manufacturing a single crystal nanowire array having a heterojunction according to a first embodiment of the present invention, and more specifically, to a process of injecting impurities before the manufacturing process of the single crystal nanowire is performed. The present invention relates to a method for producing single crystal nanowires having heterojunctions.
우선, 결정구조가 (100)인 단결정 실리콘 기판(300)상에 이질접합을 형성하기 위한 패턴을 형성한 후, 불순물 주입공정을 수행한다.First, after forming a pattern for forming a heterojunction on a single
불순물 주입공정은 기판 표면을 통한 도핑으로 고체 상태로부터 도핑을 수행하거나, 증기 상태로부터 도핑, 이온 주입을 이용한 도핑 중 어느 한가지 방법으로 수행하거나, 혼용하여 적용할 수 있으며, 불순물 주입공정으로 인하여 의도하는 전기적 특성을 갖는 실리콘 나노와이어를 얻을 수 있다.The impurity implantation process may be performed by doping from the solid state by doping through the surface of the substrate, by any one method of doping from a vapor state, or by using ion implantation, or may be mixedly applied. Silicon nanowires having electrical properties can be obtained.
이때, 단결정 실리콘 기판(300)에 주입된 불순물은 이후, 후속으로 수행되는 기판 식각공정과 열산화 공정시 산화막의 형성 상태가 달라져 불순물이 주입된 영역과 그렇지 않은 영역의 나노와이어 형상이 다르게 나타난다. 따라서, 이러한 원리를 이용하여 불순물 주입공정으로 나노와이어의 직경을 이질적으로 형성시킬 수 있다.In this case, the impurity implanted into the single
일실시예로 고농도의 보론(B)이 도핑된 실리콘 기판은, 도핑되지 않은 실리콘 기판에 비하여 습식 식각율이 현저히 낮아, 일부 영역에 고농도의 보론을 도핑한 후, 습식 식각을 수행하여 나노와이어를 형성하게 되면, 도 1에 도시된 바와 같이 나노와이어(325) 상의 고농도 보론 이온이 도핑된 영역을 보론이 도핑되지 않는 영역보다 더욱 두껍게 형성할 수 있다.In one embodiment, the silicon substrate doped with a high concentration of boron (B) has a significantly lower wet etching rate than the undoped silicon substrate. When formed, as shown in FIG. 1, a region doped with high concentration of boron ions on the
한편, 다른 실시예로 나노와이어가 형성될 영역 중 양측 끝단 혹은 일측 끝단에 고농도의 보론을 도핑한 후, 습식식각을 수행하여 나노와이어를 형성함으로써 나노와이어를 지지하는 지지구조물과 연결되는 부분의 나노와이어 두께는 두꺼우면서, 지지구조물로부터 멀어질수록 점점 가늘게 되는 나노와이어를 형성할 수 있다.Meanwhile, in another embodiment, after doping high concentrations of boron at both ends or one end of the region where the nanowires are to be formed, and performing wet etching to form nanowires, the nano-parts of the part connected to the supporting structure supporting the nanowires are formed. The wires are thick and can form nanowires that get thinner and farther away from the support structure.
이는, 기판으로부터 릴리즈된 나노와이어의 제조시 나노와이어의 양 끝단에 집중되는 스트레스로 인하여 나노와이어가 소실되는 등의 문제점을 방지하기 위한 것이며, 이와 더불어 나노와이어의 양 끝단 또는 일측 끝단을 적당한 두께로 형성하면서 두께의 변화를 적절히 조절한다면, 트랜스퍼시 나노와이어가 끊어지게 되는 부분을 임의적으로 조절할 수 있게 된다. 그리고, 이러한 응용들은 본 발명에 의해 형성되는 나노와이어의 응용범위를 더욱 넓힐 수 있도록 한다.This is to prevent a problem such as loss of nanowires due to stress concentrated at both ends of the nanowires during the manufacture of the nanowires released from the substrate, and at the same time, both ends or one end of the nanowires have a suitable thickness. Properly controlling the change in thickness while forming, it is possible to arbitrarily control the portion where the nanowire is broken during transfer. In addition, these applications allow for wider application of the nanowires formed by the present invention.
이와 같이 단결정 실리콘 기판(300)상에 불순물 주입공정을 수행한 후 도 2a와 같이, 열산화하여 제1열산화막(305)을 형성한 후, 사진식각 공정을 이용하여 산화막 패턴(도시하지 않음)을 형성한다.After the impurity implantation process is performed on the single
이후, 상기 산화막 패턴을 마스크로 사용하여 DRIE 공정과 같은 실리콘 건식식각공정을 통하여 실리콘 기판을 이방성 식각함으로써 도 2b에 나타난 바와 같이 컬럼구조(310)를 형성한다.Thereafter, the oxide layer pattern is used as a mask to anisotropically etch the silicon substrate through a silicon dry etching process such as a DRIE process to form the column structure 310 as shown in FIG. 2B.
이때, 컬럼구조의 식각깊이는 나노와이어의 트랜스퍼 공정이 용이한 정도의 깊이로 형성함이 바람직하다.At this time, the etching depth of the columnar structure is preferably formed to a depth of the degree of easy transfer process of the nanowires.
이후, 이방성 식각용액인 수산화 칼륨(KOH) 등을 이용하여 상기 컬럼구조를 재식각하면, (100) 기판의 결정 방향으로 식각이 이루어지며 그로 인하여 나노와이어 구조물(315)이 형성된다. 이와 같은 습식 식각 후 컬럼 형태의 나노와이어 구조물의 단면은 도 2c에 도시된 바와 같이 가운데 부분의 폭이 상부나 하부보다 좁은 형태로 형성된다.Subsequently, when the column structure is re-etched using potassium hydroxide (KOH), which is an anisotropic etching solution, etching is performed in the crystal direction of the (100) substrate, thereby forming the
그리고 기판상에 잔여하는 제1열산화막을 제거한 후, 실리콘 기판을 열산화하여 제2열산화막(320)을 형성한다. 제2열산화막(320)의 형성공정을 통하여 대부분의 실리콘을 산화시키면 나노와이어 구조물(315)은 그 중심부 실리콘만이 남게 되어 수십 나노에서 수백 나노 크기의 단결정 실리콘 나노와이어(325)가 형성된다. 따라서, 제2열산화막의 형성 조건이나 초기 실리콘 패턴 라인의 선폭으로 단결정 실리콘 나노와이어의 선폭을 조절할 수 있다.After removing the first thermal oxide film remaining on the substrate, the silicon substrate is thermally oxidized to form the second
그리고, 순차적으로 제2열산화막을 등방성 건식식각 내지 불산 증기(HF vapor)를 이용한 식각으로 제거하면 릴리즈된 나노와이어(325)가 제조된다. Then, when the second thermal oxide film is sequentially removed by etching using isotropic dry etching or hydrofluoric acid (HF vapor), the released
나노와이어는 길이에 따라 공중에 떠 있을 수도 있으나 그 길이가 약 100㎛ 이상인 경우에서는 아래로 쳐지기도 한다. 나노와이어의 양 끝단 혹은 적어도 한 쪽을 지지부(도시하지 않음)로 지지가 되도록 하여 나노와이어가 릴리즈 되어도 소실되지 않도록 한다. Nanowires may be floating in the air, depending on their length, but may be squeezed down when their length is about 100 μm or more. Both ends or at least one end of the nanowires are supported by a support (not shown) so that the nanowires are not lost even when they are released.
[제2실시예]Second Embodiment
본 발명의 제2실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 단결정 나노와이어의 제조공정의 중 불순물을 주입하는 공정을 수행함으로써 이루어질 수 있다.The method of manufacturing a single crystal nanowire array having a heterojunction according to the second embodiment of the present invention may be performed by performing a step of injecting impurities during the manufacturing process of the single crystal nanowire.
본 발명의 제2실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 본 발명의 제1실시예와 이온 주입 공정의 시점이 상이하며, 다른 공정 은 동일하다.The method of manufacturing a single crystal nanowire array having a heterojunction according to the second embodiment of the present invention is different from the first embodiment of the present invention in terms of the ion implantation process, and the other processes are the same.
이를 더욱 상세히 설명하면 다음과 같다.This will be described in more detail as follows.
우선, 결정구조가 (100)인 단결정 실리콘 기판을 열산화하여 제1열산화막을 형성한 후, 사진식각 공정을 이용하여 산화막 패턴(도시하지 않음)을 형성한다.First, a single crystal silicon substrate having a crystal structure of (100) is thermally oxidized to form a first thermal oxide film, and then an oxide film pattern (not shown) is formed using a photolithography process.
이후, 상기 산화막 패턴을 마스크로 사용하여 DRIE 공정과 같은 실리콘 건식식각공정을 통하여 실리콘 기판을 이방성 식각함으로써 컬럼구조를 형성한다.Subsequently, the column structure is formed by anisotropically etching the silicon substrate through the silicon dry etching process such as the DRIE process using the oxide pattern as a mask.
이때, 컬럼구조의 식각깊이는 나노와이어의 트랜스퍼 공정이 용이한 정도의 깊이로 형성함이 바람직하다.At this time, the etching depth of the columnar structure is preferably formed to a depth of the degree of easy transfer process of the nanowires.
이후, 이방성 식각용액인 수산화 칼륨(KOH) 등을 이용하여 상기 컬럼구조를 재식각하여 그 나노와이어 구조물을 형성한다.Thereafter, the column structure is re-etched using potassium hydroxide (KOH), which is an anisotropic etching solution, to form the nanowire structure.
나노와이어 구조물의 형성공정 즉, 재식각 공정이 완료된 후, 상부에 존재하는 제1열산화막을 제거한 후, 이질접합의 형성을 위한 불순물 주입공정을 수행한다.After the process of forming the nanowire structure, that is, the re-etching process is completed, the first thermal oxide film on the upper portion is removed, and an impurity implantation process for forming a heterojunction is performed.
불순물 주입공정은 제1실시예와 동일하게 기판 표면을 통한 도핑으로 고체 상태로부터 도핑을 수행하거나, 증기 상태로부터 도핑, 이온 주입을 이용한 도핑 중 어느 한가지 방법으로 수행하거나, 혼용하여 적용할 수 있다.As in the first embodiment, the impurity implantation process may be performed by doping from a solid state by doping through the substrate surface, by doping from a vapor state, or by doping using ion implantation, or may be used in combination.
불순물이 주입된 나노와이어 구조물을 포함한 기판상에 제2열산화 공정을 수행하면, 실리콘이 산화되며 나노와이어가 형성된다. 상기에서 언급한 바와 같이, 실리콘 나노와이어의 불순물이 주입된 영역은 열산화시 불순물이 주입되지 않은 영역에 비하여 산화율이 높으므로 나노와이어 선폭을 불순물 주입 여부의 조절만으로 용이하게 조절할 수 있다.When the second thermal oxidation process is performed on the substrate including the nanowire structure implanted with impurities, silicon is oxidized to form nanowires. As mentioned above, the region into which the impurity of the silicon nanowire is implanted has a higher oxidation rate as compared to the region into which the impurity is not implanted during thermal oxidation, and thus the nanowire line width can be easily adjusted only by controlling the implantation of impurities.
그리고, 순차적으로 제2열산화막을 등방성 건식식각 내지 불산 증기(HF vapor)를 이용한 식각으로 제거하면 릴리즈된 나노와이어가 제조된다. Then, when the second thermal oxide film is sequentially removed by etching using isotropic dry etching or hydrofluoric acid (HF vapor), the released nanowires are manufactured.
나노와이어는 길이에 따라 공중에 떠 있을 수도 있으나 그 길이가 약 100㎛ 이상인 경우에서는 아래로 쳐지기도 한다. 나노와이어의 양 끝단 혹은 적어도 한 쪽을 지지부(도시하지 않음)로 지지가 되도록 하여 나노와이어가 릴리즈 되어도 소실되지 않도록 한다. Nanowires may be floating in the air, depending on their length, but may be squeezed down when their length is about 100 μm or more. Both ends or at least one end of the nanowires are supported by a support (not shown) so that the nanowires are not lost even when they are released.
[제3실시예]Third Embodiment
본 발명의 제3실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 단결정 나노와이어의 제조공정의 중 불순물을 주입하는 공정을 수행함으로써 이루어질 수 있다.The method of manufacturing a single crystal nanowire array having a heterojunction according to a third embodiment of the present invention may be performed by performing a step of injecting impurities during the manufacturing process of the single crystal nanowire.
본 발명의 제3실시예에 따른 이질접합을 갖는 단결정 나노와이어 어레이의 제조방법은 본 발명의 제1실시예 및 제2실시예와 이온 주입 공정의 시점이 상이하며, 다른 공정은 동일하다.The method of manufacturing a single crystal nanowire array having a heterojunction according to the third embodiment of the present invention is different from the first and second embodiments of the present invention in terms of the ion implantation process, and the other processes are the same.
이를 더욱 상세히 설명하면 다음과 같다.This will be described in more detail as follows.
우선, 결정구조가 (100)인 단결정 실리콘 기판을 열산화하여 제1열산화막을 형성한 후, 사진식각 공정을 이용하여 산화막 패턴(도시하지 않음)을 형성한다.First, a single crystal silicon substrate having a crystal structure of (100) is thermally oxidized to form a first thermal oxide film, and then an oxide film pattern (not shown) is formed using a photolithography process.
이후, 상기 산화막 패턴을 마스크로 사용하여 DRIE 공정과 같은 실리콘 건식식각공정을 통하여 실리콘 기판을 이방성 식각함으로써 컬럼구조를 형성한다.Subsequently, the column structure is formed by anisotropically etching the silicon substrate through the silicon dry etching process such as the DRIE process using the oxide pattern as a mask.
이때, 컬럼구조의 식각깊이는 나노와이어의 트랜스퍼 공정이 용이한 정도의 깊이로 형성함이 바람직하다.At this time, the etching depth of the columnar structure is preferably formed to a depth of the degree of easy transfer process of the nanowires.
이후, 이방성 식각용액인 수산화 칼륨(KOH) 등을 이용하여 상기 컬럼구조를 재식각하여 나노와이어 구조물을 형성한다.Thereafter, the column structure is re-etched using potassium hydroxide (KOH), which is an anisotropic etching solution, to form a nanowire structure.
그리고 기판상에 잔여하는 제1열산화막을 제거한 후, 실리콘 기판을 열산화하여 제2열산화막을 형성한다. 제2열산화막의 형성공정을 통하여 대부분의 실리콘을 산화시키면 나노와이어 구조물은 그 중심부 실리콘만이 남게 되어 수십 나노에서 수백 나노 크기의 단결정 실리콘 나노와이어가 형성된다. After removing the first thermal oxide film remaining on the substrate, the silicon substrate is thermally oxidized to form a second thermal oxide film. When most of the silicon is oxidized through the formation of the second thermal oxide film, only the central silicon remains in the nanowire structure, thereby forming single crystal silicon nanowires of tens of nanometers to hundreds of nanometers in size.
이후, 나노와이어의 상부에 존재하는 산화막을 부분적으로 제거하고 불순물 주입공정을 수행한다.Thereafter, the oxide film existing on the upper portion of the nanowire is partially removed and an impurity implantation process is performed.
불순물 주입공정은 제1실시예 및 제2실시예와 동일하게 기판 표면을 통한 도핑으로 고체 상태로부터 도핑을 수행하거나, 증기 상태로부터 도핑, 이온 주입을 이용한 도핑 중 어느 한가지 방법으로 수행하거나, 혼용하여 적용할 수 있다.As in the first and second embodiments, the impurity implantation process is performed by doping from the solid state by doping through the surface of the substrate, by doping from the vapor state, by doping using ion implantation, or mixed Applicable
본 발명의 제3실시예는 모든 습식 식각공정을 수행한 후, 불순물 주입공정을 수행하므로 도 3에 도시된 바와 같이, 나노와이어의 불순물 주입 영역과 불순물이 주입되지 않은 영역의 선폭이 일정한 이질접합을 가지는 나노와이어(400)를 얻을 수 있다.Since the third embodiment of the present invention performs all the wet etching processes and then performs the impurity implantation process, as shown in FIG. 3, the heterojunction having a constant line width between the impurity implantation region of the nanowire and the region where the impurity is not implanted is constant. It is possible to obtain a
이후, 제2열산화막을 등방성 건식식각 내지 불산 증기(HF vapor)를 이용한 식각으로 제거하면 릴리즈된 나노와이어(325)가 제조된다. Thereafter, when the second thermal oxide film is removed by etching using isotropic dry etching or hydrofluoric acid (HF vapor), the released
나노와이어는 길이에 따라 공중에 떠 있을 수도 있으나 그 길이가 약 100㎛ 이상인 경우에서는 아래로 쳐지기도 한다. 나노와이어의 양 끝단 혹은 적어도 한 쪽을 지지부(도시하지 않음)로 지지가 되도록 하여 나노와이어가 릴리즈 되어도 소실되지 않도록 한다. Nanowires may be floating in the air, depending on their length, but may be squeezed down when their length is about 100 μm or more. Both ends or at least one end of the nanowires are supported by a support (not shown) so that the nanowires are not lost even when they are released.
[제4실시예]Fourth Embodiment
본 발명의 제4실시예에는 제1실시예 내지 제3실시예와 같은 방법을 적용하여 실제 이질접합 특성을 활용할 수 있는 나노와이어 소자 제조방법에 관한 것이다. The fourth embodiment of the present invention relates to a nanowire device manufacturing method that can utilize the actual heterojunction properties by applying the same method as the first embodiment to the third embodiment.
본 발명의 제1실시예 내지 제3실시예 중 어느 한 방법에 의하여 이질접합을 갖는 단결정 나노와이어 어레이는 도 4에 도시된 바와 같이, 절연체가 형성된 기판즉, 소자가 형성될 기판상에 전사하고, 이후, 금속 전극을 형성하기 위하여 금속물질을 증착하는 공정 등을 수행하여 이질접합을 갖는 단결정 나노와이어 소자를 제조할 수 있다. 이러한 제조공정은 바이오 센서, 박막 트랜지스터 소자, 나노전자소자, 광소자 등 다양한 분야에 응용할 수 있다.The single crystal nanowire array having heterojunctions according to any one of the first to third embodiments of the present invention is transferred onto a substrate on which an insulator is formed, that is, a substrate on which a device is to be formed, as shown in FIG. After that, a single crystal nanowire device having a heterojunction may be manufactured by performing a process of depositing a metal material to form a metal electrode. This manufacturing process can be applied to various fields such as biosensors, thin film transistor devices, nanoelectronic devices, optical devices.
이때, 높은 도핑 농도를 가지는 불순물 주입된 영역의 상부에 금속 전극을 형성할 경우, 반도체와 금속간의 오믹 콘택(ohmic contact)을 위한 구조도 쉽게 얻을 수 있어 재현성이 높고 균일한 특성을 갖는 나노와이어 기반의 소자를 제조할 수 있다.In this case, when a metal electrode is formed on an impurity implanted region having a high doping concentration, a structure for ohmic contact between the semiconductor and the metal can be easily obtained, and thus nanowire-based having high reproducibility and uniform characteristics The device of can be manufactured.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as being limited to their usual or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
본 발명은 이질접합을 가지는 나노와이어를 제조하는 방법에 있어서, 불순물 주입공정과 열산화 공정의 조절을 통하여 나노와이어의 선폭을 용이하게 설정할 수 있으며, 이로 인하여 다양한 형태 및 의도한 물성을 가지는 나노와이어를 용이하게 형성할 수 있다.The present invention is a method for manufacturing a nanowire having a heterojunction, it is possible to easily set the line width of the nanowire through the control of the impurity implantation process and the thermal oxidation process, thereby nanowires having various forms and intended properties Can be easily formed.
본 발명은 기존의 반도체 집적회로 공정 기술을 그대로 적용할 수 있으며, 나노와이어 어레이의 형성이 용이하므로 재현성이 우수하며, 공정 수율의 증가 및 생산성을 향상시킬 수 있다.The present invention can be applied to the existing semiconductor integrated circuit process technology as it is, it is easy to form the nanowire array is excellent in reproducibility, it is possible to increase the process yield and improve the productivity.
본 발명은 바이오 센서, 박막 트랜지스터 소자, 나노전자소자, 광소자 등 다양한 소자에 용이하게 적용가능한 이점이 있다.The present invention has an advantage that can be easily applied to various devices such as biosensors, thin film transistor devices, nanoelectronic devices, optical devices.
Claims (10)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080852A KR100855882B1 (en) | 2006-08-25 | 2006-08-25 | Single crystal nanowire array having heterojunction and method for manufacturing the same |
| CN2006101398844A CN1935632B (en) | 2005-09-22 | 2006-09-20 | Method of manufacturing a nanowire device |
| US11/533,892 US8080481B2 (en) | 2005-09-22 | 2006-09-21 | Method of manufacturing a nanowire device |
| JP2006256811A JP4869847B2 (en) | 2005-09-22 | 2006-09-22 | Method for manufacturing nanowire element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080852A KR100855882B1 (en) | 2006-08-25 | 2006-08-25 | Single crystal nanowire array having heterojunction and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080018559A KR20080018559A (en) | 2008-02-28 |
| KR100855882B1 true KR100855882B1 (en) | 2008-09-03 |
Family
ID=39385566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080852A KR100855882B1 (en) | 2005-09-22 | 2006-08-25 | Single crystal nanowire array having heterojunction and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100855882B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101800515B1 (en) * | 2015-12-29 | 2017-11-24 | 전자부품연구원 | Method For Manufacturing Nanowire Sensor Chip Integrated With CMOS Circuit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012051553A2 (en) | 2010-10-14 | 2012-04-19 | University Of Utah Research Foundation | Nanofiber-based heterojunction approach for high photoconductivity on organic materials |
| KR101337267B1 (en) * | 2012-01-03 | 2013-12-05 | 고려대학교 산학협력단 | Method for fabricating transistor using single crystal silicon nanowire |
| KR101981702B1 (en) * | 2017-06-01 | 2019-05-23 | 서울대학교산학협력단 | Manufacturing method for silicon nanowires integrated with microscale silicon structures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426070A (en) | 1993-05-26 | 1995-06-20 | Cornell Research Foundation, Inc. | Microstructures and high temperature isolation process for fabrication thereof |
| KR19990038695A (en) * | 1997-11-06 | 1999-06-05 | 정선종 | Silicon nanostructure formation method using silicon nitride film |
| US20050034200A1 (en) | 2001-06-21 | 2005-02-10 | Montemagno Carlo D. | Nanosyringe array and method |
| JP2006080351A (en) | 2004-09-10 | 2006-03-23 | Denso Corp | Manufacturing method of micro-structure |
-
2006
- 2006-08-25 KR KR1020060080852A patent/KR100855882B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426070A (en) | 1993-05-26 | 1995-06-20 | Cornell Research Foundation, Inc. | Microstructures and high temperature isolation process for fabrication thereof |
| KR19990038695A (en) * | 1997-11-06 | 1999-06-05 | 정선종 | Silicon nanostructure formation method using silicon nitride film |
| US20050034200A1 (en) | 2001-06-21 | 2005-02-10 | Montemagno Carlo D. | Nanosyringe array and method |
| JP2006080351A (en) | 2004-09-10 | 2006-03-23 | Denso Corp | Manufacturing method of micro-structure |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101800515B1 (en) * | 2015-12-29 | 2017-11-24 | 전자부품연구원 | Method For Manufacturing Nanowire Sensor Chip Integrated With CMOS Circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080018559A (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4869847B2 (en) | Method for manufacturing nanowire element | |
| CN1935632B (en) | Method of manufacturing a nanowire device | |
| TWI463565B (en) | A method for forming a robust top-down silicon nanowire structure using a conformal nitride and such structure | |
| KR101337267B1 (en) | Method for fabricating transistor using single crystal silicon nanowire | |
| US6326311B1 (en) | Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure | |
| KR101050142B1 (en) | Method for manufacturing nanowire multichannel FET device | |
| KR100702531B1 (en) | Nanowire device and fabricating method for the same | |
| US8362553B2 (en) | Multifunctional tape | |
| KR100855882B1 (en) | Single crystal nanowire array having heterojunction and method for manufacturing the same | |
| CN102945791B (en) | A kind of preparation method of silicon nanowire array | |
| KR100834896B1 (en) | Semiconductor nano-structure, method for manufacturing thereof, and semiconductor device comprising the same | |
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| KR101106913B1 (en) | Metal-base nanowire transistor | |
| JP4362874B2 (en) | Semiconductor device having quantum structure and manufacturing method thereof | |
| JP2011512668A (en) | Single-electron transistor operating at room temperature and method for manufacturing the same | |
| KR101164113B1 (en) | Fabricating method of multi-diameter silicon wire structure | |
| KR20000050788A (en) | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. | |
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| US20060269745A1 (en) | Nano wires and method of manufacturing the same | |
| KR101355930B1 (en) | Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same | |
| CN112701079A (en) | SON structure and preparation method thereof | |
| JP5026632B2 (en) | Method for manufacturing a component of a micromechanism | |
| KR101067381B1 (en) | Side deposition method of metal catalyst for horizontal growth of nanowires and method of manufacturing horizontally grown nanowires using the same | |
| EP3486950B1 (en) | Method for fabricating a horizontal gate-all-around field effect transistor | |
| KR101618188B1 (en) | Method of fabricating semiconductor device and semiconductor device fabricated by the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110720 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120711 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |