KR100851285B1 - 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을용이하게 하는 방법 및 장치 - Google Patents

Abstract

프로세서(604)는 다이버시티 브랜치 상에 수신된 데이터 신호로부터 채널 메트릭을 결정한다(502). 프로세서는 최종 메트릭 버퍼(702)에 대한 인덱스를 계산하며(504), 상기 인덱스는 인터리빙된 데이터의 프레임 내의 채널 메트릭의 위치로부터 결정된다. 상기 프로세서는 채널 메트릭으로부터 유도된 값을, 인덱스에 의해 규정된 위치에서 최종 메트릭 버퍼에 배치한다(506). 대응하는 방법 및 장치뿐만 아니라 프로세서(604)를 사용하는 통신 수신기가 설명된다.

채널 메트릭, 메트릭 버퍼, 다이버시티, 시간 인터리빙, 복조기

Description

데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법 및 장치{Method and apparatus for facilitating efficient deinterleaving and diversity-combining of a data signal}

본 발명은 일반적으로 데이터 통신 시스템에 관한 것이며, 보다 상세하게 데이터 신호의 효율적인 디인터리빙(deinterleaving) 및 다이버시티-결합(diversity-combining)을 용이하게 하는 방법 및 장치에 관한 것이다.

시간 인터리빙, 및 주파수 다이버시티와 같은 반복 다이버시티의 형태를 사용하는 통신 시스템에서, 수신기는 채널 메트릭들을 수집하고, 디인터리빙 및 다이버시티 결합을 수행하여야 한다. 이를 행하는 종래 기술의 방법은 최종 메트릭들용 버퍼 이외에도 모든 채널 메트릭들의 저장을 위한 버퍼를 필요로 하며, 이들은 디인터리빙되어 결합된다. 종래 기술의 방법은 비효율적으로 메모리를 사용하는데, 그 이유는 궁극적으로 단지 최종 메트릭들만이 복조 및 디코딩에 사용되고, 저장된 채널 메트릭들이 폐기되기 때문이다. 채널 메트릭들의 버퍼는 적어도 최종 메트릭들의 버퍼만큼 크고, 대부분의 경우에 훨씬 더 크다.

따라서, 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법 및 장치가 필요로 된다. 상기 방법 및 장치는 바람직하게는, 디인터리빙 및 결합을 수행하는데 필요로 되는 메모리 자원들을 실질적으로 감소시킬 것이다.

도 1은 인터리빙을 사용하는 시스템에서 채널 메트릭들을 버퍼링하는 종래 기술을 도시한 도면.

도 2는 반복 다이버시티를 사용하는 시스템에서 채널 메트릭들을 버퍼링하는 종래 기술을 도시한 도면.

도 3은 인터리빙 및 반복 다이버시티 중 적어도 하나를 사용하는 시스템에서 본 발명에 따라 채널 메트릭들을 버퍼링하는 기술을 도시하는 예시적인 도면.

도 4는 본 발명을 따른 송신기 인터리빙 및 주파수 다이버시티, 및 수신기 디인터리빙 및 다이버시티 결합을 도시하는 예시적인 도면.

도 5는 본 발명에 따라 디인터리빙 및 다이버시티 결합하는 기술을 도시하는 예시적인 흐름도.

도 6은 본 발명을 따른 통신 수신기의 예시적인 전기 블록도.

도 7은 본 발명을 따른 통신 수신기의 프로세서를 프로그래밍하는, 메모리에 저장된 동작 변수들 및 소프트웨어 요소들을 도시하는 예시적인 도면.

이하의 상세한 설명과 함께, 본 명세서의 부분을 형성하며 본 발명의 각종 실시예들을 도시하고 각종 원리들 및 장점들을 설명하는 전체 도면에서 동일하거나 기능적으로 유사한 소자들에는 동일한 참조 번호들이 병기되어 있다.

개요적으로, 본 발명은 통신 유닛들에 서비스를 제공하기 위한 수신기들을 사용하는 통신 시스템들에 관한 것이며, 보다 상세하게 통신 시스템 내에서 동작하는 통신 유닛의 사용자들에 관한 것이다. 보다 상세하게, 본 발명의 각종 개념들 및 원리들은, 논의되고 설명될 이와 같은 통신 시스템들을 갖는 장비에 사용하기 위한, 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하기 위한 방법 및 장치로서 구현된다. 특정 관심을 둔 통신 시스템 시스템들은, IDEN(Integrated Dispatch Enhanced Network) 시스템과 같이 개발 배치되고 인터리빙 및 반복 다이버시티를 사용하는 진일보한 시스템들이지만, 개념들 및 원리들이 많은 다른 시스템들 및 장치에 적용된다.

본 명세서는, 본 발명에 따른 각종 실시예들을 구현하고 사용하는 최상 모드들을 실행 가능한 방식으로 상세히 설명하기 위하여 제공된다. 본 명세서는 본 발명을 임의의 방식으로 제한하고자 하는 것이 아니라, 본 발명의 원리들 및 장점들을 더욱 이해하고 인지하도록 하기 위하여 제공된다. 본 발명은, 본 출원의 계류중에 행해진 임의의 보정들 및 제기된 바와 같은 청구항들의 모든 등가물들을 포함하여 첨부된 청구항들에 의해서만 한정된다.

어쨌든 제1 및 제2, 최상부 및 최하부 등과 같은 관련 용어들의 사용은, 임의의 실제 관계 또는 엔터티들 또는 작용들 간의 순서를 반드시 요구하거나 의미하지 않고 엔터티 또는 작용을 서로 구별하는데에 만 사용되는 것으로 이해하여야 한다.

많은 본 발명의 기능 및 많은 본 발명의 원리들은 하나 이상의 종래 디지털 신호 프로세서들(Digital Signal Processor; DSP) 또는 주문형 반도체들과 같은 집적 회로들(IC)로 최적으로 구현된다. 예를 들어, 이용 가능 시간, 현재 시간 및 경제적 고려 사항들에 의한 가능한 상당한 노력 및 많은 설계 선택들에도 불구하고, 본원에 개시된 개념들 및 원리들을 따를 때, 당업자는 이와 같은 DSP들을 프로그래밍하거나 최소 실험으로 이와 같은 ICs를 손쉽게 제조할 수 있을 것으로 예상된다. 따라서, 본 발명에 따른 원리들 및 개념들을 모호하게 하는 어떠한 위험성을 최소화하고 간결하게 하기 위하여, 이와 같은 DSP들 및 IC들의 부가적인 논의는, 어쨌든 바람직한 실시예들에 의해 사용되는 원리들 및 개념들과 관련한 요지들로 제한될 것이다.

도 1을 참조하면, 도면(100)은 인터리빙을 사용하지만 다른 형태들의 다이버시티가 없는 시스템에서 채널 메트릭들을 버퍼링하는 종래 기술을 도시한다. 따라서, 수신기는 단지 디인터리빙을 수행하여야 한다. 우선, M 채널 메트릭들은 중간 메트릭 버퍼(102)에 수신될 때 기록된다. 이들 메트릭들 모두가 할당되면, 디인터리빙 절차가 수행되고 이들 메트릭들은 최종 메트릭 버퍼(104)에 기록된다. 이 경우에 RAM 요건은 최종 메트릭 버퍼(104) 크기의 2배인 2M 위치들이다.

도 2는 N번째-차수 반복 다이버시티(Nth-order repeat diversity)를 사용하는 시스템에서 채널 메트릭들을 버퍼링하는 종래 기술을 도시한 도면(200)이다. 용어 "반복 다이버시티"는 2개 이상의 홉들 상에서 반복되는 심볼을 갖는 주파수 호핑, 심볼이 2개 이상의 주파수들로 동시에 전송되는 명시적 주파수 다이버시티 및 상관되지 않은 심볼의 버전들이 2개 이상의 안테나들 상에 수신되는 안테나 다이버시티와 같은 많은 유형들을 포함한다는 점에 유의하라. 다이버시티 결합이 가산이라고 가정하자. 각 다이버시티 브랜치로부터의 채널 메트릭들은 N개의 중간 메트릭 버퍼들(202, 204, 206)에 저장되고 모든 N개의 브랜치들로부터 M 메트릭들이 수신된 후, 이들 메트릭들은 결합되어 최종 메트릭 버퍼(208)로 기록된다. RAM 요건은 M(N+1) 위치들이거나 최종 메트릭 버퍼(208)의 크기보다 (N+1)배 크게 된다.

도 3은 인터리빙 및 반복 다이버시티 중 적어도 하나를 사용하는 시스템에서 본 발명을 따른 채널 메트릭들을 버퍼링하는 기술을 도시한 예시적인 도면(300)이다. 단지 인터리빙만이 사용될 때, 디인터리빙을 행하는 더욱 효율적인 방법은, 채널 메트릭들이 수신될 때 이를 수행하는 것이다. 최종 메트릭 버퍼에 대한 적절한 인덱스의 간단한 계산이 각 심볼 간격 동안 수행되고(302), 채널 메트릭은 이 인덱스에 의해 지시된 위치에 기록된다(304). 따라서, RAM 요건은 정확히 M 위치들, 즉 최종 메트릭 버퍼(306)의 크기이다. 인덱스 계산의 예는 다음과 같다.

r 행들 및 c 열들과의 블록 인터리버를 고려하자. 송신기에서, 심볼들(x(0), x(1),...x(rc-1))은 인터리빙되어야 한다. 심볼들은 열들에 의해 블록 인터리버로 판독되고 행들에 의해 판독 출력되어, 인터리빙된 스트림(x(0), x(r), x(2r),... x((c-1)r), x(1), x(r+1),...x((c-1)r+1),...x(2), x(r+2),... x(rc-1))을 제공한다.

채널 심볼들이 (y(0), y(1), y(2),...y(rc-1))로서 규정되면, 채널 인덱스는 y(i)라 한다. 우리는 채널 인덱스의 함수로서 최종 메트릭 버퍼에 대한 인덱스를 계산하기 위한 식을 필요로 한다. 그 식은 다음과 같다.

i_CHANNEL=0, 1, 2, ..., (rc-1)에 대해서, i_BUFFER=0, r, 2r,..(c-1)r, 1, r+1, 2r+1,...(c-1)r+1, 2, r+2,...(rc-1)이다.

반복 다이버시티가 사용될 때, 가산 결합을 행하는 더욱 효율적인 방법은 채널 메트릭들이 수신될 때 최종 메트릭들의 러닝 합(running sum)을 유지시킨다. 최종 메트릭 버퍼(306)는 제로들 또는 어떤 소정 값으로 초기화된다. 채널 메트릭이 수신될 때마다, 최종 메트릭 버퍼(306) 내의 이 메트릭의 위치가 결정된다. 메트릭 또는 메트릭들의 결합의 기존 값은 최종 메트릭 버퍼(306)로부터 판독되며, 채널 메트릭은 이와 결합되어 이에 가산되고, 그 결과가 최종 메트릭 버퍼(306)에 다시 기록된다. 따라서, RAM 요건은 정확히 M 위치들, 즉 최종 메트릭 버퍼(206)의 크기인데, 이는 유용하게도, 종래 기술과 비교하여 최종 메트릭 버퍼(306)의 크기를 N배 절약한다.

도 4는 본 발명을 따른 송신기 인터리빙 및 주파수 다이버시티(402) 및 수신기 디인터리빙 및 다이버시티 결합(404)을 도시한 예시적인 도면(400)이다. 이 예에서, 2개의 홉들 상에서 반복되는(410) 100개의 심볼들(406), 2개의 홉들(418, 420)에 걸쳐서 전송되어 인터리빙되는(416) 총 2백개의 심볼들(414), 홉 당 100개의 심볼들이 존재한다. 각 채널 심볼과 예를 들어 8개의 정합 필터들이 관련되는데, 이는 8비트로 각각 표시된다. 따라서, 각 채널 메트릭은 RAM의 4개의 16비트 워드들을 필요로 한다. 종래 방식으로 저장되면, 수신기에 사용되는 RAM의 총 1200개의 워드들에 대해서 최종 메트릭들을 위한 RAM의 100*4=400 워드들과 함께 중간 RAM의 200*4=800 워드들이 필요로 된다.

본 발명을 따른 효율적인 기술을 적용하는데, 100개의 인덱스들 마다 위치되는 4개의 워드들의 블록들 내에 RAM의 400개의 워드들을 갖는 최종 메트릭 버퍼(424) 만이 필요로 되어, 종래 기술의 방법에 필요로 되는 1200개의 워드들에 비해서 67%를 절약한다. 이 최종 메트릭 버퍼(424)는 우선 제로들로 초기화된다. 심볼용 채널 메트릭이 수신된 때, 상기 버퍼에 대한 적절한 인덱스가 계산되는데, 이는 시간 인터리빙 및 반복 다이버시티 둘 다를 고려한다. 데이터의 완전한 프레임에 대한 모든 메트릭들이 완성되어 최종 메트릭 버퍼(424)에 기록될 때, 그 후, 디인터리빙되고 결합되는 데이터 메트릭들의 프레임은 부가 처리를 위하여 복조기 및 디코더(426)로 통과되어 복구된 100개의 심볼들(428)을 발생시킨다. 어떤 대안적인 실시예들에서, 데이터의 프레임의 상이한 부분들이 상이한 다이버시티 브랜치들 상에 전송되고 시간 인터리빙 기술이 상이한 다이버시티 브랜치들 상에서 또한 다르게 됨으로써, 최종 메트릭 버퍼(424)에 대한 인덱스를 계산하기 위하여 채널 메트릭이 수신되는 다이버시티 브랜치를 알 필요가 있다는 것을 인지할 것이다.

도 5는 본 발명에 따라서 디인터리빙 및 다이버시티 결합을 위한 기술을 도시한 예시적인 흐름도(500)이다. 이 흐름은 프로세서(604)(도 6)가 수신된 데이터 신호로부터 채널 메트릭을 결정(502)하는 것으로 시작된다. 채널 메트릭이 바람직하게는 심볼 기간 동안 전송되는 심볼에 대응한다는 것을 인지할 것이다. 어떤 대안적인 실시예들에서, 프로세서(604)는 각 심볼 기간 동안 다중 채널 메트릭들을 결정할 수 있다는 것은 또한 인지될 것이다. 다음에, 프로세서(604)는, 디인터리빙되고 결합된 데이터 메트릭들의 프레임을 저장하는 최종 메트릭들 버퍼 내의 위치를 규정하는 인덱스 값을 계산하며(504), 이러한 인덱스는 인터리빙된 데이터의 프레임 내의 채널 메트릭의 위치로부터 결정된다. 송신기에 의해 수신된 데이터 신호에 적용되는 인터리빙 프로세스 및 다이버시티-분할 프로세스가 공지되어 있기 때문에 이러한 계산이 가능하고, 프로세서(604)는 인덱스를 계산하도록 프로그래밍되어, 인터리빙 프로세스 및 다이버시티 분할 프로세스를 원상태가 되도록 하여 원래 데이터를 복구시킨다. 일 실시예에서, 이 계산은 수학적 알고리즘을 수행함으로써 성취된다. 또 다른 실시예에서, 이 계산은 테이블 룩업을 수행함으로써 성취된다. 또한 다른 실시예에서, 프레임 데이터의 상이한 부분들은 상이한 다이버시티 브랜치들에 전송되고 최종 메트릭 버퍼에 대한 인덱스는 또한 채널 메트릭이 수신되는 다이버시티 브랜치로부터 결정된다.

다음에, 프로세서(604)는 채널 메트릭로부터 유도된 값을 계산된 인덱스에 의해 규정된 위치에서 최종 메트릭 버퍼에 배치한다(506). 이를 행할 때, 프로세서(604)는 인덱스 또는 인덱스된 위치에서 최종 메트릭 버퍼로부터 러닝 합(running sum)과 같은 러닝 결합(running combination)을 판독하며, 채널 메트릭 및 러닝 결합을 결합하여 새로운 러닝 결합을 얻으며, 그 후, 새로운 러닝 결합을 인덱스 또는 인덱스된 위치에서 최종 메트릭 버퍼에 기록하는 것이 바람직하다. 일실시예에서, 러닝 결합은 러닝 합이고 이 결합은 채널 메트릭을 이 러닝 합에 가산하는 것을 포함한다. 그 후, 프로세서(604)는 처리되는 데이터의 프레임에 대한 모든 메트릭들이 완성되고 최종 메트릭 버퍼에 기록되는지를 검사(508)한다. 만일 그렇지 않다면, 이 흐름은 단계(502)로 리턴하여 다음 채널 메트릭을 결정한다.

다른 한편으로, 처리되는 데이터의 프레임에 대한 모든 메트릭들이 완성되어 최종 메트릭 버퍼에 기록되면, 프로세서(604)는 부가 처리를 위하여 최종 메트릭 버퍼 내의 디인터리빙되고 결합된 데이터 메트릭들의 프레임을 판독(510)하여, 예를 들어 복조 및 디코딩 버퍼에 이 데이터 메트릭들을 이동시킨다. 그 후, 프로세서(604)는 최종 메트릭 버퍼를 제로들과 같은 소정 값으로 초기화한다(512). 그 후, 이 프로세서(604)는 다음 인터리빙된 데이터의 프레임을 수신할 시간인지를 검사(514)하고, 그 시간이라면, 이 흐름은 단계(502)로 리턴하여 다음 데이터의 프레임을 처리하기 시작한다.

도 6은 본 발명을 따른 통신 수신기(600)의 예시적인 전기 블록도이다. 통신 수신기(600)는 종래의 수신기 프론트 엔드(602)를 포함한다. 통신 수신기(600)는 수신기 프론트 엔드(602)에 결합되는 프로세서(604)를 더 포함하여 수신기 프론트 엔드(602)를 제어한다. 이 프로세서는 공지되어 있고, 모토롤라사로부터 입수 가능한 56000 DSP 및 HC11 범용 마이크로프로세서 중 하나 또는 이들 둘 다일 수 있다. 프로세서(604)는 동작 변수들을 저장하는 메모리(608) 및 프로세서(604)를 프로그래밍하는 소프트웨어를 더 포함한다. 통신 수신기(600)는 또한, 종래의 사용자 인터페이스(606), 예를 들어 사용자와 인터페이스하는 키패드, 디스플레이, 확성기, 마이크로폰과 같은 아이템들을 포함한다.

도 7은 본 발명에 따라서 프로세서(604)를 프로그래밍하는 메모리(608)에 저장된 동작 변수들 및 소프트웨어 요소들을 도시한 예시적인 도면이다. 메모리(608)는 디인터리빙되고 결합된 데이터 메트릭들의 프레임을 저장하는 최종 메트릭 버퍼(702)를 포함한다. 메모리(608)는 프로세서를 프로그래밍하는 수신기 제어 프로그램(704)을 더 포함하여 수신기 프론트 엔드(602)와 협동하여, 다이버시티 브랜치 상에서 데이터 신호를 수신한다. 메모리(608)는, 프로세서를 프로그래밍하는 메트릭 결정기(706)를 더 포함하여, 수신기 프론트 엔드(602)와 협동하여 널리 공지된 기술들을 통해서 데이터 신호로부터 채널 메트릭을 결정한다. 이 메모리(608)는 또한 프로세서(604)를 프로그래밍하는 인덱스 계산기(708)를 포함하여 본원에 상술된 바와 같이 최종 메트릭 버퍼(702)에 대한 인덱스를 계산한다. 게다가, 메모리(608)는 프로세서(604)를 프로그래밍하는 값 배치 요소(710)를 포함하여 상술된 바와 같이 채널 메트릭로부터 인덱스에 의해 규정된 위치에서 최종 메트릭 버퍼(702)에 배치한다. 메모리(608)는 프로세서(604)를 프로그래밍하는 연속 요소(712)를 더 포함하여 수신기 프론트 엔드(602)와 계속 협동하여, 인터리빙된 데이터의 프레임에 대한 모든 값들이 완성되어 최종 메트릭 버퍼(702)에 기록될 때까지 데이터 수신하며, 채널 메트릭을 결정하며, 인덱스를 계산하고 값을 배치함으로써, 디인터리빙되고 결합된 데이터 메트릭의 프레임을 발생시킨다.

메모리(608)는 프로세서(604)를 프로그래밍하는 종래의 복조기 및 디코더(714)를 포함하여 부가 처리를 위하여 최종 메트릭 버퍼(702)에서 디인터리빙되고 결합된 데이터 메트릭의 프레임을 판독하여 널리 공지된 기술들을 통해서 데이터 심볼들을 복구한다. 게다가, 메모리(608)는 프로세서(604)를 프로그래밍하는 초기화기(716)를 포함하여 다음 인터리빙된 데이터의 프레임을 수신하기 시작 전 최종 메트릭 버퍼(702)를 제로와 같은 소정 값으로 초기화한다. 메모리(608)는 프로세서를 프로그래밍하는 종래의 사용자 인터페이스 제어(718)를 더 포함하여 널리 공지된 기술들을 통해서 사용자 인터페이스(606)와 상호작용한다.

따라서, 본 발명이 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법 및 장치를 제공하는 것이 상기 설명으로부터 명백하다. 이 방법 및 장치는 디인터리빙 및 결합을 수행하는데 필요로 되는 메모리 자원들을 실질적으로 유용하게 감소시킨다.

이 설명은 본 발명의 의도한 목적, 범위 및 원리를 제한하는 것이 아니라, 본 발명에 따른 각종 실시예들을 사용하는 양식 및 방법을 설명하고자 하는 것이다. 상기 설명은 본 발명을 서술된 정확한 형태로 제한하고자 하는 것이 아니다. 상기 사상들을 토대로 수정들 및 변경들이 가능하다. 이 실시예들은 본 발명의 원리들 및 이의 실제 애플리케이션을 최적으로 예시하기 위하여 선택되어 설명되었고, 당업자가 고려된 특정 사용에 적합하게 되는 각종 실시예들 및 각종 수정들에서 본 발명을 사용하도록 할 수 있다. 본 특허 출원의 계류 중에 보정될 수 있는 모든 이와 같은 수정들 및 변경들과 이의 등가물들이, 공정하고, 합법적으로 그리고 정당하게 자격을 갖춘 것으로 해석되는 첨부된 청구항들에 의해 규정된 바와 같은 본 발명의 범위 내에 있다.

Claims (14)

1. 인터리빙(interleaving) 및 반복 다이버시티(repeat diversity)를 채용하는 통신 시스템에서 다이버시티 브랜치(diversity branch) 상에서 수신된 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합(deinterleaving and diversity-combining)을 용이하게 하는 방법으로서:

   상기 데이터 신호로부터 채널 메트릭을 결정하는 단계;

   디인터리빙되고 결합된 데이터 메트릭들의 프레임(deinterleaved and combined frame of data metrics)을 저장하는 최종 메트릭 버퍼 내의 위치를 규정하는 인덱스를 계산하는 단계로서, 상기 인덱스는 인터리빙된 데이터의 프레임 내의 상기 채널 메트릭의 위치로부터 결정되는, 상기 인덱스 계산 단계; 및,

   상기 채널 메트릭으로부터 유도된 값을, 상기 인덱스에 의해 규정된 상기 위치에 있는 상기 최종 메트릭 버퍼에 배치하는 단계를 포함하고,

   상기 값을 배치하는 단계는:

   상기 인덱스에 의해 규정된 상기 위치에서 상기 최종 메트릭 버퍼로부터 러닝 결합(running combination)을 판독하는 단계;

   새로운 러닝 결합을 획득하기 위해 상기 채널 메트릭과 상기 러닝 결합을 결합하는 단계; 및

   상기 새로운 러닝 결합을, 상기 인덱스에 의해 규정된 위치에서 상기 최종 메트릭 버퍼에 기록하는 단계를 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
2. 삭제
3. 제 1 항에 있어서, 상기 인터리빙된 데이터의 프레임에 대한 모든 채널 메트릭들이 완성되고 상기 최종 메트릭 버퍼에 기록된 후,

   부가 처리를 위하여 상기 최종 메트릭 버퍼 내의 상기 디인터리빙되고 결합된 데이터 메트릭들의 프레임을 판독하는 단계; 및

   다음 인터리빙된 데이터의 프레임의 수신을 시작하기 전, 상기 최종 메트릭 버퍼를 제로들로 초기화하는 단계를 더 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
4. 제 1 항에 있어서, 상기 인덱스 계산 단계는 수학적 알고리즘을 수행하는 단계를 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
5. 제 1 항에 있어서, 상기 인덱스 계산 단계는 테이블 룩업(table look-up)을 수행하는 단계를 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
6. 제 1 항에 있어서,

   상기 데이터 신호는 심볼 기간(symbol period) 동안 각각 전송되는 복수의 심볼들을 포함하고,

   상기 채널 메트릭 결정 단계는 상기 심볼 기간 동안 다중 채널 메트릭들을 결정하는 단계를 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
7. 제 1 항에 있어서, 상기 인덱스 계산 단계는, 상기 데이터 신호가 수신되는 상기 다이버시티 브랜치로부터 인덱스를 결정하는 단계를 포함하는, 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 방법.
8. 인터리빙 및 반복 다이버시티를 채용하는 통신 시스템에서 데이터 신호의 효율적인 디인터리빙 및 다이버시티-결합을 용이하게 하는 통신 수신기로서:

   수신기 프론트 엔드(receiver front end); 및

   상기 수신기 프론트 엔드에 결합되고, 디인터리빙되고 결합된 데이터 메트릭의 프레임을 저장하는 최종 메트릭 버퍼를 포함하는 프로세서를 포함하고,

   상기 프로세서는:

   다이버시티 브랜치 상에서 상기 데이터 신호를 수신하고;

   상기 데이터 신호로부터 채널 메트릭을 결정하고;

   상기 최종 메트릭 버퍼 내의 위치를 규정하는 인덱스로서, 인터리빙된 데이터 프레임 내의 상기 채널 메트릭의 위치로부터 결정되는 상기 인덱스를 계산하고;

   상기 채널 메트릭으로부터 유도된 값을, 상기 인덱스에 규정된 상기 위치에서 상기 최종 메트릭 버퍼에 배치하기 위해, 상기 수신기 프론트 엔드와 협동하도록 프로그래밍되고,

   상기 값을 배치할 때, 상기 프로세서는:

   상기 인덱스에 의해 규정된 위치에서 상기 최종 메트릭 버퍼로부터 러닝 합(running sum)을 판독하며;

   새로운 러닝 합을 획득하기 위해 상기 채널 메트릭을 상기 러닝 합에 가산하고;

   상기 인덱스에 의해 규정된 위치에서 상기 최종 메트릭 버퍼에 상기 새로운 러닝 합을 기록하도록 더 프로그래밍되는, 통신 수신기.
9. 삭제
10. 제 8 항에 있어서, 상기 프로세서는:

    상기 인터리빙된 데이터의 프레임에 대한 모든 채널 메트릭들이 완성되고 상기 최종 메트릭 버퍼에 기록된 후, 부가 처리하기 위하여 상기 최종 메트릭 버퍼 내의 상기 디인터리빙되고 결합된 데이터 메트릭들의 프레임을 판독하고;

    다음 인터리빙된 데이터의 프레임의 수신을 시작하기 전, 상기 최종 메트릭 버퍼를 제로들로 초기화하도록 더 프로그래밍되는, 통신 수신기.
11. 제 8 항에 있어서, 상기 프로세서는 상기 인덱스를 계산하기 위해 수학적 알고리즘을 수행하도록 더 프로그래밍되는, 통신 수신기.
12. 제 8 항에 있어서, 상기 프로세서는, 상기 인덱스를 계산하기 위해 테이블 룩업을 수행하도록 더 프로그래밍되는, 통신 수신기.
13. 제 8 항에 있어서,

    상기 데이터 신호는 심볼 기간 동안 각각 전송되는 복수의 심볼들을 포함하며,

    상기 프로세서는 상기 심볼 기간 동안 다중 채널 메트릭들을 결정하도록 더 프로그래밍되는, 통신 수신기.
14. 제 8 항에 있어서, 상기 프로세서는, 상기 데이터 신호가 수신되는 상기 다이버시티 브랜치로부터 상기 인덱스를 결정하도록 더 프로그래밍되는, 통신 수신기.

Images