KR100843156B1 - Full-additive processing method for printed circuit board - Google Patents

Full-additive processing method for printed circuit board Download PDF

Info

Publication number
KR100843156B1
KR100843156B1 KR1020070061989A KR20070061989A KR100843156B1 KR 100843156 B1 KR100843156 B1 KR 100843156B1 KR 1020070061989 A KR1020070061989 A KR 1020070061989A KR 20070061989 A KR20070061989 A KR 20070061989A KR 100843156 B1 KR100843156 B1 KR 100843156B1
Authority
KR
South Korea
Prior art keywords
layer
polyimide
circuit board
printed circuit
polyimide layer
Prior art date
Application number
KR1020070061989A
Other languages
Korean (ko)
Inventor
조원진
유미선
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070061989A priority Critical patent/KR100843156B1/en
Application granted granted Critical
Publication of KR100843156B1 publication Critical patent/KR100843156B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

A method for manufacturing a full-additive printed circuit board is provided to overcome an environmental problem due to waste water by applying an UV modification process using UV and TiO2 solution to increase plating adhesive force of a polyimide layer. A method for manufacturing a full-additive printed circuit board includes the steps of: laminating a first polyimide layer(150) on both surface of an inner layer core substrate having a top copper layer circuit(20), an insulating layer(10), and a bottom copper layer circuit(30), wherein a via hole(40) is formed to conduct between the top copper layer circuit and the bottom copper layer circuit selectively; forming a first hole(160) selectively etching the first polyimide layer according to the transferred pattern; laminating a second polyimide layer on the first polyimide layer; forming a second hole selectively etching the second polyimide layer according to the transferred pattern; and performing an electroless chemical copper plating on the polyimide layers.

Description

풀 애디티브 인쇄 회로 기판 제조 방법{FULL-ADDITIVE PROCESSING METHOD FOR PRINTED CIRCUIT BOARD}FULL-ADDITIVE PROCESSING METHOD FOR PRINTED CIRCUIT BOARD

도1a 내지 도1i는 종래 기술에 따른 기판 제조 공정을 나타낸 도면.1A-1I illustrate a substrate manufacturing process according to the prior art.

도2a 내지 도2h는 본 발명에 따른 기판 제조 공정을 나타낸 도면.2A-2H illustrate a substrate fabrication process in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 절연층10: insulation layer

20 : 상부면 동박 회로20: upper surface copper foil circuit

30 : 하부면 동박 회로30: lower surface copper foil circuit

40 : 비아홀40: via hole

50 : 절연 물질50: insulation material

150, 155 : 폴리이미드150, 155: polyimide

160, 165 : 홀160, 165: Hall

170 : 무전해 화학 동도금170: electroless chemical copper plating

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 층간 통전을 위한 홀가공 기술과 도금 전처리 공정 기술을 개선한 풀 애디티브(full additive) 인쇄 회로 기판 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board manufacturing technology, and more particularly, to a full additive printed circuit board manufacturing technology having improved hole processing technology for interlayer energization and plating pretreatment process technology.

최근 들어 전자 제품이 소형화 경량화되어 짐에 따라서, 전자 제품을 구성하는 소자를 탑재하는 인쇄 회로 기판이 고기능화, 박판화, 미세 회로화 하고 있다. 인쇄 회로 기판을 고기능화하고 집적화하기 위해서는 다층 배선을 사용하게 되고 배선 사이에는 신뢰성 있는 절연 물질과 함께 다층 배선들 사이의 층간 도전을 위하여 다수의 관통 홀 가공 처리가 요구된다. 흔히 당업계에서 적용되고 있는 종래 기술에 따르면, 기판에 홀 가공을 위해서는 레이저 가공을 통해 홀을 제작하게 되는데, 일반적으로 레이저 가공하여야 할 홀의 개수에 비례하여 제조 원가가 상승하게 된다.In recent years, as electronic products become smaller and lighter in weight, printed circuit boards on which elements constituting electronic products are mounted have become highly functional, thin and fine circuits. In order to make the printed circuit board highly functional and integrated, multilayer wiring is used, and a plurality of through hole processing processes are required for interlayer conduction between the multilayer wirings with reliable insulating material between the wirings. According to the conventional art, which is often applied in the art, holes are manufactured through laser processing for hole processing on a substrate, and manufacturing costs increase in proportion to the number of holes to be laser processed.

또한, 인쇄 회로 기판 제조 공정 단계에 있어서 또 하나의 중요한 프로세스는 동도금 공정인데, 동도금 과정을 진행하기 전에는 동도금이 진행될 절연체 표면에 동박 밀착력을 증대시키기 위해 전처리 공정을 수행하게 된다. 일반적으로 디스미어(desmear)공정을 통해 절연체 표면의 고분자 고리를 끊어주고 탄화물을 제거함으로써 표면에 일종의 조도(roughness)를 주어서 도금 밀착력을 증대시킨다.In addition, another important process in the process of manufacturing a printed circuit board is a copper plating process. Before the copper plating process, a pretreatment process is performed to increase the adhesion of copper foil to the surface of the insulator to which copper plating is to be performed. In general, the desmear process breaks the polymer ring on the surface of the insulator and removes carbide to give the surface a kind of roughness to increase the adhesion of the plating.

도1a 내지 도1i는 종래 기술에 따른 기판 제조 공정을 나타낸 도면이다. 도1a를 참조하면, 절연층(10)을 사이로하여 상부면의 동박 회로(20)와 하부면 동박 회로(30), 층간 통전을 위한 비아홀(40)로 구성된 내층 코어 기판이 도시되어 있다. 이어서, 내층 코어 기판의 양면에 절연 물질(50), 예를 들어 ABF 필름을 라미네이션하고 후처리 큐어(cure) 공정을 진행한다(도1b).1A to 1I illustrate a substrate manufacturing process according to the prior art. Referring to FIG. 1A, there is shown an inner core substrate composed of an upper copper foil circuit 20, a lower copper foil circuit 30, and a via hole 40 for interlayer conduction with an insulating layer 10 interposed therebetween. Subsequently, an insulating material 50, for example, an ABF film, is laminated on both sides of the inner core substrate, and a post treatment cure process is performed (FIG. 1B).

도1c를 참조하면, 층간 접속이 필요한 곳에 홀(60)을 생성하기 위해 레이저 드릴을 실시한다. 이때에, 레이저 드릴을 통한 홀 형성 비용 및 시간은 가공하여야 할 홀의 개수에 비례하게 되는데 제조 원가를 상승하게 된다. 도1d를 참조하면, 동도금 처리 전에 도금 밀착력을 증대시키기 위하여 디스미어(desmear) 공정을 진행한다. 디스미어 공정은 ABF 필름(50)의 표면의 고분자 고리를 끊어서 이들을 부분적으로 제거함으로써 표면(70)에 조도(roughness)를 주어서 도금 밀착력을 강화시키는 공정이다. 도1e를 참조하면, 무전해 화학 동도금을 실시하고 드라이 필름을 코팅해서 회로 패턴을 형성한다(도1f). Referring to FIG. 1C, a laser drill is performed to create a hole 60 where interlayer connection is needed. At this time, the hole formation cost and time through the laser drill is proportional to the number of holes to be processed, which increases the manufacturing cost. Referring to FIG. 1D, a desmear process is performed to increase plating adhesion before copper plating. The desmear process is a process of strengthening the plating adhesion by giving roughness to the surface 70 by breaking the polymer rings on the surface of the ABF film 50 and partially removing them. Referring to FIG. 1E, electroless chemical copper plating is performed and a dry film is coated to form a circuit pattern (FIG. 1F).

이어서, 도1g에 도시한 대로 동도금을 수행하여 비아홀을 동박으로 채우고 도1h에서와 같이 드라이 필름을 제거하고 큐어 열처리 공정을 실시한다. 그리고나서, 최종적으로 도1i에서와 같이 플래시 에칭을 통해 동박의 두께를 얇게 한다.Subsequently, copper plating is performed to fill the via holes with copper foil, as shown in FIG. 1G, and the dry film is removed as in FIG. Then, finally, the thickness of the copper foil is thinned through flash etching as shown in FIG.

그런데, 도1a 내지 도1i에 도시한 종래 기술은 전술한 대로 레이저 드릴 공정을 통해 홀가공을 하게 되므로 단위 면적당 홀 가공을 해야할 개수가 증가하는 경우 제조단가와 공정시간이 증대하는 문제가 있다. 더욱이, 도1d에서의 디스미어공정 단계에서 과망간산, 붕불산 등의 화학약품을 사용하므로 폐수 처리시의 환경 악영향 문제가 발생하게 되고 고가의 ABF 필름을 사용하여야 하는 문제가 있다.However, the prior art shown in Figures 1a to 1i is a hole drilling through the laser drill process as described above, there is a problem that the manufacturing cost and processing time increases when the number of holes to be processed per unit area increases. In addition, since the chemicals such as permanganic acid and boric acid are used in the desmear process step of FIG. 1D, there is a problem of adverse environmental effects during wastewater treatment, and there is a problem of using an expensive ABF film.

따라서, 본 발명의 제1 목적은 고가비용이 발생하는 홀가공을 위한 레이저 드릴 프로세스를 사용하지 않는 풀 애디티브(full additive) 인쇄 회로 기판 제조 공법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a full additive printed circuit board manufacturing method that does not use a laser drill process for hole processing in which high cost is generated.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 환경에 악영향을 미치는 디스미어 프로세스를 사용하지 않는 풀 애디티브 인쇄 회로 기판 제조 공법을 제공 하는데 있다.A second object of the present invention is to provide a full additive printed circuit board manufacturing method in addition to the first object, which does not use a desmear process that adversely affects the environment.

상기 목적을 달성하기 위하여, 본 발명은 인쇄 회로 기판을 제조하는 방법에 있어서,(a) 절연층을 사이에 두고 양면에 상층부 동박 회로와 하층부 동박 회로를 구비하고 상층부 동박 회로와 하층부 동박 회로 사이는 선택적으로 통전을 위한 홀을 구비한 내층 코어 기판의 양면 위에 제1 폴리이미드 층을 적층하여 라미네이션하는 단계; (b) 상기 내층 기판 양면에 라미네이션된 제1 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 제1 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 홀을 형성하는 단계; (c) 상기 제1 폴리이미드 층 위에 제2 폴리이미드 층을 적층하여 라미네이션 하는 단계; (d) 상기 제2 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 제2 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 홀을 형성하는 단계; 및 (e) 표면에 거칠기(roughness)가 만들어진 폴리이미드 층 위에 무전해 화학 동도금을 수행하는 단계를 포함하는 인쇄 회로 기판 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method for manufacturing a printed circuit board (a) comprising an upper layer copper foil circuit and a lower layer copper foil circuit on both sides with an insulating layer therebetween, and between the upper layer copper foil circuit and the lower layer copper foil circuit. Laminating and laminating the first polyimide layer on both sides of the inner core substrate having a hole for selectively energizing; (b) forming a hole by transferring a pattern to the first polyimide layer laminated on both sides of the inner layer substrate through exposure and development, and selectively etching the first polyimide layer according to the transferred pattern; (c) laminating a second polyimide layer on the first polyimide layer; (d) transferring a pattern to the second polyimide layer through exposure and development and forming a hole by selectively etching the second polyimide layer according to the transferred pattern; And (e) performing electroless chemical copper plating on the polyimide layer having a roughness on the surface thereof.

이하에서는, 첨부 도면 도2a 내지 도2h를 참조하여 본 발명에 따른 인쇄 회로 기판 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2H.

본 발명은 종래 기술에서 사용하던 ABF 필름 대신에 감광성 폴리이미드를 이용하여 라미네이션한 후에 레이저 가공 대신에 자외선(UV)을 이용하여 홀을 가공하 는 특징을 가지고 있으며, 종래의 디스미어 공정 대신에 UV 및 TiO2 용액을 사용해서 표면에 거칠기를 제공하는 것을 요지로 한다.The present invention has a feature of processing holes using ultraviolet (UV) instead of laser processing after lamination using photosensitive polyimide instead of the ABF film used in the prior art, UV instead of the conventional desmear process And a TiO 2 solution to provide roughness on the surface.

도2a의 내층 코어 기판에 대해서 본 발명은 감광성(photosensitive) 폴리이미드(polyimide)를 라미네이션하는 것을 특징으로 한다. 도2a에 도시한 내층 코어는 절연층(10) 양면에 상층면 동박 회로(20)와 하부면 동박 회로(30)로 구성되어 있으며, 상부층 동박 회로(20)와 하부층 동박 회로(30)는 비아홀(40)로 연결되어 있다. 도2b를 참조하면, 내층 코어 기판의 양면에 제1차로 감광성 폴리이미드(150)를 라미네이션 한다.The present invention is characterized by laminating photosensitive polyimide to the inner core substrate of FIG. 2A. The inner core shown in FIG. 2A is composed of an upper layer copper foil circuit 20 and a lower layer copper foil circuit 30 on both sides of the insulating layer 10, and the upper layer copper foil circuit 20 and the lower layer copper foil circuit 30 are via holes. 40 is connected. Referring to FIG. 2B, photosensitive polyimide 150 is first laminated on both surfaces of the inner layer core substrate.

이어서, 도2c를 참조하면 폴리이미드(150)에 대해 노출 및 현상(exposure and development) 및 큐어(cure) 과정을 거쳐 홀(160)을 형성한다. 이때에, 본 발명은 폴리이미드 층(150)에 대해 사진 현상 및 식각을 통해 비아홀을 형성하므로 일일이 레이저 가공을 통해 홀가공을 하는 종래 기술에 비해서 공정시간과 단가를 현저히 줄일 수 있다.Subsequently, referring to FIG. 2C, the hole 160 is formed through the exposure and development and the cure process of the polyimide 150. In this case, since the present invention forms via holes through the photo development and etching of the polyimide layer 150, the process time and the unit cost can be significantly reduced as compared to the prior art of performing hole processing through laser processing.

이어서, 도2d를 참조하면 감광성 폴리이미드(155)를 제2차로 추가 적층하여 라미네이션을 진행한다. 이어서, 도2e를 참조하면, 두 개의 폴리이미드 층(150, 155)에 대해 감광 현상 및 큐어 과정을 거쳐 홀(160, 165)을 형성한다. 이때에, 본 발명은 두 개의 폴리이미드 층(150, 155)에 대해 사진 현상 및 식각을 통해 비아홀이 형성되므로 일일이 레이저 가공을 통해 홀가공을 하는 종래 기술에 비해 공정시간과 단가를 현저히 줄일 수 있다.Subsequently, referring to FIG. 2D, the photosensitive polyimide 155 is further laminated in a second order to perform lamination. Next, referring to FIG. 2E, holes 160 and 165 are formed on the two polyimide layers 150 and 155 through photoresist and curing. In this case, since the via holes are formed through the photo development and etching of the two polyimide layers 150 and 155, the process time and the unit cost may be significantly reduced as compared to the prior art of performing hole processing through laser processing. .

이어서, 홀(160, 165)이 형성된 구조에 대해 자외선 처리(UV modification)를 수행한다. 본 발명에 따른 자외선 처리(UV modification)는 산화 티타늄(TiO2) 수용액 하에서 가공된 기판의 폴리이미드 층(160, 165)을 자외선(UV)으로 조사하면 폴리이미드 층(150, 155) 표면이 분해되어 폴리머 고리가 절단되게 된다. 그 결과, 도2f에 도시한 바와 같이 폴리이미드 층(150, 155)의 표면은 종래 기술의 디스미어 처리 결과와 동일한 효과를 얻게 된다. 본 발명은 종래 기술과 달리 환경 규제 물질을 사용하지 아니하고 자외선과 TiO2 수용액을 써서 폴리이미드 층 표면의 도금 밀착력을 증대시킬 수 있다.Subsequently, UV modification is performed on the structure in which the holes 160 and 165 are formed. In the UV modification according to the present invention, when the polyimide layers 160 and 165 of a substrate processed under a titanium oxide (TiO 2 ) aqueous solution are irradiated with ultraviolet (UV) light, the surface of the polyimide layers 150 and 155 is decomposed. The polymer ring is cut off. As a result, as shown in FIG. 2F, the surfaces of the polyimide layers 150 and 155 have the same effect as the desmear treatment result of the prior art. The present invention can increase the adhesion of plating on the surface of the polyimide layer by using UV and TiO 2 aqueous solution, without using an environmental regulation material, unlike the prior art.

자외선 처리를 통해 도금 밀착력이 증대된 폴리이미드(150, 155)에 대해 무전해 화학 동도금을 실시한다. 이후의 공정은 종래 기술과 유사하다. 도2g를 참조하면, 드라이 필름을 도포하고 노광, 현상을 통해 패턴을 형성하고 동도금을 수행한다. 도2g를 참조하면, 패턴 형성된 드라이 필름을 마스크로 해서 동도금된 모습을 나타내고 있다. 이어서 도2h를 참조하면 드라이 필름을 박리 제거하고 플래시 에칭(flash etching)을 통해 동박의 두께를 경박화한다.Electroless chemical copper plating is performed on the polyimide 150 and 155 whose plating adhesion is increased through UV treatment. The subsequent process is similar to the prior art. Referring to FIG. 2G, a dry film is applied, a pattern is formed through exposure and development, and copper plating is performed. Referring to Fig. 2G, the copper plating is shown using a patterned dry film as a mask. Subsequently, referring to FIG. 2H, the dry film is peeled off and the thickness of the copper foil is reduced by flash etching.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들 에 의해 인식되어야 한다. The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiment of the invention disclosed can be used immediately as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어 질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래 기술의 ABF 필름 대신에 감광성 폴리이미드 필름을 사용함으로써, 고비용의 레이저 드릴 홀가공 프로세스 대신에 UV 노광에 있는 일괄 비아 형성의 장점이 있다. 또한, 폴리이미드 층의 도금 밀착력을 증대하기 위하여 UV 와 TiO2 수용액을 이용한 UV modification 프로세스를 적용함으로써 폐수 처리로 인한 환경 문제를 해결하게 된다.As described above, the present invention uses the photosensitive polyimide film instead of the ABF film of the prior art, and thus has the advantage of forming batch vias in UV exposure instead of the expensive laser drill hole processing process. In addition, by applying a UV modification process using a UV and TiO 2 aqueous solution to increase the plating adhesion of the polyimide layer to solve the environmental problems due to wastewater treatment.

Claims (4)

인쇄 회로 기판을 제조하는 방법에 있어서,In the method of manufacturing a printed circuit board, (a) 절연층을 사이에 두고 양면에 상층부 동박 회로와 하층부 동박 회로를 구비하고 상층부 동박 회로와 하층부 동박 회로 사이는 선택적으로 통전을 위한 홀을 구비한 내층 코어 기판의 양면 위에 제1 폴리이미드 층을 적층하여 라미네이션하는 단계;(a) A first polyimide layer on both sides of an inner core core substrate having an upper layer copper foil circuit and a lower layer copper foil circuit on both sides with an insulating layer interposed therebetween, optionally having holes for energization between the upper layer copper foil circuit and the lower layer copper foil circuit. Laminating by laminating; (b) 상기 내층 기판 양면에 라미네이션된 제1 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 제1 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 홀을 형성하는 단계;(b) forming a hole by transferring a pattern to the first polyimide layer laminated on both sides of the inner layer substrate through exposure and development, and selectively etching the first polyimide layer according to the transferred pattern; (c) 상기 제1 폴리이미드 층 위에 제2 폴리이미드 층을 적층하여 라미네이션 하는 단계;(c) laminating a second polyimide layer on the first polyimide layer; (d) 상기 제2 폴리이미드 층에 대해 패턴을 노광 및 현상을 통해 전사하고 상기 제2 폴리이미드 층을 상기 전사된 패턴에 따라 선택적으로 식각함으로써 홀을 형성하는 단계; 및(d) transferring a pattern to the second polyimide layer through exposure and development and forming a hole by selectively etching the second polyimide layer according to the transferred pattern; And (e) 상기 폴리이미드 층 위에 무전해 화학 동도금을 수행하는 단계(e) performing electroless chemical copper plating on the polyimide layer 를 포함하는 인쇄 회로 기판 제조 방법.Printed circuit board manufacturing method comprising a. 제1항에 있어서, 상기 단계 (d)에 후속하여 노출된 상기 제1 및 제2 폴리이 미드 층을 산화 티타늄 (TiO2) 수용액 하에서 자외선(UV)에 노출시킴으로써 상기 노출된 제1 및 제2 폴리이미드 층 표면에 거칠기를 생성하는 단계를 더 포함하는 인쇄 회로 기판 제조 방법.The method of claim 1, wherein the exposed first and second polyimide layers are exposed to ultraviolet light (UV) under an aqueous titanium oxide (TiO 2 ) solution to expose the exposed first and second polyimide layers. A method of manufacturing a printed circuit board further comprising the step of creating a roughness on the mid layer surface. 제1항에 있어서, 상기 단계 (e)에 후속하여, 상기 화학 동도금이 도포된 내층 기판 위에 드라이 필름을 도포하여 패턴 형성하고 전해 동도금을 수행하여 가공된 홀 내부를 구리로 충진하고 상기 드라이 필름을 박리 제거하는 단계를 더 포함하는 인쇄 회로 기판 제조 방법.The method of claim 1, wherein after the step (e), a dry film is applied to the inner layer substrate to which the chemical copper plating is applied to form a pattern, and electrolytic copper plating is performed to fill the inside of the processed hole with copper, and to dry the dry film. Printed circuit board manufacturing method further comprising the step of peeling off. 제1항 내지 제3항 중 어느 한 항에 따라 제조된 인쇄 회로 기판.A printed circuit board made according to any one of claims 1 to 3.
KR1020070061989A 2007-06-25 2007-06-25 Full-additive processing method for printed circuit board KR100843156B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070061989A KR100843156B1 (en) 2007-06-25 2007-06-25 Full-additive processing method for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061989A KR100843156B1 (en) 2007-06-25 2007-06-25 Full-additive processing method for printed circuit board

Publications (1)

Publication Number Publication Date
KR100843156B1 true KR100843156B1 (en) 2008-07-02

Family

ID=39823510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061989A KR100843156B1 (en) 2007-06-25 2007-06-25 Full-additive processing method for printed circuit board

Country Status (1)

Country Link
KR (1) KR100843156B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020848B1 (en) * 2008-12-01 2011-03-09 삼성전기주식회사 Method for manufacturing flexible printed circuits board
KR20210075319A (en) 2019-12-13 2021-06-23 주식회사 티엘비 Manufacturing Method of Printed Circuit Board by Using 3D Printing
KR20220078949A (en) 2020-12-04 2022-06-13 주식회사 티엘비 Printed circuit board and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295344A (en) 1998-04-10 1999-10-29 Toppan Printing Co Ltd Semiconductor inspecting jig and its manufacture
KR20010009975A (en) 1999-07-15 2001-02-05 전우창 Method of producing a multi-layer printed-circuit board
KR20040036713A (en) 2001-08-31 2004-04-30 간토 가세이 고교 가부시키가이샤 Method of plating nonconductor product

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295344A (en) 1998-04-10 1999-10-29 Toppan Printing Co Ltd Semiconductor inspecting jig and its manufacture
KR20010009975A (en) 1999-07-15 2001-02-05 전우창 Method of producing a multi-layer printed-circuit board
KR20040036713A (en) 2001-08-31 2004-04-30 간토 가세이 고교 가부시키가이샤 Method of plating nonconductor product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020848B1 (en) * 2008-12-01 2011-03-09 삼성전기주식회사 Method for manufacturing flexible printed circuits board
KR20210075319A (en) 2019-12-13 2021-06-23 주식회사 티엘비 Manufacturing Method of Printed Circuit Board by Using 3D Printing
KR20220078949A (en) 2020-12-04 2022-06-13 주식회사 티엘비 Printed circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20060102383A1 (en) Method of fabricating high density printed circuit board
KR101022914B1 (en) Method of manufacturing printed circuit board
KR100674316B1 (en) Method forming via hole that utilizes lazer drill
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
KR100869049B1 (en) Semi-additive pcb manufacturing method with employing uv sensitive polyimide lamination
KR100843156B1 (en) Full-additive processing method for printed circuit board
KR20110025250A (en) Method of fabricating a fine pitch copper bump
KR100969439B1 (en) Method for manufacturing a printed circuit board having a landless via
KR20170033191A (en) Printed circuit board and manufacturing method thereof
KR100722599B1 (en) All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating
KR20150031649A (en) Printed circuit board and method of mamufacturing the same
KR20100109698A (en) Method of manufacturing a printed circuit board
KR101067204B1 (en) A printed circuit board and a fabricating method the same
JP5298740B2 (en) Multilayer circuit board manufacturing method
JP2009117438A (en) Method of forming wiring pattern and method of manufacturing wiring substrate
KR20040061410A (en) PCB with the plated through holes filled with copper with copper and the fabricating method thereof
KR20130079857A (en) Forming method of via hole on circuit board
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
KR20090085406A (en) Multi-layer board and manufacturing method thereof
JP2004152935A (en) Printed wiring board
JP6234132B2 (en) Wiring board manufacturing method
KR20180129002A (en) Method of manufacturing the circuit board
KR100813441B1 (en) Method of fabricating a printed circuit board having a fine line spacing pitch
KR101981135B1 (en) Method of manufacturing the circuit board
KR100222753B1 (en) Fabrication method of laminate pcb elevation isolation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee