KR100837553B1 - Fabrication method of semiconductor device - Google Patents
Fabrication method of semiconductor device Download PDFInfo
- Publication number
- KR100837553B1 KR100837553B1 KR1020020019940A KR20020019940A KR100837553B1 KR 100837553 B1 KR100837553 B1 KR 100837553B1 KR 1020020019940 A KR1020020019940 A KR 1020020019940A KR 20020019940 A KR20020019940 A KR 20020019940A KR 100837553 B1 KR100837553 B1 KR 100837553B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- fluorine
- power
- wafer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 26
- 239000011737 fluorine Substances 0.000 claims abstract description 26
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 9
- 230000007257 malfunction Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 38
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000008096 xylene Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자 제조 방법에 관한 것으로, 그 목적은 플라즈마 방식에 의한 불소 함유 산화막 증착시 캐리어 트랩에 의한 소자의 오동작을 방지하는 데 있다. 이를 위해 본 발명에서는 고밀도 플라즈마 방법에 의한 일반 산화막 및 불소 함유 산화막 형성시 공정조건을 최적화하여, 즉 웨이퍼에 전력을 인가하지 않은 상태에서 상온 내지 300℃ 이하의 온도 및 1000 W 내지 3000 W의 전력으로 제1일반산화막을 형성하고, 웨이퍼에 전력을 인가한 상태에서 300℃ 내지 450℃ 이하의 온도 및 1000 W 내지 5000 W의 전력으로 불소함유 산화막을 형성함으로써, 캐리어의 트랩을 감소시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and its purpose is to prevent malfunction of the device by a carrier trap during deposition of a fluorine-containing oxide film by a plasma method. To this end, the present invention optimizes the process conditions when forming a general oxide film and a fluorine-containing oxide film by a high density plasma method, that is, at a temperature of from room temperature to 300 ° C or less and power of 1000 W to 3000 W without applying power to the wafer. By forming the first general oxide film and forming a fluorine-containing oxide film at a temperature of 300 ° C. to 450 ° C. and a power of 1000 W to 5000 W in a state where power is applied to the wafer, the trap of the carrier is reduced.
불소, 트랩, 고밀도플라즈마 Fluorine, Trap, High Density Plasma
Description
도 1a 및 1b는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 금속 배선층 상부에 불소 함유 산화막을 사용하여 절연체층을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming an insulator layer by using a fluorine-containing oxide film on a metal wiring layer.
반도체 소자가 점차 고집적화, 다층화됨에 따라 중요한 기술의 하나로 다층 배선 기술이 등장하게 되었는데, 이와 같은 다층 배선 기술은 금속 배선층과 절연막층을 회로 소자가 형성된 반도체 기판 상부에 교대로 형성하며, 절연막에 의해 분리된 금속 배선층 사이를 비아를 통해 전기적으로 접속함으로써 회로 동작이 이루어지도록 하는 것이다.As semiconductor devices have been increasingly integrated and multilayered, multilayer wiring has emerged as one of the important technologies. The multilayer wiring technology alternately forms a metal wiring layer and an insulating film layer on the semiconductor substrate on which the circuit elements are formed, and is separated by an insulating film. The circuit operation is performed by electrically connecting the interconnected metal wiring layers through vias.
최근 금속 배선층 상에 형성하는 절연체층으로서 낮은 유전상수를 갖는 불소 함유 산화막을 선호하고 있다.Recently, a fluorine-containing oxide film having a low dielectric constant is preferred as an insulator layer formed on a metal wiring layer.
그러나, 불소 함유 산화막에서는 불소가 상부로 이동하여 금속과 산화막 사이의 계면에 축적됨으로써 열공정 진행시 금속배선을 들뜨게 하는 현상인 디라미네 이션(delamination)을 유발하는 문제점이 있었다.However, in the fluorine-containing oxide film, fluorine moves upwards and accumulates at the interface between the metal and the oxide film, causing a delamination, which is a phenomenon of lifting the metal wiring during the thermal process.
불소 함유 산화막은 일반적으로 고밀도 플라즈마 방식으로 증착하는데, 이 때 플라즈마의 영향으로 게이트 산화막 등에 전자와 같은 캐리어들이 트랩(trap)되어 소자의 문턱 전압(threshold voltage) 및 구동 전압을 변화시킴으로써, 소자의 정상적인 작동을 방해하는 문제점이 있었다.The fluorine-containing oxide film is generally deposited by a high-density plasma method, in which carriers such as electrons are trapped in the gate oxide film and the like to change the threshold voltage and the driving voltage of the device by the influence of the plasma. There was a problem that prevented the operation.
이러한 캐리어 트랩을 방지하기 위해 불소 함유 산화막의 증착 전에 불소가 함유되지 않은 일반 산화막을 얇게 증착하였으나, 캐리어의 트랩으로 인한 소자의 오동작은 여전히 발생하는 문제점이 있었다. In order to prevent such a carrier trap, a thin film of a general oxide film containing no fluorine was deposited before deposition of the fluorine-containing oxide film, but a malfunction of the device due to the trap of the carrier still occurred.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 고밀도 플라즈마 방법에 의한 불소 함유 산화막 증착시 캐리어 트랩에 의한 소자의 오동작을 방지하는 데 있다.The present invention has been made to solve the above problems, and an object thereof is to prevent malfunction of the device by a carrier trap during deposition of a fluorine-containing oxide film by a high density plasma method.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 고밀도 플라즈마 방법에 의한 일반 산화막 및 불소 함유 산화막 형성시 공정조건을 최적화하여 캐리어의 트랩을 감소시킨다.In order to achieve the above object, the present invention optimizes the process conditions when forming the normal oxide film and the fluorine-containing oxide film by the high density plasma method to reduce the trap of the carrier.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 웨이퍼 상에 형성된 금속 배선층 상에 고밀도 플라즈마 방법에 의해 상온 내지 300℃ 이하의 온도 및 1000 W 내지 3000 W의 전력으로 제1일반산화막을 형성하는 단계; 제1일반산화막 상에 고밀도 플라즈마 방법에 의해 300℃ 내지 450℃ 이하의 온도 및 1000 W 내지 5000 W의 전력으로 불소함유 산화막을 형성하는 단계; 불소함유 산화막 상에 제2일반산화막을 형성하는 단계; 제2일반산화막, 불소함유 산화막, 및 제1일반산화막의 일부분을 식각하여 금속 배선층을 노출시키도록 비아를 형성하고 비아를 금속물질로 충진하는 단계를 포함하여 이루어진다.That is, the semiconductor device manufacturing method according to the present invention comprises the steps of: forming a first general oxide film on a metal wiring layer formed on a wafer at a temperature of from room temperature to 300 ° C. and a power of 1000 W to 3000 W by a high density plasma method; Forming a fluorine-containing oxide film on the first general oxide film by a high density plasma method at a temperature of 300 ° C. to 450 ° C. and a power of 1000 W to 5000 W; Forming a second general oxide film on the fluorine-containing oxide film; Etching a portion of the second general oxide film, the fluorine-containing oxide film, and the first general oxide film to form a via to expose the metal wiring layer, and filling the via with a metal material.
이 때, 제1일반산화막은 1000Å 이하의 두께로, 불소함유 산화막은 3000Å 내지 6000Å의 두께로 형성하는 것이 바람직하다.At this time, it is preferable that the first general oxide film is formed to a thickness of 1000 kPa or less, and the fluorine-containing oxide film is formed to a thickness of 3000 kPa to 6000 kPa.
또한, 고밀도 플라즈마 방법에서 제1일반산화막 형성시에는 웨이퍼에 전력을 인가하지 않고, 불소함유 산화막 형성시에는 웨이퍼에 전력을 인가하는 것이 바람직하다. In the high-density plasma method, it is preferable not to apply power to the wafer when forming the first general oxide film, and to apply power to the wafer when forming the fluorine-containing oxide film.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail.
도 1a 및 1b는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
먼저, 실리콘 기판(1) 상의 하부 산화막(2) 상에 금속 배선층(3)을 형성한 후 패터닝한다.First, the
다음, 금속 배선층(3)을 포함하여 기판(1)의 상부 전면에 제1일반산화막(4)을 형성하고, 제1일반산화막(4) 상에 불소 함유 산화막(5)을 형성한다.Next, the first
이 때 제1일반산화막(4)은 고밀도 플라즈마 방법을 이용하여 1000Å 이하의 얇은 두께로 형성하며, 증착시 온도는 상온 내지 300℃ 이하로, 압력은 1 mTorr 내지 10 mTorr로 한다. 또한, 아르곤, 산소, 사일렌(SiH4) 가스를 이용하는데, 아르곤 및 산소는 50 sccm 내지 200 sccm의 유량으로, 사일렌 가스는 200 sccm 이하의 유량으로 흘려주고, 플라즈마 발생을 위해 1000 W 내지 3000 W의 전력을 인가하되, 웨이퍼에는 전력을 인가하지 않는다. At this time, the first
일반적으로 고밀도 플라즈마 방법에서는 플라즈마 발생을 위해 전력을 인가하고, 이와는 별도로 웨이퍼에도 (-) 전압을 인가하여 플라즈마 (+) 이온들이 웨이퍼를 소정 각도를 가지고 가격하도록 하여 증착물질의 층덮힘(step coverage)을 향상시키는데, 이 때 웨이퍼에 인가되는 전력이 높으면 캐리어 트랩의 원인으로 작용하기 때문에 본 발명에서는 제1일반산화막을 얇게 형성할 때에는 웨이퍼에 전력을 인가하지 않는 것이다.In general, in the high-density plasma method, power is applied to generate plasma, and a negative voltage is applied to the wafer to separate plasma (+) ions so that the wafer strikes the wafer at an angle. In this case, when the power applied to the wafer is high, it acts as a cause of the carrier trap. In the present invention, when the first general oxide film is formed thin, the power is not applied to the wafer.
즉, 본 발명에서는 기존의 제1일반산화막 증착조건인 400℃의 증착온도와 3000W 이상의 전력보다 낮은 증착온도 및 전력으로 제1일반산화막을 형성함으로써, 캐리어들의 생성 가능성을 감소시키고 이미 생성된 캐리어들은 그 운동량이 감소하여 게이트 산화막 등에 트랩될 가능성이 현격히 줄어들도록 하며, 또한 웨이퍼에는 전력을 인가하지 않아 캐리어의 트랩 가능성을 최소화시킨 것이다.That is, in the present invention, by forming the first general oxide layer at a deposition temperature of 400 ° C., which is a conventional first general oxide layer deposition condition, and a deposition temperature and power lower than a power of 3000 W or more, the possibility of generation of carriers is reduced, and the carriers already formed are The momentum is reduced so that the possibility of being trapped in the gate oxide film or the like is greatly reduced, and the possibility of trapping of the carrier is minimized by applying no power to the wafer.
한편, 불소 함유 산화막은 고밀도 플라즈마 방법으로 3000Å 내지 6000Å의 두께로 증착하며, 증착시 온도는 300℃ 내지 450℃의 온도로, 압력은 1 mTorr 내지 10 mTorr로 한다. 또한, 아르곤, 산소, 사일렌, 실리콘플로라이드 가스를 이용하는데, 아르곤 및 산소는 50 sccm 내지 200 sccm의 유량으로, 사일렌 및 실리콘플로라이드 가스는 200 sccm 이하의 유량으로 흘려준다. 전력은 플라즈마 발생을 위해 1000 W 내지 5000 W를 인가하고, 이 때에는 웨이퍼에도 전력을 인가하도록 한다. On the other hand, the fluorine-containing oxide film is deposited in a thickness of 3000 Pa to 6000 Pa by the high density plasma method, the deposition temperature is 300 ℃ to 450 ℃, the pressure is 1 mTorr to 10 mTorr. In addition, argon, oxygen, xylene, and silicon fluoride gas are used, and argon and oxygen are flowed at a flow rate of 50 sccm to 200 sccm, and xylene and silicon fluoride gas are flowed at a flow rate of 200 sccm or less. The power is applied to the 1000 W to 5000 W for plasma generation, at this time to apply the power to the wafer.
다음, 불소 함유 산화막(5) 상에 제2일반산화막(6)을 두껍게 증착한다.Next, the second
이후에는, 기존의 일반적인 반도체 소자 제조방법에 따라 제2일반산화막(6)을 화학기계적 연마한 후, 사진식각공정에 의해 금속 배선층(3)의 상부에 비아홀(100)을 형성하고 비아홀(100)의 내부를 도전성 금속(7)으로 충진시킨다.Subsequently, after the chemical mechanical polishing of the second
상술한 바와 같이, 본 발명에서는 고밀도 플라즈마 방법으로 제1일반산화막 및 불소 함유 산화막을 형성할 때 증착온도 및 인가 전력을 조절하여 캐리어 트랩 가능성을 감소시키는 효과가 있다.As described above, in the present invention, when forming the first general oxide film and the fluorine-containing oxide film by the high density plasma method, there is an effect of reducing the possibility of carrier trap by controlling the deposition temperature and the applied power.
따라서, 캐리어 트랩에 기인한 소자의 불량발생을 방지하여 수율을 향상시키는 효과가 있다.Therefore, there is an effect of improving the yield by preventing the occurrence of failure of the device due to the carrier trap.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020019940A KR100837553B1 (en) | 2002-04-12 | 2002-04-12 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020019940A KR100837553B1 (en) | 2002-04-12 | 2002-04-12 | Fabrication method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030081617A KR20030081617A (en) | 2003-10-22 |
| KR100837553B1 true KR100837553B1 (en) | 2008-06-12 |
Family
ID=32378716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020019940A KR100837553B1 (en) | 2002-04-12 | 2002-04-12 | Fabrication method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100837553B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980040624A (en) * | 1996-11-29 | 1998-08-17 | 김광호 | Voidless interlayer insulating film formation method |
| KR100242508B1 (en) * | 1996-06-03 | 2000-02-01 | 가네꼬 히사시 | Semiconductor device and its fabricating method |
-
2002
- 2002-04-12 KR KR1020020019940A patent/KR100837553B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242508B1 (en) * | 1996-06-03 | 2000-02-01 | 가네꼬 히사시 | Semiconductor device and its fabricating method |
| KR19980040624A (en) * | 1996-11-29 | 1998-08-17 | 김광호 | Voidless interlayer insulating film formation method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030081617A (en) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0720212B1 (en) | Method of manufacturing semiconductor devices | |
| JP2002009150A (en) | Semiconductor device, its manufacturing method and manufacturing equipment | |
| CN101364565A (en) | Method for manufacturing semiconductor device | |
| US6815334B2 (en) | Method for forming multi-layer metal line of semiconductor device | |
| US7326981B2 (en) | Methods and apparatuses for producing a polymer memory device | |
| JP5178025B2 (en) | Manufacturing method of semiconductor memory device | |
| JP3202657B2 (en) | Method for manufacturing semiconductor device | |
| KR20030058853A (en) | Method for Forming of Semiconductor Device | |
| KR100837553B1 (en) | Fabrication method of semiconductor device | |
| JP4948278B2 (en) | Manufacturing method of semiconductor device | |
| KR100197669B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR100729087B1 (en) | Method of fabricating semiconductor devices | |
| JP4338748B2 (en) | Manufacturing method of semiconductor device | |
| KR20070071483A (en) | Method of manufacturing mim capacitor of semiconductor device | |
| KR100400251B1 (en) | Method for etching organic ARC of semiconductor device | |
| KR100562312B1 (en) | Fabrication method of semiconductor device | |
| JP2003318157A (en) | Method of manufacturing semiconductor element | |
| KR100467803B1 (en) | Fabrication method of semiconductor device | |
| KR100846991B1 (en) | Fabrication method of semiconductor device | |
| KR100816231B1 (en) | Method of fabricating semiconductor devices | |
| KR100463323B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR100645194B1 (en) | Method for Manufacturing MIM Capacitor | |
| KR100528071B1 (en) | Method of manufacturing metal layer of semiconductor device | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100617044B1 (en) | method for forming metal line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |