KR100836427B1

KR100836427B1 - 플라즈마 디스플레이 패널 및 그의 제조방법

Info

Publication number: KR100836427B1
Application number: KR1020070027053A
Authority: KR
Inventors: 최종우; 이원주; 황용식; 권재익; 조태승; 강경두; 전병민; 우석균; 최영도; 추성기; 손현민
Original assignee: 삼성에스디아이 주식회사
Priority date: 2007-03-20
Filing date: 2007-03-20
Publication date: 2008-06-09
Also published as: US20080231188A1

Abstract

본 발명은 전극 구조를 개선하여 제조공정이 단순하면서도 방전효율이 높고, 전극을 둘러싸고 있는 유전체의 두께를 조절할 수 있는 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다. 본 발명에 따른 플라즈마 디스플레이 패널은 제1 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제1 유전체층을 포함하는 제1 전극시트와, 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 제2 전극시트를 구비한다. 이러한 구성에 의하여, 비방전 영역에서의 방전개시 전압을 방전 영역의 값보다 높여 방전개시 전압을 조절할 수 있으며, 유효 영역 이외에서의 이상 방전을 방지하여 안정적인 방전이 이루어질 수 있다.

전극시트, 유전체, 보호막

Description

플라즈마 디스플레이 패널 및 그의 제조방법{PLASMA DISPLAY PANEL AND METHOD FOR MANUFACTURING THE SAME}

도 1은 종래의 플라즈마 디스플레이 패널의 일 예를 설명하기 위한 사시도.

도 2는 도 1의 플라즈마 디스플레이 패널 중 하나의 화소를 도시한 단면도.

도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해사시도.

도 4는 도 3의 제1 실시예에 따른 횡단면도.

도 5a는 도 3의 제1 전극시트의 일실시예를 도시한 사시도.

도 5b는 도 5a의 제1 전극시트의 단위 방전홀 주변부의 확대도.

도 5c는 도 5b의 A-A'라인을 따라 절개한 단면도

도 6a는 도 3의 제2 전극시트의 일실시예를 도시한 사시도.

도 6b는 도 6a의 제2 전극시트의 단위 방전홀 주변부의 확대도.

도 6c는 도 6b의 A-A'라인을 따라 절개한 단면도.

도 7은 전극시트의 표면을 확대한 사시도.

도 8a 내지 도 8d는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하는 단면도.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 부분사시 도.

도 10은 도 9의 A-A'라인에 따른 단면도.

♣ 도면의 주요 부분에 대한 부호의 설명 ♣

10 : 배면기판 11 : 홈

20 : 전면기판 30 : 제1 시트

31 : 제1 내부라인 32 : 제1 방전홀

33 : 제1 유전체층 35 : 제1 방전전극

35a : 제1 방전부 37 : 제1 브릿지라인

39 : 제1 테두리라인 40 : 제2 시트

41 : 제2 내부라인 42 : 제2 방전홀

43 : 제2 유전체층 45 : 제2 방전전극

47 : 제2 브릿지라인 49 : 제2 테두리라인

50 : 유전구조체

본 발명은 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것으로, 보다 구체적으로는 전극 구조를 개선하여 제조공정이 단순하면서도 방전효율이 높고, 전극을 둘러싸고 있는 유전체의 두께를 조절함으로써, 이상 방전을 방지할 수 있는 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel; PDP)은 기체 방전시 발생하는 플라즈마에 의해 형광체가 발광하도록 하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 액정 표시 장치(Liquid Crystal Display; LCD)나 전계 방출 표시 장치(Field Emission Display; FED)에 비해 휘도 및 발광 효율이 높고 시야각이 넓어 음극선관(Cathode Ray Tube; CRT) 표시 장치를 대체할 표시 장치로 각광받고 있다.

플라즈마 디스플레이 패널은 매트릭스(matrix) 형태로 배열된 화소(pixel)의 구조와 구동 전압의 파형에 따라 직류(DC)형과 교류(AC)형으로 구분된다. 직류형은 모든 전극들이 방전 공간에 노출되어 대응하는 전극 간에 전하의 이동이 직접적으로 이루어지고, 교류형은 대응하는 전극들 중 적어도 하나의 전극이 유전체로 둘러싸여 대응하는 전극 간에 전하의 이동이 직접적으로 이루어지지 않는다.

또한, 플라즈마 디스플레이 패널은 방전을 위한 전극들의 구성 방법에 따라 대향 방전 구조와 면방전 구조로 구분된다. 대향 방전 구조는 화소를 선택하는 어드레스 방전 및 방전을 유지하기 위한 유지 방전이 주사 전극(양극)과 어드레스 전극(음극) 사이에서 일어나며, 면방전 구조는 서로 교차하는 어드레스 전극과 주사 전극 사이에서 화소를 선택하는 어드레스 방전이 일어나고, 주사 전극과 유지 전극 사이에서 방전을 유지하기 위한 유지 방전이 일어난다.

도 1은 종래의 플라즈마 디스플레이 패널의 일 예를 설명하기 위한 사시도이고, 도 2는 하나의 화소를 도시한 단면도로서, 3 전극 면방전 방식의 플라즈마 디 스플레이 패널이 도시된다.

도 1 및 도 2를 참조하면, 상부 기판(17) 상에는 유전체(15)와 보호막(16)으로 덮힌 다수의 유지 전극(12a)과 주사 전극(12b)이 평행하게 형성된다. 유지 전극(12a)과 주사 전극(12b)은 ITO(Indium Tin Oxide) 등으로 형성된 투명 전극(13a, 13b)과 전도도를 높이기 위한 금속 전극(14a, 14b)으로 이루어진다.

하부 기판(24) 상에는 유전체(26)로 덮힌 다수의 어드레스 전극(25)이 형성된다. 다수의 어드레스 전극(25) 사이의 유전체(26) 상에는 어드레스 전극(25)과 평행하게 격벽(27)이 형성되고, 상기 격벽(27)의 양측면과 유전체(26) 상에는 형광층(28)이 형성된다.

유지 전극(12a)과 어드레스 전극(25) 및 주사 전극(12b)과 어드레스 전극(25)이 서로 직교하도록 상부 기판(17)과 하부 기판(24)이 합착되고, 격벽(27)에 의해 형성되는 밀폐된 방전 공간(18)에 플라즈마 형성을 위한 가스가 밀봉됨으로써 다수의 화소가 구성된다.

상기와 같이 구성된 종래의 플라즈마 디스플레이 패널은 상부 기판(17)과 하부 기판(24)에 각각의 층을 형성한 후 패터닝하여 투명 전극, 금속 전극, 유전체 및 보호막 등을 형성한다. 그리고 상부 기판(17)과 하부 기판(24)을 조립한다.

그러나, 이러한 플라즈마 디스플레이 패널의 제조를 위한 공정 단계는 복잡하면서도 많은 재료가 필요함으로 인해 제조 비용이 높다. 또한, 방전 공간(18)의 상부 기판(17) 상에 유전체(15)와 보호막(16)이 형성되기 때문에 형광층(28)으로부터 발광된 빛의 투과율이 감소되어 발광 효율이 낮아지며, 어드레스 방전 시 어드 레스 전극과 유지전극 또는 주사전극 간의 방전 경로가 길어 어드레스 방전전압이 높아지게 되며, 어드레스 전압의 유지도 느려지게 되는 문제점이 있다.

따라서, 본 발명은 전술한 종래의 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 전극 구조를 개선하여 제조공정이 단순하면서도 방전효율이 높고, 전극을 둘러싸고 있는 유전체의 두께를 조절할 수 있는 플라즈마 디스플레이 패널 및 그의 제조방법을 제공하는데 있다.

상술한 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른, 플라즈마 디스플레이 패널은 제1 기판과, 상기 제1 기판에 대향하며 일정 간격 이격되어 배치된 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이에 위치하는 제1 전극시트 및 상기 제1 전극시트와 상기 제2 기판 사이에 위치하는 제2 전극시트를 포함하며, 상기 제1 전극시트는, 일방향으로 연장되며 폐곡선을 이루는 복수의 제1 방전부와 상기 제1 방전부를 전기적으로 연결하는 제1 연결부를 포함하는 제1 방전전극과, 상기 제1 방전부의 폐곡선 내부를 통과하는 제1 방전홀을 구비하면서, 상기 제1 방전전극을 매립하고 상기 제1 방전전극의 재료가 상기 제1 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제1 유전체층을 포함하는 복수의 제1 내부라인, 및 상기 제1 내부라인의 단부들을 연결하여 테두리를 형성하는 제1 테두리라인을 포함하며, 상기 제2 전극시트는, 상기 제1 방전전극의 연장방향과 교차되는 타방향으로 연장되어 폐곡선을 이루는 복수의 제2 방전부와 상기 제2 방전부를 전기적으로 연결하는 제2 연결부를 포함하는 제2 방전전극과, 상기 제2 방전부의 폐곡선 내부를 통과하며 상기 제1 방전홀과 연통되는 제2 방전홀을 구비하면서, 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 제2 내부라인, 및 상기 제2 내부라인의 단부들을 연결하여 테두리를 형성하는 제2 테두리라인을 포함한다.

본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법은 제1 금속시트 및 제2 금속시트를 재단하는 단계와, 상기 제1 금속시트를 양극 산화하여 일방향으로 연장되며 폐곡선을 이루는 복수의 제1 방전부와 상기 제1 방전부를 전기적으로 연결하는 제1 연결부를 포함하는 제1 방전전극과, 상기 제1 방전부의 폐곡선 내부를 통과하는 제1 방전홀을 구비하면서, 상기 제1 방전전극을 매립하고 상기 제1 방전전극의 재료가 상기 제1 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제1 유전체층을 포함하는 복수의 제1 내부라인, 및 상기 제1 내부라인의 단부들을 연결하여 테두리를 형성하는 제1 테두리라인을 포함하는 제1 전극시트를 형성하는 단계와, 상기 제2 금속시트를 양극 산화하여 상기 제1 방전전극의 연장방향과 교차되는 타방향으로 연장되어 폐곡선을 이루는 복수의 제2 방전부와 상기 제2 방전부를 전기적으로 연결하는 제2 연결부를 포함하는 제2 방전전극과, 상기 제2 방전부의 폐곡선 내부를 통과하며 상기 제1 방전홀과 연통되는 제2 방전홀을 구비하면서, 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 제2 내부라인, 및 상기 제2 내부라인의 단부들을 연결하여 테두리를 형성하는 제2 테두리라인을 포함하는 제2 전극시트를 형성하는 단계와, 상기 제1 전극시트가 제1 기판과 제2 기판 사이에 위치하고 상기 제2 전극시트가 상기 제1 전극시트와 상기 제2 기판 사이에 위치하도록 상기 제1 기판, 상기 제1 전극시트, 상기 제2 전극시트 및 상기 제2 기판을 서로 결합시키는 단계를 포함한다.

본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널은 제1 방전전극과 상기 제1 방전전극을 매립하는 제1 유전체층을 포함하는 제1 기판과, 상기 제1 기판에 대향하며 일정 간격 이격되어 배치되는 제2 기판과, 상기 제1 기판과 상기 제1 유전체층 사이에 위치하는 전극시트 및 상기 전극시트의 표면에 형성되는 보호막을 포함하여 구성되며, 상기 전극시트는, 일방향으로 연장되며 폐곡선을 이루는 복수의 방전부와 상기 방전부를 전기적으로 연결하는 연결부를 포함하는 제2 방전전극과, 상기 방전부의 폐곡선 내부를 통과하는 방전홀을 구비하면서 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 내부라인, 및 상기 내부라인의 단부들이 연결되어 상기 전극시트의 테두리를 형성하는 테두리라인을 포함한다.

본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 제조방법은 적어도 하나의 금속시트들을 재단하는 단계와, 상기 금속시트를 양극 산화하여 일방향으로 연장되며 폐곡선을 이루는 복수의 방전부와 상기 방전부를 전기적으로 연결하는 연결부를 포함하는 제2 방전전극과, 상기 방전부의 폐곡선 내부를 통과하는 방전홀을 구비하면서 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 내부라인, 및 상기 내부라인의 단부들을 연결하여 테두리를 형성하는 테두리라인을 포함하는 전극시트를 형성하는 단계와, 제1 기판 상에 제1 방전전극을 형성하고, 상기 제1 방전전극을 매립하도록 제1 유전체층을 형성하는 단계와, 상기 전극시트가 상기 제1 기판과 제2 기판 사이에 위치하도록 상기 제1 기판, 상기 전극시트 및 상기 제2 기판을 서로 결합시키는 단계를 포함한다.

이하에서는 본 발명의 실시예를 도시한 도면들을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널 및 그의 제조방법을 구체적으로 설명한다.

도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분사시도이고, 도 4는 도 3의 일 방전영역의 단면도이다.

도 3 및 도 4를 참조하면, 플라즈마 디스플레이 패널은 배면기판(10), 전면기판(20), 제1 전극시트(30), 제2 전극시트(40)를 포함한다. 상기 배면기판(10)과 전면기판(20)은 일정간격 이격되어 배치되며, 그 사이에 제1 전극시트(30) 및 제2 전극시트(40)가 구비된다.

상기 제1 전극시트(30)는 제1 유전체층(33)과 제1 방전전극(35)을 포함한 제1 내부라인(31)과, 제1 내부라인(31)들을 연결하는 제1 브릿지라인(37)과, 제1 내부라인(31)과 제1 브릿지라인(37)의 단부가 연결되는 제1 테두리라인(39)으로 구성 된다. 제1 내부라인(31)에는 복수의 제1 방전홀(32)이 형성된다.

상기 제2 전극시트(40)는 제2 유전체층(43)과 제2 방전전극(45)을 포함한 제2 내부라인(41)과, 제2 내부라인(41)들을 연결하는 제2 브릿지라인(47)과, 제2 내부라인(41)과 제2 브릿지라인(47)의 단부가 연결되는 제2 테두리라인(49)으로 구성된다. 제2 내부라인(41)에는 복수의 제2 방전홀(42)이 형성된다.

이때, 상기 제1 유전체층(33)과 상기 제2 유전체층(43)은 상기 제1 방전홀 및 상기 제2 방전홀 각각의 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 형성될 수 있다.

양극 산화란 금속의 표면에 얇은 산화막을 만들어서 그 금속의 내부를 보호하는 방법이다. 주로, 알루미늄(Al), 타이타늄(Ti), 및 마그네슘(Mg) 등과 같이 산소와 반응하는 정도가 매우 커서 스스로 표면에 산화막을 만드는 금속에 한해 적용되며, 특정 용액(황산 등)에서 그 금속이 양극으로 작용하게 하여 금속표면의 산화 작용을 촉진시켜서 균일한 두께의 산화막을 인위적으로 생성시켜주는 방법이다.

소정의 두께를 가진 금속을 소정 시간 및 농도로 양극 산화 용액에 노출할 경우, 노출된 부분은 산화가 되어 금속의 성질을 잃으므로 전기전도성을 잃어 유전체물질이 되고, 그 내부는 산화가 아직 진행되지 않은 금속 상태로 남게 된다.

상기 제1 방전홀 및 상기 제2 방전홀 각각의 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화시키기 위해 제1 방전홀 및 제2 방전홀의 내부에 DFR(Dry Film Resistor)등의 보호필름을 일정시간 부착하였다 떼내어, 보호필름이 부착되지 않은 외부의 양극 산화된 폭을 더 넓게 형성할 수 있다.

따라서, 본 실시예에서 각 방전공간은 배면기판(10)을 하부면, 전면기판(20)을 상부면, 제1 전극시트(30) 및 제2 전극시트(40)에 형성된 제1 방전홀(32) 및 제2 방전홀(42)을 내부벽면으로 하여 형성되고, 방전공간의 내부에는 방전가스가 구비된다.

한편, 이때 방전공간이 형성되는 배면기판(10) 및 전면기판(20)의 면에는 소정깊이로 식각된 제1 홈(11) 및 제2 홈(21)이 형성되며, 제1 홈(11) 및 제2 홈(21)에 형광체층(13,23)이 구비된다. 실시예에 따라서는 전면기판(20) 또는 배면기판(10)의 일측에만 형광체층을 형성하기 위한 홈이 구비될 수 있다.

이 경우, 플라즈마 디스플레이 패널은, 외부의 전원으로부터 상기 제1 전극시트(30) 내부에 구비된 제1 방전전극(35)과 제2 전극시트(40)에 구비된 제2 방전전극(45) 사이에 방전이 일어나 플라즈마 디스플레이 패널을 구동한다.

예컨데, 전원을 제1 방전전극(35)과 제2 방전전극(45)에 인가할 때, 제1 방전전극(35)은 스캔 및 Y전극 역할을 하고, 제2 방전전극(45)은 어드레싱 및 X전극 역할을 함으로써 구동된다.

도 5a 내지 도 5c를 참조하여 본 발명에 사용되는 제1 전극시트의 구조를 보다 상세히 설명한다. 도 5a는 도 3의 제1 전극시트의 일실시예를 도시한 사시도이고, 도 5b는 도 5a의 제1 전극시트의 단위 방전홀 주변부의 확대도이며, 도 5c는 도 5b의 I-I'라인을 따라 절개한 단면도이다.

도 5a 내지 도 5c를 참조하면, 제1 전극시트(30)는 양극 산화된 제1 유전체층(33)과 그 내부에 매립된 제1 방전전극(35)을 포함한 복수의 제1 내부라인(31), 상기 제1 내부라인(31)들의 제1 방전전극(35)들을 서로 연결하는 제1 브릿지라인(37), 및 제1 테두리라인(39)를 포함한다.

상기 제1 내부라인(31)은 제1 방전전극(35)과 제1 유전체층(33)을 포함한다. 제1 방전전극(35)은 방전셀에 전원을 공급하기 위한 전극으로, 제1 유전체층(33) 내부에 매립되어 있으며, 표면으로 노출되지 않는다. 이때, 상기 제1 방전전극(35)은 제1 방전부(35a)와, 제1 연결부(35b)로 구성된다.

상기 제1 방전부(35a)는 폐곡선을 이루는 구간으로, 제1 방전부(35a)는 제1 유전체층(33) 내부에서 전술한 제1 방전홀(32) 내외부 주위를 감싸게 된다. 상기 제1 연결부(35b)는 상기 제1 방전부(35a)들을 연결하는 구간으로, 외부로부터 전원을 공급받아 방전공간에 전달한다. 상기 제1 방전전극(35)은 양극 산화 방식으로 형성된 제1 유전체층(33)의 재료인 금속산화물(MxOy)을 이루는 금속(M)과 동일한 금속으로 구비된다.

상기 제1 유전체층(33)은 상기 제1 방전전극(35)을 매립하는 층으로서 전술한 복수의 제1 방전홀(32)이 구비되어 있다. 상기 제1 유전체층(32)의 재료는 제1 방전전극(35)의 재료금속인 M이 양극 산화된 금속산화물(MxOy)이다.

이때, 제1 유전체층(33)은 제1 방전전극(35)의 표면으로부터 상기 제1 방전홀(32) 내부의 폭보다 외부의 폭이 더 넓은 두께로 형성되어, 제1 방전전극(35)과 동일한 형상을 구비할 수 있다. 즉, 도시된 바와 같이, 제1 방전전극(35)의 제1 방전부(35a) 및 제1 연결부(35b)에 대응하는 형상을 가지는 복수개의 유전체층 라인으로 형성될 수 있다. 따라서, 제1 유전체층(33)이 외부에 비해서 얇게 형성 된 제1 방전홀(32) 내부에서만 방전이 일어나도록 함으로써, 제1 방전홀(32) 외부에서 발생되는 이상 방전을 방지할 수 있다.

제1 브릿지라인(37)은 내부라인의 지지력을 확보하기 서로를 연결하는 연결부이며, 제1 내부라인(31)의 폭보다 작은 폭으로 형성된다. 제1 브릿지라인(37)이 제1 내부라인(31)의 폭보다 작은 폭으로 형성되는 것은 후술할 바와 같이 제1 전극시트(30)를 양극 산화하여 형성할 경우, 제1 브릿지라인(37)이 구조적으로는 제1 내부라인(31)의 제1 유전체층(33)과는 구조적으로 연결이 되지만, 제1 방전전극(35)과는 연결되지 않게 하기 위함이다.

또한, 제1 테두리라인(39)은 제1 내부라인(31)과 제1 브릿지라인(37)의 단부가 연결되는 라인으로, 제1 전극시트(30)가 소정의 시트형상으로 구비될 수 있도록 한다.

다음으로, 도 6a 내지 도 6c를 참조하여 본 발명에 사용되는 제2 전극시트의 구조를 보다 상세히 설명한다. 도 6a는 도 3의 제2 전극시트의 일실시예를 도시한 사시도이고, 도 6b는 도 6a의 제2 전극시트의 단위 방전홀 주변부의 확대도이며, 도 6c는 도 6b의 A-A'라인을 따라 절개한 단면도이다.

도 6a 내지 도 6c를 참조하면, 제2 전극시트(40)는 양극 산화된 제2 유전체층(43)과 그 내부에 매립된 제2 방전전극(45)을 포함한 복수의 제2 내부라인(41), 상기 제2 내부라인(41)들의 제2 방전전극(45)들을 서로 연결하는 제2 브릿지라인(47), 및 제2 테두리라인(49)를 포함한다.

상기 제2 내부라인(41)은 제2 방전전극(45)과 제2 유전체층(43)을 포함한다. 제2 방전전극(45)은 방전셀에 전원을 공급하기 위한 전극으로, 제2 유전체층(43) 내부에 매립되어 있으며, 표면으로 노출되지 않는다. 제2 방전전극(45)은 제 2 방전부(45a)와, 제2 연결부(45b)로 구성된다.

그리고, 상기 제2 방전부(45a)는 폐곡선을 이루는 구간으로, 제2 방전부(45a)는 제2 유전체층(43) 내부에서 전술한 제2 방전홀(42) 내외부 주위를 감싸게 된다. 상기 제2 연결부(45b)는 제2 방전부(45a)들을 연결하는 구간으로, 외부로부터 전원을 공급받아 제2 방전전극(45)에 전달한다. 이때, 제2 방전전극(45)은 양극 산화방식 형성된 제2 유전체층(43)의 재료인 금속산화물(MxOy)을 이루는 금속(M)과 동일한 금속으로 구비된다.

또한, 상기 제2 유전체층(43)은 제2 방전전극(45)을 매립하는 층으로서 전술한 복수의 제2 방전홀(42)이 구비되어 있다. 상기 제2 유전체층(43)의 재료는 제2 방전전극(45)의 재료금속인 M이 양극 산화된 금속산화물(MxOy)이다.

이때, 제2 유전체층(43)은 제2 방전전극(45)의 표면으로부터 상기 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓은 두께로 형성되어, 제2 방전전극(45)과 동일한 형상을 구비할 수 있다. 즉, 도시된 바와 같이, 제2 방전전극(45)의 제2 방전부(45a) 및 제2 연결부(45b)에 대응하는 형상을 가지는 복수의 유전체층 라인으로 형성될 수 있다. 따라서, 제2 유전체층(43)이 외부에 비해서 얇게 형성된 제2 방전홀(42) 내부에서만 방전이 일어나도록 함으로써, 제2 방전홀(42) 외부에서 발생되는 이상 방전을 방지할 수 있다.

상기 제2 브릿지라인(47)은 제2 내부라인(41)의 지지력을 확보하기 서로를 연결하는 연결부이며, 제2 내부라인(41)의 폭보다 작은 폭으로 형성된다. 제2 브릿지라인(37)이 제2 내부라인(41)의 폭보다 작은 폭으로 형성되는 것은 후술할 바와 같이 제1 전극시트(30)를 양극 산화하여 형성할 경우, 제2 브릿지라인(47)이 구조적으로는 제2 내부라인(41)의 제2 유전체층(43)과는 구조적으로 연결이 되지만, 제2 방전전극(45)과는 연결되지 않게 하기 위함이다.

상기 제2 테두리라인(49)은 제2 내부라인(41)과 제2 브릿지라인(47)의 단부가 연결되는 라인으로, 제2 전극시트(40)가 소정의 시트형상으로 구비될 수 있도록 한다.

한편, 제2 방전전극(45)과 제1 방전전극(35)은 서로 교차하도록 구비되며, 서로 작용하여 방전을 일으키는 전극으로서 양 전극은 서로 상보적인 역할을 담당한다. 즉, 구동시 제1 방전전극(35)이 어드레싱 구간에서 스캔전극의 역할을 하고, 서스테인 구간에서 Y전극의 역할을 할 경우, 제2 방전전극(45)은 어드레싱 구간에서 제1 방전전극의 역할을 하고, 서스테인 구간에서 X전극의 역할을 수행한다.

다시 도 3 및 도 4를 참조하면, 각 전극시트의 방전홀(32, 42) 내부에는 방전공간이 형성되고, 방전홀(32, 42)의 외부 즉, 내부라인과 내부라인 사이 및 내부라인과 테두리라인 사이에는 비방전공간을 형성하는데, 이때 비방전공간에서 방전이 일어나지 않도록 하기 위하여 제1 방전전극(35) 및 제2 방전전극의 매립하며 형성된 제1 유전체층 및 제2 유전체층은 상기 제1 방전홀 및 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓은 두께로 형성한다. 이는 비방전공간에서 방전, 즉 이상 방전이 일어나 발광효율이 좋지않게 되는 문제점을 해결하기 위함이다.

상기 제1 유전체층(33) 및 제2 유전체층(43)의 표면에는 각각 방전시 전극을 보호하고, 이차전자 방출로 방전전압을 낮추는 효과를 가진 제1 보호막(34) 및 제2 보호막(44)이 구비된다.

한편, 본원발명의 제1 실시예와 같이 양극 산화에 의해 형성된 유전체층은 일반적으로 표면에 직경 수십 나노미터의 세공(63)을 가진다. 즉, 보호막을 구비한 전극시트의 표면을 확대한 사시도인 도 7에 따르면, 금속시트를 양극 산화할 경우, 양극 산화가 이루어진 유전체층의 표면은 세공이 형성된 세공층(61)과 세공이 형성되지 않은 장벽층(62)으로 나누어지게 된다.

본 발명의 보호막(65)은 상기 세공(63)이 형성되는 영역 상에도 보호막(65)이 구비되어 보호막(65)이 유전체층의 표면에 균일하게 형성되도록 한다. 즉, 세공(63)의 내부에도 보호막(65)이 채워짐으로써 균일하게 보호막(65)이 형성된다. 이는 상기 보호막(34, 35)이 이차전자 방출특성, 방전셀보호, 내전압 상승 등의 기능을 원활히 수행할 수 있도록 하기 위함이다. 이때, 상기 보호막(65)은 유전체층과 동일한 재료 또는 산화마그네슘(MgO)으로 형성된다.

다음에는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 도 8a 내지 도 8d를 참조하여 설명한다.

먼저, 금속시트들을 재단하는 단계이다. 상기 금속시트(110)들을 내부라인(111), 테두리라인(119), 및 브릿지라인(147)을 가지는 형상으로 재단하는 단계로서, 내부라인(111) 상에는 방전홀(112)이 그 형상에 제한 없이 형성된다. 이때, 제조할 전극시트의 형상 지지력을 확보하기 위해서 내부라인(111)들을 서로 연결하 는 브릿지라인(147)은 내부라인들의 폭보다 작게 형성한다.(도 8a)

다음으로, 금속시트(110)를 양극 산화(anodizing)하는 단계이다. 즉, 상기 금속시트(110)를 양극 산화하여 일방향으로 연장되며 폐곡선을 이루는 복수의 방전부와 상기 방전부를 전기적으로 연결하는 연결부를 포함하는 방전전극(115)과, 상기 방전부의 폐곡선 내부를 통과하는 방전홀을 구비하면서 상기 방전전극(115)을 매립하고 상기 방전전극(115)의 재료가 상기 방전홀(112) 내부의 폭이 외부의 폭보다 더 넓게 형성되도록 양극 산화되어 이루어진 유전체층(113)을 포함하는 복수의 내부라인(111), 및 상기 내부라인(111)의 단부들이 연결되어 상기 전극시트의 테두리를 형성하는 테두리라인(119)을 포함하는 전극시트(111)를 형성하는 단계이다. 이때, 상기 방전홀(112) 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화시키기 위해 방전홀의 내부에 DFR(Dry Film Resistor)등의 보호필름을 일정시간 부착하였다 떼내어, 보호필름이 부착되지 않은 외부의 양극 산화된 폭을 더 넓게 형성할 수 있다.

애노다이징은 통상 금속표면에 안정한 산화물을 생성하는 전기화학적 금속표면의 산화이다.(도 8b)

다음으로 전극시트(111)의 표면에 보호막(144)을 형성하는 단계이다. 보호막(120)은 보호막재료를 전극시트(111)의 미세 세공 내로 채움과 동시에 표면 전체를 균일하게 형성할 수 있는 전해봉공법을 사용하여 형성한다. 이때, 상기 보호막(120)은 유전체층과 동일한 재료 또는 산화마그네슘(MgO)으로 형성된다. 상기 전해봉공법은 전기화학적으로 무기물을 세공중으로 도입해 침착시켜 봉공하는 방법 으로, 금속염을 전해욕으로 하여 교류전해한다.(도 8c)

마지막으로, 제1 기판(101) 및 적어도 하나의 전극시트(110)와 제2 기판(102)을 서로 결합시키는 단계이다. 상기 제1 기판(101) 및 제2 기판(102)에 형성된 형광체층이 도포되는 홈들의 위치와 전극시트들(110)의 방전홀(112)들의 위치를 일치시켜 그 사이 공간이 방전공간을 이루도록 결합함으로써, 플라즈마 디스플레이 패널이 제조된다.(도 8d)

도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 부분사시도이고, 도 10은 도 1의 A-A'라인에 따른 단면도이다. 제2 실시예에서는 제1 실시예와 공통된 점에 대한 설명은 생략하고 제1 실시예와 다른 점에 대해서 주로 설명한다.

도면에 따르면, 플라즈마 디스플레이 패널은 배면패널(200), 전면기판(220), 전극시트(230)을 포함한다.

상기 배면패널(200)과 전면기판(220)은 일정간격 이격되어 배치되며, 그 사이에 전극시트가 구비된다. 상기 배면패널(200)은 배면기판(210) 상에 제1 방전전극(211) 및 제1 유전체층(212)을 포함한다. 상기 전면기판(220)과 대향되는 배면패널(200)의 상면에는 제1 방전전극(211)이 전극시트(230)의 내부라인(231)과 교차하는 방향으로 각각 연장된다. 이때, 상기 제1 방전전극(211)들은 제1 유전체층(212)에 의해 덮여져 매립되어 있으며, 제1 유전체층(212) 상에는 형광체층(215)이 형성되는 소정 깊이의 홈(213)이 형성되어 있다. 상기 홈(213)은 방전셀의 하부면을 형성한다.

상기 전극시트(230)는 제2 유전체층(233)과 제2 방전전극(235)을 포함한 내부라인(231)과, 내부라인(231)들을 연결하는 브릿지라인(237)과, 내부라인(231)과 브릿지라인(237)의 단부가 연결되는 테두리라인(237)으로 구성된다. 그리고, 상기 내부라인(231) 상에는 복수의 방전홀(232)이 형성된다. 상기 제1 유전체층(212)은 상기 방전홀(232) 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 형성된다. 상기 전극시트(230)는 제1 실시예에서와 동일하므로 자세한 설명을 생략한다.

상기 전극시트(230)의 방전홀(232) 내부에는 방전공간이 형성되고, 방전홀(232)의 외부 즉, 내부라인과 내부라인 사이 및 내부라인과 테두리 라인 사이는 비방전공간을 형성하는데, 이때 비방전공간에서 방전이 일어나지 않도록 하기 위하여 제1 방전전극(35) 및 제2 방전전극의 매립하며 형성된 제1 유전체층 및 제2 유전체층은 상기 제1 방전홀 및 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓은 두께로 형성한다. 이는 비방전공간에서 방전, 즉, 이상 방전이 일어나 발광효율이 좋지않게 되는 문제점을 해결하기 위함이다.

한편, 전극시트의 제2 유전체층(233)의 표면에는 각각 방전시 전극을 보호하고, 이차전자 방출로 방전전압을 낮추는 효과를 가진 보호막(234)이 구비된다.

본 실시예의 보호막(234)은 제2 유전체층(233)의 표면의 세공이 형성되는 영역 상에도 보호막(234)이 구비되어 보호막(234)이 제2 유전체층(233)의 표면에 균일하게 형성되도록 한다. 즉, 세공의 내부에도 보호막(234)이 채워짐으로써 균일하게 보호막(234)이 형성된다. 이때, 상기 보호막(234)은 유전체층과 동일한 재료 또는 산화마그네슘(MgO)으로 형성된다.

본 실시예에서 각 방전공간은 배면기판(210)을 하부면, 전면기판(220)을 상부면, 전극시트에 형성된 방전홀을 내부벽면으로 하여 형성되고, 방전공간의 내부에는 방전가스가 구비된다.

이 경우, 플라즈마 디스플레이 패널은, 외부의 전원으로부터 배면패널(200) 부에 구비된 제1 방전전극(211)과 전극시트(230)에 구비된 제2 방전전극(235) 사이에 방전이 일어나 플라즈마 디스플레이 패널을 구동한다.

예컨데, 전원을 제1 방전전극(211)과 제2 방전전극(235)에 인가할 때, 제1 방전전극(211)은 스캔 및 Y전극 역할을 하고, 제2 방전전극(235)은 어드레싱 및 X전극 역할을 함으로써 구동된다.

제2 실시예에 대한 제조방법은 제1 실시예의 제조방법에 의해 당업자가 용이하게 실시할 수 있으므로 이에 대한 설명은 생략한다.

본 발명은 상기 실시예들을 기준으로 주로 설명되어졌으나, 발명의 요지와 범위를 벗어나지 않고 많은 다른 가능한 수정과 변형이 이루어질 수 있다. 예컨데, 제2 실시예에서 제1 방전전극도 일자형의 전극라인을 가진 전극시트 형태로 제작할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 전극 구조를 개선하여 제조공정이 단순하면서도, 유지방전을 일으키는 전극끼리 서로 수직하게 배치됨으로 인하여 유지방전이 일어나는 유효 방전면적이 넓어지게 되어 방전효율이 높을 뿐만 아니라, 전극을 둘러싸고 있는 유전체의 두께를 조절함으로써, 비방전 영역에서의 방전개시 전압을 방전 영역의 값보다 높여 방전개시 전압을 조절할 수 있으며, 유효 영역 이외에서의 이상 방전을 방지하여 안정적인 방전이 이루어질 수 있다.

Claims

제1 기판;

상기 제1 기판에 대향하며 일정 간격 이격되어 배치된 제2 기판;

상기 제1 기판과 상기 제2 기판 사이에 위치하는 제1 전극시트; 및

상기 제1 전극시트와 상기 제2 기판 사이에 위치하는 제2 전극시트;를 포함하며,

상기 제1 전극시트는,

일방향으로 연장되며 폐곡선을 이루는 복수의 제1 방전부와 상기 제1 방전부를 전기적으로 연결하는 제1 연결부를 포함하는 제1 방전전극과, 상기 제1 방전부의 폐곡선 내부를 통과하는 제1 방전홀을 구비하면서, 상기 제1 방전전극을 매립하고 상기 제1 방전전극의 재료가 상기 제1 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제1 유전체층을 포함하는 복수의 제1 내부라인, 및 상기 제1 내부라인의 단부들이 연결되어 상기 제1 전극시트의 테두리를 형성하는 제1 테두리라인을 포함하며,

상기 제2 전극시트는,

상기 제1 방전전극의 연장방향과 교차되는 타방향으로 연장되어 폐곡선을 이루는 복수의 제2 방전부와 상기 제2 방전부를 전기적으로 연결하는 제2 연결부를 포함하는 제2 방전전극과, 상기 제2 방전부의 폐곡선 내부를 통과하며 상기 제1 방전홀과 연통되는 제2 방전홀을 구비하면서, 상기 제2 방전전극을 매립하고 상기 제 2 방전전극의 재료가 상기 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 제2 내부라인, 및 상기 제2 내부라인의 단부들이 연결되어 상기 제2 전극시트의 테두리를 형성하는 제2 테두리라인을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제1 전극시트와 상기 제2 전극시트의 표면에 각각 형성되는 제1 보호막 및 제2 보호막을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제2항에 있어서,

상기 제1 보호막 및 상기 제2 보호막은 양극 산화로 형성된 상기 유전체층의 다공성 표면의 세공을 봉공하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제2항에 있어서,

상기 제1 보호막 및 제2 보호막은 유전체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제2항에 있어서,

상기 제1 보호막 및 제2 보호막은 산화마그네슘(MgO)인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제1 전극시트 및 제2 전극시트는 상기 내부라인들을 서로 구조적으로 연결하는 브릿지라인을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제6항에 있어서,

상기 브릿지라인의 폭은 상기 내부라인의 폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 폐곡선은 원형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제1 방전홀 및 제2 방전홀이 접하는 상기 제1 기판 및 제2 기판면의 적어도 하나에는 형광체층이 위치하는 홈이 구비되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1 금속시트 및 제2 금속시트를 재단하는 단계;

상기 제1 금속시트를 양극 산화하여 일방향으로 연장되며 폐곡선을 이루는 복수의 제1 방전부와 상기 제1 방전부를 전기적으로 연결하는 제1 연결부를 포함하는 제1 방전전극과, 상기 제1 방전부의 폐곡선 내부를 통과하는 제1 방전홀을 구비하면서, 상기 제1 방전전극을 매립하고 상기 제1 방전전극의 재료가 상기 제1 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제1 유전체층을 포함하는 복수의 제1 내부라인, 및 상기 제1 내부라인의 단부들을 연결하여 테두리를 형성하는 제1 테두리라인을 포함하는 제1 전극시트를 형성하는 단계;

상기 제2 금속시트를 양극 산화하여 상기 제1 방전전극의 연장방향과 교차되는 타방향으로 연장되어 폐곡선을 이루는 복수의 제2 방전부와 상기 제2 방전부를 전기적으로 연결하는 제2 연결부를 포함하는 제2 방전전극과, 상기 제2 방전부의 폐곡선 내부를 통과하며 상기 제1 방전홀과 연통되는 제2 방전홀을 구비하면서, 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 제2 내부라인, 및 상기 제2 내부라인의 단부들을 연결하여 테두리를 형성하는 제2 테두리라인을 포함하는 제2 전극시트를 형성하는 단계; 및

상기 제1 전극시트가 제1 기판과 제2 기판 사이에 위치하고 상기 제2 전극시트가 상기 제1 전극시트와 상기 제2 기판 사이에 위치하도록 상기 제1 기판, 상기 제1 전극시트, 상기 제2 전극시트 및 상기 제2 기판을 서로 결합시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제10항에 있어서,

상기 제1 전극시트 및 제2 전극시트를 형성하는 단계에서 제1 방전홀 및 제2 방전홀의 내부 각각에 보호필름을 부착하였다 떼내어 상기 제1 방전홀 및 제2 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제10항에 있어서,

상기 제1 전극시트 및 제2 전극시트 각각의 표면에 제1 보호막 및 제2 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제12항에 있어서,

상기 제1 보호막 및 제2 보호막을 상기 제1 전극시트 및 제2 전극시트 각각의 표면에 전해봉공법으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제1 방전전극과 상기 제1 방전전극을 매립하는 제1 유전체층을 포함하는 제1 기판;

상기 제1 기판에 대향하며 일정 간격 이격되어 배치되는 제2 기판;

상기 제1 기판과 상기 제1 유전체층 사이에 위치하는 전극시트; 및

상기 전극시트의 표면에 형성되는 보호막을 포함하여 구성되며,

상기 전극시트는,

일방향으로 연장되며 폐곡선을 이루는 복수의 방전부와 상기 방전부를 전기적으로 연결하는 연결부를 포함하는 제2 방전전극과, 상기 방전부의 폐곡선 내부를 통과하는 방전홀을 구비하면서 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 내부라인, 및

상기 내부라인의 단부들이 연결되어 상기 전극시트의 테두리를 형성하는 테두리라인을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 보호막은 양극 산화로 형성된 상기 제2 유전체층의 다공성 표면의 세공을 봉공하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 보호막은 양극 산화로 형성된 상기 제2 유전체층의 표면 세공에 채워진 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 보호막은 유전체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 보호막은 산화마그네슘(MgO)인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 전극시트는 상기 내부라인들을 서로 구조적으로 연결하는 브릿지라인을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제19항에 있어서,

상기 브릿지라인의 폭은 상기 내부라인의 폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 폐곡선은 원형인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제14항에 있어서,

상기 방전홀이 접하는 제1 기판에는 형광체층이 위치하는 홈이 구비되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
적어도 하나의 금속시트들을 재단하는 단계;

상기 금속시트를 양극 산화하여 일방향으로 연장되며 폐곡선을 이루는 복수의 방전부와 상기 방전부를 전기적으로 연결하는 연결부를 포함하는 제2 방전전극과, 상기 방전부의 폐곡선 내부를 통과하는 방전홀을 구비하면서 상기 제2 방전전극을 매립하고 상기 제2 방전전극의 재료가 상기 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화되어 이루어진 제2 유전체층을 포함하는 복수의 내부라인, 및 상기 내부라인의 단부들을 연결하여 테두리를 형성하는 테두리라인을 포함하는 전극시트를 형성하는 단계;

제1 기판 상에 제1 방전전극을 형성하고, 상기 제1 방전전극을 매립하도록 제1 유전체층을 형성하는 단계; 및

상기 전극시트가 상기 제1 기판과 제2 기판 사이에 위치하도록 상기 제1 기판, 상기 전극시트 및 상기 제2 기판을 서로 결합시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제23항에 있어서,

상기 전극시트를 형성하는 단계에서 방전홀의 내부에 보호필름을 부착하였다 떼내어 상기 방전홀 내부의 폭보다 외부의 폭이 더 넓도록 양극 산화시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제23항에 있어서,

상기 전극시트의 표면에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
제25항에 있어서,

상기 보호막은 상기 전극시트의 표면에 전해봉공법으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.