KR100827328B1 - 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법 - Google Patents

액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법 Download PDF

Info

Publication number
KR100827328B1
KR100827328B1 KR1020010062308A KR20010062308A KR100827328B1 KR 100827328 B1 KR100827328 B1 KR 100827328B1 KR 1020010062308 A KR1020010062308 A KR 1020010062308A KR 20010062308 A KR20010062308 A KR 20010062308A KR 100827328 B1 KR100827328 B1 KR 100827328B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
storage
substrate
Prior art date
Application number
KR1020010062308A
Other languages
English (en)
Other versions
KR20030030352A (ko
Inventor
최우혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010062308A priority Critical patent/KR100827328B1/ko
Publication of KR20030030352A publication Critical patent/KR20030030352A/ko
Application granted granted Critical
Publication of KR100827328B1 publication Critical patent/KR100827328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 어레이기판에 구성되는 보조 용량부의 구성에 관한 것이다.
상세히 설명하면, 스토리지 온 게이트(storage on gate)의 구조에서, 보조 용량부에 구성하는 섬 형상의 제 2 스토리지 전극의 면적을 게이트배선을 완전히 덮을 수 있도록 하거나 상기 게이트배선의 영역내부에 구성할 수 있도록 하고, 상기 제 2 스토리지 전극과 화소전극이 연결되도록 하는 콘택홀은 요철로 형성한다.
이와 같이 하면, 상기 제 2 스토리지 전극의 정렬 오차가 발생하더라도 보조 용량부의 변화가 없고 또한, 상기 화소전극의 침식을 최소화 할 수 있기 때문에, 상기 화소전극과 제 2 스토리지 전극의 콘택불량을 방지 할 수 있다.

Description

액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법{The structure of a storage capacitor for a LCD and fabricating method thereof}
도 1은 일반적인 액정표시장치를 도시한 분해 사시도이고,
도 2는 도 1의 구성 중 한 화소를 개략적으로 도시한 평면도이고,
도 3은 종래의 액정표시장치용 어레이기판의 일부를 도시한 평면도이고, 도 4는 이를 Ⅳ-Ⅳ`를 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 순서대로 도시한 공정 평면도이고,
도 6a 도 6e는 도 5a와 도 5e의 절단선 Ⅵ-Ⅵ`를 따라 절단하여 공정순서에 따라 각각 도시한 공정 단면도이고,
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를 도시한 공정 평면도이고,
도 8은 도 7의 절단선 Ⅷ-Ⅷ`를 따라 절단한 단면도이다.

<도면의 주요부분에 대한 부호의 간단한 설명>
100 : 기판 126 : 게이트전극
114 : 금속 전극층 115 : 데이터배선
117 : 화소전극 128 : 소스전극
130 : 드레인전극 139 : 보호막
143 : 스토리지 콘택홀
본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로, 상세하게는 어레이기판에 구성되는 보조 용량부(storage capacitor)의 구성과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과, 두 기판 사이에 위치한 액정(liquid crystal)으로 구성된다.
이하, 도 1을 참조하여 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다
도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향 정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
이러한 신호는 상기 드레인전극을 지나 화소전극을 통해 액정에 인가되며, 액정은 인가된 신호에 따라 배향되어 하부 백라이트(backlight)로부터 입사되는 빛의 양을 조절하여 외부로 출사하도록 함으로써 화상을 표시 할 수 있다.
도 2는 일반적인 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 어레이기판(22)은 다수의 화소영역(P)으로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조 용량부(storage capacitor)(C)로 구성된다.
상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(55)으로 구성되고, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(26)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.
상기 보조 용량부(C)는 스토리지 온 게이트(storage on gate)구조로서, 화소전극(17)과 연결되는 금속 전극층(14)과 그 하부의 게이트배선(13)이 보조 용량부의 상/하 전극이 되어 M/I/M(metal/insulator/metal)으로 형성된 구조이다.
그러나, 전술한 구성을 위한 제조공정 중 마스크와 기판 사이의 정렬오차에 의해 상기 게이트배선(13)과 섬 형상의 금속 전극층(14)의 겹침 면적이 달라 질 수 있으며, 상기 금속 전극층(14)과 콘택홀(43)을 통해 연결되는 화소전극(17)의 단선불량이 발생할 수 있다.
이하, 도면을 참조하여 종래의 어레이기판 공정을 설명한다.
도 3과 도 4를 참조하여, 종래의 어레이기판의 평면적인 구성과 이에 따른 단면적인 구성을 알아본다.
도 3은 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이 고, 도 4는 도 3의 Ⅳ-Ⅳ`를 따라 절단한 단면도이다.
종래의 어레이기판은 앞서 설명한 일반적인 액정표시장치용 어레이기판 구조를 개선한 것이다.
상세히 설명하면, 상기 데이터배선(15)의 하부에 반도체층(55b)을 연장하여 형성함으로써 상기 데이터배선(15)의 부착력을 개선한 구조이다.
또한, 상기 화소영역(P)을 지나는 게이트배선(13`)의 상부에도 상기 데이터배선(15)을 형성하는 공정과 동일한 공정으로 형성한 아일랜드 형상인 금속 전극층(14)의 하부에도 섬 형상의 반도체층(55c)을 형성하는 것이다.
이때, 도 3의 평면구조와 도 4의 단면구조를 보면, 종래의 어레이기판 구조에서 문제가 되는 것은 보조 용량부(C)를 이루는 일부 게이트배선(13`)과 반도체층(55c)과, 상기 반도체층(55c)의 상부에 구성되는 금속 전극층(14)의 겹침 면적(M)의 변동에 의한 보조용량의 변동이다.
상세히 설명하면, 보조 용량부(C)를 구성하는 제 1 스토리지 전극인 게이트배선(13`)의 상부에 상기 제 2 스토리지 전극인 섬 형상의 금속 전극층(14)과 그 하부의 반도체층(55c)이 완전하게 덮여 있는 구성이 아니고, 상기 게이트배선(13`)의 일부의 상부에 걸쳐 있는 구성이다.
따라서, 상기 게이트배선(13)이 형성된 기판의 전면에 상기 섬 형상의 반도체층을 마스크 노광하거나, 상기 금속 전극층(14)을 마스크 노광하는 공정에서, 마스크(미도시)와 기판(22)의 정렬오차가 발생한다면 이로 인해, 상기 게이트배선(13)과 반도체층(55c)과 금속 전극층(14)의 겹침 면적 또한 달라질 것이 고, 달라지는 겹침면적에 따라 발생하는 충전용량 또한 달라 질 것이다.
이러한 충전용량의 변동은 액정표시장치에 발생하는 얼룩 현상의 원인이 된다.
또한, 상기 금속 전극층과 접촉하는 화소전극이 상기 콘택홀 부분에서 단선되는 불량이 발생한다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제한된 것으로, 평면적으로 상기 게이트배선 영역을 벗어나지 않도록 반도체층을 패턴하고, 상기 반도체층이 패턴된 게이트배선의 상부에 소스 금속층을 패턴하되, 상기 보조 용량부를 정의하는 게이트배선의 전부를 덮도록 구성한다.
또한, 상기 콘택홀의 내부 벽을 요철로 형성한다.
이와 같이 하면, 노광공정 중 상기 어레이기판과 마스크(mask)의 정렬오차가 나더라도 상기 게이트배선과 액티브층 그리고, 금속 전극층의 겹침 면적은 변하지 않게 되고, 상기 콘택홀에서 화소전극이 단선되는 것을 최소화 할 수 있다.
본 발명은 전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과; 상기 게이트배선과 데이터배선의 교차지점 에 구성된 스위칭 소자와; 상기 게이트배선의 일부 상부에 정의되는 보조 용량부에 있어서, 상기 게이트배선의 일부인 제 1 스토리지 전극과; 상기 제 1 스토리지 전극의 상부에 게이트 절연막을 사이에 두고, 상기 제 1 스토리지 전극의 전부를 덮는 제 2 스토리지 전극을 포함하는 보조 용량부와; 상기 스위칭 소자와 보조 용량부가 구성된 기판의 전면에 형성되고, 상기 스위칭 소자의 일부를 노출하는 제 1 콘택홀과, 상기 제 2 스토리지 전극의 일부를 노출하되 내부 벽이 요철형상인 제 2 콘택홀을 포함하는 보호막과; 상기 노출된 스위칭 소자의 일부와 제 2 스토리지 전극과 접촉하면서, 상기 화소영역 상에 구성된 투명한 화소전극을 포함한다.
상기 스위칭 소자는 게이트 전극과 오믹 콘택층과 액티브층이 적층된 반도체층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터 이다.
상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)이다.
상기 반도체층은 상기 데이터배선의 하부로 연장 형성한다.
본 발명의 제 1 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트전극과 게이트배선을 형성하는 단계와; 상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 게이트 절연막과 순수 질 실리콘층과 불순물 비정질 실리콘층을 적층하는 단계와; 상기 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패턴하여, 상기 게이트전극의 상부에 반도체층을 형성하는 단계와; 상기 반도체층이 형성된 기판의 전면에 도전성 금속을 증착하고 패턴하여, 상기 게이트배선과 수직으로 교차하여 화소영역을 정의하는 데이터배선 과, 상기 데이터배선과 연결되는 소스전극과 이와는 소정간격 이격된 드레인전극과, 상기 화소영역을 정의하는 게이트배선의 일부가 모두 덮히도록 섬 형상의 금속 전극층을 형성하는 단계와; 상기 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호층을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀과 상기 금속 전극층을 노출하고 내부 벽이 요철형상인 스토리지 콘택홀을 형성하는 단계와; 상기 패턴된 보호층의 전면에 투명 도전성 금속을 증착하고 패턴하여, 상기 노출된 드레인전극과 금속 전극층과 동시에 접촉하면서 상기 화소영역에 구성되는 투명 화소전극을 형성하는 단계를 포함한다.
본 발명의 제 2 특징에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과; 상기 게이트배선과 데이터배선의 교차지점에 구성된 스위칭 소자와; 상기 게이트배선의 일부 상부에 정의되는 보조 용량부에 있어서, 상기 게이트배선의 일부인 제 1 스토리지 전극과; 상기 제 1 스토리지 전극의 상부에 게이트 절연막을 사이에 두고, 평면적으로 상기 제 1 스토리지 전극의 내부 영역에 구성된 제 2 스토리지 전극을 포함하는 보조 용량부와; 상기 스위칭 소자와 보조 용량부가 구성된 기판의 전면에 형성되고, 상기 스위칭 소자의 일부를 노출하는 제 1 콘택홀과, 상기 제 2 스토리지 전극의 일부를 노출하되 내부 벽이 요철형상인 제 2 콘택홀을 포함하는 보호막과; 상기 노출된 스위칭 소자의 일부와 제 2 스토리지 전극과 접촉하면서, 상기 화소영역 상에 구성된 투명한 화소전극을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
본 발명의 실시예는 상기 게이트배선 상부에 구성하는 액티브층을 평면적으로 게이트배선 영역을 벗어나지 않게 패턴하고, 상기 액티브층 상부에 구성되는 금속 전극층은 상기 보조 용량부를 정의하는 게이트배선의 전부를 덮도록 형성한다.
또한, 상기 금속 전극층과 상부의 투명 화소전극을 연결하도록 하는 콘택홀의 내부 벽을 요철로 형성한다.
이하, 도 5a 내지 도 5e와 도 6a와 도 6e를 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 평면도이고, 도 6a 내지 도 6e는 상기 도 5a 내지 도 5e를 각각 Ⅵ-Ⅵ`를 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 5a와 도 6a에 도시한 바와 같이, 유리기판(100) 위에 알루미늄(Al)또는 알루미늄합금(AlNd)을 증착한 후, 제 1 마스크 노광 공정으로 패턴하여 게이트배선(113)과, 상기 게이트배선(113)에서 소정면적 돌출 형성된 게이트 전극(126)을 형성한다.
이때, 상기 게이트배선(113)과 게이트전극(126)은, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 크롬(Cr), 몰리브덴(Mo)과 같이 내식성이 강한 금속을 더욱 구성하여, 이중층의 게이트전극과 게이트배선을 형성할 수 도 있다. 이때, 상기 게이트배선의 일부는 보조 용량부(C)의 제 1 전극(113`)의 기능을 하게 된다.
다음으로, 상기 게이트배선(113)과 게이트 전극(126)이 형성된 기판(100)의 전면에 제 1 절연막인 게이트 절연막(133)을 형성한다.
상기 게이트 절연막은 산화 알루미늄(Al2O3)또는 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 사용한다.
상기 게이트 절연막(133) 상에 순수 비정질 실리콘층(155`))과 불순물 비정질 실리콘층(156`)을 적층한다.
도 5b와 도 6b에 도시한 바와 같이, 상기 순수 비정질 실리콘층과 상기 불순물 비정질 실리콘층을 패턴하기 위한 공정이다.
제 2 마스크 공정을 통해, 상기 불순물 비정질 실리콘층(도6a의 155`)과 상기 순수 비정질 실리콘층(도 6a의 156`)을 동시에 식각하여, 액티브층(155)과 오믹콘택층(156)으로 적층된 반도체층(158a,b,c)을 형성한다.
이때, 상기 반도체층(158a,b,c)은 이후 공정에서 형성하는 데이터배선과 평면적으로 겹쳐지도록, 데이터배선이 형성될 영역에 일 방향으로 제 1 반도체층(158a)과, 상기 제 1 반도체층(158a)에서 상기 게이트 전극(126)의 상부로 돌출된 제 2 반도체층(158b)과, 제 1 스토리지 전극의 역할을 하는 게이트배선(113`)의 일부 상부에 아일랜드 형상의 제 3 반도체층(158c)을 형성한다.
이때, 상기 제 3 반도체층은 이후에 형성되는 금속 전극층의 물질에 따라 그 존재 여부가 결정된다.
즉, 상기 반도체층이 구성될 경우는, 이후에 형성하는 금속 전극층을 패턴하는 식각용액에 의해 하부의 게이트배선을 보호할 필요성이 있을 때이다.
반도체층(158c)을 형성할 경우에는, 상기 제 3 반도체층(158c)은 평면적으로 상기 게이트배선(113) 영역을 벗어나지 않도록 형성하는 것이 중요하다.
왜냐하면, 상기 반도체층(158c)과 상기 게이트 배선(113)의 겹침 면적의 변화가 보조 용량부(C)의 충전용량에 영향을 주므로, 되도록 이면 상기 반도체층(158c)과 게이트배선(113)과의 겹침 면적이 일정 하도록 해야 하기 때문이다.
이를 위해, 반도체층(158c)을 상기 게이트배선(113)의 영역 내부에 형성하게 되면, 상기 반도체층(158c)의 영역이 게이트배선(113)의 영역보다 작기 때문에, 반도체층(158a,b,c)을 패터닝하는 공정에서 마스크와 기판의 정렬오차가 발생한다 하더라도, 상기 반도체층(158c)은 평면적으로 게이트배선(113)의 내부 영역에서 움직이게 된다.
따라서, 정렬오차에 의한 겹침 면적의 변화는 발생하지 않는다.
도 5c와 도 6c는 제 3 마스크 공정을 도시한 도면으로, 금속배선을 형성하는 공정이다.
상세히 설명하면, 상기 반도체층(158a,b,c)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 텅스텐(W), 안티몬(Sb), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 반도체층(158a)과 평면적으로 겹쳐지는 데이터배선(115)과, 상기 데이터배선(115)에서 상 기 제 2 반도체층의 상부로 소정 면적으로 돌출 형성된 소스전극(128)과, 이와는 소정간격 이격된 드레인전극(130)을 형성한다.
동시에 , 상기 보조 용량부(C)의 상부에 형성된 제 3 반도체층(158c)의 상부에 섬형상의 금속 전극층(114)을 형성한다.
이때, 상기 금속 전극층(114)은 상기 보조 용량부를 정의하는 게이트배선(113`)즉 제 1 스토리지 전극의 전부를 덮도록 형성한다.
이와 같은 경우 또한, 상기 제 1 스토리지 전극(113`)의 상부에 금속 전극층(114)을 형성하는 동안, 상기 기판(100)과 마스크(미도시)의 정렬오차가 발생하더라도 상기 게이트배선(113)과 금속 전극층(114)의 겹침 면적은 변하지 않는다.
도 5d와 도 6d는 제 2 절연막인 보호막을 형성하는 제 4 마스크 공정을 도시한 도면이다.
도시한 바와 같이, 상기 데이터배선(115)과 소스전극(128)및 드레인전극(130)과 금속 전극층(114)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(Resin)를 포함한 투명한 유기절연물질 그룹 중 선택된 하나를 도포하여 제 2 절연막인 보호막(139)을 형성한다.
연속하여, 상기 보호막(139)을 패턴하여, 상기 드레인전극(130)의 일부를 노출하는 드레인 콘택홀(141)과 상기 금속 전극층(114)을 노출하는 스토리지 콘택홀(143)을 형성한다.
이때, 상기 스토리지 콘택홀(143)의 형상은 요철형상으로 한다. 즉, 스토리지 콘택홀(143)은 요부(凹)와 철부(凸)가 반복적으로 스토리지 콘택홀(143)의 가장자리를 따라 형성된다.
이와 같은 형상은 상기 콘택홀의 형상을 단순한 원형으로 구성하는 것보다 접촉면적을 크게 할 수 있는 효과뿐 아니라, 식각 용액에 의해 화소전극이 식각되는 것을 최소화하는 구조이다.
도 5e와 도 6e에 도시한 공정은 제 5 마스크공정으로 화소전극을 형성하는 공정이다.
도시한 바와 같이, 상기 드레인전극(130)과 금속 전극층(114)의 일부를 노출하는 보호막(139)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인전극(130)과 금속 전극층(114)과 접촉하면서, 상기 화소영역(P) 상에 형성되는 화소전극(117)을 형성한다.
이때, 상기 화소전극(117)과 접촉된 금속 전극층(114)은 화소전극(117)을 통해 신호를 받는 제 2 스토리지 전극의 기능을 하게 되어 비로소 보조 용량부(C)가 구성된다.
이러한 공정에서, 상기 화소전극(117)과 금속 전극층(114)을 접촉하도록 하는 스토리지 콘택홀(143)을 요철형상으로 구성하였기 때문에, 상기 화소전극을 증착하고 패턴하는 공정 중, 식각용액에 의해 상기 화소전극(117)이 데미지를 입어 일부가 단선 되더라도, 기존에 비해 상기 화소전극은 상기 콘택홀의 내부에 증착되는 면적이 넓기 때문에 단선된 만큼의 보상이 가능하여, 신호를 인가하는데는 아무런 영향이 없다.
이하, 제 2 실시예를 통해 본 발명의 또 다른 변형예를 설명하도록 한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예의 특징은 게이트 배선 상부에 구성되는 보조 용량부의 제 2 스토리지 전극인 금속 전극층을 상기 게이트배선 영역의 내부에 구성하는 것을 특징으로 한다.
이하, 도 7과 도 8을 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 설명한다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이고, 도 8은 도 7의 절단선 Ⅷ-Ⅷ`을 따라 절단한 단면도이다.
도시한 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판에 행 방향으로 게이트 배선(213)을 형성하고, 상기 게이트배선(213)과는 제 1 절연막인 게이트 절연막(233)을 사이에 두고 교차하여 화소영역(P)을 정의하는 데이터배선(215)을 형성한다.
상기 게이트 배선(213)과 데이터배선(215)의 교차지점에는 게이트 전극(226)과, 액티브층(255)과 오믹콘택층(256)을 포함하는 반도체층(258b)과, 소스전극 및 드레인전극(228,230)으로 구성된 박막트랜지스터(T)를 형성한다. 상기 반도체층(258b)에서 상기 데이터배선(215)의 하부로 연장된 연장부(258a)를 구성하며, 이는 데이터배선(215)의 부착성을 개선하기 위한 구성이다.
상기 화소영역(P)을 정의하는 게이트배선(213)의 일부 상부에는 상기 소스 및 드레인전극(228,230)과 동일층 동일물질로 아일랜드 형상의 금속 전극층(214)을 형성한다. 금속 전극층(214)은 평면적으로 상기 게이트배선(213)의 내부영역에 구 성한다.
상기 박막트랜지스터(T)와 게이트배선 및 데이터배선(213,215)과 금속 전극층(214)이 구성된 기판(200)의 전면에는 상기 드레인전극(230)의 일부를 노출하는 드레인 콘택홀(241)과 상기 금속 전극층(214)을 노출하는 스토리지 콘택홀(243)을 포함하는 제 2 절연막(239)을 형성한다.
이때, 상기 스토리지 콘택홀(243)은 콘택홀 내벽을 요철형상으로 형성한다.
즉, 스토리지 콘택홀(143)은 요부(凹)와 철부(凸)가 반복적으로 스토리지 콘택홀(143)의 가장자리를 따라 형성된다.
상기 화소영역(P)에는 노출된 드레인전극(230)과 접촉하는 동시에 상기 노출된 금속 전극층(214)과 접촉하는 투명한 화소전극(217)을 형성한다.
전술한 구성에서, 상기 게이트배선(213)의 상부에는 보조 용량부(C)가 구성된다.
상세히 설명하면, 상기 게이트배선의 일부인 제 1 스토리지 전극(213`)과 상기 화소전극(217)과 연결된 금속 전극층인 제 2 스토리지 전극(214)과, 상기 두 전극 사이에 형성한 제 2 절연막(233)으로 보조 용량부가 형성된다.
전술한 보조 용량부(C)의 구성에서 상기 제 1 스토리지 전극(213`)과 제 2 스토리지 전극(214)의 사이에 아일랜드 형상으로 적층한 액티브층과 오믹콘택층을 포함하는 반도체층(258c)을 더욱 형성할 수 있으며, 이때 상기 반도체층(258c)은 상기 게이트배선(213)의 내부 영역에 형성한다.
제 1 실시예에서 설명한 바와 같이, 상기 보조 용량부(C)에 구성하는 반도체층(258c)은 상기 금속 전극층(214)의 물질에 따라 그 존재여부가 결정되며, 상기 반도체층(258c)이 구성될 경우에는 상기 금속 전극층(214)을 패턴하는 식각용액에 의해 하부의 게이트배선(213)을 보호하기 위한 목적으로 사용한다.
전술한 구성에서, 상기 스토리지 콘택홀(243)은 내부 벽을 요철로 형성하는 이유는, 상기 투명 화소전극(217)을 증착하고 패턴하는 공정 중, 상기 콘택홀(243) 주변에서 식각액에 의해 화소전극(217)이 입는 데미지를 최소화 할 수 있기 때문이다.
또한, 상기 화소전극(217)과 전기적으로 연결되는 금속 전극층(214)을 평면적으로 게이트배선(213)의 내부 영역에 형성하는 구조는, 금속 전극층(214)과 상기 게이트배선(213)의 겹침 면적이 일정하게 유지되도록 한다.
상세히 설명하면, 상기 게이트배선(213) 상부에 금속 전극층(214)을 마스크 노광하는 공정 중, 기판(200)과 마스크의 오정렬이 발생하더라도 상기 금속 전극층(214)은 상기 게이트배선(213)의 내부에서 약간 이동하여 위치하는 정도가 되기 때문에 겹침 면적에는 변화가 없다.
따라서, 상기 보조 용량부(C)에 충전되는 보조용량의 변화가 없기 때문에 선명한 화질을 가지는 액정표시장치를 제작할 수 있게 된다.
전술한 바와 같은 제 2 실시예에 따른 액정표시장치용 어레이기판을 제작하는 공정은 상기 제 1 실시예와 동일하므로 이를 생략한다.
따라서, 본 발명에서 제안한 방법대로 스토리지 온 게이트 구조(storage on gate)를 가지는 액정표시장치용 어레이기판을 제작하게 되면 첫째, 보조 용량부에 충전되는 충전용량이 일정하여, 이로 인해 액정표시장치의 표시 품질을 개선할 수 있는 효과가 있다.
둘째, 개선된 구조의 스토리지 콘택홀을 통해 화소전극을 제 2 스토리지 전극과 콘택하는 공정에서, 상기 콘택홀 부분에서 발생하는 화소전극의 단선을 최소화 할 수 있으므로 어레이기판의 동작불량을 방지할 수 있는 효과가 있다.

Claims (15)

  1. 기판과;
    상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 ;
    상기 게이트배선과 데이터배선의 교차지점에 구성된 스위칭 소자와;
    상기 게이트배선의 일부 상부에 정의되는 보조 용량부에 있어서,
    상기 게이트배선의 일부인 제 1 스토리지 전극과;
    상기 제 1 스토리지 전극의 상부에 제 1 절연막을 사이에 두고, 상기 제 1 스토리지 전극의 전부를 덮는 제 2 스토리지 전극을 포함하는 보조 용량부와;
    상기 스위칭 소자와 보조 용량부가 구성된 기판의 전면에 형성되고, 상기 스위칭 소자의 일부를 노출하는 제 1 콘택홀과, 상기 제 2 스토리지 전극의 일부를 노출하되 내부 벽이 요철형상인 제 2 콘택홀을 포함하는 보호막과;
    상기 노출된 스위칭 소자의 일부와 제 2 스토리지 전극과 접촉하면서, 상기 화소영역 상에 구성된 투명한 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 스위칭 소자는 게이트 전극과 오믹콘택층과 액티브층이 적층된 반도체 층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터인 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)인 액정표시장치용 어레이기판.
  4. 제 2 항에 있어서,
    상기 반도체층은 상기 데이터배선의 하부로 연장된 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 제 1 절연막과 상기 제 2 스토리지 전극 사이에 아일랜드 형상의 반도체층이 더욱 구성된 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 화소전극은 ITO, IZO로 구성된 투명 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.
  7. 기판을 준비하는 단계와;
    상기 기판 상에 게이트전극과 게이트배선을 형성하는 단계와;
    상기 게이트배선과 게이트 전극이 형성된 기판의 전면에 제 1 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 적층하는 단계와;
    상기 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패턴하여, 상기 게이트전극의 상부에 반도체층을 형성하는 단계와;
    상기 반도체층이 형성된 기판의 전면에 도전성 금속을 증착하고 패턴하여, 상기 게이트배선과 수직으로 교차하여 화소영역을 정의하는 데이터배선과, 상기 데이터배선과 연결되는 소스전극과 이와는 소정간격 이격된 드레인전극과, 상기 화소영역을 정의하는 게이트배선의 일부가 모두 덮이도록 섬 형상의 금속 전극층을 형성하는 단계와;
    상기 데이터배선이 형성된 기판의 전면에 절연물질인 보호층을 형성한 후 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀과 상기 금속 전극층을 노출하고 내부 벽이 요철형상인 스토리지 콘택홀을 형성하는 단계와;
    상기 패턴된 보호층의 전면에 투명도전성 금속을 증착하고 패턴하여, 상기 노출된 드레인전극과 금속 전극층과 동시에 접촉하면서 상기 화소영역에 구성되는 투명 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 반도체층은 상기 데이터배선의 하부로 연장된 액정표시장치용 어레이기판 제조방법.
  9. 제 7 항에 있어서,
    상기 게이트배선 상부의 제 1 절연막과 금속 전극층 사이에 섬 형상의 반도체층을 더욱 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항에 있어서,
    상기 화소전극은 ITO, IZO로 구성된 투명 도전성 금속그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  11. 기판과;
    상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 ;
    상기 게이트배선과 데이터배선의 교차지점에 구성된 스위칭 소자와;
    상기 게이트배선의 일부 상부에 정의되는 보조 용량부에 있어서,
    상기 게이트배선의 일부인 제 1 스토리지 전극과;
    상기 제 1 스토리지 전극의 상부에 게이트 절연막을 사이에 두고, 평면적으로 상기 제 1 스토리지 전극의 내부 영역에 구성된 제 2 스토리지 전극을 포함하는 보조 용량부와;
    상기 스위칭 소자와 보조 용량부가 구성된 기판의 전면에 형성되고, 상기 스위칭 소자의 일부를 노출하는 제 1 콘택홀과, 상기 제 2 스토리지 전극의 일부를 노출하되 내부 벽이 요철형상인 제 2 콘택홀을 포함하는 보호막과;
    상기 노출된 스위칭 소자의 일부와 제 2 스토리지 전극과 접촉하면서, 상기 화소영역 상에 구성된 투명한 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  12. 제 11 항에 있어서,
    상기 스위칭 소자는 게이트 전극과 오믹콘택층과 액티브층이 적층된 반도체층과 소스전극 및 드레인전극을 포함하는 박막트랜지스터인 액정표시장치용 어레이기판.
  13. 제 12 항에 있어서,
    상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)인 액정표시장치용 어레이기판.
  14. 제 12 항에 있어서,
    상기 반도체층은 상기 데이터배선의 하부로 연장된 액정표시장치용 어레이기판.
  15. 제 11 항에 있어서,
    상기 제 1 절연막과 상기 제 2 스토리지 전극 사이에 아일랜드 형상의 반도체층이 더욱 구성된 액정표시장치용 어레이기판.
KR1020010062308A 2001-10-10 2001-10-10 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법 KR100827328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010062308A KR100827328B1 (ko) 2001-10-10 2001-10-10 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010062308A KR100827328B1 (ko) 2001-10-10 2001-10-10 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20030030352A KR20030030352A (ko) 2003-04-18
KR100827328B1 true KR100827328B1 (ko) 2008-05-06

Family

ID=29563984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010062308A KR100827328B1 (ko) 2001-10-10 2001-10-10 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100827328B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022917A (ko) * 1998-09-04 2000-04-25 마찌다 가쯔히꼬 액정 표시 장치
KR100418008B1 (ko) * 1995-03-30 2004-04-30 산요덴키가부시키가이샤 표시장치및그제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418008B1 (ko) * 1995-03-30 2004-04-30 산요덴키가부시키가이샤 표시장치및그제조방법
KR20000022917A (ko) * 1998-09-04 2000-04-25 마찌다 가쯔히꼬 액정 표시 장치

Also Published As

Publication number Publication date
KR20030030352A (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100638525B1 (ko) 컬러 액정표시장치용 어레이기판 제조방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US20060216843A1 (en) Method of fabricating array substrate having color filter on thin film transistor structure
JP4787147B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US6734049B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
US9915844B2 (en) Liquid crystal display and method of manufacturing the same
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7167218B1 (en) Liquid crystal display and method of manufacture
KR100930918B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100827328B1 (ko) 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100918279B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100742985B1 (ko) 반사형 및 투과반사형 액정표시장치와 그 제조방법
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee