KR100823475B1 - Plasma display device and driving apparatus thereof - Google Patents

Plasma display device and driving apparatus thereof Download PDF

Info

Publication number
KR100823475B1
KR100823475B1 KR1020050135166A KR20050135166A KR100823475B1 KR 100823475 B1 KR100823475 B1 KR 100823475B1 KR 1020050135166 A KR1020050135166 A KR 1020050135166A KR 20050135166 A KR20050135166 A KR 20050135166A KR 100823475 B1 KR100823475 B1 KR 100823475B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
inductor
electrodes
capacitors
Prior art date
Application number
KR1020050135166A
Other languages
Korean (ko)
Other versions
KR20070071580A (en
Inventor
조성준
이동명
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050135166A priority Critical patent/KR100823475B1/en
Publication of KR20070071580A publication Critical patent/KR20070071580A/en
Application granted granted Critical
Publication of KR100823475B1 publication Critical patent/KR100823475B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Abstract

본 발명에 따른 플라즈마 표시 장치는 복수의 제1 전극, 복수의 제2 전극 및 복수의 제1 전극에 제1 전압과 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함한다. 구동 회로는 제3 전압을 공급하는 제1 전원과 제4 전압을 공급하는 제2 전원 사이에 전기적으로 연결되어 있는 제1, 제2 및 제3 커패시터를 포함한다. 또한, 복수의 제1 전극에 제1단이 연결되어 있는 적어도 하나의 인덕터, 적어도 하나의 인덕터의 제2 단과 제1 및 제2 커패시터의 제1 접점 사이에 연결되어 있는 전압 상승부, 그리고 적어도 하나의 인덕터의 제2 단과 제2 및 제3 커패시터의 제2 접점 사이에 연결되어 있는 전압 하강부를 포함한다.The plasma display device according to the present invention includes a driving circuit for alternately applying a first voltage and a second voltage lower than the first voltage to the plurality of first electrodes, the plurality of second electrodes, and the plurality of first electrodes. The driving circuit includes first, second and third capacitors electrically connected between a first power supply for supplying a third voltage and a second power supply for supplying a fourth voltage. In addition, at least one inductor having a first end connected to the plurality of first electrodes, a voltage riser connected between the second end of the at least one inductor and the first contact point of the first and second capacitors, and at least one And a voltage drop connected between the second end of the inductor and the second contacts of the second and third capacitors.

PDP, 전극, 전력회수회로, 커패시터 PDP, electrode, power recovery circuit, capacitor

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY DEVICE AND DRIVING APPARATUS THEREOF}Plasma display device and its driving device {PLASMA DISPLAY DEVICE AND DRIVING APPARATUS THEREOF}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 제1 실시 예에 따른 유지방전 구동 회로를 나타낸 도면이다.3 is a diagram illustrating a sustain discharge driving circuit according to a first embodiment of the present invention.

도 4는 도 3에 도시된 유지 방전 구동 회로의 전류 경로를 나타낸 도면이다. 4 is a diagram illustrating a current path of the sustain discharge driving circuit illustrated in FIG. 3.

도 5는 본 발명의 제2 실시 예에 따른 유지방전 구동 회로를 나타낸 도면이다.5 is a diagram illustrating a sustain discharge driving circuit according to a second embodiment of the present invention.

도 6은 도 5에 도시된 유지 방전 구동 회로의 전류 경로를 나타낸 도면이다.FIG. 6 is a diagram illustrating a current path of the sustain discharge driving circuit illustrated in FIG. 5.

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것으로, 특히 플라즈마 표시 장치의 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device and a driving device thereof, and more particularly to a driving circuit of a plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, a plurality of discharge cells are arranged in a matrix form.

이러한 플라즈마 표시 장치에서는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 복수의 방전 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 그리고 유지 기간은 실제로 화상을 표시하기 위해서 켜질 셀에 대해서 유지방전을 수행하는 기간이다.In such a plasma display device, one frame is divided into a plurality of subfields having respective weights to be driven, and each subfield includes a reset period, an address period, and a sustain period. The reset period is a period in which the state of the discharge cells is initialized to stably perform the address discharge, and the address period is a period in which cells to be turned on and cells to be turned off are selected from among the plurality of discharge cells. The sustain period is a period in which sustain discharge is performed for a cell to be turned on to actually display an image.

이와 같은 동작을 수행할 때, 주사 전극과 유지 전극 사이의 방전 공간은 용량성 부하(이하, "패널 커패시터"라 함)로 작용한다. 그러므로 유지 기간에서 높은 전압(예를 들어 Vs 전압)과 낮은 전압(예를 들어 0V)을 교대로 가지는 유지 방전 펄스를 인가하기 위해서는 유지 방전을 위한 전력 이외에 무효 전력이 필요하다. 따라서, 플라즈마 표시 장치는 무효 전력을 회수하여 재사용하는 전력 회수 회로를 사용하여 주사 또는 유지 전극에 유지 방전 펄스를 인가한다.When performing such an operation, the discharge space between the scan electrode and the sustain electrode acts as a capacitive load (hereinafter referred to as a "panel capacitor"). Therefore, in order to apply a sustain discharge pulse having alternating high voltage (for example, Vs voltage) and low voltage (for example, 0V) in the sustain period, reactive power is required in addition to the power for sustain discharge. Accordingly, the plasma display device applies a sustain discharge pulse to the scan or sustain electrode using a power recovery circuit that recovers and reuses reactive power.

종래의 전력 회수 회로로서 L.F.Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다. Weber의 전력 회수 회로는 인덕터와 패널 커패시터의 공진을 이용하여 패널 커패시터를 Vs 전압으로 충전 또는 접지 전압(0V)으로 방전시키는 것으로, 공진을 위해 Vs/2 전압을 충전하고 있는 외부 커패시터가 필요하다. 이때, Vs/2 전압은 Vs 전압으로부터 분배 저항을 사용하거나 제너 다이오드를 통해서 생성될 수 있다.Conventional power recovery circuits include circuits proposed by L.F.Weber (US Pat. Nos. 4,866,349 and 5,081,400). Weber's power recovery circuit uses resonance of inductor and panel capacitor to charge panel capacitor to Vs voltage or discharge to ground voltage (0V). An external capacitor is charged to Vs / 2 voltage for resonance. At this time, the voltage Vs / 2 may be generated by using a divider resistor from the voltage Vs or through a zener diode.

그러나, 유지 방전 구동 회로의 경로상의 전압 드롭에 의해 공진으로 Vs까지 상승하지 못하거나, 0V까지 하강하지 못한다. 그러면 유지 전압(Vs) 또는 접지 전압(0V) 인가시 급격한 전압 변화에 의한 하드 스위칭이 발생한다. 하드 스위칭에 의해 경로상에 과전류가 발생되고 이로 인해 EMI(Electromagnetic Interference)가 발생한다. 또한, 이 과전류에 의한 스트레스로 회로 소자가 열화되어 손상되고, 에너지 회수회로의 효율이 저하된다.However, due to the voltage drop on the path of the sustain discharge drive circuit, it cannot rise to Vs or fall to 0V by resonance. Then, hard switching occurs due to a sudden voltage change when the sustain voltage Vs or the ground voltage 0V is applied. Hard switching causes overcurrent in the path, resulting in electromagnetic interference (EMI). In addition, the stress caused by this overcurrent deteriorates and damages the circuit elements, and the efficiency of the energy recovery circuit is lowered.

본 발명이 이루고자 하는 기술적 과제는 패널 커패시터의 전압의 급격한 변화로 발생하는 과전류를 제거할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving device capable of removing an overcurrent generated by a sudden change in voltage of a panel capacitor.

본 발명의 한 특징에 따르면, 복수의 제1 전극, 복수의 제2 전극 및 상기 복수의 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 이때, 상기 구동 회로는, 제3 전압을 공급하는 제1 전원과 제4 전압을 공급하는 제2 전원 사이에 전기적으로 연결되어 있는 제1, 제2 및 제3 커패시터, 상기 복수의 제1 전극에 제1단이 연결되어 있는 적어도 하나의 인덕터, 상기 적어도 하나의 인덕터의 제2 단과 상기 제1 및 제2 커패시터의 제1 접점 사이에 연결되어 있는 전압 상승부, 그리고 상기 적어도 하나의 인덕터의 제2 단과 상기 제2 및 제3 커패시터의 제2 접점 사이에 연결되 어 있는 전압 하강부를 포함한다.According to one aspect of the present invention, a plurality of first electrodes, a plurality of second electrodes and a driving circuit for alternately applying a first voltage and a second voltage lower than the first voltage to the plurality of first electrodes A plasma display device is provided. In this case, the driving circuit may include the first, second and third capacitors and the plurality of first electrodes that are electrically connected between a first power supply for supplying a third voltage and a second power supply for supplying a fourth voltage. At least one inductor having a first end coupled thereto, a voltage riser coupled between the second end of the at least one inductor and first contacts of the first and second capacitors, and a second of the at least one inductor And a voltage drop connected between the stage and the second contacts of the second and third capacitors.

본 발명의 다른 특징에 따르면, 복수의 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 장치의 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 장치가 제공된다. 플라즈마 표시 장치의 구동 장치는 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터, 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 전원과 상기 제2 전원 사이에 연결된 제1, 제2 및 제3 커패시터, 상기 제1 전극에 제1단이 연결되어 있고, 상기 복수의 커패시터간의 접점과 각각 전기적으로 연결되어 있는 제1 인덕터 및 제2 인덕터, 상기 복수의 접점 중 제5 전압을 갖는 접점과 상기 제1 전극 사이에 연결되어 상기 제1 전극의 전압을 상승시키기 위한 상승 경로, 그리고 상기 복수의 접점 중 제6 전압을 갖는 접점과 상기 제1 전극 사이에 연결되어 상기 제1 전극의 전압을 하강시키기 위한 하강 경로를 포함한다.According to another feature of the invention, a driving device for alternately applying a first voltage and a second voltage lower than the first voltage to the first electrode of the plasma display device including a plurality of first electrodes and second electrodes Is provided. A driving device of the plasma display device is connected between a first power supply for supplying the first voltage and the first electrode, and a second power supply for supplying the second voltage and the first electrode. A second transistor, first, second and third capacitors connected between the first power source and the second power source, a first end connected to the first electrode, and electrically connected to the contacts between the plurality of capacitors, respectively. A first inductor and a second inductor connected to each other, an upward path connected between a contact having a fifth voltage among the plurality of contacts and the first electrode to increase the voltage of the first electrode, and a plurality of contacts And a falling path connected between the contact having the sixth voltage and the first electrode to lower the voltage of the first electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 상세하게 설명한다.Now, a plasma display device according to an exemplary embodiment of the present invention will be described in detail.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조하여 자세하게 설명한다.First, a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(히아 "A 전극"이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1∼Xn) 및 주사 전극(이하 "Y 전극"이라 함)(Y1∼Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되어 있다. Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)은 A 전극(A1∼Am)과 직교하도록 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.The plasma display panel 100 includes a plurality of address electrodes (called "A electrodes") A1 to Am extending in the column direction, and a plurality of sustain electrodes extending in pairs in the row direction (hereinafter, "X"). Electrodes ”(X1 to Xn) and scan electrodes (hereinafter referred to as“ Y electrodes ”) (Y1 to Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn. The Y electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms a cell. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. The controller 200 receives an image signal from the outside and outputs an A electrode driving control signal, an X electrode driving control signal, and a Y electrode driving control signal, and divides and drives one frame into a plurality of subfields having respective luminance weights. do.

어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어신호를 수신하여 A 전극에 구동 전압을 인가한다.The address electrode driver 300 receives the A electrode driving control signal from the controller 200 and applies a driving voltage to the A electrode.

주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어신호를 수신하여 Y 전극에 구동 전압을 인가한다.The scan electrode driver 400 receives a Y electrode driving control signal from the controller 200 and applies a driving voltage to the Y electrode.

유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어신호를 수신하여 X 전극에 구동 전압을 인가한다.The sustain electrode driver 500 receives the X electrode driving control signal from the controller 200 and applies a driving voltage to the X electrode.

다음, 도 2를 참조하여 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다.Next, a driving waveform of the plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 2에서는 유지 기간에서의 구동 파형만을 도시하였다.2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention. 2 shows only drive waveforms in the sustain period.

도 2에 나타낸 바와 같이, 유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가하며, 이러한 유지 방전 펄스가 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복적으로 Y 전극과 X 전극에 인가된다.As shown in Fig. 2, in the sustain period, a sustain discharge pulse having alternating Vs voltage and 0V voltage is applied to the Y electrode and the X electrode in the opposite phase, and the sustain discharge pulse corresponds to the weight indicated by the corresponding subfield. The number of times is repeatedly applied to the Y electrode and the X electrode.

다음으로, 도 3 내지 도 7을 참조하여 유지 기간에서 유지 방전 펄스를 인가하기 위한 구동 회로에 대해서 상세하게 설명한다. 도 3 내지 도 7에서는 유지 전극 구동부(500)의 유지 방전 구동 회로는 생략하고 주사 전극 구동부(400)에서의 유지 방전 구동 회로만을 도시하였다. 그리고 아래에서 사용되는 스위치는 바디 다 이오드를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.Next, with reference to FIGS. 3-7, the drive circuit for applying a sustain discharge pulse in a sustain period is demonstrated in detail. 3 to 7 illustrate only the sustain discharge driver circuit of the scan electrode driver 400 without the sustain discharge driver circuit of the sustain electrode driver 500. The switch used below is illustrated as an n-channel field effect transistor (FET) having a body diode, and may be formed of other switches having the same or similar functions. The capacitive component formed by the X electrode and the Y electrode is shown as a panel capacitor Cp.

도 3은 본 발명의 제1 실시 예에 따른 유지 방전 구동 회로를 나타낸 도면이다.3 is a diagram illustrating a sustain discharge driving circuit according to a first embodiment of the present invention.

도 3에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사 전극 구동부(400)의 유지방전 구동 회로는 전력 회수부(410) 및 유지 방전 전압 공급부(420)를 포함한다.As shown in FIG. 3, the sustain discharge driving circuit of the scan electrode driver 400 according to the first embodiment of the present invention includes a power recovery unit 410 and a sustain discharge voltage supply unit 420.

전력 회수부(410)는 트랜지스터(Yr, Yf), 인덕터(L), 다이오드(D1, D2)및 커패시터(C1, C2, C3)를 포함한다. 인덕터(L)의 제1단은 패널 커패시터(Cp)의 Y 전극에 제1단이 연결되어 있고, 인덕터(L)의 제2단은 트랜지스터(Yr)의 소스 및 트랜지스터(Yf)의 드레인에 각가 연결되어 있다. 트랜지스터(Yr)의 드레인은 다이오드(D1)의 캐소드에 연결되어 있고, 다이오드(D1)의 애노드는 커패시터(C2)와 커패시터(C3)의 접점(A)에 연결되어 있다. 트랜지스터(Yf)의 소스는 다이오드(D2)의 애노드에 연결되어 있고, 다이오드(D2)의 캐소드는 커패시터(C1)와 커패시터(C2)의 접점(B)에 연결되어 있다. 3개의 커패시터(C1, C2, C3)는 Vs전압원 과 접지 전압원 사이에 직렬로 연결되어 있다. 다이오드(D1)는 트랜지스터(Yr)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고, 다이오드(D2)는 트랜지스터(Yf)가 바디 다이오드를 가질 경우 Y 전극의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이때, 트랜지스터(Yr, Yf)가 바 디 다이오드를 가지지 않는다면 다이오드(D1, D2)가 제거될 수도 있다. 이와 같이 연결된 전력 회수부(410)는 Y 전극의 전압을 Vs전압으로 충전시키거나 접지 전압으로 방전하는 역할을 한다. 전력 회수부(410)는 Y 전극의 전압을 Vs전압으로 충전시킬 때는, 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 증가시킨다. 반면에, Y 전극의 전압을 접지 전압으로 방전시킬 때는, 인덕터(L2)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 감소시킨다. 접점(A) 및 접점(B)에 인가되는 전압은 각각 전압(Vs)과 접지 전압 사이의 전압 레벨을 갖는다. 접점(A)의 전압은 커패시터(C1)와 커패시터(C2)에 인가된 전압의 합으로 Vs/2전압보다 더 큰 전압 레벨일 수 있다. 그러면 패널 커패시터(Cp) Y 전극의 전압이 상승할 때, 공진 중심 전압이 Vs/2보다 크게 된다. 접점(B)의 전압은 커패시터(C1)에 인가된 전압과 동일한 레벨로 Vs/2보다 더 작은 전압 레벨일 수 있다. 그러면 패널 커패시터(Cp) Y 전극의 전압이 하강할 때, 공진 중심 전압이 Vs/2보다 작게 된다. The power recovery unit 410 includes transistors Yr and Yf, an inductor L, diodes D1 and D2 and capacitors C1, C2 and C3. The first end of the inductor L is connected to the Y electrode of the panel capacitor Cp, and the second end of the inductor L is connected to the source of the transistor Yr and the drain of the transistor Yf. It is connected. The drain of transistor Yr is connected to the cathode of diode D1, and the anode of diode D1 is connected to contact point A of capacitor C2 and capacitor C3. The source of the transistor Yf is connected to the anode of the diode D2, and the cathode of the diode D2 is connected to the capacitor C1 and the contact B of the capacitor C2. Three capacitors C1, C2 and C3 are connected in series between the Vs voltage source and the ground voltage source. The diode D1 is for setting the rising path for increasing the voltage of the panel capacitor Cp when the transistor Yr has a body diode, and the diode D2 is Y electrode when the transistor Yf has a body diode. This is to set the falling path for lowering the voltage of. At this time, if the transistors Yr and Yf do not have a body diode, the diodes D1 and D2 may be removed. The connected power recovery unit 410 charges the voltage of the Y electrode to the Vs voltage or discharges to the ground voltage. The power recovery unit 410 increases the voltage of the Y electrode by using the resonance of the inductor L and the panel capacitor Cp when charging the voltage of the Y electrode to the Vs voltage. On the other hand, when the voltage of the Y electrode is discharged to the ground voltage, the voltage of the Y electrode is reduced by using the resonance of the inductor L2 and the panel capacitor Cp. The voltages applied to the contacts A and B have a voltage level between the voltage Vs and the ground voltage, respectively. The voltage at the contact point A may be a voltage level greater than the voltage Vs / 2 as the sum of the voltages applied to the capacitor C1 and the capacitor C2. Then, when the voltage of the panel capacitor Cp Y electrode increases, the resonance center voltage becomes larger than Vs / 2. The voltage at the contact point B may be a voltage level smaller than Vs / 2 at the same level as the voltage applied to the capacitor C1. Then, when the voltage of the panel capacitor Cp Y electrode falls, the resonant center voltage becomes smaller than Vs / 2.

구체적으로, 각 커패시터의 커패시턴스가 동일하다고 가정하면, Vs전압과 접지전압 사이의 전압이 각 커패시터의 양단에 동일하게 인가된다. 그러면 접점(A)의 전압은 2Vs/3이고, 접점(B)의 전압은 Vs/3가 된다. 패널 커패시터의 Y전극 전압이 상승할 때, 인덕터(L)의 양단 전압차가 2Vs/3이므로 LC공진에 의해 이론적으로 4Vs/3까지 상승할 수 있으나, 본 발명의 제1 실시예에서는 Y 전극의 전압이 Vs전압까지 상승하면, 트랜지스터(Yr)을 턴오프시키고, 트랜지스터(Ys)를 턴온시켜 Y전극의 전압을 Vs전압까지만 상승시킬 수 있다. 반대로 패널 커패시터의 Y전극 전압이 하강할 때, 인덕터(L)의 양단 전압차가 2Vs/3이므로 LC공진에 의해 이론적으로 Vs 전압에서 Vs/3까지 하강할 수 있으나, 본 발명의 제1 실시예에서는 Y전극의 전압이 접지전압까지 하강하면, 트랜지스터(Yf)를 턴오프시키고, 트랜지스터(Yg)를 턴온시켜 Y전극의 전압을 접지 전압까지 하강시킬 수 있다.Specifically, assuming that the capacitance of each capacitor is the same, a voltage between the Vs voltage and the ground voltage is equally applied across both capacitors. Then, the voltage at the contact A is 2Vs / 3, and the voltage at the contact B is Vs / 3. When the Y electrode voltage of the panel capacitor rises, the voltage difference between the both ends of the inductor L is 2Vs / 3, so it may theoretically increase to 4Vs / 3 by LC resonance, but in the first embodiment of the present invention, the voltage of the Y electrode When the voltage rises to the Vs voltage, the transistor Yr is turned off, the transistor Ys is turned on, and the voltage of the Y electrode can be raised only to the voltage Vs. On the contrary, when the Y electrode voltage of the panel capacitor falls, the voltage difference between the both ends of the inductor L is 2Vs / 3, so it may theoretically decrease from Vs voltage to Vs / 3 by LC resonance. In the first embodiment of the present invention, When the voltage of the Y electrode drops to the ground voltage, the transistor Yf is turned off and the transistor Yg is turned on to lower the voltage of the Y electrode to the ground voltage.

따라서, 패널 커패시터의 Y 전극 전압이 상승할 때와 하강할 때, Y 전극의 전압이 Vs전압까지 상승하지 않거나, 접지전압까지 하강하지 않기 때문에 발생하는 급격한 전압 변화를 각각 다른 공진 중심 전압을 이용하여 막을 수 있다.Therefore, when the Y electrode voltage of the panel capacitor rises and falls, the sudden voltage change that occurs because the voltage of the Y electrode does not rise to the Vs voltage or falls to the ground voltage is used by using different resonance center voltages. You can stop it.

본 발명의 제1 실시예에서는 각 커패시터의 커패시턴스 값이 동일하다고 가정하였으나, 급격한 전압 변화로 발생하는 과전류를 방지할 수 있는 공진 중심 전압을 제공하는 커패시턴스를 갖는 다른 커패시터를 사용할 수 있음은 당업자에게 자명하다. In the first embodiment of the present invention, it is assumed that the capacitance value of each capacitor is the same, but it is apparent to those skilled in the art that other capacitors having capacitances that provide resonance center voltages capable of preventing overcurrent caused by sudden voltage changes can be used. Do.

유지 방전 전압 공급부(420)는 두 개의 트랜지스터(Ys, Yg)를 포함한다. 트랜지스터(Ys)는 Vs 전압을 공급하는 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되며, 트랜지스터(Yg)는 접지 전압(0V)을 공급하는 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있다. 이 트랜지스터(Ys, Yg)는 Y 전극에 Vs 전압과 접지 전압을 각각 공급한다.The sustain discharge voltage supply unit 420 includes two transistors Ys and Yg. Transistor Ys is connected between the power supply supplying the Vs voltage and the Y electrode of the panel capacitor Cp, and transistor Yg is connected between the power supply supplying the ground voltage 0V and the Y electrode of the panel capacitor Cp. It is connected. These transistors Ys and Yg respectively supply a Vs voltage and a ground voltage to the Y electrode.

다음, 도 4를 참고로 하여 본 발명의 제1 실시 예에 따른 유지 방전 구동 회로의 유지 기간에서의 시계열적 동작 변화에 대해 상세하게 설명한다. 아래에서 LC 공진으로 칭하고 있는 현상은 연속적 발진은 아니며 트랜지스터(Yr, Yf)의 턴온 시에 각각 발생하는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.Next, the time-series operation change in the sustain period of the sustain discharge driving circuit according to the first embodiment of the present invention will be described in detail with reference to FIG. 4. The phenomenon referred to as LC resonance below is not a continuous oscillation but a change in voltage and current caused by a combination of an inductor L and a panel capacitor Cp that occur at turn-on of transistors Yr and Yf, respectively.

도 4는 도 3에 도시된 구동 회로의 전류 경로를 나타낸 도면이다.4 is a diagram illustrating a current path of the driving circuit illustrated in FIG. 3.

먼저, 트랜지스터(Yg)가 턴온되어 있어 패널 커패시터(Cp)의 Y 전극에는 0V가 인가되어 있으며, 전력회수용 각 커패시터(C1-C3)에는 외부 인가전압(Vs)의 1/3만큼의 전압(Vs/3)이 각각 미리 충전되어 있는 것으로 가정한다.First, since the transistor Yg is turned on, 0 V is applied to the Y electrode of the panel capacitor Cp, and a voltage equal to 1/3 of the external applied voltage Vs is applied to each of the capacitors C1-C3 for power recovery. Assume that Vs / 3) is precharged respectively.

트랜지스터(Yr)를 턴온하고 트랜지스터(Yg)를 턴오프한다. 그러면 접지단(0), 커패시터(C1, C2), 다이오드(D1), 트랜지스터(Yr), 인덕터(L), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압까지 증가한다.The transistor Yr is turned on and the transistor Yg is turned off. Then, a current path is formed by the Y electrodes of the ground terminal 0, the capacitors C1 and C2, the diode D1, the transistor Yr, the inductor L, and the panel capacitor Cp (①). This path (1) forms an LC resonant circuit so that the voltage at the Y electrode of the panel capacitor Cp increases to the voltage Vs.

다음, Y 전극의 전압이 Vs 전압까지 증가하면, 트랜지스터(Ys)가 턴온되고트랜지스터(Yr)가 턴오프된다. 그러면 전원(Vs), 트랜지스터(Ys), 패널 커패시터(Cp)의 Y 전극으로의 경로가 형성된다(②). 이 경로(②)에 의해 패널 커패시터(Cp)의 Y 전극에는 Vs 전압이 인가되어 유지된다.Next, when the voltage of the Y electrode increases to the voltage Vs, the transistor Ys is turned on and the transistor Yr is turned off. Then, a path is formed to the Y electrode of the power supply Vs, the transistor Ys, and the panel capacitor Cp (2). The voltage Vs is applied to and maintained at the Y electrode of the panel capacitor Cp by this path ②.

그리고 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yf)가 턴온된다. 그러면 패널 커패시터(Cp)의 Y 전극, 인덕터(L), 트랜지스터(Yf), 다이오드(D2), 커패시터(C1), 접지단(0)으로의 경로가 형성된다(③). 이 경로(③)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극의 전압이 0V까지 감소한다.Transistor Ys is turned off and transistor Yf is turned on. Then, a path is formed to the Y electrode, the inductor L, the transistor Yf, the diode D2, the capacitor C1, and the ground terminal 0 of the panel capacitor Cp (③). By this path ③, an LC resonant circuit is formed, and the voltage charged in the panel capacitor Cp is discharged so that the voltage of the Y electrode of the panel capacitor Cp decreases to 0V.

이어서, 트랜지스터(Yg)가 턴온되고 트랜지스터(Yf)가 턴오프된다. 그러면, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Yg), 접지단(0)의 경로가 형성된다(④). 이 경로(④)에 의해 패널 커패시터(Cp)의 Y 전극에 0V가 인가된다.Subsequently, transistor Yg is turned on and transistor Yf is turned off. Then, paths of the Y electrode, the transistor Yg, and the ground terminal 0 of the panel capacitor Cp are formed (④). 0V is applied to the Y electrode of the panel capacitor Cp by this path (4).

또한, 본 발명의 제1 실시예에서는 하나의 인덕터(L)만을 사용하였으나, 인덕터를 더 포함할 수 있다. 그러면 동작(①,③)에서 형성되는 경로는 각각 다른 인덕터를 포함할 수 있다. 전력 회수부(410)에서 인덕터(L), 다이오드(D1) 및 트랜지스터(Yr) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 인덕터(L), 다이오드(D2) 및 트랜지스터(Yf) 사이의 연결 순서도 바뀔 수 있다. 예를 들어 인덕터(L)가 트랜지스터(Yr)와 다이오드(D1) 사이에 연결되고, 추가된 인덕터(도시하지 않음) 트랜지스터(Yf)와 다이오드(D2) 사이에 연결될 수 있다. 이하 본 발명의 실시예에서도 동일하다. In addition, although only one inductor L is used in the first embodiment of the present invention, it may further include an inductor. Then, the paths formed in the operations ① and ③ may include different inductors. In the power recovery unit 410, the connection order between the inductor L, the diode D1, and the transistor Yr may be changed, and the connection order between the inductor L, the diode D2, and the transistor Yf may also be changed. Can be. For example, the inductor L may be connected between the transistor Yr and the diode D1, and may be connected between the added inductor (not shown) transistor Yf and the diode D2. The same applies to the embodiment of the present invention.

상술한 바와 같이 정상 동작 시에는 동작(①∼④)을 반복하여 Y 전극에 유지방전 펄스를 인가하고, 유지 전극 구동부(500)에서도 동일한 동작을 통하여 X 전극에 유지방전 펄스를 인가한다. In the normal operation as described above, the sustain discharge pulse is applied to the Y electrode by repeating the operations (1) to (4), and the sustain discharge pulse is also applied to the X electrode through the same operation in the sustain electrode driver 500.

이하, 도 5를 참조하여 본 발명의 제2 실시예에 따른 주사 전극 구동부(400)의 유지방전 구동 회로의 전력 회수 회로를 설명한다.Hereinafter, the power recovery circuit of the sustain discharge driving circuit of the scan electrode driver 400 according to the second embodiment of the present invention will be described with reference to FIG. 5.

도 5는 본 발명의 제2 실시예에 따른 주사 전극 구동부(400)의 유지방전 구동 회로의 전력 회수 회로를 도시한 것이다. 5 illustrates a power recovery circuit of the sustain discharge driving circuit of the scan electrode driver 400 according to the second embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전력 회수 회로는 본 발명의 제1 실시예에 비해 복수의 저항(R1-R3)을 더 포함한다. 각 저항(R1-R3)은 커패시터(C1-C3)에 각각 병렬로 연결될 수 있으며, 각 저항(R1-R3)의 저항 값에 비례하여 Vs전압과 접지 전압사이의 전압이 분배되어 각 커패시터(C1-C3)에 각각 인가된다. 접점(A)의 전압이 Vs/2이상의 레벨을 갖고, 접점(B)의 전압이 Vs/2이하 의 레벨을 갖을 수 있도록 각 저항(R1-R3)의 저항 값은 설정될 수 있다. 접점(A)의 전압은 {(R1+R2)/(R1+R2+R3)}×Vs 값을 갖고, 접점(B)의 전압은 {(R1)/(R1+R2+R3)}×Vs 값을 갖는다. 따라서, 저항(R1-R3)값 비에 따라 각 커패시터(C1-C3)에 다양한 전압을 인가할 수 있다.As shown in FIG. 5, the power recovery circuit according to the second embodiment of the present invention further includes a plurality of resistors R1-R3 as compared with the first embodiment of the present invention. Each resistor (R1-R3) may be connected in parallel to the capacitor (C1-C3), respectively, in proportion to the resistance value of each resistor (R1-R3), the voltage between the Vs voltage and the ground voltage is divided so that each capacitor (C1) -C3) respectively. The resistance value of each resistor R1-R3 can be set so that the voltage of the contact A has a level of Vs / 2 or more, and the voltage of the contact B has a level of Vs / 2 or less. The voltage at contact A has the value {(R1 + R2) / (R1 + R2 + R3)} × Vs, and the voltage at contact B has the value {(R1) / (R1 + R2 + R3)} × Vs Has a value. Therefore, various voltages may be applied to each of the capacitors C1-C3 according to the ratio of the resistors R1-R3.

구체적으로, 각 저항(R1-R3)의 저항값이 동일하다고 가정하면, Vs전압과 접지전압 사이의 전압이 각 커패시터의 양단에 동일하게 인가된다. 그러면 본 발명의 제1 실시예에서 설명한 것과 동일하게 전력회수 회로가 동작한다. 따라서, 패널 커패시터의 Y 전극 전압이 상승할 때와 하강할 때, Y 전극의 전압이 Vs전압까지 상승하지 않거나, 접지전압까지 하강하지 않기 때문에 발생하는 급격한 전압 변화를 각각 다른 공진 중심 전압을 이용하여 막을 수 있다. Specifically, assuming that the resistance value of each resistor R1-R3 is the same, a voltage between the Vs voltage and the ground voltage is equally applied to both ends of each capacitor. Then, the power recovery circuit operates in the same manner as described in the first embodiment of the present invention. Therefore, when the Y electrode voltage of the panel capacitor rises and falls, the sudden voltage change that occurs because the voltage of the Y electrode does not rise to the Vs voltage or falls to the ground voltage is used by using different resonance center voltages. You can stop it.

본 발명의 제2 실시예에서는 각 저항의 저항값을 동일하다고 가정하였으나, 본 발명은 이에 한정되지 않고, 급격한 전압 변화에 따른 과전류 발생을 억제할 수 있도록 공진 중심 전압을 제공하는 다른 저항값을 갖을 수 있음은 당업자에게 자명하다.In the second embodiment of the present invention, it is assumed that the resistance values of the resistors are the same, but the present invention is not limited thereto and may have different resistance values that provide a resonance center voltage so as to suppress overcurrent generation due to a sudden voltage change. It will be apparent to those skilled in the art.

도 6은 도 5에 도시된 유지 방전 구동 회로의 전류 경로를 나타낸 도면이다.FIG. 6 is a diagram illustrating a current path of the sustain discharge driving circuit illustrated in FIG. 5.

트랜지스터(Yr)를 턴온하고 트랜지스터(Yg)를 턴오프한다. 그러면 커패시터(C1, C2), 다이오드(D1), 트랜지스터(Yr), 인덕터(L) 및 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압까지 증가한다. 다음, 트랜지스터(Ys)가 턴온되고 트랜지스터(Yr)가 턴오프되어 경로(②)에 의해 패널 커패시터(Cp) 의 Y 전극에는 Vs 전압이 인가된다. 그리고 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yf)가 턴온된다. 그러면 패널 커패시터(Cp)의 Y 전극, 인덕터(L), 트랜지스터(Yf), 다이오드(D2) 및 커패시터(C1)로의 경로가 형성된다(③). 이 경로(③)에 의해 LC 공진 회로가 형성되어 패널 커패시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 Y 전극의 전압이 0V까지 감소한다. 이어서, 트랜지스터(Yg)가 턴온되고 트랜지스터(Yf)가 턴오프되어 경로(④)에 의해 패널 커패시터(Cp)의 Y 전극에 0V가 인가된다.The transistor Yr is turned on and the transistor Yg is turned off. Then, a current path is formed by the Y electrodes of the capacitors C1 and C2, the diode D1, the transistor Yr, the inductor L, and the panel capacitor Cp (①). This path (1) forms an LC resonant circuit so that the voltage at the Y electrode of the panel capacitor Cp increases to the voltage Vs. Next, the transistor Ys is turned on and the transistor Yr is turned off so that the voltage Vs is applied to the Y electrode of the panel capacitor Cp by the path ②. Transistor Ys is turned off and transistor Yf is turned on. Then, the path of the panel capacitor Cp to the Y electrode, the inductor L, the transistor Yf, the diode D2, and the capacitor C1 is formed (③). By this path ③, an LC resonant circuit is formed, and the voltage charged in the panel capacitor Cp is discharged so that the voltage of the Y electrode of the panel capacitor Cp decreases to 0V. Subsequently, transistor Yg is turned on and transistor Yf is turned off so that 0V is applied to Y electrode of panel capacitor Cp by path ④.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 경로상의 전압 드롭으로 인해 발생하는 하드 스위칭을 방지할 수 있다. According to the present invention, hard switching caused by voltage drop on a path can be prevented.

또한, 본 발명에 의한면, 하드 스위칭을 방지함으로써, 전력 회수 회로의 효율을 증가시킬 수 있다.In addition, according to the present invention, by preventing hard switching, the efficiency of the power recovery circuit can be increased.

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 복수의 제1 전극, 복수의 제2 전극 및 상기 복수의 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,A plasma display device comprising a plurality of first electrodes, a plurality of second electrodes, and a driving circuit for alternately applying a first voltage and a second voltage lower than the first voltage to the plurality of first electrodes. 상기 구동 회로는,The drive circuit, 제3 전압을 공급하는 제1 전원과 제4 전압을 공급하는 제2 전원 사이에 전기적으로 직렬 연결되어 있는 제1, 제2 및 제3 커패시터, First, second and third capacitors electrically connected in series between a first power supply for supplying a third voltage and a second power supply for supplying a fourth voltage; 상기 복수의 제1 전극에 제1단이 연결되어 있는 적어도 하나의 인덕터, At least one inductor having a first end connected to the plurality of first electrodes, 상기 적어도 하나의 인덕터의 제2 단과 상기 제1 및 제2 커패시터의 제1 접점 사이에 연결되어 있는 전압 상승부, 그리고A voltage riser connected between a second end of the at least one inductor and a first contact of the first and second capacitors, and 상기 적어도 하나의 인덕터의 제2 단과 상기 제2 및 제3 커패시터의 제2 접점 사이에 연결되어 있는 전압 하강부를 포함하며, A voltage drop connected between a second end of the at least one inductor and second contacts of the second and third capacitors, 상기 적어도 하나의 인덕터는, The at least one inductor, 상기 전압 상승부에 상기 제1 접점 및 상기 복수의 제1 전극 사이에 연결되어 있는 제1 인덕터, 그리고A first inductor connected to the voltage riser between the first contact point and the plurality of first electrodes, and 상기 전압 하강부에 상기 제2 접점 및 상기 복수의 제1 전극 사이에 연결되어 있는 제2 인덕터A second inductor connected between the second contact point and the plurality of first electrodes in the voltage dropping part; 를 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 복수의 제1 전극, 복수의 제2 전극 및 상기 복수의 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,A plasma display device comprising a plurality of first electrodes, a plurality of second electrodes, and a driving circuit for alternately applying a first voltage and a second voltage lower than the first voltage to the plurality of first electrodes. 상기 구동 회로는,The drive circuit, 제3 전압을 공급하는 제1 전원과 제4 전압을 공급하는 제2 전원 사이에 전기적으로 직렬 연결되어 있는 제1, 제2 및 제3 커패시터, First, second and third capacitors electrically connected in series between a first power supply for supplying a third voltage and a second power supply for supplying a fourth voltage; 상기 복수의 제1 전극에 제1단이 연결되어 있는 적어도 하나의 인덕터, At least one inductor having a first end connected to the plurality of first electrodes, 상기 적어도 하나의 인덕터의 제2 단과 상기 제1 및 제2 커패시터의 제1 접점 사이에 연결되어 있는 전압 상승부, A voltage rising part connected between a second end of the at least one inductor and first contacts of the first and second capacitors, 상기 적어도 하나의 인덕터의 제2 단과 상기 제2 및 제3 커패시터의 제2 접점 사이에 연결되어 있는 전압 하강부, 그리고 .A voltage drop connected between a second end of the at least one inductor and a second contact of the second and third capacitors; 상기 제1 내지 제3 커패시터 각각에 병렬 연결되어 있는 제1 내지 제3 저항을 포함하는 플라즈마 표시 장치.And first to third resistors connected in parallel to each of the first to third capacitors. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 제1 전압과 상기 제3 전압이 동일하고, 상기 제2 전압과 상기 제4 전압이 동일한 플라즈마 표시 장치.And the first voltage and the third voltage are the same, and the second voltage and the fourth voltage are the same. 복수의 제1 전극 및 제2 전극을 포함하는 플라즈마 표시 장치의 상기 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 인가하는 구동 장치에 있어서,A driving apparatus for alternately applying a first voltage and a second voltage lower than the first voltage to the first electrode of a plasma display device including a plurality of first electrodes and a second electrode. 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터,A first transistor connected between a first power supply for supplying the first voltage and the first electrode; 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터, A second transistor connected between a second power supply for supplying the second voltage and the first electrode; 상기 제1 전원과 상기 제2 전원 사이에 직렬 연결된 제1, 제2 및 제3 커패시터,First, second and third capacitors connected in series between the first power supply and the second power supply, 상기 제1 전극에 제1단이 연결되어 있고, 상기 직렬 연결된 복수의 커패시터간의 접점과 각각 전기적으로 연결되어 있는 제1 인덕터 및 제2 인덕터,A first inductor and a second inductor having a first end connected to the first electrode and electrically connected to the contacts between the plurality of capacitors connected in series; 상기 복수의 접점 중 제5 전압을 갖는 접점과 상기 제1 전극 사이에 연결되어 상기 제1 전극의 전압을 상승시키기 위한 상승 경로, 그리고A rising path connected between a contact having a fifth voltage among the plurality of contacts and the first electrode to raise a voltage of the first electrode, and 상기 복수의 접점 중 제6 전압을 갖는 접점과 상기 제1 전극 사이에 연결되어 상기 제1 전극의 전압을 하강시키기 위한 하강 경로A falling path connected between a contact having a sixth voltage among the plurality of contacts and the first electrode to lower the voltage of the first electrode; 를 포함하는 플라즈마 표시 장치의 구동 장치.A driving device of the plasma display device comprising a. 제8항에 있어서,The method of claim 8, 상기 상승 경로는,The upward path is, 상기 제1 전극과 상기 제5 전압이 인가된 접점 사이에 연결되어 있는 제3 트랜지스터 및 A third transistor connected between the first electrode and the contact to which the fifth voltage is applied; 상기 제3 트랜지스터의 제1 전극에 캐소드 및 상기 제5 전압이 인가된 접점에 애노드가 연결되어 있는 제1 다이오드를 더 포함하고,And a first diode having an anode connected to a cathode applied to the first electrode of the third transistor, and a contact to which the fifth voltage is applied. 상기 하강 경로는,The descending path is, 상기 제1 전극과 상기 제6 전압이 인가된 접점 사이에 연결되어 있는 제4 트랜지스터 및A fourth transistor connected between the first electrode and the contact to which the sixth voltage is applied; 상기 제4 트랜지스터의 제2 전극에 애노드 및 상기 제6 전압이 인가된 접점에 캐소드가 연결되어 있는 제2 다이오드를 더 포함하는 플라즈마 표시 장치의 구동 장치.And a second diode having a cathode connected to an anode and a contact to which the sixth voltage is applied to the second electrode of the fourth transistor. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 제1, 제2 및 제3 커패시터 각각에 병렬로 연결되어 있는 제1, 제2 및 제3 저항을 포함하는 플라즈마 표시 장치의 구동 장치.And first, second, and third resistors connected in parallel to the first, second, and third capacitors, respectively. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 제1 인덕터와 상기 제2 인덕터는 동일한 인덕터인 플라즈마 표시 장치의 구동 장치.And the first inductor and the second inductor are the same inductor.
KR1020050135166A 2005-12-30 2005-12-30 Plasma display device and driving apparatus thereof KR100823475B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135166A KR100823475B1 (en) 2005-12-30 2005-12-30 Plasma display device and driving apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135166A KR100823475B1 (en) 2005-12-30 2005-12-30 Plasma display device and driving apparatus thereof

Publications (2)

Publication Number Publication Date
KR20070071580A KR20070071580A (en) 2007-07-04
KR100823475B1 true KR100823475B1 (en) 2008-04-21

Family

ID=38506695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135166A KR100823475B1 (en) 2005-12-30 2005-12-30 Plasma display device and driving apparatus thereof

Country Status (1)

Country Link
KR (1) KR100823475B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226046A (en) * 2006-02-24 2007-09-06 Fujitsu Hitachi Plasma Display Ltd Flat panel display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003573A (en) 2001-07-03 2003-01-10 주식회사 아크로텍 Sustain driver in AC-type plasma display panel having energy recovery circuit
KR20040040908A (en) 2002-11-08 2004-05-13 삼성전자주식회사 Apparatus and method for improving energy recovery in a plasma display panel driver
KR20050006890A (en) * 2003-07-10 2005-01-17 삼성전자주식회사 Plasma display panel sustain driver for clamping surge voltage and method thereof
JP2005115336A (en) * 2003-10-06 2005-04-28 Samsung Sdi Co Ltd Device for driving plasma display panel and driving method thereof, and plasma display device
KR20060022599A (en) 2004-09-07 2006-03-10 엘지전자 주식회사 Device for driving plasma display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003573A (en) 2001-07-03 2003-01-10 주식회사 아크로텍 Sustain driver in AC-type plasma display panel having energy recovery circuit
KR20040040908A (en) 2002-11-08 2004-05-13 삼성전자주식회사 Apparatus and method for improving energy recovery in a plasma display panel driver
KR20050006890A (en) * 2003-07-10 2005-01-17 삼성전자주식회사 Plasma display panel sustain driver for clamping surge voltage and method thereof
JP2005115336A (en) * 2003-10-06 2005-04-28 Samsung Sdi Co Ltd Device for driving plasma display panel and driving method thereof, and plasma display device
KR20060022599A (en) 2004-09-07 2006-03-10 엘지전자 주식회사 Device for driving plasma display panel

Also Published As

Publication number Publication date
KR20070071580A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US6963174B2 (en) Apparatus and method for driving a plasma display panel
US20030193454A1 (en) Apparatus and method for driving a plasma display panel
KR100467448B1 (en) Plasma display panel and driving apparatus and method thereof
KR100749489B1 (en) Plasma display panel and driving device thereof
KR100502905B1 (en) Driving apparatus and method of plasma display panel
KR100823475B1 (en) Plasma display device and driving apparatus thereof
KR100649530B1 (en) Plasma display, and driving device and method thereof
KR100739041B1 (en) Plasma display, and driving device and method thereof
KR100658636B1 (en) Plasma display, and driving device and method thereof
KR100450218B1 (en) A driving apparatus of plasma display panel and the method thereof
KR100903619B1 (en) Plasma display, and driving device and method thereof
KR100852692B1 (en) Plasma display, and driving device and method thereof
KR100740112B1 (en) Plasma display, and driving device and method thereof
KR100649527B1 (en) Plasma display, and driving device and method thereof
KR100649240B1 (en) Plasma display, and driving device and method thereof
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR100670153B1 (en) Plasma display, and driving device and method thereof
KR100796694B1 (en) Plasma display, and driving device and method thereof
KR100658635B1 (en) Plasma display, and driving device and method thereof
EP2136351A1 (en) Plasma display and driving apparatus thereof with prevention of negative effects of undesired resonant frequencies
KR100649193B1 (en) Plasma display device and driving method thereof
KR20070005370A (en) Plasma display and driving apparatus thereof
KR100823194B1 (en) Plasma display apparatus and driving device thereof
KR100869794B1 (en) Plasma display, and driving device and method thereof
KR20080006348A (en) Plasma display, and driving device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee