KR100823130B1 - 네트워크 프로세서 제어 장치 및 방법 - Google Patents

네트워크 프로세서 제어 장치 및 방법 Download PDF

Info

Publication number
KR100823130B1
KR100823130B1 KR1020060010311A KR20060010311A KR100823130B1 KR 100823130 B1 KR100823130 B1 KR 100823130B1 KR 1020060010311 A KR1020060010311 A KR 1020060010311A KR 20060010311 A KR20060010311 A KR 20060010311A KR 100823130 B1 KR100823130 B1 KR 100823130B1
Authority
KR
South Korea
Prior art keywords
network processor
signal
link
physical link
state
Prior art date
Application number
KR1020060010311A
Other languages
English (en)
Other versions
KR20070079539A (ko
Inventor
한순섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010311A priority Critical patent/KR100823130B1/ko
Publication of KR20070079539A publication Critical patent/KR20070079539A/ko
Application granted granted Critical
Publication of KR100823130B1 publication Critical patent/KR100823130B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/041—Accessories therefor
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/10—Collecting-tanks; Equalising-tanks for regulating the run-off; Laying-up basins
    • E03F5/105—Accessories, e.g. flow regulators or cleaning devices
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F2005/0416—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with an odour seal

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명에 따른 네트워크 프로세서 제어 장치 및 방법은, 물리 링크의 상태를 감시하고, 네트워크 프로세서에 제공되는 TPA(Transmit Packet Available) 신호를 물리 링크의 상태에 따라 제어하여 네트워크 프로세서의 TXFA 신호를 액티브 상태로 유지하며, 이를 통해 물리 링크가 비정상적으로 동작하는 경우에도 네트워크 프로세서의 FIFO가 정상적으로 동작할 수 있도록 한다.

Description

네트워크 프로세서 제어 장치 및 방법{APPARATUS AND METHOD FOR MANAGING NETWORK PROCESSOR}
도 1은 종래기술에 따른 네트워크 프로세서 제어 장치의 구성도.
도 2는 본 발명에 따른 네트워크 프로세서 제어 장치의 구성도.
도 3은 본 발명에 네트워크 프로세서 제어 방법의 과정들을 도시하는 순서흐름도.
본 발명은 네트워크 프로세서 제어 장치 및 방법에 관한 것이다.
네트워크 프로세서는 입력 사용자 인터페이스, 즉 입력포트에서 받은 패킷을 출력 사용자 인터페이스, 즉 출력포트로 보내기 전에 다양한 방법으로 패킷을 처리할 수 있는 프로그래머블 프로세서로서 ASIC 수준의 고성능 패킷 처리 용량을 제공하는 동시에 프로그램을 통해 네트워크 사용자의 다양한 요구를 즉시 반영할 수 있는 장점을 가지는 특화된 패킷 처리 프로세서이다. 즉, 네트워크 프로세서는 라우 터, 스위치 등의 네트워크 장비에서 포트간 트래픽 전송 및 지능형 스위칭 기능을 하는 프로그래밍 기능이 가능하여 다양한 멀티미디어 인터넷 트래픽 서비스를 제공해 줄 수 있는 비메모리 반도체로 차세대 네트워크 장비의 핵심 부품이라고 할 수 있다. 인텔사의 IXP2400 네트워크 프로세서가 주로 사용된다.
일반적으로, IXP2400의 MSF(Microsoft Solution Framework) 인터페이스는 SPI-3 인터페이스 방식을 사용한다. SPI 인터페이스는 링크 계층 디바이스(link layer device)와 물리 디바이스(PHY device) 간의 통신 방식을 정의하는 인터페이스이다.
SPI 인터페이스를 사용한 통신은 각각의 디바이스가 전송하고자 하는 데이터 패킷이 있을 때, 해당 데이터 패킷을 전송할 상대방 디바이스의 FIFO(First Input Fitst Output), 즉 버퍼의 상태를 판단하고, 상대방 디바이스의 FIFO가 사용가능하면 해당 데이터 패킷을 전송하는 방식으로 수행된다. FIFO의 상태 판단 결과 FIFO가 풀(FULL)이면 해당 FIFO는 사용 불가능한 상태라고 판단되고, FIFO가 풀이 아니면 해당 FIFO는 사용 가능한 상태라고 판단될 수 있다.
한편, 데이터 전송을 위해 SPI 인터페이스가 사용되는 경우, 물리 디바이스로부터 링크 계층 디바이스에 데이터가 전송될 때는 링크 계층 디바이스의 RENB가 체크되어야 하고, 링크 계층 디바이스로부터 물리 디바이스에 데이터가 전송될 때는 물리 디바이스의 TPA(Transmit Packet Available) 신호가 체크되어야 한다.
즉, SPI 인터페이스 방식은 하드웨어적인 점대점(point-to-point) 상태 신호에 의해서만 데이터의 전송을 수행한다.
도 1은 종래기술에 따른 네트워크 프로세서 제어 장치의 구성도이다.
도 1에 도시된 바와 같이, 종래의 네트워크 프로세서 제어 장치는 네트워크 프로세서(100) 및 기가 맥 디바이스(Giga MAC device)를 포함하도록 구성될 수 있다.
네트워크 프로세서(100)는 내부에 전송용의 패킷 처리를 위한 버퍼인 전송 FIFO(First Input First Output)를 구비한다. 일반적으로, 네트워크 프로세서(100)는 기가 맥 디바이스(110)가 출력하는 TPA 신호를 자신의 TXFA 신호로 사용하여 전송 FIFO의 패킷 송신을 제어한다. 네트워크 프로세서(100)는 일반적으로, 액티브 상태인 TPA 신호가 입력되는 동안 FIFO의 패킷을 송신할 수 있다.
기가 맥 디바이스(110)는 TPA 신호를 네트워크 프로세서(100)에 출력한다.
네트워크 프로세서(100)의 MSF와 GIGA MAC 인터페이스 상에서 네트워크 프로세서(100)가 기가 맥 디바이스(110)에 패킷을 전송하는 중, 비정상적으로 링크가 끊어지면, 기가 맥 디바이스(110)의 TPA 신호가 인액티브(LOW)되는데, 이때 이미 네트워크 프로세서의 전송 FIFO 안에 있던 패킷들은 밖으로 출력되지 못한 채 FIFO 안에 쌓이게 되고, 연속해서 들어오는 패킷으로 인해 전송 FIFO가 풀(full)이 되어, 네트워크 프로세서가 오동작을 하게 되는 문제가 발생한다.
따라서, 본 발명의 목적은 물리 링크 상태에 따라 기가 맥 디바이스로부터 네트워크 프로세서에 제공되는 TPA(Transmit Packet Available) 신호를 제어할 수 있는 네트워크 프로세서 제어 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 물리 링크가 비정상적으로 동작하는 경우에도 네트워크 프로세서의 TXFA 신호를 액티브 상태로 유지할 수 있는 네트워크 제어 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 물리 링크가 비정상적으로 동작하는 경우에 발생할 수 있는 네트워크 프로세서의 FIFO 풀을 방지하여 FIFO가 정상적으로 동작할 수 있도록 하는 네트워크 프로세서 제어 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 네트워크 프로세서 제어 장치는, TPA(Transmit Packet Available) 신호를 출력하는 기가 맥 디바이스, 입력되는 TPA 신호에 의해 전송 FIFO의 패킷 출력 여부를 결정하는 네트워크 프로세서 및 물리 링크의 상태를 감시하고, 상기 물리 링크의 상태에 따라 상기 기가 맥 디바이스로부터 상기 네트워크 프로세서에의 TPA 신호 전송을 제어하는 제어부를 포함할 수 있다.
상기 제어부는 상기 물리 링크가 정상적으로 동작한다고 판단되면 상기 기가 맥 디바이스가 출력하는 TPA 신호를 상기 네트워크 프로세서에 제공하고, 상기 링크가 비정상적으로 동작한다고 판단되면 가상의 TPA 신호를 생성하여 상기 네트워크 프로세서에 제공할 수 있다.
상기 제어부는 링크 상태(link status) 신호를 체크하여 상기 물리 링크 상 태를 감시할 수 있다.
상기 제어부는 액티브 상태의 링크 상태 신호가 입력되면 상기 물리 링크에 에러가 발생했다고 판단할 수 있다.
상기 제어부는 상기 네트워크 프로세서에 출력되는 상기 TPA 신호를 액티브 상태로 유지할 수 있다.
상기 네트워크 프로세서는 액티브 상태의 TPA 신호가 입력되면 상기 전송 FIFO로부터 패킷을 송신할 수 있다.
본 발명의 다른 측면에 따른 네트워크 프로세서 제어 방법은, 물리 링크의 상태를 감시하는 과정; 상기 물리 링크의 상태에 따라 기가 맥 디바이스로부터 네트워크 프로세서에 출력하는 TPA 신호 전송을 제어하는 과정을 포함할 수 있다.
상기 물리 링크의 상태 감시는 링크 상태(link status) 신호를 체크에 의해 수행될 수 있다.
상기 TPA 신호 전송을 제어하는 과정은, 상기 물리 링크가 정상적으로 동작한다고 판단되면 상기 기가 맥 디바이스가 출력하는 TPA 신호를 상기 네트워크 프로세서에 제공하고, 상기 링크가 비정상적으로 동작한다고 판단되면 가상의 TPA 신호를 생성하여 상기 네트워크 프로세서에 제공하는 과정이다.
상기 TPA 신호 전송을 제어하는 과정은 네트워크 프로세서에 출력되는 TPA 신호가 액티브 상태를 유지하도록 하는 과정이다.
상기 방법은 상기 네트워크 프로세서가 상기 TPA 신호를 사용하여 전송 FIFO로부터의 패킷 송신을 수행하는 과정을 더 포함할 수 있다.
전술한 바와 같이, 본 발명에 따른 네트워크 프로세서 제어 장치 및 방법은, 물리 링크의 상태를 감시하고, 물리 링크의 상태에 따라 네트워크 프로세서에 출력되는 TPA(Transmit Packet Available) 신호를 제어함으로써 네트워크 프로세서의 내부 버퍼가 정상적으로 동작할 수 있도록 함을 특징으로 한다.
이를 통해 본 발명은 네트워크 프로세서의 인터페이스 상의 링크 단절 시 버퍼가 풀(full)이 되어 네트워크 오류가 발생하는 문제점을 해결할 수 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 네트워크 프로세서 제어 장치의 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 네트워크 프로세서 제어 장치는, 네트워크 프로세서(100), 기가 맥 디바이스(110) 및 제어부(200)를 포함하도록 구성될 수 있다.
네트워크 프로세서(100)는 내부에 패킷 처리를 위한 버퍼인 FIFO(First Input First Output)를 구비한다. 일반적으로, 네트워크 프로세서(100)는 기가 맥 디바이스(110)가 출력하는 TPA 신호를 자신의 TXFA 신호로 사용하여 전송 FIFO의 패킷 송신을 제어한다. 네트워크 프로세서(100)는 일반적으로, 액티브 상태인 TPA 신호가 입력되는 동안 FIFO의 패킷을 송신할 수 있다.
기가 맥 디바이스(110)는 TPA 신호를 네트워크 프로세서(100)에 출력한다.
제어부(200)는 물리 링크 상태를 감시하고, 물리 링크 상태에 따라 기가 맥 디바이스(110)의 출력 TPA 신호를 네트워크 프로세서(100)의 TXFA 신호선으로 출력한다. 본 발명에서는 기가 맥 디바이스(110)가 출력하는 TPA 신호가 네트워크 프 로세서(100)에 바로 입력되지 않고, 제어부(200)를 통해 네트워크 프로세서(100)에 입력된다. 제어부(200)는 물리 링크의 상태에 따라 네트워크 프로세서에 출력되는 TPA 신호를 제어할 수 있다. 제어부(200)는, TPA 신호의 제어를 통해, 네트워크 프로세서(100)에 출력되는 TPA 신호를 액티브 상태로 유지할 수 있다.
기가 맥 디바이스(110)가 출력하는 TPA 신호가 직접 네트워크 프로세서(100)에 입력되는 경우, 물리 링크가 비정상적으로 동작하면, 인액티브 상태의 TPA 신호가 네트워크 프로세서(100)에 입력된다. 이 경우, 네트워크 프로세서는 FIFO의 패킷을 송신할 수 없다.
따라서, 제어부(200)는 물리 링크의 상태에 따라 TPA 신호를 제어한다.
제어부(200)는, 물리 링크의 상태를 감시하고, 그 감시 결과 물리 링크가 정상적으로 동작한다고 판단되면 기가 맥 디바이스(110)가 출력하는 TPA 신호를 그대로 네트워크 프로세서(100)에 제공하고, 물리 링크가 비정상적으로 동작한다고 판단되면 가상의 TPA 신호를 생성하여 네트워크 프로세서(100)에 제공한다.
제어부(200)는 링크 상태(link status) 신호를 체크함으로써 물리 링크 상태를 감시할 수 있다. 링크 상태 신호는 액티브 신호와 인액티브 신호로 구분될 수 있다. 액티브 신호는 물리 링크 상태가 비정상적인 상태임을 의미하고, 인액티브 신호는 물리 링크 상태가 정상적인 상태임을 의미할 수 있다. 제어부(200)는 액티브 상태의 링크 상태 신호가 입력되는 경우 물리 링크가 비정상적으로 동작한다고 판단할 수 있다. 물리 링크가 비정상적으로 동작하는 이유의 하나로 링크 단절을 들 수 있다.
이하 전술한 네트워크 프로세서 제어 장치에 대응하는 네트워크 프로세서 제어 방법을 첨부한 도면을 참조하여 설명하도록 한다.
도 3은 본 발명에 네트워크 프로세서 제어 방법의 과정들을 도시하는 순서흐름도이다.
도 3의 제 300단계에서, 본 발명에 따른 네트워크 프로세서 제어 장치(이하 "본 발명의 장치"라 칭함)는, 물리 링크의 상태를 감시한다. 물리 링크의 상태 감시는 링크 상태 신호를 사용하여 수행될 수 있다.
제 302 단계에서 본 발명의 장치는 물리 링크의 상태가 정상적인지 비정상적인지 판단한다. 액티브 상태의 링크 상태 신호가 입력되면 링크 상태가 비정상적이라 판단하고, 인액티브 상태의 링크 상태 신호가 입력되면 링크 상태가 정상적이라 판단할 수 있다.
본 발명의 장치는 물리 링크의 상태에 따라 기가 맥 디바이스(110)로부터 네트워크 프로세서(100)에 출력되는 TPA 신호를 제어할 수 있다. 구체적으로 설명하면, 링크 상태가 정상이라고 판단되면, 본 발명의 장치는 제 304단계에서 기가 맥 디바이스(110)가 출력하는 TPA 신호를 그대로 네트워크 프로세서(100)에 출력한다. 한편, 링크 상태가 비정상이라고 판단되면, 본 발명의 장치는 제 306단계에서 액티브 상태의 가상의 TPA 신호를 생성하여 네트워크 프로세서(100)에 출력할 수 있다.
전술한 단계들은 도 2에 도시된 제어부(200)에서 수행될 수 있다.
네트워크 프로세서(100)는 전술한 단계들을 통해 제공되는 TPA 신호를 사용하여 전송 FIFO의 패킷을 송신할 수 있다.
하기에서는 본 발명을 IXP 네트워크 프로세서를 사용하는 시스템에 적용하는 경우에 대해 설명하도록 한다.
제어회로(제어부에 해당)는 링크 상태(link status) 신호를 체크한다. 링크가 성립되면 링크 상태신호가 액티브(LOW)된다. 액티브 상태의 링크 상태 신호가 입력되면, 제어회로는 기가 맥 디바이스의 출력신호 TPA를 IXP2400 네트워크 프로세서의 TXFA로써 출력한다. 링크가 형성되지 않은 상태에서는, 제어회로는 가상의 TPA 신호를 IXP2400 네트워크 프로세서에 출력한다.
링크가 정상적으로 형성된 후에는 기가 맥 디바이스의 FIFO 상태에 따라 TPA 신호가 그대로 IXP2400 네트워크 프로세서에 전달되므로 패킷 전송이 정상적으로 이루어진다.
링크가 형성 후 패킷 전송 중에 링크가 끊어지면 링크 상태 신호의 에러 신호가 액티브로 되고, 제어회로는 가상의 TPA 신호가 액티브되어 IXP2400 네트워크 프로세서에 출력된다. IXP2400 네트워크 프로세서가 전송중이던 패킷은 정상적으로 FIFO에서 출력되어 FIFO가 비게 된다.
전술한 바와 같은 TPA 신호 제어를 통해 본 발명은, 물리 링크 상태에 상관없이 액티브 상태의 TPA 신호가 네트워크 프로세서에 제공되도록 함으로써 네트워크 프로세서의 전송 FIFO가 풀(full)이 되는 것을 방지할 수 있다.
본 발명은 네트워크 프로세서를 사용하는 시스템에서 물리 링크 상태에 따라 네트워크 프로세서에 제공되는 TPA 신호를 제어하여, 비정상적으로 링크가 다운되더라도 네트워크 프로세서에 제공되는 TPA 신호를 액티브 상태로 유지한다. 이를 통해 본 발명은 네트워크 프로세서의 FIFO가 풀(full)이 되는 문제점을 해결하여 물리 링크 상태에 관계없이 네트워크 프로세서의 FIFO가 정상적으로 동작할 수 있도록 한다.

Claims (12)

  1. 네트워크 프로세서 제어 장치에 있어서,
    TPA(Transmit Packet Available) 신호를 출력하는 기가 맥 디바이스;
    입력되는 TPA 신호에 의해 전송 FIFO의 패킷 출력 여부를 결정하는 네트워크 프로세서; 및
    물리 링크의 상태를 감시하고, 상기 물리 링크의 상태에 따라 상기 기가 맥 디바이스로부터 상기 네트워크 프로세서에의 TPA 신호 전송을 제어하는 제어부를 포함하는 네트워크 프로세서 제어 장치.
  2. 제 1항에 있어서,
    상기 제어부는 상기 물리 링크가 정상적으로 동작한다고 판단되면 상기 기가 맥 디바이스가 출력하는 TPA 신호를 상기 네트워크 프로세서에 제공하고, 상기 링크가 비정상적으로 동작한다고 판단되면 가상의 TPA 신호를 생성하여 상기 네트워크 프로세서에 제공하는 제어부를 포함하는 네트워크 프로세서 제어 장치.
  3. 제 1항에 있어서,
    상기 제어부는 링크 상태(link status) 신호를 체크하여 상기 물리 링크 상 태를 감시하는 네트워크 프로세서 제어 장치.
  4. 제 3항에 있어서,
    상기 제어부는 액티브 상태의 링크 상태 신호가 입력되면 상기 물리 링크에 에러가 발생했다고 판단하는 네트워크 프로세서 제어 장치.
  5. 제 1항에 있어서,
    상기 제어부는 상기 네트워크 프로세서에 출력되는 상기 TPA 신호를 액티브 상태로 유지하는 네트워크 프로세서 제어 장치.
  6. 제 1항에 있어서,
    상기 네트워크 프로세서는 액티브 상태의 TPA 신호가 입력되면 상기 전송 FIFO로부터 패킷을 송신하는 네트워크 프로세서 제어 장치.
  7. 네트워크 프로세서 제어 방법에 있어서,
    물리 링크의 상태를 감시하는 과정; 과
    상기 물리 링크의 상태에 따라 기가 맥 디바이스로부터 네트워크 프로세서에 출력되는 TPA 신호 전송을 제어하는 과정을 포함하는 네트워크 프로세서 제어 방법.
  8. 제 7항에 있어서,
    상기 물리 링크의 상태 감시는 링크 상태(link status) 신호를 체크에 의해 수행되는 네트워크 프로세서 제어 방법.
  9. 제 8항에 있어서,
    액티브 상태의 링크 상태 신호가 입력되면 상기 물리 링크에 에러가 발생했다고 판단되는 네트워크 프로세서 제어 방법.
  10. 제 7항에 있어서,
    상기 TPA 신호 전송을 제어하는 과정은, 상기 물리 링크가 정상적으로 동작한다고 판단되면 상기 기가 맥 디바이스가 출력하는 TPA 신호를 상기 네트워크 프로세서에 제공하고, 상기 링크가 비정상적으로 동작한다고 판단되면 가상의 TPA 신호를 생성하여 상기 네트워크 프로세서에 제공하는 과정인 네트워크 프로세서 제어 방법.
  11. 제 10항에 있어서,
    상기 TPA 신호 전송을 제어하는 과정은 네트워크 프로세서에 출력되는 TPA 신호가 액티브 상태를 유지하도록 하는 과정인 네트워크 프로세서 제어 방법.
  12. 제 7항에 있어서,
    상기 네트워크 프로세서가 상기 TPA 신호를 사용하여 전송 FIFO로부터의 패킷 송신을 수행하는 과정을 더 포함하는 네트워크 프로세서 제어 방법.
KR1020060010311A 2006-02-02 2006-02-02 네트워크 프로세서 제어 장치 및 방법 KR100823130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010311A KR100823130B1 (ko) 2006-02-02 2006-02-02 네트워크 프로세서 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010311A KR100823130B1 (ko) 2006-02-02 2006-02-02 네트워크 프로세서 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070079539A KR20070079539A (ko) 2007-08-07
KR100823130B1 true KR100823130B1 (ko) 2008-04-21

Family

ID=38600136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010311A KR100823130B1 (ko) 2006-02-02 2006-02-02 네트워크 프로세서 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100823130B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064964B (zh) * 2010-12-13 2012-09-05 中国人民解放军国防科学技术大学 一种千兆交换环境下千兆网卡的快速切换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219344A (ja) * 1998-02-02 1999-08-10 Nec Corp プロセッサ間ネットワークのフロー制御方法および装置
JP2004260532A (ja) * 2003-02-26 2004-09-16 Hitachi Ltd ネットワークプロセッサ
KR20050052165A (ko) * 2003-11-29 2005-06-02 한국전자통신연구원 다중 물리장치 접속을 위한 네트워크 프로세서 기반의패킷 포워딩 장치 및 그 방법
US20050141539A1 (en) * 2003-12-24 2005-06-30 Hamilton Christopher W. Network-based data distribution system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219344A (ja) * 1998-02-02 1999-08-10 Nec Corp プロセッサ間ネットワークのフロー制御方法および装置
JP2004260532A (ja) * 2003-02-26 2004-09-16 Hitachi Ltd ネットワークプロセッサ
KR20050052165A (ko) * 2003-11-29 2005-06-02 한국전자통신연구원 다중 물리장치 접속을 위한 네트워크 프로세서 기반의패킷 포워딩 장치 및 그 방법
US20050141539A1 (en) * 2003-12-24 2005-06-30 Hamilton Christopher W. Network-based data distribution system

Also Published As

Publication number Publication date
KR20070079539A (ko) 2007-08-07

Similar Documents

Publication Publication Date Title
US7839848B2 (en) Method, device and system for message transmission
US20060256801A1 (en) Gateway system
US20120188885A1 (en) Method and system for self-adapting dynamic power reduction mechanism for physical layer devices in packet data networks
JP2016504873A (ja) プロトコル例外状態を利用したデータ伝送
KR101355062B1 (ko) 낮은 지연시간의 네트워킹을 위한 방법 및 시스템
WO2003069440A2 (en) Network processor with high-speed transceiver
JP2016500503A (ja) プロトコル例外状態を用いたデータ伝送プロトコル
EP1941640B1 (en) Method, circuitry and system for transmitting data at different rates
US9106558B2 (en) Switch device, information processing apparatus, and method of controlling switching device
JP2007208502A (ja) 通信システム、バックアップルータ、その冗長化処理プログラムおよびその冗長化処理方法
US9705809B2 (en) Method and device for adjusting rate of data transmission in Ethernet
KR100823130B1 (ko) 네트워크 프로세서 제어 장치 및 방법
JP2006504293A (ja) 通信ネットワークの状態のモニタリング
US20090225651A1 (en) Communication management system, communication management method, and communication management device
US20090135840A1 (en) Method for adjusting mss or packets sent to a bridge device positioned between virtual and physical lans
WO2015035800A1 (zh) 一种端口状态同步方法、相关设备及系统
JP2010193285A (ja) 光インタフェース装置を含む通信装置
JP4279095B2 (ja) 伝送制御システム及び伝送制御方法
JP4577670B2 (ja) 通信装置およびデータ送信制御方法
JP2003218977A (ja) 通信装置及びその通信制御方法とプログラム
WO2008064882A2 (en) Robust remote reset for networks
JP3845392B2 (ja) 帯域制御装置および帯域制御システム
KR100624685B1 (ko) 교환시스템의 네트워크 인터페이스 상태검출장치 및 그 방법
JP2001103094A (ja) 通信回線制御装置
JP2019176521A (ja) 通信装置、制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee