KR100822988B1

KR100822988B1 - 전력 시스템의 폴트들을 식별하기 위한 폴트 타입 선택시스템

Info

Publication number: KR100822988B1
Application number: KR1020010064800A
Authority: KR
Inventors: 로버트제프리비.; 쯔오우바라스데미트리오스
Original assignee: 슈바이처 엔지니어링 래버러토리즈, 인크.
Priority date: 2000-10-20
Filing date: 2001-10-19
Publication date: 2008-04-16
Also published as: US6525543B1; AU7945401A; CA2359500C; EP1207610A2; BRPI0104617B1; BR0104617A; CA2359500A1; CN1355585A; AU776631B2; HK1045410A1; MXPA01010502A; EP1207610A3; ZA200108588B; NZ514894A; KR20020031078A

Abstract

폴트 식별 시스템은 전력 전송선의 A, B 및 C 위상들에 대한 저 저항 단선-접지 폴트들(low resistance signle line-to-ground faults)의 존재를 인식하는 종래의 보호 엘리먼트들(protective elements)에 응답하는 제1 논리 회로를 포함한다. 제1 논리 회로는 단선-접지 폴트들의 출력 표시를 인식 및 제공하기 위한 부분을 포함하는데, 폴트들은 보호 엘리먼트들로부터의 출력들의 상이한 결합들의 발생에 응답해서 2상 및 3상 폴트들(two phases and three-phase faults)을 포함한다. 인에이블 상태에서, 계산 회로는 보호 엘리먼트들이 자체적으로 폴트 상태들을 식별할 수 없을 때 고 저항 폴트들(high resistance faults)에 대한 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도차(angular difference)를 결정하는데 사용된다. 각도차는 3개의 선정된 각도 섹터들 중 하나에 속한다. 제1 섹터의 각도차는 A 위상-접지 폴트(phase-to-ground fault) 또는 BC 위상-위상-접지 폴트(phase-to-phase to ground fault)를 나타내고; 제2 섹터의 각도차는 B 위상-접지 폴트 또는 CA 위상-위상-접지 폴트를 나타내고; 제3 섹터의 신호는 C 위상-접지 폴트 또는 AB 위상-위상-접지 폴트를 나타낸다. 프로세서는 각각의 각도 결정을 위해 가능한 2개 중에 어떤 것이 실제 폴트 타입인지를 결정하는데 사용된다. 그 후 실제 폴트 타입의 출력 표시(output indication)가 제공된다.

변압기, 전력 시스템, 계전기, 통신 회선, 차단기

Description

전력 시스템의 폴트들을 식별하기 위한 폴트 타입 선택 시스템{FAULT TYPE SELECTION SYSTEM FOR IDENTIFYING FAULTS IN AN ELECTRIC POWER SYSTEM}

도 1은 단선(single line)의 내부 SLG 폴트에 대한 도면.

도 2는 도 1의 SLG 폴트에 대한 시퀀스 연결 도면.

도 3은 도 1의 SLG 폴트와 같은 내부 SLG 폴트에 대한 전류 값들을 도시한 표.

도 4는 불평형 상태의 전류 각도들을 도시한 표.

도 5는 도 4에 대한 전류 각도 섹터를 도시한 도면.

도 6은 본 발명의 시스템의 일부분을 위한 논리 회로도.

도 7은 본 발명의 시스템의 나머지 부분을 도시한 논리 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 전력 시스템

12, 14 : 변압기

16 : 전력 전송선

18, 20 : 계전기

21 : 통신 회선

22, 23 : 차단기

본 발명은 일반적으로 전력 시스템을 위한 보호 계전기들(protective relays)에서 유용한 폴트 식별 시스템에 관한 것으로, 특히 전력선의 단부들에서 보호 계전기들에 의해 측정되고 계산된 전류 데이터가 전력선의 다른 보호 계전기들에 대해서도 유용한 식별 시스템에 관한 것이다.

전력선들의 폴트들의 존재를 결정하기 위해 널리 공지된 시스템 중 하나는 배선 전류 차동 보호(line current differential protection) 시스템이다. 배선 전류 차동 보호 시스템에서, 보호 계전기들은 보호 전력선의 각각의 단부들(터미널들)에 배치된다. 전력선의 한 단부의 계전기(예를 들면, 로컬 계전기)는 폴트를 결정하기 위해서, 전력선의 상기 단부에서 측정된 전류 값들을 전력선들의 다른 단부 또는 다른 단부들에서의 계전기들(원격 계전기들)에 의해 측정된 전류 값들과 함께 사용한다.

구체적으로 말하자면, 배선 차동 시스템에 의해 보호되는 2-터미널 배선의 경우, 보호 장치는 배선의 양 단부들에서의 보호 계전기들에 의해 측정된 전류 측정치들을 필요로 한다. 배선들의 각각의 단부들의 보호 계전기들은 측정한 전류들의 크기 및 위상각 정보를 광 섬유 배선과 같은 개별 통신 채널을 사용해서(또는 다른 수단을 통해) 교환한다. 전형적인 장치에서, 각각의 계전기는 측정한 전류 값들과 배선의 다른 단부의 계전기로부터 수신한 전류 값들을 근거로 전력선을 위 한 차단기를 트립(trip)하는 것을 결정할 수 있다. 각각의 계전기는 (계전기가) 보호하는 배선위에 관련된 차단기를 갖는다.

보호 배선의 폴트 타입(내부 폴트)을 결정할 때, 3상 전력 시스템의 어떤 위상 또는 위상들이 포함되어 있는지를 식별하는 것은 중요하다. 정확하고 적합한 트리핑 액션에 있어서 적합한 폴트 타입 식별이 중요하다. 예를 들어, 단극 트립 기능을 포함하는 보호 계전기에서, 단상만이 폴트될 때, 즉, 단상(단선)-접지 폴트가 존재할 때, 보호 계전기의 적합한 액션은 특정 폴트 위상과 관련된 차단기의 단극만을 트립하는 것이다.

또한 보호 계전기가 폴트 위상에 관한 정보를 제공하는 것이 중요하다. 정보는 폴트된(faulted) 위상, 이벤트 리포트 생성 및 계전기로부터의 폴트-타입 식별 출력 신호들을 식별하는 계전기 프론트 패널 LED들(발광 다이오드들)을 포함한다. 폴트-타입 식별은 다른 이유들로도 중요하다. 계전기가 재폐쇄 기능을 포함하면, 다상 폴트들을 재폐쇄하는 성공률이 매우 낮기 때문에 단선-접지 폴트들로부터 다상 폴트들을 구별할 수 있다는 것이 중요하다. 또한, 폴트 타입들이 정확하게 식별될 때, 식별된 폴트와 관련되지 않은 마이크로프로세서-베이스 계전기들의 계산 알고리즘들은 블록될 수 있어서, 전체 시스템의 계산 시간을 절약한다.

현존 폴트-타입 선택 또는 결정 시스템들은 특정한 단점들을 갖는다. 현존 시스템들은 종종 광범위한 시스템 상태에 대한 단선 접지(SLG) 폴트들, 위상-위상(PH-PH) 폴트들 및 위상-위상-접지(PH-PH-G) 폴트들을 구별하기가 어렵다. 둘째로, 현존 시스템들은 종종 동시 접지 폴트들, 즉, 인접 전력선들의 상이 한 위상들에서 동시에 발생하는 접지 폴트들과 같은 복합 폴트 상태 중에 폴트를 정확하게 식별하기 어렵다. 또한, 현존 시스템들은 종종 폴트-타입 결정에 대한 전체적인 정확성에 영향을 주는 시스템 비균일성(system non-homogeneity) 또는 로드 플로(load flow)에 의해 상당한 영향을 받는다.

따라서, 본 발명은 전력 시스템을 위한 보호 계전기에서 사용되는 폴트-타입 식별 시스템이다. 시스템은 전력선으로부터의 3상 시스템 정보를 사용하는데, 시스템은 전력 전송선의 위상들 A, B 및 C의 단선-접지(단상) 폴트들의 존재를 인식하는 개별 보호 엘리먼트들에 응답하는 제1 회로 수단을 포함하는데, 제1 회로 수단은 단선-접지 폴트들의 출력 표시들을 인식 및 표명하기 위한 부분을 포함하며, 폴트들은 보호 엘리먼트들로부터의 출력들의 상이한 결합들이 발생할 때 2상 및 3상 폴트들을 포함하고; 상기 시스템은 고 저항 폴트들을 식별하기 위해, 전력선의 3상 전류에 대한 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도차를 결정하기 위한 인에이블 신호에 응답하는 계산 회로를 포함하는데, 각도차는 3개의 선정된 각도차 섹터들 중 하나에 속하고, 제1 섹터의 각도차는 A 위상-접지 폴트 또는 BC 위상-위상-접지 폴트를 나타내고, 제2 섹터의 각도차는 B 위상-접지 폴트 또는 CA 위상-위상-접지 폴트를 나타내고, 제3 섹터의 각도차는 C 위상-접지 폴트 또는 AB 위상-위상-접지 폴트를 나타내며, 3개의 섹터들 각각에서 식별된 각도 차들은 섹터 신호들로 표시되고; 상기 시스템은 결정된 각도 차들로 표시된 2개의 가능한 폴트 타입들 중 어떤 것이 실제 폴트와 관련된 것인지를 결정하고 상기 폴트 타입의 신호 표시를 제공하기 위한 프로세싱 수단을 포함한다.

본 발명의 시스템에서, 총 제로 시퀀스 배선 전류(I_0T)와 총 네가티브 시퀀스 배선 전류(I_2T) 간의 각도차가 결정되고(시퀀스 양들, 제로 시퀀스(I₀), 포지티브 시퀀스(I₁), 및 네가티브 시퀀스(I₂)의 결정은 본 기술 분야에서 널리 공지된 것으로 여기서는 상세히 설명되지 않음), 그 후 폴트된 특정 위상 또는 위상들(I_A, I_B, I_C)을 포함하는 특정 폴트 타입을 식별하기 위해 임계 값들과 비교된다. 본 명세서에서 사용되는 "총 전류(total current)"라는 용어는 모든 배선 터미널 계전기들, 즉, 각각의 위상 또는 시퀀스 양에 대해 배선의 각각의 단부에서 보호 계전기들에 의해 식별된 전류들의 벡터 합계로 정의된다.

2-터미널 배선의 경우, 보호 계전기들은 보호 배선의 반대측 단부들(터미널들)에 배치된다. 배선의 한 단부의 계전기(로컬 계전기)가 벡터 합계 전류를 결정할 때, 배선의 반대측 단부의 계전기로부터의 전류 값들은 로컬 계전기에 의해 측정된 전류 값들과 타임-얼라인드(time-aligned)되어야만 한다. 이러한 얼라인먼트 요구 사항 및 구현은 널리 공지된 것으로, 본 명세서에서는 상세히 기술되지 않는다.

도 1은 로컬 소스 S 및 원격 소스 R 및 관련 변압기들(12, 14), 급전선(16)을 갖는 2-터미널, 2-소스 시스템(10)을 도시한 것이다. 단상(단선)-접지(SLG) 폴트는 로컬 계전기(18)의 위치로부터 단위 거리 m에 배치된 것으로 도시되어 있다. 전력선 시스템(10)은 통신 회선(21)을 통해 접속된 로컬 및 원격 계전기들(18, 20)을 포함한다. 차단기들(22, 23)은 계전기들(18, 20)과 관련된다.

도 2는 도 1의 SLG 폴트, 즉, 포지티브 시퀀스, 네가티브 시퀀스, 및 제로 시퀀스 임피던스 양들(Z₁, Z₂ 및 Z₀)에 대한 시퀀스 연결 도면이다. 도 2로부터 총 제로 시퀀스 전류(I_0T)는 크기 및 각도 면에서 모두 총 네가티브 시퀀스 전류(I_2T)와 동일함을 명백히 알 수 있다. I_0T와 I_2T의 각도 차는 도 1 및 도 2의 단상-접지 폴트, A 위상-접지 폴트의 경우 0º이다. 각도 차는 폴트 저항(R_F) 또는 로드 플로의 크기와 무관하게 동일하다. 도 3은 m = 0.95이고, 프리-폴트 로드 플로가 제로이며, 폴트 저항이 0Ω인 경우(도 3a) 및 m = 0.95이고, 프리-폴트 로드 플로가 5.08A이며, 폴트 저항이 30Ω인 경우(도 3b)의 단상-접지 폴트(구체적으로 말하자면 A 위상)의 일례로서 2개의 계전기들에게 제공된 전류들 및 계산된 위상, 위상-위상 및 시퀀스 전류들을 열거한 것이다. 양 경우에서 모두, 폴트와 관련되지 않은 위상 쌍은 최저 전류 크기를 가짐을 주지할 필요가 있다. 이는 본 발명에 있어서 중요한 것이다.

도 4는 도 1의 시스템에 대한 다양한 불평형 폴트들(위상-접지 및 위상-위상-접지) 및 상기 폴트들로부터 야기된 관련 위상각 차(I_0t-I_2t) 범위들을 도시한 것이다. 도 4의 각각의 ±60º 섹터는 2가지가 가능함을 주지하자. 도 5는 도 3의 폴트들이 배치되고, 각각 이상적인 중심각들, 0º, 120º 및 -120º(240º) 을 중심으로 한 3개의 ±60º 각도 섹터들(24, 26, 28)을 도시한 것이다. 각각의 중심선에 대한 ±60º 각도 범위는 분산된 배선 용량들, 비균일성 및 다른 시스템 오류들과 관계된다. 그러나, 전형적으로 상기 오류들은 60º 범위 한계에 도달하지 않는다.

도 4 및 도 5에 도시된 바와 같이, 제1 섹터의 위상각 차는 A 위상-접지 또는 BC 위상-위상-접지 폴트의 결과이다. 그러나, BC 위상-위상-접지 폴트 가능성은 상기와 같은 상황에서 전류 I_BC가 최대 위상-위상 전류(즉, I_AB 및 I_CA와 관련된 최대 전류)가 아니라고 결정되면 제거될 수 있다. 따라서, 폴트가 존재할 때, 총 제로 시퀀스 전류 및 총 네가티브 시퀀스 전류 간의 각도 차를 결정하면, 폴트가 특정 각도 섹터와 고유하게 관련된 오직 2개의 상이한 타입들 중 하나임을 차례로 나타내는 각도 섹터 값을 야기한다. 3개의 섹터들은 모든 위상-접지 및 위상-위상-접지 폴트-타입 가능성들을 포함한다. 다른 전류 값들은 그 후 본 발명의 회로에 의해 분석되어서 각각의 경우에 2개의 가능한 폴트-타입들 중 어떤 폴트-타입이 실제 폴트-타입인지가 결정된다. 회로 출력에 폴트 타입이 표시되어서 이하에 자세히 기술된 바와 같이 보호 계전기에 의해 차후에 사용된다.

도 6을 참조하면, 본 발명의 시스템에는, 3개의 종래의 단상 보호 엘리먼트들(위상 A, B 및 C)이 폴트 타입 논리 회로에 입력을 제공하기 위해 포함되어 있다. 이들은 87LA, 87LB 및 87LC 신호들로서 도시되어 있다. "87"은 차동 보호 엘리먼트의 산업적인 표현이다. 87 뒤의 레터 접미사(letter suffix)는 모니터된 위 상을 나타낸다. 본 출원에서, 단상 엘리먼트들은 식별되지만, 위상-위상 엘리먼트들이 사용될 수도 있다. 특정 위상과 관련된 폴트가 보호 배선에서 발생할 때, 단상이 표명(asserted) 즉, "픽업(pick up)"된다. 3개의 엘리먼트들 중 하나만이 표명되면, 폴트 타입은 해당 엘리먼트와 관련된 SLG 폴트이다. 3개의 위상 엘리먼트들 중 2개가 표명되고 나머지 위상 엘리먼트가 표명되지 않으면, 폴트 타입은 2개의 픽업 위상들의 위상들 간의 위상-위상 폴트이며, 예를 들어, 위상 A 및 위상 B 엘리먼트들이 표명되면, 폴트는 AB 위상-위상 폴트이다. 모든 3개의 위상 엘리먼트들이 픽업되면, 폴트는 3상이다.

그러나, 단상 엘리먼트들에 의한 폴트 결정은 폴트 임피던스가 낮은 경우에만 신뢰성이 있다. 폴트 임피던스가 증가함에 따라, 개별 위상 엘리먼트들의 픽업(또는 결핍)은 폴트 존재의 정확한 결정으로서 신뢰될 수 없고, 픽업 임계값들이 종종 보다 높은 임피던스 접지 폴트들 동안에 존재할 수도 있는 폴트 전류 보다 높게 설정되어서, 실제 폴트는 개별 위상 엘리먼트들에 의해 인식될 수 없다. 본 시스템은 무엇 보다 폴트 타입 식별시의 상기 문제점을 해결하기 위한 것이다.

본 발명에서, 위상 엘리먼트들 외에 네가티브 시퀀스 및 제로 시퀀스 각도 결정이 사용된다. 위상 엘리먼트들 중 어떤 것도 픽업되지 않고, 각도 결정 회로가 인에이블되면, 논리 회로가 특정 폴트 위상들을 식별하기 위해 인에이블된다. 각도 결정 회로가 인에이블될 때, 제로 시퀀스 및 네가티브 시퀀스 양들 모두의 각도가 결정되고 이들 간의 각도차가 계산된다. 차 각도는 상술된 3개의 섹터(도 5)들 중 하나에 속한다고 식별되고, 후술된 바와 같이 차후 프로세싱에 의해 2가지 가능성은 하나로 감소된다. 출력 신호는 폴트 타입을 식별한다. 따라서, 정확한 폴트 타입 결정은 폴트 저항이 높던지 낮던지 간에 폴트 저항의 크기와 무관하게 이루어지고, 또한 다양한 전력 시스템 상태들에서 이루어진다.

도 6을 참조하면, 종래의 위상 엘리먼트들(87LA, 87LB, 87LC) 및 그 출력들은 30, 32, 34로 도시되어 있으며, 하이 출력 신호들을 생성함으로써 상기 위상들의 폴트들을 나타낸다. 위상 엘리먼트들의 출력들(30, 32, 34)은 AND 게이트들(40-45)에 입력으로 인가된다. AND 게이트(40)에서, 위상 A 엘리먼트의 출력(30)은 비반전 입력으로 인가되고, 위상 B 및 위상 C 엘리먼트들의 출력들(32, 34)은 반전 입력으로 인가된다. AND 게이트(41)에서, B 위상 엘리먼트의 출력(32)은 비반전 입력으로 인가되고, A 위상 및 C 위상 엘리먼트들의 출력(30, 34)은 반전 입력으로 인가된다. AND 게이트(42)에서, C 위상 엘리먼트의 출력(34)은 반전 입력으로 인가되고, A 위상 및 B 위상 엘리먼트들의 출력(30, 32)은 비반전 입력으로 인가된다.

위상 A 엘리먼트가 표명되고(픽업되고) 위상 B 및 위상 C 엘리먼트들(32, 34)이 표명되지 않을 때, AND 게이트(40)의 출력은 하이가 된다. 위상 B 엘리먼트(32)가 표명되고 위상 A 및 위상 C 엘리먼트들(30, 34)이 표명되지 않을 때, AND 게이트(41)의 출력은 하이가 된다. 위상 C 엘리먼트(34)가 표명되고 위상 A 및 위상 B 엘리먼트들(30, 32)이 표명되지 않을 때, AND 게이트(42)의 출력은 하이가 된다. AND 게이트들(40, 41, 42)로부터의 하이 출력들은 각각 A, B 및 C 단선-접지 폴트들을 나타낸다.

AND 게이트(43)에서, A 위상 및 B 위상 엘리먼트들의 출력들(30, 32)은 비반전 입력으로 인가되고, C 위상 엘리먼트로부터의 출력(34)은 반전 입력으로 인가된다. 위상 엘리먼트들(30, 32)이 표명되고, 위상 엘리먼트(34)가 표명되지 않을 때, AND 게이트(43)의 출력은 하이가 된다. AND 게이트(43)로부터의 하이 출력은 AB 위상-위상 또는 AB 위상-위상-접지 폴트를 나타낸다. AND 게이트(44)에서, B 위상 및 C 위상 엘리먼트들의 출력들(32, 34)은 비반전 입력으로 인가되고, A 위상 엘리먼트로부터의 출력(30)은 반전 입력으로 인가된다. 엘리먼트들(32, 34)이 표명되고, 위상 엘리먼트(30)가 표명되지 않을 때, AND 게이트(44)의 출력은 하이가 된다. 하이 입력은 BC 위상-위상 폴트 또는 BC 위상-위상-접지 폴트를 나타낸다. AND 게이트(45)에서, A 위상 및 C 위상 엘리먼트들의 출력들(30, 34)은 비반전 입력으로 인가되고, B 위상 엘리먼트로부터의 출력(32)은 반전 입력으로 인가된다. 위상 엘리먼트들(30, 34)이 표명되고, 위상 엘리먼트(32)가 표명되지 않을 때, AND 게이트(45)의 출력은 하이가 된다. AND 게이트(45)로부터의 하이 출력은 CA 위상-위상 폴트 또는 CA 위상-위상-접지 폴트를 나타낸다.

AND 게이트들(40-45)의 출력들은 일련의 출력 비트 OR 게이트들(50-55)에 각각 인가된다. OR 게이트들(50-55)의 다른 입력들은 각각 AND 게이트들(58-63)의 출력들이다.

위상 엘리먼트들(87LA, 87LB, 87LC)의 출력들(30, 32, 34)은 AND 게이트(66)에 인가된다. 3개의 위상 엘리먼트들이 모두 표명될 때 AND 게이트(66)의 출력은 하이이다. 하이 출력은 보호 배선의 3-상 내부 폴트를 나타낸다. AND 게이트(66) 의 출력은 OR 게이트(68)의 하나의 입력으로 인가된다. OR 게이트(68)의 다른 입력은 FABC로 레이블된 입력으로서, 각도 논리 회로(도 7)로부터의 신호이며, 이하에 기술된 바와 같이 3상 폴트를 결정할 수 있다. OR 게이트(68)의 출력은 FTABC로 레이블되었다. FTABC 신호는 3상 폴트를 나타내는 출력 비트이다. FTABC의 하이 출력은 재폐쇄가 대개 3상 폴트에 영향을 주지 않기 때문에 보호 계전기가 재폐쇄 회로의 동작을 블록하는데 사용될 수 있고 또한, 희망하면, 이벤트 요약 리포트 및 이벤트 히스토리 안에 폴트 타입을 나타내는데도 사용될 수 있을 뿐만아니라, 계전기의 프론트 패널의 3상 폴트 LED 인디케이터를 조사하는데도 사용될 수 있다.

위상 엘리먼트 출력들(30, 32, 34)은 또한 OR 게이트(70)에 인가되고, 위상 엘리먼트들(30, 32, 34) 중 임의의 엘리먼트가 픽업될 때 그 출력이 하이가 된다. 픽업되지 않으면, 출력은 로우이다. 상술된 바와 같이, 엘리먼트들의 출력들(30, 32, 34)은 폴트 저항이 로우일 때만 신뢰성이 있다. OR 게이트(70)의 출력은 AND 게이트들(58-63)의 반전 입력들로 인가된다. 실제 입력들은 위상 엘리먼트들의 출력들(30, 32, 34) 중 어떤 것도 표명되지 않을 때만 하이가 된다. 이는 비 폴트 상태(non-fault conditions)로 인한 것일 수도 있고 또는 하이 폴트 저항을 갖는 폴트가 존재할 수도 있다. AND 게이트들(58, 59, 60)의 비반전 입력들은 각각 이하에 기술된 도 7의 각도 논리 회로로부터의 신호들 FA, FB, FC이다.

OR 게이트들(50, 51, 52)의 출력들은 각각 위상 A, B, 또는 C-접지 폴트들이 존재하는 경우에 하이가 된다. 이는 저 저항 폴트 결정이다. 상기 출력들은 원한다면 재폐쇄 회로 트리핑을 제어하고, 계전기 프론트 패널의 A 위상, B 위상 또는 C 위상 LED들을 조사하며, 이벤트 리포트 요약 및 히스토리안에 나타내는데 사용될 수 있다.

AND 게이트들(61, 62, 63)의 다른 입력들은 각각 OR 게이트들(74, 80, 82)의 출력들이다. OR 게이트(74)의 입력들은 이하에 기술된 도 7의 각도 논리 회로로부터의 신호 FAB 및 타이머(76)의 출력이다. 타이머(76)는 지연 시간 픽업, 순간 드롭아웃 타이머(time-delayed pickup, instantaneous dropout timer)로서, 이하에 기술된 도 7의 각도 논리 회로로부터의 신호인 AB 신호에 의해 개시된다. 각도 논리 회로로부터의 FAB 및 AB 신호들은 각도 회로가 AB 위상-위상-접지 또는 AB 위상-위상의 고 저항 폴트를 결정했음을 나타내는 신호들이다. 출력은 OR 게이트(74)로부터 AND 게이트(61)로의 하이 출력을 생성하고, 원한다면, 계전기에의해 트리핑을 제어하고 프론트 패널의 A 및 B 위상 LED들을 조사하며, 이벤트 요약 및 이벤트 히스토리안에 폴트 타입을 나타내는데 사용되는 출력 비트를 생성하기 위해 그 후 OR 게이트(53)로의 하이 출력을 생성한다.

유사한 회로 위상 타입 표시들이 위상-위상-접지(OR 게이트(80) 및 타이머(84)) 및 CA 위상-위상 타입 폴트들(OR 게이트(82) 및 타이머(86))을 포함해서 BC 위상-위상 타입 폴트들을 위해 제공된다. OR 게이트들(80, 82)의 출력들은 각각 AND 게이트들(62, 63)에 인가된다. 타이머들(76, 84, 86)은 모두 보안상 픽업시 (3 카운트들 또는 파워 주기의 3/16 만큼) 지연된다. 픽업 지연은 희망 보안성에 따라 변경될 수도 있다.

이하의 설명은 하이 폴트 저항을 갖는 폴트들의 폴트 타입에 대한 후속 결정 을 위해 제로 시퀀스 및 네가티브 시퀀스 값들 간의 위상각을 인에이블하고 결정하는 것에 관한 것이다.

도 6을 다시 참조하면, 비교기(90)는 모든 배선 터미널들로부터의 스케일된(3 계수) 총 제로 시퀀스 배선 전류(3I₀)의 크기 및 최대 위상-위상 배선 전류의 크기의 비율을 입력으로 갖는다. 다른 입력은 0.3(30%)이다. 따라서, 비율이 30% 보다 작으면, 비교기(90)의 출력은 하이이다. 비교기(92)에서, 하나의 입력은 최대 위상-위상 전류의 크기이고 다른 입력은 4·I_nom의 임계값인데, I_nom은 계전기의 공칭(nominal) 2차 전류 정격치(rating)(전형적으로, 1A 또는 5A)이다. 따라서, 최대 위상-위상 전류의 크기가 공칭 전류의 4배 보다 더 클 때, 즉, 예를 들어 공칭 계전기가 5A인 경우 20A 보다 클 때, 비교기(92)의 출력은 하이가 된다. 비교기(94)는 하나의 입력으로서 총 제로 시퀀스 배선 전류(I_0T)의 크기와 총 네가티브 시퀀스 배선 전류(I_2T)의 크기의 비율을 가지며, 다른 입력으로서 0.078의 임계 비율값을 갖는다. 따라서, 비율이 8% 보다 클 때 비교기(94)의 출력은 하이가 된다. 그러나, 임계값은 변경될 수 있다.

비교기들(90, 92)의 출력들은 AND 게이트(96)에 인가된다. 비교기들(90, 92)의 임계값 비교가 모두 만족될 때 AND 게이트(96)의 출력은 하이이다. 비교기(92)의 출력은 또한 AND 게이트(98)의 반전 입력으로 인가된다. AND 게이트(98)의 다른 입력으로는 비교기(94)의 출력이 인가된다. 비교기(94)의 출력이 하이일 때, AND 게이트(98)의 출력이 하이가 되며, 이는 비교기(94)의 임계값 비교가 만족되었음을 의미하고, 또한 최대 위상-위상 전류 크기가 비교기(92)에 의해 결정된 바와 같이 공칭 2차 전류값의 4배 보다 작음을 의미한다. AND 게이트(98)의 출력은 따라서 전류들이 계전기에 의해 감지될 수 있음을 보장할 만큼 충분히 하이로 설정된 임계값들을 만족시키는 전류 크기를 갖는 모든 폴트들의 경우에서 하이이다.

AND 게이트(96)의 출력은 AND 게이트(100)의 반전 입력으로 인가된다. 비교기(92)의 출력은 또한 AND 게이트(100)의 비반전 입력으로 인가된다. AND 게이트(100)의 제3 입력은 비교기(102)로부터이다. 비교기(102)로의 하나의 입력은 총 제로 시퀀스 배선 전류(I_0T)의 크기 대 총 포지티브 시퀀스 배선 전류(I_1T)의 크기의 비율이다. 다른 입력은 사용자에 의해 설정될 수 있는 임계값이다. 전형적으로, 이 설정 값은 최대 전류 변압기 불평형값(maximum current transformer imbalance value) 이상으로 될 수 있고, 0 내지 0.3(0 내지 30%) 범위에 속하며, 전형적으로 0.03의 값을 갖는다.

따라서 제로 시퀀스 전류 크기가 최대 위상-위상 전류 크기의 3.0%를 초과하는 모든 하이 크기 폴트들의 경우에서 AND 게이트(100)의 출력은 하이가 된다. 이 회로는 하나의 전류 변압기(CT)가 포화 상태가 될 수도 있고, 거짓(false) 제로 시퀀스 전류를 야기하는 하이 폴트 위상-위상 폴트들 동안에 거짓 출력들에 대한 보호 수단을 제공한다.

AND 게이트(100)의 출력은 OR 게이트(104)에 인가된다. AND 게이트들(98, 100)의 출력들 중 하나(또는 모두)가 하이일 때 OR 게이트(104)의 출력은 하이이다. OR 게이트(104)로부터의 출력은 AND 게이트(106)의 하나의 입력으로서 인가된고, AND 게이트(106)의 출력은 차 각도 결정 회로(136)를 인에이블한다. AND 게이트(106)의 제2 입력은 비교기(108)로부터이다. 비교기(108)의 하나의 입력은 총 네가티브 시퀀스 배선 전류(I_2T)와 총 포지티브 시퀀스 배선 전류(I_1T)의 비율이다. 다른 입력은 0.02의 임계 비율값이다. 비교기(108)의 출력은 모든 불평형 폴트들의 경우에서 하이가 된다. 3상 폴트들 또는 정규 로드의 경우, 비교기(108)의 상기 비율 임계값이 상기와 같은 상태에서 만족되지 않기 때문에, 상기 비교기의 출력은 각 논리 회로의 인에이블링을 블록한다.

AND 게이트(106)의 제3 입력은 OR 게이트(110)로부터이다. OR 게이트(110)의 입력들은 로컬 및 원격 네가티브 시퀀스 전류 모두에 대한 네가티브 시퀀스 전류 검출기들로부터의 출력들이다. 이들은 산업적 표현 50L2(로컬) 및 50R2(원격)로 도시되어 있다. OR 게이트(110)의 하이 출력은 적어도 하나의 터미널이 계전기에 의해 감지될 정도로 충분한 네가티브 시퀀스 전류를 가져야함을 요구한다. AND 게이트(106)의 제4 입력은 오픈된 3극(차단기)이 존재하는지의 여부를 나타내는 신호이다. 차단기에서 오픈된 3극이 존재하면, 하이 신호가 AND 게이트(106)의 비반전 입력으로 인가된다. 이는 AND 게이트(106)로부터의 하이 출력을 블록하고 따라서 차 각도 결정 회로의 인에이블링을 블록한다. AND 게이트(106)의 최종 입력은 OR 게이트(112)로부터이다. OR 게이트(112)의 하이 출력은 하나 또는 그이상의 터 미널들이 신뢰될 수 있을 정도로 충분한 크기의 제로 시퀀스 전류의 각도를 가짐을 나타낸다. OR 게이트(112)의 출력은 다음과 같이 결정된다.

비교기(120)의 하나의 입력은 모든 터미널들로부터의 스케일된 총 제로 로컬 시퀀스 전류(3·I_0L)의 크기이며; 다른 입력은 사용자에 의해 결정된 설정 계수 "a"가 곱해진 스케일된 총 로컬 포지티브 시퀀스 전류(3·I_1L)이다. 전형적으로, 설정 계수는 0.02이고, 0 내지 0.30의 가능한 범위를 갖는다. 비교기(120)는 위상-접지 폴트들 및 위상-위상-접지 폴트들의 경우에 하이가 되지만, 정규 로드, 위상-위상 및 3상 폴트들의 경우에 로우가 된다.

비교기(122)는 5A 공칭 계전기의 경우 전형적으로 I_nom의 5%인 0.25A의 임계값과 총 로컬 제로 시퀀스 전류를 비교한다. 비교기(122)의 목적은 신뢰성 있는 각도를 위해 충분한 제로 시퀀스 전류가 존재함을 보장하는데 있다. 비교기들(120, 122)의 출력들은 AND 게이트(124)의 입력들로서 인가되고, 그 출력은 비교기들(120, 122)의 출력들이 하이일 때 하이이며, 이는 제로 시퀀스 및 포지티브 시퀀스 전류 비율들을 포함하는 상술된 임계값들이 만족되었음을 의미한다.

비교기들(128, 130) 및 AND 게이트(134)는 총 원격 터미널 제로 시퀀스 및 포지티브 시퀀스 전류들을 위해서 유사한 펑션들(functions)을 제공한다. AND 게이트들(124, 132)의 출력들은 OR 게이트(112)에 인가되고, 그 출력은 표시된 바와 같이 AND 게이트(106)의 제5 입력이다. OR 게이트(112)의 하이 출력은 AND 게이트들(124, 134)의 출력들 중 어느 하나 또는 둘 다가 하이일 것을 요구한다.

AND 게이트(106)로부터의 하이 출력은 각 결정 회로의 동작을 위한 임계값 요구 사항들이 모두 만족되었음을 의미하며, 특히, OR 게이트(104)의 출력 뿐만 아니라 OR 게이트들(108, 110)의 출력들이 모두 하이이고, 차단기에 오픈된 3극이 존재하지 않으며, OR 게이트(112)의 출력도 하이임을 나타낸다. 이러한 임계값 시큐어리티 결정들은 기본적으로 결정되는 각도가 신뢰할만함을 확정한다.

AND 게이트(106)의 출력은 차 각도 결정 회로(136)에 인가되는 인에이블 신호로서 작용하는 FTSE 신호(폴트 논리가 인에이블되었음을 나타내는 출력 비트)이다. 차 각도 결정 회로(136)에서, 결과 각도 값은 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도 차이다. 회로(136)로부터의 각도는 항상 도 5에 도시된 3개의 각도 섹터들 중 하나에 속한다. 3개의 섹터들은 0º±60º, 120º±60º 및 -120º(240º)±60º이다. 3개의 섹터 블록(138)의 출력들은 AND 게이트(106)로부터의 인에이블 신호와 함께 AND 게이트들(140, 141, 142)에 인가된다. AND 게이트들(140-142)의 출력들은 타이머들(144, 145, 146)에게 인가된다. 타이머(144)의 출력은 차 각도가 0º±60º의 제1 섹터에 속함을 나타내는 FSA' 신호이고; 타이머(145)로부터의 출력은 각도가 제2 섹터에 속함을 나타내는 FSB' 신호이고; 타이머(146)로부터의 출력은 각도가 제3 섹터에 속함을 나타내는 FSC' 신호이다.

도 6에 구체적으로 도시되지 않았더라도, 도 6의 폴트 선택 논리에 대한 추가 감시(supervision)가 달성될 수 있다. 한 추가 감시 액션은 불평형 폴트 결정 엘리먼트에 의해 표시된 바와 같이 폴트가 내부 폴트임을 결정한다. 상기 엘리먼트들 중 어떤 것도 픽업되지 않으면, 차 각도 계산 엘리먼트(136)가 인에이블되지 않는다. 또한, 스케일된(3 계수) 총 제로 시퀀스 전류(3I_0T) 또는 네가티브 시퀀스 전류(3I_2T) 중 임의의 전류의 크기가 0.25A 의 2차 전류 이하이면, 차 각도 계산기(136)는 인에이블되지 않는다. 이는 약 265Ω의 최소 폴트 저항(R_F) 감도를 확립한다.

상술된 FSA', FSB' 및 FSC' 신호들(타이머들(144, 145, 146)로부터의)은 도 7의 보조 (각도) 논리 회로에 인가된다. 도 7의 논리 회로는 개별 위상 엘리먼트들(87LA, 87LB, 87LC) 중 임의의 엘리먼트가 표명되면 동작하지 않으며, 이는 저 저항 폴트가 존재함을 나타내고, 도 7의 회로가 폴트 식별을 제공할 필요가 없다. 도 7의 회로는 타이머들(144, 145, 146)의 출력들을 연속해서 검사하는 프로세싱 루틴이다. 블록(150)에서, FSA' 비트가 표명되었는지의 여부가 결정된다. FSA' 비트가 표명되면, 상술된 바와 같이 폴트 타입은 A 위상-접지 폴트 또는 BC 위상-위상-접지 폴트이다. FSA' 비트가 표명되지 않았으면, 블록(152)에 도시된 바와 같이 FSB' 비트가 표명되었는지의 여부가 결정된다. FSB' 비트가 표명되었으면, 폴트는 B 위상-접지 폴트 또는 CA 위상-위상-접지 폴트이다. FSB' 비트가 표명되지 않았으면, 블록(154)에서 계전기 비트가 표명되었는지를 결정하기 위해 FSC' 비트가 체크된다. FSC' 비트가 표명되었으면, 폴트는 C 위상-접지 또는 AB 위상-위상-접지 폴트이다.

FSC' 비트가 표명되지 않았으면(FSA', FSB' 및 FSC' 비트가 모두 표명되지 않았으면), 다음 체크는 접지, 즉, AB, BC 및 CA를 포함하지 않는 불평형 폴트들에 대한 폴트 타입 결정이다(블록(156)). 상기 폴트 검출 변수가 픽업되면, 다음 단계는 오류 네가티브-시퀀스 전류로 인해 변수가 픽업되는지의 여부를 밝히는 단계이다. 검출 변수 블록이 표명되지 않으면, 루틴은 종료로 진행한다.

그러나, 불평형 폴트가 블록(156)에 의해 검출되면, 총 네가티브 시퀀스 전류(I_2T)의 크기 대 총 포지티브 시퀀스 전류(I_1T)의 크기의 비율이 20%의 임계값에 대해 체크된다(블록(158)). 비율이 20% 보다 작으면, 폴트는 3상이라고 결정되고 논리는 FABC 출력 폴트-타입 표시를 표명하고, 상기 표시는 OR 게이트(68)의 출력으로서 도 6의 회로에 다시 인가된다. 상술된 바와 같이, OR 게이트(68)의 출력은 3상 폴트를 나타내는 출력 비트를 설정한다.

비율이 20% 보다 크면, 폴트-타입은 최대 위상-위상 전류 크기, AB, BC 또는 CA 중 하나(이 때에 위상-위상 전류 크기가 최대임)를 결정함으로서 식별된다. 블록(158)의 비율 체크는 표명될 폴트 타입의 주기의 적어도 3/16 동안 참이 되어야만 한다. 주기 지연의 3/16은 타이머들(76, 84 또는 86)(도 6)에 의해 제공되며 변경될 수 있다. 이는 OR 게이트들(53, 54 또는 55)에서 최종적으로 표명된 출력 비트들과 관련되어 상술된 바와 같다. 상기 출력들은 폴트 타입을 다시 나타낸다(signify).

블록(150)으로 다시 돌아가서, FSA' 비트가 표명되면, 상술된 바와 같이, 폴트 타입은 A 위상-접지 또는 B 위상-C 위상-접지 폴트 중 하나일 수 있다. AG 폴트의 경우, 상술된 바와 같이, I_BC가 3개의 가능한 위상-위상 전류들 중에서 최소 총 위상 전류를 갖게 되는데, B-C 위상 쌍이 AG 폴트에 포함되지 않기 때문이다. 따라서 블록(160)에서 I_BC가 최대 위상-위상 전류를 갖는지를 결정하기 위해 비교가 이루어진다. I_BC가 최대 위상-위상 전류이면, 폴트 타입은 BC 위상-위상-접지 폴트임이 틀림없다. 폴트 타입은 블록(162)에서 설정되고 FBC 비트가 도 6의 OR 게이트(80)에 인가되기 위해 설정된다. 폴트 타입의 출력은 BC 폴트 타입의 경우 OR 게이트(54)를 통해 이루어진다.

FSB' 비트가 표명될 때 블록들(164, 166)에 의해 유사한 펑션들이 제공된다. FSB' 비트의 경우, I_CA가 3상 전류 값들 중에서 최대 위상-위상 전류를 가질 때, 폴트 타입은 CA 위상-위상-접지로 식별되고, FCA' 비트가 블록(166)에서 확립되고 도 6의 OR 게이트(82)에 인가된다. 이는 최종적으로 OR 게이트(53)가 위상들 C 및 A를 포함하는 폴트를 나타내는 출력 비트를 제공하게 한다. 블록(168)에 의해서 결정된 바와 같이, FSC' 비트가 표명되었고 I_AB가 최대 위상-위상 전류일 때, 폴트 타입은 AB 위상-위상-접지로 인식되고 비트 FAB는 블록(170)에서 설정되어 도 6의 OR 게이트(74)에 인가된다. 이는 결국 출력 OR 게이트(53)가 상술된 바와 같이 위상들 A 및 B를 포함하는 폴트를 나타내는 출력 비트를 제공하게 한다.

블록들(160, 164, 168) 중 임의의 블록의 출력들이 '아니오'일 때, 상기 배선들의 하이 출력들은 총 A 위상 전류가 최대 전류인지를 먼저 결정하는 블록(172)으로 인가된다. '예'이면, 블록(174)에서 폴트 타입은 A 위상-접지 폴트로 표시되고 FA 비트가 설정되어, 도 6, 구체적으로 말하자면, AND 게이트(58)로 다시 인가 되고, 결국 출력 OR 게이트(50)에 인가된다. 총 B 위상 전류가 최대이면(블록(176)), 블록(178)에서 FB 비트가 설정되고, 도 6, AND 게이트(59)로 다시 인가되어, 출력 OR 게이트(51)에 인가된다. A 위상 전류도 B 위상 전류도 최대가 아니면, 블록(180)에서 FC 비트가 설정되고, 도 6, AND 게이트(60)로 다시 인가되어, 출력 게이트(52)에 인가된다. 동작시, 블록들(172, 176)은 반드시 필요한 것은 아니지만 동작의 추가적인 보호와 최종 편의를 위해 포함된다.

블록들(162, 166, 170, 174, 178, 180)로부터의 출력 비트들은 도 6의 논리 회로가 출력 OR 게이트들(50-55)로부터의 고 저항 폴트들을 포함하는 폴트 타입들을 나타내는데 사용된다. 상기 비트 출력들은 폴트 프로세싱 회로 뿐만 아니라 트리핑, 재폐쇄기들, 패널 LED들 및 이벤트 리포트들을 제어하는데 사용된다. 종래의 87A, 87B, 87C 엘리먼트들은 저 저항 폴트들이 포함될 때 OR 게이트들(50-55)을 통해 비트 출력들을 제공하는데 사용된다.

도 6의 시스템의 수정물에서, 위상 엘리먼트들 87LA, 87LB 및 87LC는 실제로 시퀀스 양 엘리먼트(들)(예를 들어, 포지티브 시퀀스 엘리먼트)로 대체될 수 있다. 이와 같은 수정 시스템에서, 도 6의 FTAG, FTBG 및 FTCG 출력들은 도 7로부터의 FA, FB 및 FC 신호들에 의해 제공되고 도 6의 FTAB, FTBC 및 FTCA 출력들은 도 6에 도시된 입력들에 대응하는 OR 게이트들(74, 80, 82)로부터 직접 제공된다. AND 게이트들(40-45 및 58-63) 및 OR 게이트들(50-55)은 수정된 구성(arrangement)에서는 제외된다. 도 7의 프로세스 루틴은 시퀀스 엘리먼트의 액션에 의한 폴트 상태의 존재 표시에 의해 개시된다. 도 6 및 도 7의 나머지 회로는 상술된 바와 같이 폴 트 타입을 결정한다.

본 발명의 양호한 실시예가 설명을 위해 기술되었지만, 다양한 변경들, 수정 및 대용이 이하의 청구항들에 의해 정의된 본 발명의 범위 내에서 이루어질 수 있음을 알 수 있다.

본 발명에 따른 폴트-타입 식별 시스템은 정확하게 폴트 타입들을 식별할 수 있다. 따라서, 전체 시스템의 계산 시간을 절약할 수 있다. 또한, 상술된 현존 폴트-타입 결정 시스템들의 단점들을 보완한다.

Claims

전력선의 3상 전류 정보(three-phase current information)를 사용해서 전력 시스템의 폴트 타입(fault type)을 식별하기 위한 시스템에 있어서,

전력 전송선의 위상들 A, B 및 C의 단선-접지(SLG; single line-to-ground) 폴트들의 존재를 인식하는 보호 엘리먼트들(protective elements)에 응답하는 제1 회로 수단 - 상기 제1 회로 수단은 단선-접지 폴트들의 출력 표시들을 인식 및 표명(asserting)하기 위한 부분을 포함하며, 폴트들은 보호 엘리먼트들로부터의 출력들의 상이한 결합들의 발생에 응답해서 2상 및 3상 폴트들을 포함함 - ;

고 저항 폴트들을 식별하기 위해, 전력선의 선택된 임계 전류 상태들의 존재 결정시 생성된 인에이블 신호에 응답하여, 전력선의 3상 전류에 대한 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도차(angular difference)를 결정하기 위한 계산 회로 - 상기 각도차는 3개의 선정된 각도차 섹터들 중 하나에 속하고, 제1 섹터의 각도차는 A 위상-접지 폴트 또는 BC 위상-위상-접지 폴트를 나타내고, 제2 섹터의 각도차는 B 위상-접지 폴트 또는 CA 위상-위상-접지 폴트를 나타내고, 제3 섹터의 각도차는 C 위상-접지 폴트 또는 AB 위상-위상-접지 폴트를 나타내며, 3개의 섹터들 각각의 각도 차들은 섹터 신호들로 표시됨 - ; 및

결정된 각도 차로 표시된 2개의 가능한 폴트 타입들 중 어떤 것이 실제 폴트 타입인지를 결정하고 상기 실제 폴트 타입의 신호 표시를 제공하기 위한 프로세싱 수단

을 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서,

상기 제1 섹터는 0º를 중심으로 ±60º의 각도 차 범위를 커버하고, 상기 제2 섹터는 120º를 중심으로 ±60º의 각도 차 범위를 커버하고, 상기 제3 섹터는 -120º를 중심으로 ±60º의 각도 차 범위를 커버하는 것을 특징으로 하는 시스템.
제1항에 있어서,

상기 프로세싱 수단은 3상 폴트를 표명하고, 섹터 신호들 중 어떤 것도 존재하지 않으며 총 네가티브 시퀀스 전류가 총 포지티브 시퀀스 전류의 선택된 분수(selected fraction) 보다 작은 경우에 출력 표시를 제공하는 것을 특징으로 하는 시스템.
제3항에 있어서,

상기 선택된 분수는 1/5인 것을 특징으로 하는 시스템.
제1항에 있어서,

3상 폴트는 모든 3개의 보호 엘리먼트들이 표명할 때 상기 제1 회로 수단에 의해 표명되어, 3개의 위상들 모두의 폴트를 나타내는 것을 특징으로 하는 시스템.
제1항에 있어서,

폴트 타입의 상기 출력 표시들을 생성하기 위해, 프로세싱 수단에 의해 생성된 폴트 타입의 신호 표시들을 이 신호들 및 상기 보호 엘리먼트들에 응답하는 제1 회로 수단에 송신하기 위한 수단을 포함하는 것을 특징으로 하는 시스템.
제2항에 있어서,

제1 섹터 신호가 표명되고 BC 위상-위상 전류(I_BC)가 최대 위상-위상 전류이면, 폴트 타입은 BC 위상-위상-접지 폴트로 표명되고, 그렇지 않으면, 폴트는 A 위상-접지 폴트로 표명되고; 제3 섹터 신호가 표명되고 CA 위상-위상 전류(I_CA)가 최대 위상-위상 전류이면, 폴트 타입은 CA 위상-위상-접지 폴트로 표명되고, 그렇지 않으면, 폴트는 B 위상-접지 폴트로 표명되고; 제2 섹터 신호가 표명되고 AB 위상-위상 전류(I_AB)가 최대 위상-위상 전류이면, 폴트 타입은 AB 위상-위상-접지 폴트로 표명되고, 그렇지 않으면, 폴트는 C 위상-접지 폴트로 표명되는 것을 특징으로 하는 시스템.
제1항에 있어서,

상기 섹터 신호들의 표명을 지연시키기 위한 제1 타이머 수단을 포함하는 것을 특징으로 하는 시스템.
제8항에 있어서,

상기 지연은 전력 시스템 주기의 3/16인 것을 특징으로 하는 시스템.
제1항에 있어서,

상기 계산 회로를 위한 인에이블 회로를 포함하며, 인에이블 회로는 계산 회로가 인에이블되기 전에 만족되어야 하는 다수의 임계값 결정들을 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서,

섹터 신호들 중 어떤 것도 표명되지 않고 총 네가티브 시퀀스 전류가 총 포지티브 시퀀스 전류의 선택된 분수 보다 클 때 상기 프로세싱 수단이 최대 위상 위상 전류값에 대한 위상-위상 폴트 타입 표시(AB, BC, CA)를 표명하는 것을 특징으로 하는 시스템.
제11항에 있어서,

상기 프로세싱 수단에 의해 식별된 상기 위상-위상 폴트들의 상기 표명을 지연시키기 위한 제2 타이머들을 포함하는데, 지연은 전력 시스템 주기의 3/16인 것을 특징으로 하는 시스템.
제10항에 있어서,

한 임계값은 네가티브 시퀀스 전류의 선택된 최소량인 것을 특징으로 하는 시스템.
제10항에 있어서,

한 임계값은 제로 시퀀스 전류의 선택된 최소값과 함께, 제로 시퀀스 전류 대 네가티브 시퀀스 전류의 선택된 최소 비율인 것을 특징으로 하는 시스템.
제10항에 있어서,

한 임계값은 총 네가티브 시퀀스 전류 대 총 포지티브 시퀀스 전류의 선택된 최소 비율인 것을 특징으로 하는 시스템.
제15항에 있어서,

최소 비율이 0.02인 것을 특징으로 하는 시스템.
제10항에 있어서,

한 임계값이 (1) 0.03 보다 큰, 총 제로 시퀀스 전류 대 총 포지티브 시퀀스 전류의 비율; (2) 공칭 2차 전류의 4배 보다 큰 최대 위상-위상 전류; 및 (3) 0.3 보다 작은, 최대 위상-위상 전류에 대한 총 제로 시퀀스 전류의 비율의 결합인 것을 특징으로 하는 시스템.
제17항에 있어서,

다른 임계값은 (1) 0.078 보다 큰, 총 제로 시퀀스 전류 대 총 네가티브 시퀀스 전류의 비율 및 (2) 공칭 2차 전류의 4배보다 작은 최대 위상-위상 전류를 포함하는 것을 특징으로 하는 시스템.
전력선으로부터의 3상 전류 정보를 사용해서, 전력 시스템용 보호 계전기에서 유용한 폴트 타입 식별을 하기 위한 시스템에 있어서,

전력선의 위상들 A, B 및 C의 단상-접지 폴트들의 존재를 인식하는 보호 엘리먼트들에 응답하는 제1 회로 수단 - 상기 제1 회로 수단은 단상-접지 폴트들의 출력 표시들을 인식 및 표명하기 위한 부분을 포함하며, 폴트들은 보호 엘리먼트들로부터의 출력들의 상이한 결합들의 전류들에 응답해서 2상 및 3상 폴트들을 포함함 - ;

고 저항 폴트들을 식별하기 위해, 전력선의 선택된 임계 전류 상태들의 존재 결정시 생성된 인에이블 신호에 응답하여, 전력선의 3상 전류에 대한 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도차를 결정하기 위한 계산 회로 - 상기 각도차는 3개의 각도차 섹터들 중 하나에 속하고, 제1 섹터의 각도차는 제1 및 제2 가능한 폴트 타입들을 나타내고, 제2 섹터의 각도차는 제3 및 제4 가능한 폴트 타입들을 나타내고, 제3 섹터의 각도차는 제5 및 제6 가능한 폴트 타입들을 나타냄 - ; 및

각각의 섹터의 2개의 가능한 폴트 타입들 중 어떤 것이 실제 폴트 타입인지 를 결정하고 상기 실제 폴트 타입의 신호 표시를 제공하기 위한 프로세싱 수단

을 포함하는 것을 특징으로 하는 시스템.
전력선으로부터의 3상 전류 정보를 사용해서, 전력 시스템용 보호 계전기에서 유용한 폴트 타입 식별을 하기 위한 시스템에 있어서,

전력선의 3상 전류에 대한 총 제로 시퀀스 전류와 총 네가티브 시퀀스 전류 간의 각도차를 결정하기 위해 전력선의 선택된 임계 전류 상태들의 존재 결정시 생성된 인에이블 신호에 응답하는 계산 회로 - 상기 각도차는 3개의 각도차 섹터들 중 하나에 속하고, 제1 섹터의 각도차는 제1 및 제2 가능한 폴트 타입들을 나타내고, 제2 섹터의 각도차는 제3 및 제4 가능한 폴트 타입들을 나타내고, 제3 섹터의 각도차는 제5 및 제6 가능한 폴트 타입들을 나타냄 - ; 및

각각의 섹터의 2개의 가능한 폴트 타입들 중 어떤 것이 실제 폴트 타입인지를 결정하고 상기 실제 폴트 타입의 신호 표시를 제공하기 위한 프로세싱 수단을 포함하는데, 상기 프로세싱 수단은 폴트 상태의 존재를 인식하는 보호 엘리먼트에 응답하고, 제1 내지 제6 폴트 타입들에 속하지 않으며 접지를 포함하지 않는 위상-위상 폴트 타입들을 식별하는 기능을 갖는 것을 특징으로 하는 시스템.
제20항에 있어서,

상기 제1 및 제2 폴트 타입들은 A 위상-접지 및 BC 위상-위상-접지이고, 상기 제3 및 제4 가능한 폴트 타입들은 B 위상-접지 및 CA 위상-위상-접지이고, 상기 제5 및 제6 폴트 타입들은 C 위상-접지 및 AB 위상-위상-접지인 것을 특징으로 하는 시스템.