KR100822608B1 - Method of forming isolation film of semiconductor memory device - Google Patents

Method of forming isolation film of semiconductor memory device Download PDF

Info

Publication number
KR100822608B1
KR100822608B1 KR1020060136138A KR20060136138A KR100822608B1 KR 100822608 B1 KR100822608 B1 KR 100822608B1 KR 1020060136138 A KR1020060136138 A KR 1020060136138A KR 20060136138 A KR20060136138 A KR 20060136138A KR 100822608 B1 KR100822608 B1 KR 100822608B1
Authority
KR
South Korea
Prior art keywords
film
forming
layer
trench
device isolation
Prior art date
Application number
KR1020060136138A
Other languages
Korean (ko)
Inventor
심정명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136138A priority Critical patent/KR100822608B1/en
Application granted granted Critical
Publication of KR100822608B1 publication Critical patent/KR100822608B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A method for forming an isolation layer in a semiconductor memory device is provided to prevent damage of a tunnel oxide layer at a following heat treatment process. A tunnel oxide layer(101), a conductive layer(102) for a floating gate, a buffer oxide layer, and a pad nitride layer are formed on a semiconductor substrate(100). The pad nitride layer, the buffer oxide layer, the conductive layer, the tunnel oxide layer and the substrate are selectively etched to form trenches(105). A nitride layer(106) is formed on the entire surface of the substrate comprising the trenches, and then a first insulating layer(107) is formed on a bottom surface of the trench. A plasma process is performed on the substrate to oxidize the nitride layer. A second insulating layer(108) is formed on the entire surface to form an isolation layer.

Description

반도체 메모리 소자의 소자 분리막 형성 방법{Method of forming isolation film of semiconductor memory device}Method of forming isolation film of semiconductor memory device

도 1은 종래 기술에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for explaining a method of forming a device isolation film of a semiconductor memory device according to the prior art.

도 2 내지 도 8은 본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.2 to 8 are cross-sectional views of devices for describing a method of forming a device isolation film of a semiconductor memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 터널 절연막100 semiconductor substrate 101 tunnel insulating film

102 : 플로팅 게이트용 도전막 103 : 버퍼 산화막102: conductive film for floating gate 103: buffer oxide film

104 : 패드 질화막 105 : 트렌치104: pad nitride film 105: trench

106 : 질화막 106' : 산화막106 nitride film 106 'oxide film

107 : 제1 절연막 108 : 제2 절연막107: first insulating film 108: second insulating film

본 발명은 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 갭필 특성을 개선한 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor memory device, and more particularly, to a method of forming a device isolation film of a semiconductor memory device having improved gap fill characteristics.

반도체 회로에서는 반도체 기판 상부에 형성된 단위소자 예컨대, 트랜지스터, 다이오드 또는 저항 등을 전기적으로 분리하는 것이 필요하다. 따라서, 이러한 소자 분리 공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 단계의 공정 마진을 좌우하게 된다.In a semiconductor circuit, it is necessary to electrically separate a unit element formed on the semiconductor substrate, for example, a transistor, a diode, or a resistor. Therefore, this device isolation process is an initial step in all semiconductor manufacturing process steps, and depends on the size of the active region and the process margin of subsequent steps.

이러한 소자 분리를 형성하기 위한 방법으로 반도체 부분 산화법(LOCal Oxidation of Silicon; 이하 LOCOS라 함)이 많이 사용되어 왔다. 그러나, 이러한 LOCOS 소자 분리에 의하면 반도체 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(Bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아지게 되어 문턱전압(Threshold voltage)이 증가하게 되므로 예컨대, 트랜지스터 등의 전기적 특성을 악화시키는 문제점이 발생하게 된다.As a method for forming such device isolation, a LOCal Oxidation of Silicon (LOCOS) has been widely used. However, according to the LOCOS device isolation, as the oxygen penetrates into the side of the pad oxide film under the nitride film used as the mask for the selective oxidation of the semiconductor substrate, a bird's beak is generated at the end of the field oxide film. Since the field oxide film is extended to the active region by the length of the buzz beak by such a buzz beak, the channel length is shortened and the threshold voltage is increased, thereby causing problems such as deterioration of the electrical characteristics of the transistor. do.

한편, 트렌치 소자 분리(Shallow Trench Isolation, 이하 STI라 함) 공정은 반도체 소자의 설계규칙(Design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈 비크에 따른 액티브 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자 분리 공정으로 부각되고 있다.On the other hand, the trench trench isolation (STI) process is an instability factor of the process such as deterioration of the field oxide film due to the reduction of the design rule of the semiconductor device, and the reduction of the active region due to the buzz beak. It is emerging as a device separation process that can fundamentally solve the problem.

도 1은 종래 기술에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설 명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for describing a method of forming a device isolation layer of a semiconductor memory device according to the prior art.

도 1을 참조하면, 반도체 기판(10) 상에 터널 절연막(11) 및 플로팅 게이트용 폴리 실리콘막(12)을 형성하고, 이를 선택 식각하여 반도체 기판(10)의 소자 분리 영역을 노출시킨 다음, 노출된 반도체 기판(10)을 식각함으로써 트렌치(13)를 형성한다. 이어 트렌치(13)를 절연막으로 채워 소자 분리막(14)을 형성한다.Referring to FIG. 1, a tunnel insulating film 11 and a polysilicon film 12 for floating gate are formed on the semiconductor substrate 10, and selectively etched to expose the device isolation region of the semiconductor substrate 10. The trench 13 is formed by etching the exposed semiconductor substrate 10. The trench 13 is then filled with an insulating film to form the device isolation film 14.

여기서, 소자분리막(14) 형성 전에 일련의 트렌치(13) 측벽 희생산화 공정(건식 식각에 의한 반도체 표면의 식각 결함의 제거 목적) 및 트렌치(13) 측벽 재산화 공정 등을 실시하는 바, 여기서는 설명의 간략화를 위해 생략하였다.Here, before forming the device isolation film 14, a series of sidewall sacrificial oxidation processes (for the purpose of removing the etching defects of the semiconductor surface by dry etching), the trench 13 sidewall reoxidation process, and the like are performed. Omitted for the sake of simplicity.

최근 고집적화되는 플래시 메모리 소자의 집적도를 높이기 위하여 60nm이하로 소자의 크기를 줄이고 있으며, 이에 따라 SA-STI(Self Aligned Shallow Trench Isolation) 공정을 이용하는 플래시 메모리는 더 이상 HDP 산화막을 이용한 갭필 마진의 확보가 어렵다. 이로 인하여 트렌치 내부에 보이드 또는 심이 발생하여 반도체 메모리 소자의 전기적 특성을 열화시킨다.In order to increase the integration density of flash memory devices, which have recently been highly integrated, the device size is reduced to 60 nm or less. Accordingly, the flash memory using the SA-STI (Self Aligned Shallow Trench Isolation) process can no longer secure a gap fill margin using an HDP oxide film. it's difficult. As a result, voids or seams are generated in the trenches, thereby deteriorating electrical characteristics of the semiconductor memory device.

본 발명이 이루고자 하는 기술적 과제는 트렌치 내에 질화막을 증착한 후 플라즈마 처리를 실시하여 질화막을 산화시켜 후속 열처리 공정시 터널 절연막의 손상을 방지하고, SOD막을 증착하여 트렌치의 저면을 갭필한 후 열처리 공정을 실시하고, HDP 산화막을 증착하여 보이드 또는 심의 발생 없이 소자 분리막을 형성할 수 있는 반도체 메모리 소자의 소자 분리막 형성 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to deposit a nitride film in the trench, and then plasma treatment to oxidize the nitride film to prevent damage to the tunnel insulating film during the subsequent heat treatment process, and to deposit the SOD film to gap fill the bottom surface of the trench and then perform the heat treatment process. The present invention provides a method of forming a device isolation film of a semiconductor memory device capable of forming an isolation film without generating voids or seams by depositing an HDP oxide film.

본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막, 버퍼 산화막, 및 패드 질화막을 순차적으로 형성하는 단계와, 상기 패드 질화막, 상기 버퍼 산화막, 상기 플로팅 게이트용 도전막, 상기 터널 절연막, 및 상기 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 전체 구조 상에 질화막을 형성하는 단계와, 상기 질화막을 포함한 상기 트렌치의 저면에 제1 절연막을 형성하는 단계와, 플라즈마 공정을 실시하여 노출되는 상기 질화막을 산화시키는 단계, 및 상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하여 소자 분리막을 형성하는 단계를 포함한다.A method of forming an isolation layer of a semiconductor memory device according to an exemplary embodiment of the present invention includes sequentially forming a tunnel insulating film, a floating gate conductive film, a buffer oxide film, and a pad nitride film on a semiconductor substrate, and forming the pad nitride film and the buffer. Selectively etching an oxide film, the floating gate conductive film, the tunnel insulating film, and the semiconductor substrate to form a trench, forming a nitride film over the entire structure including the trench, and forming the trench including the nitride film Forming a first insulating film on the bottom surface of the substrate, oxidizing the nitride film exposed through a plasma process, and forming a second insulating film on the entire structure including the first insulating film to form a device isolation film. Include.

상기 플로팅 게이트용 도전막은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성한다.The floating gate conductive film is formed of a double film composed of an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities.

상기 질화막은 50 내지 100Å의 두께로 형성하고, 상기 제1 절연막은 SOD 산화막으로 형성한다.The nitride film is formed to a thickness of 50 to 100 GPa, and the first insulating film is formed of an SOD oxide film.

상기 제1 절연막 형성 단계는 상기 질화막을 포함한 전체 구조 상에 SOD막을 증착하는 단계와, 열처리 공정을 실시하는 단계, 및 상기 SOD막의 표면이 상기 터널 절연막보다 낮드록 에치백 공정을 실시하는 단계를 포함한다.The forming of the first insulating film may include depositing an SOD film on the entire structure including the nitride film, performing a heat treatment process, and performing an etch back process having a surface of the SOD film having a lower surface than the tunnel insulating film. do.

상기 열처리 공정은 500 내지 700℃의 온도에서 실시하고, 상기 에치백 공정은 HF 용액을 사용하여 실시한다.The heat treatment step is carried out at a temperature of 500 to 700 ℃, the etch back process is carried out using a HF solution.

상기 질화막을 산화시키는 단계 후, 상기 제2 절연막을 형성하는 단계 이전에 열처리 공정을 실시하는 단계를 더 포함한다.After the step of oxidizing the nitride film, and before the step of forming the second insulating film further comprises the step of performing a heat treatment process.

상기 열처리 공정은 800 내지 1000℃의 온도에서 실시하고, 상기 제2 절연막은 HDP 산화막으로 형성하며, 상기 플라즈마 공정은 O2 또는 O3, Ar, He를 사용하여 실시한다.The heat treatment process is carried out at a temperature of 800 to 1000 ℃, the second insulating film is formed of an HDP oxide film, the plasma process is carried out using O2 or O3, Ar, He.

상기 소자 분리막 형성 단계 후, 소자 분리막의 상단부를 식각하여 유효 필드 높이(Effective Field Height)를 조절하는 단계를 더 포함한다.After forming the device isolation layer, the method may further include adjusting an effective field height by etching the upper end of the device isolation layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2 내지 도 8은 본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.2 to 8 are cross-sectional views of devices for describing a method of forming a device isolation film of a semiconductor memory device according to an embodiment of the present invention.

도 2를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 버퍼 산화막(103), 및 패드 질화막(104)을 순차적으로 형성한다. 플로팅 게이트용 도전막(102)은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다.Referring to FIG. 2, a tunnel insulating film 101, a floating gate conductive film 102, a buffer oxide film 103, and a pad nitride film 104 are sequentially formed on the semiconductor substrate 100. The floating gate conductive film 102 is preferably formed of a double film composed of an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities.

도 3을 참조하면, 패드 질화막(104), 버퍼 산화막(103)을 선택적으로 식각하여 하드 마스크 패턴(104, 103)을 형성한 후, 하드 마스크 패턴(104, 103)을 이용한 식각 공정으로, 플로팅 게이트용 도전막(102), 터널 절연막(101), 및 반도체 기판(100)을 순차적으로 식각하여 트렌치(105)를 형성한다.Referring to FIG. 3, the pad nitride film 104 and the buffer oxide film 103 are selectively etched to form hard mask patterns 104 and 103, and then floated in an etching process using the hard mask patterns 104 and 103. The trench 105 is formed by sequentially etching the gate conductive film 102, the tunnel insulating film 101, and the semiconductor substrate 100.

도 4를 참조하면, 트렌치(105)를 포함한 전체 구조 상에 질화막(106)을 형성한다. 질화막(106)은 50 내지 100Å의 두께로 형성하는 것이 바람직하다. 이 후, 질화막(106)을 포함한 전체 구조 상에 제1 절연막(107)을 형성한다. 제1 절연막(107)은 SOD 산화막으로 형성하는 것이 바람직하다. 제1 절연막(107)은 3000 내지 4000Å의 두께로 형성하는 것이 바람직하다. 이 후 500 내지 700℃의 열처리 공정을 진행한다.Referring to FIG. 4, the nitride film 106 is formed on the entire structure including the trench 105. The nitride film 106 is preferably formed to a thickness of 50 to 100 GPa. Thereafter, the first insulating film 107 is formed over the entire structure including the nitride film 106. The first insulating film 107 is preferably formed of an SOD oxide film. The first insulating film 107 is preferably formed to a thickness of 3000 to 4000 kPa. After that, the heat treatment is performed at 500 to 700 ° C.

도 5를 참조하면, 제1 절연막(107)이 트렌치(105)의 저면에만 잔류하도록 에치백 공정을 실시한다. 바람직하게는 제1 절연막(107)의 상단부가 터널 절연막(101) 보다 낮도록 에치백 공정을 실시한다. 에치백 공정은 HF 용액을 사용하여 실시하는 것이 바람직하다. 이 후, 플라즈마 공정을 실시하여 노출된 질화막(106)을 산화막(106')으로 산화시킨다. 플라즈마 공정은 O2 또는 O3, Ar, He를 사용하여 실시하는 것이 바람직하다.Referring to FIG. 5, an etch back process is performed such that the first insulating layer 107 remains only on the bottom surface of the trench 105. Preferably, an etch back process is performed such that the upper end of the first insulating film 107 is lower than the tunnel insulating film 101. It is preferable to perform an etch back process using HF solution. Thereafter, a plasma process is performed to oxidize the exposed nitride film 106 to the oxide film 106 '. It is preferable to perform a plasma process using O2 or O3, Ar, He.

이 후, 열처리 공정을 실시하여 제1 절연막(107)을 경화시킨다. 열처리 공정은 800 내지 1000℃의 온도로 실시하는 것이 바람직하다. 이때 트렌치(105) 내에 잔류하는 질화막(106)에 의해 이때 열처리 공정시 발생하는 산화막 침투를 방지하여 터널 절연막(101)의 스마일링 현상을 방지한다. 또한 질화막(106)은 밀도가 높은 분자구조를 갖고 있기 때문에 불순물의 유입을 막아 트랩차지의 발생을 억제한다.Thereafter, a heat treatment step is performed to cure the first insulating film 107. It is preferable to perform a heat processing process at the temperature of 800-1000 degreeC. At this time, the nitride film 106 remaining in the trench 105 prevents the oxide film from penetrating during the heat treatment process, thereby preventing the smiling of the tunnel insulating film 101. In addition, since the nitride film 106 has a high molecular structure, it prevents the inflow of impurities and suppresses the occurrence of trap charging.

도 6을 참조하면, 제1 절연막(107)을 포함한 전체 구조 상에 제2 절연막(108)을 형성한다. 제2 절연막(108)은 고밀도 플라즈마 공정을 이용한 HDP 산화막으로 형성하는 것이 바람직하다. 고밀도 플라즈마 공정은 SiH4, O2, Ar, He을 이용하여 실시하는 것이 바람직하다. 이때 트렌치(105)의 저면에는 제1 절연막(107)으로 갭필되어 있으므로 트렌치의 종횡비는 감소하여 절연막(108) 갭필 공정시 보이드 또는 심이 발생하는 것을 억제할 수 있다. 이 후 열처리 공정을 실시하여 제2 절연막(108)을 경화시킨 후, 패드 질화막(104)이 노출되도록 평탄화 공정을 실시한다.Referring to FIG. 6, a second insulating film 108 is formed on the entire structure including the first insulating film 107. The second insulating film 108 is preferably formed of an HDP oxide film using a high density plasma process. It is preferable to perform a high density plasma process using SiH4, O2, Ar, He. At this time, since the bottom surface of the trench 105 is gap-filled with the first insulating film 107, the aspect ratio of the trench is reduced to suppress the generation of voids or seams during the gapfill process of the insulating film 108. After the heat treatment process is performed to cure the second insulating film 108, the planarization process is performed to expose the pad nitride film 104.

도 7을 참조하면, 세정 공정을 실시하여 패드 질화막 및 버퍼 산화막을 제거한다. 이 후 돌출된 제2 절연막(108)의 상단부를 식각하여 소자 분리막의 유효 필드 높이(Effective Field Height)를 조절하여 제1 절연막(107)과 제2 절연막(108)으로 구성된 소자 분리막을 형성한다. Referring to FIG. 7, the pad nitride film and the buffer oxide film are removed by a cleaning process. Thereafter, the upper end portion of the protruding second insulating layer 108 is etched to adjust the effective field height of the isolation layer, thereby forming an isolation layer formed of the first insulating layer 107 and the second insulating layer 108.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명의 일실시 예에 따르면, 트렌치 내에 질화막을 증착한 후 플라즈마 처리를 실시하여 질화막을 산화시켜 후속 열처리 공정시 터널 절연막의 손상을 방지하고, SOD막을 증착하여 트렌치의 저면을 갭필한 후 열처리 공정을 실시하고, HDP 산화막을 증착하여 보이드 또는 심의 발생 없이 소자 분리막을 형성할 수 있다.According to an embodiment of the present invention, after depositing a nitride film in the trench, plasma treatment is performed to oxidize the nitride film to prevent damage to the tunnel insulating film in a subsequent heat treatment process, and to deposit a SOD film to gap fill the bottom surface of the trench, and then to heat treatment the process. After the deposition, the HDP oxide film may be deposited to form a device isolation layer without generating voids or seams.

Claims (13)

반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막, 버퍼 산화막, 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a tunnel insulating film, a floating gate conductive film, a buffer oxide film, and a pad nitride film on the semiconductor substrate; 상기 패드 질화막, 상기 버퍼 산화막, 상기 플로팅 게이트용 도전막, 상기 터널 절연막, 및 상기 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계;Selectively etching the pad nitride layer, the buffer oxide layer, the floating gate conductive layer, the tunnel insulating layer, and the semiconductor substrate to form a trench; 상기 트렌치를 포함한 전체 구조 상에 질화막을 형성하는 단계;Forming a nitride film on the entire structure including the trench; 상기 질화막을 포함한 상기 트렌치의 저면에 제1 절연막을 형성하는 단계;Forming a first insulating film on a bottom surface of the trench including the nitride film; 플라즈마 공정을 실시하여 노출되는 상기 질화막을 산화시키는 단계; 및Performing a plasma process to oxidize the exposed nitride film; And 상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하여 소자 분리막을 형성하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.Forming a device isolation film by forming a second insulation film over the entire structure including the first insulation film. 제 1 항에 있어서,The method of claim 1, 상기 플로팅 게이트용 도전막은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.And forming the conductive film for the floating gate into a double layer including an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 50 내지 100Å의 두께로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.The nitride film is a device isolation film forming method of a semiconductor memory device to form a thickness of 50 to 100 내지. 제 1 항에 있어서,The method of claim 1, 상기 제1 절연막은 SOD 산화막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.And a first insulating film formed of an SOD oxide film. 제 1 항에 있어서, 상기 제1 절연막 형성 단계는The method of claim 1, wherein the forming of the first insulating film 상기 질화막을 포함한 전체 구조 상에 SOD막을 증착하는 단계;Depositing an SOD film on the entire structure including the nitride film; 열처리 공정을 실시하는 단계; 및Performing a heat treatment process; And 상기 SOD막의 표면이 상기 터널 절연막보다 낮도록 에치백 공정을 실시하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.And performing an etch back process so that the surface of the SOD film is lower than the tunnel insulating film. 제 5 항에 있어서,The method of claim 5, wherein 상기 열처리 공정은 500 내지 700℃의 온도에서 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.The heat treatment step is a device isolation film forming method of a semiconductor memory device carried out at a temperature of 500 to 700 ℃. 제 5 항에 있어서,The method of claim 5, wherein 상기 에치백 공정은 HF 용액을 사용하여 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.And the etchback process is performed using HF solution. 제 1 항에 있어서,The method of claim 1, 상기 질화막을 산화시키는 단계 후, 상기 제2 절연막을 형성하는 단계 이전에 열처리 공정을 실시하는 단계를 더 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.And performing a heat treatment process after oxidizing the nitride film and before forming the second insulating film. 제 8 항에 있어서,The method of claim 8, 상기 열처리 공정은 800 내지 1000℃의 온도에서 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.The heat treatment step is a device isolation film forming method of a semiconductor memory device carried out at a temperature of 800 to 1000 ℃. 제 1 항에 있어서,The method of claim 1, 상기 제2 절연막은 HDP 산화막으로 형성하는 반도체 메모리 소자의 소자 분 리막 형성 방법.And the second insulating film is formed of an HDP oxide film. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 공정은 O2 또는 O3, Ar, He를 사용하여 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.Wherein the plasma process is performed using O 2 or O 3, Ar, He. 제 1 항에 있어서,The method of claim 1, 상기 소자 분리막 형성 단계 후, 소자 분리막의 상단부를 식각하여 유효 필드 높이(Effective Field Height)를 조절하는 단계를 더 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.And etching the upper end of the device isolation layer to adjust the effective field height after forming the device isolation layer. 반도체 기판의 소자 분리 영역을 식각하여 트렌치를 형성하는 단계;Etching the device isolation region of the semiconductor substrate to form a trench; 상기 트렌치를 포함한 전체 구조 상에 질화막을 형성하는 단계;Forming a nitride film on the entire structure including the trench; 상기 질화막을 포함한 상기 트렌치의 저면에 제1 절연막을 형성하는 단계;Forming a first insulating film on a bottom surface of the trench including the nitride film; 플라즈마 공정을 실시하여 노출되는 상기 질화막을 산화시키는 단계; 및Performing a plasma process to oxidize the exposed nitride film; And 상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하여 소자 분리막을 형성하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.Forming a device isolation film by forming a second insulation film over the entire structure including the first insulation film.
KR1020060136138A 2006-12-28 2006-12-28 Method of forming isolation film of semiconductor memory device KR100822608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136138A KR100822608B1 (en) 2006-12-28 2006-12-28 Method of forming isolation film of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136138A KR100822608B1 (en) 2006-12-28 2006-12-28 Method of forming isolation film of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR100822608B1 true KR100822608B1 (en) 2008-04-16

Family

ID=39577600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136138A KR100822608B1 (en) 2006-12-28 2006-12-28 Method of forming isolation film of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100822608B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010971A (en) * 2000-07-31 2002-02-07 박종섭 Method for forming isolation in semiconductor
KR20020072657A (en) * 2001-03-12 2002-09-18 삼성전자 주식회사 Trench isolation type semiconductor device and method of forming trench type isolation layer
KR20040008643A (en) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Method for forming trench type isolation layer in semiconductor device
KR20040091978A (en) * 2003-04-23 2004-11-03 주식회사 하이닉스반도체 Method for manufacturing isolation layer in semiconductor device
JP2005000033A (en) * 2003-06-10 2005-01-06 Shinbijuumu:Kk Food
KR20050089908A (en) * 2004-03-06 2005-09-09 주식회사 하이닉스반도체 Method for fabricating isolated film of semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010971A (en) * 2000-07-31 2002-02-07 박종섭 Method for forming isolation in semiconductor
KR20020072657A (en) * 2001-03-12 2002-09-18 삼성전자 주식회사 Trench isolation type semiconductor device and method of forming trench type isolation layer
KR20040008643A (en) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Method for forming trench type isolation layer in semiconductor device
KR20040091978A (en) * 2003-04-23 2004-11-03 주식회사 하이닉스반도체 Method for manufacturing isolation layer in semiconductor device
JP2005000033A (en) * 2003-06-10 2005-01-06 Shinbijuumu:Kk Food
KR20050089908A (en) * 2004-03-06 2005-09-09 주식회사 하이닉스반도체 Method for fabricating isolated film of semiconductor devices

Similar Documents

Publication Publication Date Title
KR101002474B1 (en) Method of forming isolation film of semiconductor memory device
JP2002016156A (en) Manufacturing method of nonvolatile memory
KR100994891B1 (en) Method of forming isolation film of semiconductor memory device
KR100745954B1 (en) Method for fabricating flash memory device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100822608B1 (en) Method of forming isolation film of semiconductor memory device
KR20110114857A (en) Method for manufacturing semiconductor device of fin type transistor
KR100861606B1 (en) Method of forming isolation film of semiconductor memory device
KR100870323B1 (en) Method of forming isolation film of semiconductor device
KR100891424B1 (en) Flash memory device and method of manufacturing thereof
KR20090001001A (en) Method of forming an isolation layer in semiconductor device
KR100822606B1 (en) Method of forming isolation film of semiconductor memory device
KR100559540B1 (en) Shallow trench isolation in semiconductor device
KR20060117431A (en) Method for forming the isolation layer in semiconductor device
KR20090072092A (en) Semiconductor device and method of manufacturing thereof
KR20080099998A (en) Method of forming isolation film of semiconductor memory device
KR100932336B1 (en) Device Separating Method of Flash Memory Device
KR20090000346A (en) Method of forming isolation film of semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR20090078145A (en) Method of forming isolation film of semiconductor device
KR20080069398A (en) Method of forming isolation film of semiconductor memory device
KR20100008165A (en) Method for fabrication of semiconductor device
KR20080015589A (en) Method for fabricating flash memory devices
KR20100013986A (en) Method for fabrication of semiconductor device
KR20100011491A (en) Method for fabrication of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee