KR100819307B1 - 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법 - Google Patents

델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법 Download PDF

Info

Publication number
KR100819307B1
KR100819307B1 KR1020050064342A KR20050064342A KR100819307B1 KR 100819307 B1 KR100819307 B1 KR 100819307B1 KR 1020050064342 A KR1020050064342 A KR 1020050064342A KR 20050064342 A KR20050064342 A KR 20050064342A KR 100819307 B1 KR100819307 B1 KR 100819307B1
Authority
KR
South Korea
Prior art keywords
signal
delta
phase
phase delay
sigma modulated
Prior art date
Application number
KR1020050064342A
Other languages
English (en)
Other versions
KR20070009229A (ko
Inventor
이동근
김범만
차정현
Original Assignee
삼성전자주식회사
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 학교법인 포항공과대학교 filed Critical 삼성전자주식회사
Priority to KR1020050064342A priority Critical patent/KR100819307B1/ko
Priority to US11/487,200 priority patent/US7489188B2/en
Publication of KR20070009229A publication Critical patent/KR20070009229A/ko
Application granted granted Critical
Publication of KR100819307B1 publication Critical patent/KR100819307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 통신 시스템에서 델타-시그마 변조된 신호를 왜곡 없이 증폭하여 전송할 수 있는 장치 및 방법에 관한 것으로서, 이러한 본 발명은 델타-시그마 변조된 신호를 입력받고, 상기 델타-시그마 변조된 신호를 상기 델타 시그마-변조된 기본 신호의 대역폭에 대하여
Figure 112007078018746-pat00001
의 정수배의 위상 지연한 후 증폭하여 출력함으로써, 고효율의 델타-시그마 변조 증폭 시스템을 구현하는 것을 특징으로 한다.
델타-시그마 변조기, 전력 증폭기, Aliasing, Class S system, 입력정합회로, 위상보상회로, 위상 지연

Description

델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력 정합 장치 및 방법{APPARATUS AND METHOD FOR INPUT MATCHING IN POWER AMPLIFIER USING DELTA-SIGMA MODULATED SIGNAL}
도 1은 일반적인 대역통과 델타-시그마 변조기를 이용한 클래스-S 시스템의 구조를 개략적으로 도시한 도면,
도 2는 본 발명의 실시예에 따른 전력 증폭 장치의 입력 정합 구성을 개략적으로 도시한 도면,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 전력 증폭 장치 입력 신호의 주파수 영역 및 시간 영역 특성을 도시한 도면.
본 발명은 통신 시스템에 적용되는 이동 통신용 증폭 시스템에 관한 것으로서, 특히 통신 시스템에서 높은 피크대 평균 전력비(large Peak to Average Power Ratios)를 갖는 신호를 효율적으로 증폭하기 위한 클랙스(Class) S 증폭기 시스템에 관한 것이다.
일반적으로, 통신 시스템에서 사용되는 전력 증폭기(power amplifier)는 클래스별로 분류되며, 이러한 분류는 출력 장치의 동작 영역 및 바이어스 전류 관점에서 정의된다. 이러한 관점에서 전력 증폭기는 클래스에 따라 클래스 A, 클래스 B, 클래스 C, 클래스 AB, 클래스 F 및 클래스 S 등과 같이 다양하게 분류된다. 상기 전력 증폭기들이 분류되는 각 클래스를 간단히 설명하면 다음과 같다. 동작점을 바이어스의 중점에 둔 전력 증폭기들은 상기 클래스 A에 분류되며, 동작점을 바이어스 0V(zero volt)에 둔 전력 증폭기들은 상기 클래스 B에 분류된다. 또한 상기 클래스 A와 상기 클래스 B의 사이에 동작점을 둔 전력 증폭기들은 상기 클래스 AB에 분류되며, 출력 매칭(matching)단에 고조파(harmonics) 매칭을 추가한 증폭기들은 클래스 F에 분류된다. 마지막으로 펄스 형태의 입력 신호를 펄스 형태로 증폭하는 증폭기들은 클래스 S로 분류된다.
이하의 설명에서는 상기와 같은 다양한 클래스 증폭 시스템 중에서 상기 클래스 S 시스템 및 상기 클래스 S 시스템에서 사용하는 클래스 S 증폭기에 대하여 설명하기로 한다.
상기 클래스 S 증폭기 시스템은 무선 주파수(Radio Frequency, 이하 'RF'라 칭하기로 한다) 신호를 델타-시그마 변조기(Delta-Sigma Modulator)를 이용하여 RF 펄스 신호로 변환한다. 이후 상기 델타-시그마 변조된 신호는 스위칭 모드(Switching mode)로 동작하는 전력 증폭기를 통해 RF 펄스 신호로 증폭된다. 이어서, 상기 증폭된 신호는 대역 통과 필터(Band-pass filter)를 통해 스위칭 고조파가 제거되어 원래의 신호로 복원된다. 이러한 경우 상기 전력 증폭기는 스위칭 모드로 동작하기 때문에 이론적으로는 100%의 효율을 가지게 된다. 또한 별도의 선형화기를 통해 델타-시그마 변조기 및 RF 전력 증폭기에 의해서 발생되는 비선형 성분을 제거한다.
이하, 상기 클래스 S 증폭 시스템의 구조를 하기 도 1을 참조하여 보다 구체적으로 살펴보기로 한다.
도 1은 일반적인 대역통과 델타 시그마 변조기를 이용한 클래스 S 시스템의 구조를 개략적으로 도시한 도면이다.
상기 도 1을 참조하면, 상기 일반적인 클래스 S 시스템은, 델타-시그마 변조기(Delta-Sigma Modulator)(101)와, 전력 증폭기(Power Amplifier)(103) 및 대역 통과 필터(Band-pass filter)(105)로 이루어진 클래스 S 증폭기(Class S Amplifier)(107)를 포함하여 구성된다.
상기 델타-시그마 변조기(101)는 RF 신호를 입력하여 델타-시그마 변조(modulation)를 통해 상기 입력되는 RF 신호를 RF 펄스 신호로 변환하여 상기 전력 증폭기(103)로 출력한다. 스위칭 모드(Switching Mode)로 동작하는 상기 전력 증폭기(103)는 상기 델타-시그마 변조기(101)로부터 입력되는 상기 RF 펄스 신호를 시스템 설정에 의한 요구 레벨에 상응하여 소정 레벨로 증폭한 후 상기 대역 통과 필터(105)로 출력한다. 상기 대역 통과 필터(105)는 상기 증폭된 RF 펄스 신호를 입력하여 상기 신호에 포함된 스위칭 고조파를 제거하여 원래의 신호로 복원한 후 출력한다. 이러한 경우 상기 전력 증폭기(103)는 스위칭 모드로 동작하기 때문에 이론적으로는 100%의 효율을 가지게 된다. 또한 도면에는 도시하지 않았으나, 상기 클래스 S 시스템은 상기 델타-시그마 변조기(101) 및 상기 전력 증폭기(103)에 의해서 발생되는 비선형 성분을 제거하여 출력하는 별도의 선형화기를 포함할 수 있다.
상기 RF 펄스 신호를 발생시키기 위해서 상기 종래 기술에서는 대역통과 델타-시그마 변조기와 같은 오버 샘플링(over sampling) 아날로그 디지털 변환기(Analog to Digital Converter)를 사용한다. 그러나 통상적인 이동통신 시스템에서 RF 신호의 주파수는 800MHz 이상을 가지게 된다. 따라서, 상기 종래 기술에서는 4배의 오버 샘플링 즉, 약 3.2GHz의 오버 샘플링의 대역통과 델타-시그마 변조기가 요구되는 문제점을 가진다. 예컨대, IMT-2000 통신 시스템 대역의 경우 약 8GHz 이상의 고속 델타-시그마 변조기가 요구된다.
또한, 상기 스위칭 모드 전력 증폭기는, 상기 델타-시그마 변조기에서 출력된 RF 펄스 신호의 정확한 증폭을 위해서, 상기 입력 RF 주파수의 최소 5배까지 동작 즉, 광대역 특성을 가져야하는 문제점이 있었다. 다시 말해, 상기 IMT-2000 시스템 대역의 경우 약 10GHz에서 동작하는 스위칭 모드 전력 증폭기가 요구된다. 하지만, 실제로 이러한 고속의 대역통과 델타-시그마 변조기와 스위칭 모드 전력 증폭기는 구현하기가 어려우며, 고가라는 문제점이 있었다. 또한, 광대역 입력 신호에 대해 전력 증폭기의 입력 임피던스를 정합시키는 경우에 있어서도 실제 구현에 어려움이 따른다.
또한, 상기 도 1은 델타-시그마 변조기를 사용하는 전력 증폭 시스템의 블록도와 더불어, 상기 각 블록의 출력에서 발생되는 신호 흐름 즉, 주파수 및 시간 도메인에서의 신호 흐름을 나타낸다.
상기 도 1에 도시한 바와 같이, 임의의 입력 신호는 상기 델타-시그마 변조기(101)에 의해 신호 바깥 대역에 양자화 잡음을 생성하면서, 일정한 포락선을 가지는 펄스 폭 변조(PWM: Pulse Width Modulation) 신호로 변환된다. 그리고 상기 신호를 상기 전력 증폭기(103)에 그대로 전달하여 고효율로 델타-시그마 변조된 신호를 증폭한다. 상기 일정한 포락선을 가지는 상기 델타-시그마 변조기(101)의 출력 신호를 입력 신호로 받아들이는 상기 전력 증폭기(103)는 선형적으로 동작한다. 이때, 상기 전력 증폭기는 고효율을 얻기 위해 F급(class F) 증폭기를 사용할 수도 있다.
이상적으로 F급 증폭기의 효율은 100%이다. 따라서, 상기 전력 증폭기(103)의 출력 신호를 상기 대역 통과 필터((105)를 거치게 되며, 신호 대역 바깥의 잡음들을 억제하여 증폭된 본래 신호만을 추출하게 된다. 이러한 증폭 시스템에서 가장 중요한 것 중 하나가 델타-시그마 변조된 광대역 신호를 왜곡 없이 전력 증폭기까지 전달하는 일이다.
이상에서 살펴본 바와 같은, 종래 기술에 따른 델타-시그마 변조기를 이용한 클래스 S 시스템에서는 신호대 잡음비(SNR, Signal to Noise Ratio)를 증가시키기 위해 오버 샘플링 기법과 잡음 쉐이핑(noise shaping) 기법을 이용하여 시간 영역에서는 펄스 파를 주파수 대역에서의 원래의 신호보다 훨씬 넓은 대역폭을 가지는 신호로 발생시킨다. 이때, 기저대역 델타-시그마 변조기를 사용할 경우, 상기 광대역 신호는 디지털(Digital) 중간 주파수(Intermediate Frequency, 이하 'IF'라 칭하기로 한다)단에서부터 RF 트랜시버를 거쳐 전력 증폭기까지 왜곡 없이 전달되어야 한다. 또한 대역통과 시그마 변조기를 사용할 경우, 상기 광대역 신호를 델타 시그마 변조기 출력부터 전력 증폭기까지 왜곡 없이 전달되어야 한다.
그러나, 종래의 클래스 S 시스템에서는 상기와 같이 전력 증폭기까지 전송 신호를 왜곡 없이 전달하기 위한 이론적인 설명은 있지만, 이에 대한 실제 구현 방안 및 실제 구현시 발생하는 문제점들에 대한 해결 방안에 대해서는 제시하고 있지는 않다. 즉, 대표적인 예로서 상기한 바와 같은 델타-시그마 변조기 및 전력 증폭 기의 구현은 가능하지만, 이를 어떻게 결합하여 전력 증폭기로 전달되는 신호의 왜곡을 줄이기 위한 해결 방안에 대해서는 제시한 적이 없다.
즉, 종래 기술에서는 델타-시그마 변조기를 이용한 증폭 시스템에서, 델타-시그마 변조된 일정한 포락선 신호를 전력 증폭기에 왜곡 없이 그대로 전달할 수 있는 방안이 없었다. 따라서, 상기 전력 증폭기에서는 일정한 포락선을 가지지 않는 신호를 입력으로 하게 되고, 이로 인하여 상기 전력 증폭기는 선형적인 전력 증폭을 위해 전력 증폭기의 효율이 낮아지게 되며, 이로 인하여 델타-시그마 변조 시스템의 목적 상실 및 전체 성능의 저하를 가져오게 되는 문제점이 있었다.
따라서, 본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 델타-시그마 변조기를 통신용 증폭기 시스템에 적용할 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 델타-시그마 변조로 인한 넓은 대역폭을 가지는 신호를 전력 증폭기에 왜곡 없이 전달할 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신 시스템에서 델타-시그마 변조기를 이용하여 일정한 포락선을 가지는 신호를 생성하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 일정한 포락선을 가지는 신호를 통신용 기지국 증폭 시스템에 적용하여 전력 증폭기의 성능을 향상시킬 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신 시스템에서 델타-시그마 변조기의 출력 신호를 왜곡 없이 전력 증폭기로 전달하여 고효율의 전력 증폭 시스템을 제공할 수 있는 장치 및 방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명의 실시예에 따른 장치는, 통신 시스템에서 전력 증폭을 위한 장치에 있어서, 델타-시그마 변조된 신호를 입력받고, 상기 델타-시그마 변조된 신호를 앨리어싱 효과를 제거하기 위해 소정의 위상 지연 후 증폭하여 출력하는 전력 증폭기를 포함하는 것을 특징으로 한다.
상기와 같은 목적들을 달성하기 위한 본 발명의 실시예에 따른 방법은, 통신 시스템에서 전력 증폭을 위한 방법에 있어서, 델타-시그마 변조된 신호를 입력받는 과정과, 상기 델타-시그마 변조된 신호를 앨리어싱 효과를 제거하기 위해 위상 지연하는 과정과, 상기 위상 지연한 신호를 전력 증폭하는 과정을 포함함을 특징으로 한다.
상기와 같은 목적들을 달성하기 위한 본 발명의 실시예에 따른 장치는, 통신 시스템에서 전력 증폭을 위한 방법에 있어서, 델타-시그마 변조된 신호를 입력받고, 상기 델타-시그마 변조된 신호를 제 1 위상 지연하여 출력하는 위상 보상 회로와, 상기 제 1 위상 지연된 신호를 제 2 위상 지연하여 전력 증폭을 위한 신호를 출력하는 입력 정합 회로를 포함함을 특징으로 한다.
상기와 같은 목적들을 달성하기 위한 본 발명의 실시예에 따른 방법은, 시스템에서 전력 증폭을 위한 방법에 있어서, 델타 시그마 변조된 신호를 입력받는 과정과, 상기 델타 시그마 변조된 신호를 제 1 위상 지연하는 과정과, 상기 제 1 위상 지연된 신호를 제 2 위상 지연하여 전력 증폭을 위한 신호를 출력하는 과정을 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 높은 피크대 평균 전력비(Peak to Average Power Ratio, 이하 'PAPR'이라 칭하기로 한다)를 가지는 신호를 효율적으로 증폭하기 위해서, 델타-시그마 변조기(Delta-Sigma Modulator), 스위칭 모드(Switching mode)로 동작하는 전력 증폭기(Power Amplifier), 및 원래의 신호를 복원하기 위한 대역 통과 필터(Band-Pass Filter)를 포함하는 클래스 S 증폭기(Class S Amplifier) 시스템에 관한 것이다.
특히, 본 발명에서는 상기 클래스 S 증폭기 시스템에서 광대역 입력 정합과 더불어 앨리어싱(Aliasing) 효과를 막기 위한 앨리어싱 라인(Aliasing Line)과 같은 위상보상회로(phase compensation circuit)를 추가적으로 구성함으로써, 상기 델타-시그마 변조기를 통해 델타-시그마 변조된 신호를 전력 증폭기에 왜곡 없이 그대로 전달할 수 있는 입력 정합 방안을 제공한다.
그러면, 이하 첨부한 도면 도 2를 참조하여 델타-시그마 변조기를 이용한 고효율 전력 증폭 시스템의 설계 방안에 대한 바람직한 실시예에 대하여 살펴보기로 한다.
도 2는 본 발명의 실시예에 따른 전력 증폭 장치의 입력 정합 구성을 개략적으로 도시한 도면이다.
상기 도 2를 참조하면, 본 발명의 실시예에 따른 증폭 시스템은, 소스 장치(201)와, 위상보상회로(203) 및 전력 증폭기(205)로 이루어진다. 상기 전력 증폭기(205)는 입력정합회로(input matching circuit)(207)와 트랜지스터(209)를 포함하여 구성된다. 또한 상기 소스 장치(201)는 상기 도 1에 나타낸 바와 같은 델타-시그마 변조기(101) 내부에 구성할 수도 있다.
상기 도 2에 나타낸 본 발명의 실시예에서는 상기 도 1에 나타낸 델타-시그마 변조기(101)를 통해 델타-시그마 변조된 신호를 소정의 소스 장치(201)에서 입력받고, 상기 입력 신호를 상기 전력 증폭기(205)의 트랜지스터(209)의 입력단까지 왜곡 없이 전달하기 위한 입력 정합 방법에 대한 구성을 나타낸 것이다.
상기 도 2에 나타낸 전체적인 신호의 흐름은 상기한 도 1과 동일하다. 하지만, 상기 도 1과 같은 종래 기술에서는 제안하는 본 발명에서와 같은 신호 흐름을 실현하기 위한 상기 델타-시그마 변조기(101)와 상기 전력 증폭기(103)의 결합 조건을 제시하지 못하고 있다. 따라서, 본 발명에서는 상기 도 2에 나타낸 바와 같이, 델타-시그마 변조기의 출력 즉, 상기 소스 장치(201)의 출력을 전력 증폭기까지 왜곡 없이 전달할 수 있는 구성을 제안한다.
상기 도 2에 도시한 바와 같이 본 발명은, 상기 델타-시그마 변조기에서 델타-시그만 변조된 신호를 왜곡 없이 상기 전력 증폭기(205)내 트랜지스터(209)의 입력에 전달하기 위하여 광대역 입력정합회로(207)를 포함하여 구성한다. 또한 본 발명에서는 상기 입력정합회로(207)와 더불어 위상보상회로(203)를 포함하여 구성된다. 즉, 상기 델타-시그마 변조로 인한 기본 신호와 고조파 신호 간에 간섭(interference)을 일으켜 본래의 정 포락선(constant envelope) 신호를 왜곡시키는 앨리어싱(aliasing, 이하 'aliasing'라 칭하기로 한다) 효과가 나타날 수 있는데, 이를 해결하기 위하여 본 발명에서는 상기와 같이 소정의 길이를 갖는 위상보상회로(203)를 추가적으로 구성한다. 다시 말해, 상기 위상 보상 회로(203)는 위상 지연(phase delay)에 의한 앨리어싱을 제거하기 위해서 추가로 삽입되며, 하나의 전송 선로로 구현할 수 있다.
통상적으로, 일반적인 협대역 신호를 입력 신호로 받아들이는 전력 증폭기의 경우에는 위상 지연을 고려하지 않아도 되며, 따라서, 상기 입력정합회로(207)의 위상 지연은 어떠한 값을 가져도 상관없다. 그러나, 델타-시그마 변조기를 이용한 증폭 시스템에서, 상기 델타-시그마 변조된 신호와 같이 광대역 신호를 입력 신호로 받아들일 때는 종래에서와 같이 위상 지연을 고려하지 않으면 신호의 왜곡을 피할 수 없게 된다.
따라서, 상기 입력정합회로(207)의 위상 지연은 특정한 값에 국한되지 않기 때문에 특정 위상 지연을 달성하기 위한 상기 위상보상회로(203)의 구성은 필수적이라 할 수 있다. 즉, 제안하는 본 발명의 상기 위상보상회로(203)에서 상기와 같은 역할을 수행하게 된다.
제안하는 본 발명에서는 상기 위상보상회로(203)로서 앨리어싱 선로(Aliasing line)를 사용한다. 하지만 본 발명이 이에 한정되는 것이 아니므로, 제안하는 본 발명에서는 상기 앨리어싱 선로(Aliasing line)를 위해 코액셜 선로(coaxial line)나 마이크로스트립 선로(microstrip line) 등의 모든 전송 선로를 사용할 수 있음은 물론이다. 또한 상기와 같은 전송 선로를 비롯하여 집중 소자(lumped component)를 이용하여 등가적으로 대체할 수도 있음은 물론이다.
또한 상기 도 2에 나타낸 바와 같이, 상기 Aliasing line과 같은 위상보상회로(203)를 별도로 구성하지 않고, 상기 입력정합회로(207)의 초기 설계부터 특정 위상 지연을 갖도록 설계할 수도 있음은 물론이다. 이때, 상기 입력정합회로(207)에서는 상기의 기능을 수행하기 위해 상기 위상보상회로를 내부에 포함하여 구성될 수 있다.
다음으로, 상기 위상보상회로(203)와 상기 트랜지스터(209)의 입력정합회로(207)의 조합에 대한 위상 지연을 상기 델타-시그마 변조된 기본 신호의 대역폭에 대하여
Figure 112005038465218-pat00002
의 정수배(
Figure 112005038465218-pat00003
(n은 정수(integer)를 나타냄))로 맞춤으로써, 정 포락선(constant envelope) 신호를 왜곡 없이 상기 트랜지스터(209)의 입력단에 전달할 수 있다. 따라서 본 발명에서는 상기에서 설명한 바와 같이 고성능 증폭 시스템을 실현할 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 전력 증폭 시스템에서 위상 지연에 따른 전력 증폭기 입력 신호의 주파수 및 시간 영역의 특성을 도시한 도면이다. 이때, 상기 도 3a 내지 도 3c에 따른 시뮬레이션은 2.14GHz 광대역 코드 분할 다중 접속(Wideband Code Division Multi Access, 이하 'WCDMA'라 칭하기로 한다) 4개의 가용채널 즉, 4FA(Frequency Assignment) 신호에 대하여 수행한 결과이며, 기저대역 델타-시그마 변조기를 사용한 경우를 나타낸다.
상기 도 3a를 참조하면, 상기 도 3a는 위상 지연이 기본 대역폭에서
Figure 112005038465218-pat00004
의 정수배일 때의 주파수 및 시간 영역에서의 신호 크기를 나타낸 것이다. 즉, 상기 도 3a에서는 상기한 도 2에 나타낸 바와 같이, 상기 소정의 소스 장치(201)와 상기 트랜지스터(209) 사이의 위상 지연(Phase Delay)이 델타-시그마 변조된 기본 신호의 대역폭에서
Figure 112005038465218-pat00005
의 정수배일 때 상기 트랜지스터(209)에 입력되는 신호의 주파수 스펙트럼 및 시간 도메인에서의 신호 크기를 시뮬레이션을 통해 도시한 결과이다.
상기 도 3a의 시간 도메인 그래프에서와 같이, 본 발명에 따른 신호의 크기는 일정한 레벨을 가짐을 알 수 있다. 또한 상기 도 3a에서 상기 주파수 스펙트럼은 델타-시그마 변조된 기본 신호이며, 가운데 있는 신호가 WCDMA 4FA의 본래 입력 신호이며, 양쪽 바깥의 신호는 델타-시그마 변조시에 발생하는 양자화 잡음을 나타낸다.
또한 상기 도 3a에 도시된 신호는 델타-시그마 변조 신호원의 출력 신호원 즉, 상기 소스 장치(201)의 출력 신호와 같으며, 따라서 델타-시그마 변조된 신호가 왜곡 없이 상기 트랜지스터(209)에 전달되고 있음을 알 수 있다.
상기 도 3b를 참조하면, 상기 도 3b는 위상 지연이 기본 대역폭에서
Figure 112005038465218-pat00006
와
Figure 112005038465218-pat00007
의 정수배일 때의 주파수 및 시간 영역에서의 신호 크기를 나타낸 것이다. 즉, 상기 도 3b에서는 상기한 도 2에 나타낸 바와 같이, 상기 소정의 소스 장치(201)와 트랜지스터(209) 사이의 위상 지연(Phase Delay)이 델타-시그마 변조된 기본 신호의 대역폭에서
Figure 112005038465218-pat00008
와
Figure 112005038465218-pat00009
의 정수배일 때 상기 트랜지스터(209)에 입력되는 신호의 주파수 스펙트럼 및 시간 도메인에서의 신호 크기를 시뮬레이션을 통해 도시한 결과이다.
상기 도 3c를 참조하면, 상기 도 3c는 위상 지연이 기본 대역폭에서
Figure 112005038465218-pat00010
의 정수배일 때의 주파수 및 시간 영역에서의 신호 크기를 나타낸 것이다. 즉, 상기 도 3c에서는 상기한 도 2에 나타낸 바와 같이, 상기 소정의 소스 장치(201)와 트랜지스터(209) 사이의 위상 지연(Phase Delay)이 델타-시그마 변조된 기본 신호의 대역폭에서
Figure 112005038465218-pat00011
의 정수배일 때 상기 트랜지스터(209)에 입력되는 신호의 주파수 스펙트럼 및 시간 도메인에서의 신호 크기를 시뮬레이션을 통해 도시한 결과이다.
상기 도 3b 및 상기 도 3c에 나타낸 바와 같이, 주파수 스펙트럼에서 비록 WCDMA 4FA의 본래 신호는 그대로 유지됨을 알 수 있다. 하지만, 상기 WCDMA 4FA의 본래 신호는 유지된다 하더라도 양자화 잡음의 모양이 상기 도 3a와 달라짐을 알 수 있다. 이로 인하여, 상기 도 3b 및 도 3c에 나타낸 시간 도메인에서와 같이 일정한 신호 크기가 유지될 수 없게 된다. 이는 상기 도 3b 및 도 3c에 도시된 기본 신호와 기본 신호의 양쪽에 연속해서 나타나는 고조파 신호간에 Aliasing 효과가 나타나고 있기 때문이다. 이러한 현상은 상기 도 3c에서와 같이 위상 지연이 기본 신호의 대역폭에 대하여
Figure 112006050430709-pat00012
일 때 신호가 최대로 왜곡된다. 상술한 바와 같이 상기 증폭기에 입력되는 신호는 온-오프(On-Off)의 정보만을 갖는 사각파이며, 상기 사각파는 광대역 특성을 가지고 있다. 따라서, 상기 입력 신호는 주파수 별로 다른 위상 지연이 발생하며, 상기 위상 지연으로 인해서 델타-시그마 변조된 신호가 왜곡된다. 상기 도 3a는 위상 지연이
Figure 112006050430709-pat00022
의 정수배인 경우로 시간 영역 특성에서 그래프에 도시된 바와 같이 온(on) 시간 동안 신호의 크기 변화가 없는 것을 알 수 있다. 그러나 상기 도 3b, 도 3c와 같이 위상 지연이
Figure 112006050430709-pat00023
또는
Figure 112006050430709-pat00024
일 경우에는 신호가 왜곡되어 온(on) 시간 동안 신호의 크기가 일정하기 않고 크게 변하는 것을 알 수 있다.
결론적으로, 델타-시그마 변조된 광대역 신호를 전력 증폭기내 트랜지스터에 왜곡 없이 그대로 전달하기 위해서는 상기 트랜지스터의 광대역 입력정합회로와 추가적인 앨리어싱 선로와 같은 위상보상회로를 이용하여 전체 위상 지연을 기본 신호의 대역폭에 대하여
Figure 112006050430709-pat00013
의 정수배로 맞추어야 한다.
이상에서 살펴본 바와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 델타-시그마 변조기를 이용한 증폭 시스템에서 위상보상회로 및 입력정합회로를 구현함으로써, 상기 델타-시그마 변조기에 의해 델타-시그마 변조되어 출력되는 일정한 포락선 신호를 상기 증폭 시스템 내 전력 증폭기까지 왜곡 없이 그대로 전달할 수 있는 이점을 가진다. 또한, 상기 일정한 포락선 신호를 상기 전력 증폭기까지 왜곡 없이 전달함으로써, 상기 전력 증폭기의 선형 증폭 과정을 생략할 수 있으며, 이를 통해 상기 전력 증폭기의 효율을 높일 수 있는 이점을 가진다. 또한, 상기 전력 증폭기의 효율을 높임으로써, 고효율을 위한 델타-시그마 변조 시스템의 목적 달성 및 고효율 증폭 시스템의 성능을 향상시킬 수 있는 이점을 가진다.

Claims (24)

  1. 통신 시스템에서 전력 증폭을 위한 장치에 있어서,
    상기 델타-시그마 변조된 신호를 입력받고, 상기 델타-시그마 변조된 신호를 앨리어싱 효과를 제거하기 위해 소정의 위상 지연 후 증폭하여 출력하는 전력 증폭기를 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  2. 제1항에 있어서,
    상기 전력 증폭기는 상기 델타-시그마 변조된 신호에 대하여 위상 지연을 통해 상기 델타-시그마 변조된 입력 신호에 대한 정합을 수행하는 입력정합회로를 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  3. 제2항에 있어서,
    상기 입력정합회로는 상기 델타-시그마 변조된 신호를 위상 지연하여 앨리어싱 효과를 제거한 후 출력하는 위상보상회로를 더 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  4. 제1항에 있어서,
    상기 장치는, 상기 델타-시그마 변조된 신호에 대하여 위상 지연하여 앨리어싱 효과를 제거한 후 상기 전력 증폭기로 제공하는 위상보상회로를 더 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  5. 삭제
  6. 제4항에 있어서,
    상기 위상보상회로는 앨리어싱 선로(Aliasing line), 코액셜 선로(coaxial line), 마이크로스트립 선로(microstrip line), 집중 소자(lumped component) 중 적어도 하나를 이용하는 것을 특징으로 하는 전력 증폭을 위한 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 통신 시스템에서 전력 증폭을 위한 방법에 있어서,
    델타-시그마 변조된 신호를 입력받는 과정과,
    상기 델타-시그마 변조된 신호를 앨리어싱 효과를 제거하기 위해 위상 지연하는 과정과,
    상기 위상 지연한 신호를 전력 증폭하는 과정을 포함함을 특징으로 하는 전력 증폭을 위한 방법.
  12. 제11항에 있어서,
    상기 위상 지연하는 과정은 상기 델타-시그마 변조 기본 신호의 대역폭에 대해
    Figure 112006050430709-pat00016
    의 정수배의 위상 지연을 갖도록 위상 지연하는 것을 특징으로 하는 전력 증폭을 위한 방법.
  13. 제 1 항에 있어서,
    상기 소정의 위상 지연은 기본 신호 대역폭의
    Figure 112006050430709-pat00025
    의 정수배임을 특징으로 하는 전력 증폭을 위한 장치.
  14. 통신 시스템에서 전력 증폭을 위한 장치에 있어서,
    델타 시그마 변조된 신호를 입력받고, 상기 델타 시그마 변조된 신호를 제 1 위상 지연하여 출력하는 위상 보상 회로와,
    상기 제 1 위상 지연된 신호를 제 2 위상 지연하여 전력 증폭을 위한 신호를 출력하는 입력 정합 회로를 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  15. 제14항에 있어서,
    상기 제 1 위상 지연과 상기 제 2 위상 지연을 통해 기본 신호 대역폭의
    Figure 112006050430709-pat00026
    의 정수배의 위상 지연하는 것을 특징으로 하는 전력 증폭을 위한 장치.
  16. 제14항에 있어서,
    상기 위상 보상 회로는 제 1 위상 지연을 통해 앨리어싱 효과를 제거하는 것을 특징으로 하는 전력 증폭을 위한 장치.
  17. 제14항에 있어서,
    상기 위상보상회로는 앨리어싱 선로(Aliasing line), 코액셜 선로(coaxial line), 마이크로스트립 선로(microstrip line), 집중 소자(lumped component) 중 적어도 하나를 사용하는 것을 특징으로 하는 전력 증폭을 위한 장치.
  18. 제14항에 있어서,
    상기 입력 정합 회로는 상기 제 2 위상 지연을 통해 신호 증폭을 위한 입력 신호를 정합하는 것을 특징으로 하는 전력 증폭을 위한 장치.
  19. 제14항에 있어서,
    상기 입력 정합 회로는 상기 위상 보상 회로를 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  20. 제14항에 있어서,
    상기 제 2 위상 지연된 신호를 증폭하는 트랜지스터를 더 포함함을 특징으로 하는 전력 증폭을 위한 장치.
  21. 통신 시스템에서 전력 증폭을 위한 방법에 있어서,
    델타 시그마 변조된 신호를 입력받는 과정과,
    상기 델타 시그마 변조된 신호를 제 1 위상 지연하는 과정과,
    상기 제 1 위상 지연된 신호를 제 2 위상 지연한 후 전력 증폭을 위한 신호를 출력하는 과정을 포함함을 특징으로 하는 전력 증폭을 위한 방법.
  22. 제21항에 있어서,
    상기 제 1 위상 지연과 상기 제 2 위상 지연을 통해 기본 신호 대역폭의
    Figure 112006050430709-pat00027
    의 정수배의 위상 지연하는 것을 특징으로 하는 전력 증폭을 위한 방법.
  23. 제21항에 있어서,
    상기 제 1 위상 지연을 통해 앨리어싱 효과를 제거하는 것을 특징으로 하는 전력 증폭을 위한 방법.
  24. 제21항에 있어서,
    상기 제 2 위상 지연을 통해 신호 증폭을 위한 입력 신호를 정합하는 것을 특징으로 하는 전력 증폭을 위한 방법.
KR1020050064342A 2005-07-15 2005-07-15 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법 KR100819307B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050064342A KR100819307B1 (ko) 2005-07-15 2005-07-15 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법
US11/487,200 US7489188B2 (en) 2005-07-15 2006-07-14 Input matching apparatus and method for power amplifier using delta-sigma modulated signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064342A KR100819307B1 (ko) 2005-07-15 2005-07-15 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070009229A KR20070009229A (ko) 2007-01-18
KR100819307B1 true KR100819307B1 (ko) 2008-04-02

Family

ID=37661119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064342A KR100819307B1 (ko) 2005-07-15 2005-07-15 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법

Country Status (2)

Country Link
US (1) US7489188B2 (ko)
KR (1) KR100819307B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10408078B2 (en) * 2013-01-29 2019-09-10 United Technologies Corporation Blade rub material
EP3370352B1 (en) * 2017-03-03 2021-04-28 Universiteit Gent Sigma-delta modulated rf over fiber and filtering
US10236833B2 (en) 2017-08-02 2019-03-19 Infineon Technologies Ag RF amplifier with dual frequency response capacitor
US10122336B1 (en) 2017-09-20 2018-11-06 Cree, Inc. Broadband harmonic matching network
US11336253B2 (en) 2017-11-27 2022-05-17 Wolfspeed, Inc. RF power amplifier with combined baseband, fundamental and harmonic tuning network
US10411659B2 (en) 2018-01-25 2019-09-10 Cree, Inc. RF power amplifier with frequency selective impedance matching network

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322146A (ja) 1997-05-21 1998-12-04 Mitsubishi Electric Corp 増幅器モジュール
JPH11346121A (ja) 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd 高効率電力増幅装置
KR20040082717A (ko) * 2003-03-20 2004-09-30 엘지이노텍 주식회사 전력 증폭기
KR20040092291A (ko) * 2003-04-26 2004-11-03 엘지전자 주식회사 전력 증폭기
US6940343B2 (en) * 2002-08-14 2005-09-06 Ami Semiconductor, Inc. Amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033499A (ja) * 2004-07-16 2006-02-02 Sony Corp Ｄ級増幅器
JP4116005B2 (ja) * 2005-02-18 2008-07-09 シャープ株式会社 デルタシグマ変調器およびそれを用いたスイッチング増幅回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322146A (ja) 1997-05-21 1998-12-04 Mitsubishi Electric Corp 増幅器モジュール
JPH11346121A (ja) 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd 高効率電力増幅装置
US6940343B2 (en) * 2002-08-14 2005-09-06 Ami Semiconductor, Inc. Amplifier
KR20040082717A (ko) * 2003-03-20 2004-09-30 엘지이노텍 주식회사 전력 증폭기
KR20040092291A (ko) * 2003-04-26 2004-11-03 엘지전자 주식회사 전력 증폭기

Also Published As

Publication number Publication date
US7489188B2 (en) 2009-02-10
KR20070009229A (ko) 2007-01-18
US20070013441A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
US10250194B2 (en) Broadband envelope tracking
US7551904B2 (en) Apparatus and method for high efficiency power amplification for a mobile communication system
US7034614B2 (en) Modified polar amplifier architecture
US6998914B2 (en) Multiple polar amplifier architecture
US6987417B2 (en) Polar and linear amplifier system
US6982593B2 (en) Switching amplifier architecture
US7932790B2 (en) Switched modulation of a radio-frequency amplifier
JP2009517912A (ja) 無線回路の電力増幅器と共に使用する信号処理装置
US8233563B2 (en) Outphasing amplification of digital modulated signals in a radiofrequency transmission system
KR100819307B1 (ko) 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법
CN108347226B (zh) 包络跟踪方法、系统及装置
US8169272B2 (en) Multi-phase pulse modulation polar transmitter and method of generating a pulse modulated envelope signal carrying modulated RF signal
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
EP1359719A2 (en) Predistortion for use with non-linear amplifiers
US20120002755A1 (en) Multi-level pulse modulated polar transmitter and method of generating multi-level modulated envelope signals carrying modulated rf signal
Schuberth et al. Highly efficient switched‐mode transmitter using a current mode class‐D RF amplifier
US9838048B2 (en) Channelized active noise elimination (CANE) for bit stream RF transmitters
KR101069781B1 (ko) 전송 신호를 생성하는 방법
Sen A 60W class S and outphasing hybrid digital transmitter for wireless communication
US7062231B2 (en) Direct modulation transmitter utilizing signals squaring
Nagle et al. A novel wideband digital power amplifier and transmitter architecture for multimode handsets
US20040128279A1 (en) Data converter, signal generator, transmitter and communication apparatus using the data converter or the signal generator, and data conversion method
US8576945B1 (en) Method of and apparatus for signal amplification
KR101168015B1 (ko) Ｉｓｓ 필터 모듈을 응용한 유무선통신장치
Zhu et al. Suppressing transmitter intermodulations with channelized active noise elimination (CANE)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee