KR100818658B1 - Multi layer dielectrice layer and method for fabricating capacitor with the same - Google Patents

Multi layer dielectrice layer and method for fabricating capacitor with the same Download PDF

Info

Publication number
KR100818658B1
KR100818658B1 KR1020060134357A KR20060134357A KR100818658B1 KR 100818658 B1 KR100818658 B1 KR 100818658B1 KR 1020060134357 A KR1020060134357 A KR 1020060134357A KR 20060134357 A KR20060134357 A KR 20060134357A KR 100818658 B1 KR100818658 B1 KR 100818658B1
Authority
KR
South Korea
Prior art keywords
oxide film
dielectric
hfo
zro
zirconium
Prior art date
Application number
KR1020060134357A
Other languages
Korean (ko)
Inventor
조호진
박철환
김재수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134357A priority Critical patent/KR100818658B1/en
Application granted granted Critical
Publication of KR100818658B1 publication Critical patent/KR100818658B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

A multi-layered dielectric layer and a method for manufacturing a capacitor using the same are provided to sufficiently ensure capacitance and enhance a leakage current characteristic by using HAZ(HfO2/Al2O3/ZrO2) or ZAH(ArO2/Al2O3/HfO2) dielectric. A dielectric is a three-layered HAZ structure consisting of a ZrO2 layer(101), an Al2O3 layer(102), and an HfO2 layer(103). The ZrO2 layer is deposited to have a thickness of 50 to 100 Å by atomic layer deposition. The Al2O3 layer is deposited to have a thickness of 2 to 15 Å by atomic layer deposition. The HfO2 layer is deposited to have a thickness of 10 to 30 Å by atomic layer deposition. The ZrO2 layer has crystallization of perfect tetragonal phase to maximize an effect of dielectric constant.

Description

다층 구조의 유전체 및 그를 구비한 캐패시터의 제조 방법{MULTI LAYER DIELECTRICE LAYER AND METHOD FOR FABRICATING CAPACITOR WITH THE SAME}MULTI LAYER DIELECTRICE LAYER AND METHOD FOR FABRICATING CAPACITOR WITH THE SAME

도 1a 및 도 1b는 ZrO2의 두께에 따른 XRD(X-Ray Diffraction) 패턴과 TEM 사진. 1a and 1b are XRD (X-Ray Diffraction) pattern and TEM image according to the thickness of ZrO 2 .

도 2는 종래기술에 따른 ZAZ 구조에서 지르코늄산화막의 두께에 따른 충전용량(Cs)과 누설전류(Leakage Current)의 변화를 도시한 그래프.Figure 2 is a graph showing the change in charge capacity (Cs) and leakage current (Leakage Current) according to the thickness of the zirconium oxide film in the ZAZ structure according to the prior art.

도 3은 본 발명의 제1실시예에 따른 HAZ 유전체 구조를 도시한 도면.3 illustrates a HAZ dielectric structure according to a first embodiment of the present invention.

도 4는 도 3에 도시된 HAZ 유전체의 원자층증착 공정을 도시한 도면.FIG. 4 illustrates an atomic layer deposition process of the HAZ dielectric shown in FIG. 3. FIG.

도 5a 내지 도 5e는 도 3의 제1실시예에 따른 HAZ 유전체를 적용한 캐패시터의 제조 방법을 도시한 공정 단면도.5A to 5E are cross-sectional views illustrating a method of manufacturing a capacitor to which the HAZ dielectric according to the first embodiment of FIG. 3 is applied.

도 6은 본 발명의 제2실시예에 따른 ZAH 유전체 구조를 도시한 도면.6 illustrates a ZAH dielectric structure in accordance with a second embodiment of the present invention.

도 7은 도 6에 도시된 ZAH 유전체의 원자층증착 공정을 도시한 도면.FIG. 7 illustrates an atomic layer deposition process of the ZAH dielectric shown in FIG. 6. FIG.

도 8a 내지 도 8e는 도 6의 제2실시예에 따른 ZAH 유전체를 적용한 캐패시터의 제조 방법을 도시한 공정 단면도.8A to 8E are cross-sectional views illustrating a method of manufacturing a capacitor to which a ZAH dielectric according to the second embodiment of FIG. 6 is applied.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

101 : 지르코늄산화막(ZrO2)101: zirconium oxide film (ZrO 2 )

102 : 알루미늄산화막(Al2O3)102: aluminum oxide film (Al 2 O 3 )

103 : 하프늄산화막(HfO2)103: hafnium oxide film (HfO 2 )

본 발명은 반도체소자의 제조 기술에 관한 것으로, 특히 유전체 및 그를 구비한 캐패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and more particularly, to a dielectric and a capacitor having the same.

반도체소자의 집적도가 증가함에 따라 80nm 기술 이하의 메모리 소자에서는 충전 용량을 확보하기 위하여 플레이트(plate)와 스토리지노드(storage node)를 기존의 폴리실리콘 대신에 TiN과 같은 금속막을 사용하는 MIM(Metal Insulator Metal) 구조를 채택하고 있고, MIM 구조에서 유전체로는 HfO2, ZrO2 또는 Al2O3/HfO2 라미네이트(laminate), Al2O3/ZrO2 라미네이트(laminate)를 사용하고 있다. As the integration of semiconductor devices increases, memory insulators of 80nm and below use MIM (Metal Insulator), which uses a metal film such as TiN instead of polysilicon, to secure the charging capacity of plates and storage nodes. Metal) structure and HfO 2 , ZrO 2 or Al 2 O 3 / HfO 2 laminates and Al 2 O 3 / ZrO 2 laminates are used as dielectrics in the MIM structure.

HfO2는 유전상수가 20∼25 수준으로 단일층(두께 70∼100Å)으로 사용하면 캐패시터 형성후의 후속 공정 중에 결정화되어 누설전류가 증가하는 현상이 있다. 이를 해결하기 위해 HfO2 중간에 Al2O3를 삽입한 HfO2/Al2O3/HfO2의 3층 구조(HfO2를 비정질상태로 유지)로 하는 방법이 가능하나 유효산화막두께(Tox)의 최소값이 11∼ 12Å가 한계인 단점이 있다.When HfO 2 is used as a single layer (thickness 70 to 100 GPa) with a dielectric constant of 20 to 25, there is a phenomenon in which leakage current increases due to crystallization during subsequent processes after capacitor formation. One or HfO 2 / Al 2 O 3/3-layer structure of HfO 2, insert the Al 2 O 3 on the HfO 2 medium can be a way that (a HfO 2 held in the amorphous state), in order to solve this problem, the effective oxide thickness (Tox) There is a disadvantage that the minimum value of 11 to 12 kHz is the limit.

ZrO2는 유전상수가 비정질일 때는 HfO2와 동일한 20∼25 수준이지만 결정상일 때는 40으로 증가하며, 결정상으로 인해 누설전류가 증가하므로 HfO2 보다 두꺼운 두께가 필요하다. 그러나, ZrO2를 결정화된 단일층(두께 100~130Å)으로 적용하면 결정화에 의한 표면 거칠기가 증가하여 누설전류가 급격하게 증가하는 문제점이 있다. 따라서, ZrO2 단일층 보다는 ZrO2(Top)/Al2O3/ZrO2(Bottom)와 같은 3층 구조(이를 'ZAZ 구조'라 약칭함)를 사용하여 상부의 ZrO2(Top)와 하부의 ZrO2(Bottom)가 결정상을 가지면서 평탄한 표면을 가지도록 하는 것이 누설전류 특성의 개선과 충전용량을 동시에 확보할 수 있다. ZrO 2 is at the same level of 20-25 as HfO 2 when the dielectric constant is amorphous, but increases to 40 when it is a crystalline phase. Since the leakage current increases due to the crystalline phase, a thicker thickness than HfO 2 is required. However, when ZrO 2 is used as a crystallized single layer (thickness of 100 to 130 Å), there is a problem in that the surface roughness due to crystallization increases and the leakage current rapidly increases. Accordingly, ZrO ZrO 2 than two monolayers (Top) / Al 2 O 3 / ZrO 2 (Bottom) and a three-layer structure (this "ZAZ structure La abbreviated as) ZrO 2 (Top) of the upper and lower portions using the same ZrO 2 (Bottom) has a crystal phase and a flat surface can improve the leakage current characteristics and secure the charging capacity at the same time.

도 1a 및 도 1b는 ZrO2의 두께에 따른 XRD(X-Ray Diffraction) 패턴과 TEM 사진이다. 증착두께는 증착 조건 중의 사이클수(15cyc, 20cyc, 30cyc, 40cyc, 50cyc, 70cyc, 90cyc, 120cyc)에 따른 것으로, 사이클수가 클수록 증착두께가 증가한다.1A and 1B are XRD (X-Ray Diffraction) patterns and TEM images according to the thickness of ZrO 2 . The deposition thickness depends on the number of cycles (15cyc, 20cyc, 30cyc, 40cyc, 50cyc, 70cyc, 90cyc, 120cyc) during the deposition conditions. The deposition thickness increases as the number of cycles increases.

도 1a 및 도 1b에 도시된 바와 같이, ZrO2는 증착 두께가 증가함에 따라 결정상을 가짐을 알 수 있다. 일예로, 120cycle에서는 T(101), T(200)의 결정상이 나타나고 있다. 여기서, T는 정방정계(Tetragonal)의 결정상을 의미한다.As shown in FIGS. 1A and 1B, it can be seen that ZrO 2 has a crystalline phase as the deposition thickness increases. For example, in 120 cycles, crystal phases of T 101 and T 200 are shown. Here, T means a tetragonal crystal phase.

그리고, "D.S. KiL et al, VLSI Tech 2006, p46"에서 보고한 바와 같이, ZrO2는 두께에 따라 3개 영역으로 나눌 수 있다. 일반적으로 ZrO2은 40Å 두께 이하 는 비정질상태이고, 40∼50Å 두께는 비정질과 결정상이 혼합된 영역이며, 50Å 이상은 결정상만이 존재하게 된다. 비정질에서 결정상으로 전이하는 두께는 ZrO2의 증착 온도, 증착 조건(Cycle Time, Oxidant(O3) 유량, Oxidant 농도), 증착 장비, 기판 등에 따라 달라질 수 있다. And, as reported in "DS KiL et al, VLSI Tech 2006, p46", ZrO 2 can be divided into three regions depending on the thickness. In general, ZrO 2 has an amorphous state of less than or equal to 40 GPa thick, and a region of 40 to 50 GPa thick is a mixture of amorphous and crystalline phases. The thickness of the transition from the amorphous to the crystalline phase may vary depending on the deposition temperature of ZrO 2 , deposition conditions (Cycle Time, Oxidant (O 3 ) flow rate, Oxidant concentration), deposition equipment, substrate, and the like.

따라서, ZAZ 구조에서 충전용량과 누설전류 특성을 최적화하기 위하여 상부의 ZrO2(Top)와 하부의 ZrO2(Bottom)가 모두 결정화가 되어야 하므로 ZrO2(Top)와 ZrO2(Bottom)를 동일한 두께를 사용하는 것이 일반적이다. Therefore, ZrO 2 (Top) and ZrO 2 (Bottom) have the same thickness because both the upper ZrO 2 (Top) and the lower ZrO 2 (Bottom) must be crystallized in order to optimize the charge capacity and leakage current characteristics in the ZAZ structure. It is common to use.

도 2는 종래기술에 따른 ZAZ 구조에서 지르코늄산화막의 두께에 따른 충전용량(Cs)과 누설전류(Leakage Current)의 변화를 도시한 그래프이다.2 is a graph illustrating a change in charge capacity (Cs) and leakage current (Leakage Current) according to the thickness of the zirconium oxide film in the ZAZ structure according to the prior art.

충전용량의 개선을 위해 도 2와 같이 ZAZ 구조에서 ZrO2 두께를 감소시키면, ZrO2의 결정성이 감소에 의한 유전상수 감소가 ZAZ 두께 감소에 따른 충전용량의 증가를 상쇄해 충전용량이 증가하지 않고 두께가 더 감소하면 오히려 감소하는 현상이 발생하여 ZAZ 구조에서 유효산화막두께(Tox. eq, 도 2의 상부 그래프 참조)를 8.5Å 이하로 개선하는데는 한계가 있다. 한편, 누설전류는 두께가 감소할수록(결정성 감소) 더욱 증가됨을 알 수 있다(도 2의 하부 그래프 참조).When the ZrO 2 thickness is reduced in the ZAZ structure to improve the charge capacity, as shown in FIG. 2, the decrease in the dielectric constant due to the decrease in the crystallinity of ZrO 2 offsets the increase in the charge capacity due to the decrease in the ZAZ thickness, thereby increasing the charge capacity. However, if the thickness decreases further, a phenomenon occurs rather than a decrease, and there is a limit in improving the effective oxide thickness (Tox.eq, see the upper graph of FIG. 2) to 8.5 kW or less in the ZAZ structure. On the other hand, it can be seen that the leakage current increases as the thickness decreases (decrease in crystallinity) (see the lower graph of FIG. 2).

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, HAZ 또는 ZAH 구조의 유전체를 사용하여 ZrO2의 결정화에 의한 유전상수 증가와 비정질 HfO2에 의한 누설전류 특성의 개선을 동시에 구현하여 ZAZ 대비 낮은 유효산화막두께(Tox)를 가지는 유전체 및 그의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, by using a dielectric of HAZ or ZAH structure to realize the improvement of the dielectric constant by the crystallization of ZrO 2 and the improvement of the leakage current characteristics by amorphous HfO 2 at the same time It is an object of the present invention to provide a dielectric having a lower effective oxide thickness (Tox) than a ZAZ and a method of manufacturing the same.

또한, 본 발명의 다른 목적은 유전상수 증가와 누설전류 특성의 개선을 동시에 구현하여 낮은 유효산화막두께(Tox)를 가지는 유전체를 구비한 캐패시터 및 그의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a capacitor having a dielectric having a low effective oxide thickness (Tox) and a method of manufacturing the same, by simultaneously increasing the dielectric constant and improving the leakage current characteristics.

상기 목적을 달성하기 위한 본 발명의 유전체는 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층되고, 상기 지르코늄산화막이 정방정계(Tetragonal) 결정상을 갖는 것을 특징으로 하며, 상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막의 순서로 적층되어 HAZ 구조를 갖거나 또는 상기 하프늄산화막, 알루미늄산화막 및 지르코늄산화막의 순서로 적층되어 ZAH 구조를 갖는 것을 특징으로 하며, 상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막은 원자층증착법에 의해 증착된 것이며, 상기 지르코늄산화막은 50∼100Å 두께이며, 상기 알루미늄산화막은 2∼15Å 두께이고, 상기 하프늄산화막은 10∼30Å 두께인 것을 특징으로 한다.The dielectric of the present invention for achieving the above object is that a zirconium oxide film (ZrO 2 ), aluminum oxide film (Al 2 O 3 ) and hafnium oxide film (HfO 2 ) is stacked, the zirconium oxide film has a tetragonal crystal phase The zirconium oxide film, the aluminum oxide film and the hafnium oxide film are laminated in the order of having a HAZ structure or the hafnium oxide film, aluminum oxide film and zirconium oxide film is laminated in the order of the ZAH structure, characterized in that the zirconium oxide film The aluminum oxide film and the hafnium oxide film are deposited by atomic layer deposition. The zirconium oxide film is 50 to 100 GPa thick, the aluminum oxide film is 2 to 15 GPa thick, and the hafnium oxide film is 10 to 30 GPa thick.

그리고, 본 발명의 유전체의 제조 방법은 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층되어 ZAH 구조 또는 HAZ 구조가 되고, 상기 지르코늄산화막이 정방정계(Tetragonal) 결정상을 갖는 것을 특징으로 하며, 상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막은 원자층증착법(ALD)에 의해 증착하는 것을 특징으로 한다.In addition, in the method of manufacturing a dielectric of the present invention, a zirconium oxide film (ZrO 2 ), an aluminum oxide film (Al 2 O 3 ), and a hafnium oxide film (HfO 2 ) are laminated to form a ZAH structure or a HAZ structure, and the zirconium oxide film is a tetragonal system ( Tetragonal) crystal phase, and the zirconium oxide film, aluminum oxide film and hafnium oxide film is deposited by atomic layer deposition (ALD).

그리고, 본 발명의 캐패시터는 스토리지노드; 상기 스토리지노드 상에 형성되며 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층된 유전체; 및 상기 유전체 상의 플레이트를 포함하는 것을 특징으로 한다.And, the capacitor of the present invention is a storage node; A dielectric formed on the storage node and having a zirconium oxide layer (ZrO 2 ), an aluminum oxide layer (Al 2 O 3 ), and a hafnium oxide layer (HfO 2 ) stacked thereon; And a plate on the dielectric.

그리고, 본 발명의 캐패시터의 제조 방법은 스토리지노드를 형성하는 단계; 상기 스토리지노드 상에 정방정계결정상을 갖는 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층된 유전체를 형성하는 단계; 및 상기 유전체 상에 플레이트를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a capacitor of the present invention includes the steps of forming a storage node; Forming a dielectric having a zirconium oxide film (ZrO 2 ), an aluminum oxide film (Al 2 O 3 ), and a hafnium oxide film (HfO 2 ) having a tetragonal crystal phase on the storage node; And forming a plate on the dielectric.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

후술하는 실시예에서 사용되는 HAZ(HfO2/Al2O3/ZrO2) 구조는 ZAZ(ZrO2(Top)/Al2O3/ZrO2(Bottom)) 구조에서 ZrO2(Bottom) 두께를 50∼100Å 수준으로 증가시켜 완전한 정방정계상(tetragonal phase)으로 결정화시켜 ZrO2의 결정성에 의한 유전상수 증가 효과를 최대화하고, 동시에 누설전류 특성이 우수한 HfO2를 10∼30Å 두께로 사용하여 ZAZ 대비 유전체의 두께를 80∼100Å 수준으로 낮추는 것 이 가능하여 충전용량과 누설전류 특성을 동시에 최적화할 수 있다. HAZ와 반대로 상부층에 ZrO2, 하부층에 HfO2를 사용하는 ZAH 구조도 동일한 효과를 확보할 수 있다. The HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) structure used in the embodiments described later has a ZrO 2 (Bottom) thickness in the ZAZ (ZrO 2 (Top) / Al 2 O 3 / ZrO 2 (Bottom)) structure. Increased to 50 ~ 100 Å level and crystallized into a complete tetragonal phase to maximize the effect of increasing the dielectric constant due to ZrO 2 crystallinity, and at the same time, using HfO 2 with excellent leakage current characteristics at 10 to 30 Å thickness, compared to ZAZ It is possible to reduce the thickness of the dielectric to a level of 80 to 100 mA, thereby optimizing the charge capacity and leakage current characteristics simultaneously. Contrary to HAZ, ZAH structure using ZrO 2 in the upper layer and HfO 2 in the lower layer can secure the same effect.

도 3은 본 발명의 제1실시예에 따른 HAZ 유전체 구조를 도시한 도면이다.3 is a diagram illustrating a HAZ dielectric structure according to the first embodiment of the present invention.

도 3을 참조하면, 유전체(100)는 지르코늄산화막(ZrO2, 101), 알루미늄산화막(Al2O3, 102), 하프늄산화막(HfO2, 103)의 순서로 적층된 HAZ 구조의 3층이다. 지르코늄산화막(101)은 원자층증착법(Atomic Layer Deposition, ALD)에 의해 증착된 것으로서, 그 두께(d1)가 50∼100Å이다. 알루미늄산화막(102)은 원자층증착법(ALD)에 의해 증착된 것으로서, 그 두께(d2)가 2 ∼15Å이다. 하프늄산화막(103)은 원자층증착법(ALD)에 의해 증착된 것으로서, 그 두께(d3)가 10∼30Å이다.Referring to FIG. 3, the dielectric 100 is a three- layered HAZ structure stacked in the order of zirconium oxide films ZrO 2 and 101, aluminum oxide films Al 2 O 3 and 102, and hafnium oxide films HfO 2 and 103. . The zirconium oxide film 101 is deposited by atomic layer deposition (ALD), and has a thickness d1 of 50 to 100 GPa. The aluminum oxide film 102 is deposited by atomic layer deposition (ALD) and has a thickness d2 of 2 to 15 kPa. The hafnium oxide film 103 is deposited by atomic layer deposition (ALD) and has a thickness d3 of 10 to 30 kPa.

상술한 바에 따르면, 유전체(100)를 구성하는 각 유전체의 물질 및 두께가 서로 다름을 알 수 있다. 이는 충전용량 확보 및 누설전류특성의 개선을 위한 것이다.As described above, the materials and thicknesses of the dielectrics constituting the dielectric material 100 may be different from each other. This is to secure the charging capacity and to improve the leakage current characteristics.

먼저, 지르코늄산화막(101)은 두께가 50∼100Å인데, 이는 지르코늄산화막(101)이 50Å 이상의 두께를 가지면 결정상을 갖는 것을 고려하여 그 두께를 50Å 이상의 매우 두꺼운 두께로 한 것이다. 이로써, 지르코늄산화막(101)은 완전한 정방정계상(tetragonal phase)의 결정성을 가지며, 지르코늄산화막(101)의 정방정계상의 결정성에 의해 유전상수의 증가 효과를 최대화할 수 있다.First, the zirconium oxide film 101 has a thickness of 50 to 100 GPa, which is considered to have a crystal phase when the zirconium oxide film 101 has a thickness of 50 GPa or more, and the thickness thereof is made very thick. As a result, the zirconium oxide film 101 has a complete tetragonal phase crystallinity, and the zirconium oxide film 101 may maximize the effect of increasing the dielectric constant due to the crystallinity of the tetragonal phase of the zirconium oxide film 101.

그리고, 하프늄산화막(103)과 알루미늄산화막(102)은 누설전류 특성을 개선 하기 위한 것으로서, 각각 두께를 10∼30Å, 2∼15Å로 얇게 사용하여도 누설전류특성 개선효과가 크다. In addition, the hafnium oxide film 103 and the aluminum oxide film 102 are intended to improve leakage current characteristics, and have a large effect of improving leakage current characteristics even when the thickness is thinly used at 10 to 30 mA or 2 to 15 mA, respectively.

결국, 도 3에 따른 제1실시예의 유전체(100)는 HAZ 구조를 가지며, 이러한 HAZ 구조는 ZAZ 구조 대비 유전체의 총 두께를 80∼100Å 수준으로 낮추는 것이 가능하므로 충전용량과 누설전류 특성을 동시에 최적화할 수 있다. As a result, the dielectric 100 of the first embodiment according to FIG. 3 has a HAZ structure, and since the HAZ structure can lower the total thickness of the dielectric to 80 to 100 mA compared to the ZAZ structure, the charging capacity and the leakage current characteristics are simultaneously optimized. can do.

도 4는 도 3에 도시된 HAZ 유전체의 원자층증착 공정을 도시한 도면이다.FIG. 4 is a view illustrating an atomic layer deposition process of the HAZ dielectric shown in FIG. 3.

먼저, 지르코늄산화막(101)의 원자층증착 공정은, 지르코늄소스(Zr 소스) 주입 단계(T1), 퍼지 단계(T2), 반응가스 주입 단계(T3) 및 퍼지 단계(T4)로 이루어진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계(T2, T4)에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.First, the atomic layer deposition process of the zirconium oxide film 101 is a unit cycle consisting of a zirconium source (Zr source) injection step (T1), purge step (T2), reaction gas injection step (T3) and purge step (T4). Repeat. Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Using any one selected from among, the purge gas used in the purge step (T2, T4) is N 2 or Ar, the reaction gas to react with a zirconium source to form a zirconium oxide film is O 3 , O 2 , plasma Any one selected from the group consisting of O 2 , N 2 O, plasma N 2 O and H 2 O vapor is used.

다음으로, 알루미늄산화막(102)의 원자층증착 공정은 도 4에 도시된 바와 같이, 알루미늄소스 주입 단계(T5), 퍼지 단계(T6), 반응가스 주입 단계(T7) 및 퍼지 단계(T8)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Next, the atomic layer deposition process of the aluminum oxide film 102 is an aluminum source injection step (T5), purge step (T6), reaction gas injection step (T7) and purge step (T8) as shown in FIG. Repeat the unit cycle made. The aluminum source uses any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds, and the purge gas used in the purge step uses N 2 or Ar. In addition, the reaction gas that reacts with the aluminum source to form an aluminum oxide film uses any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O, and H 2 O vapor.

마지막으로, 하프늄산화막(103)의 원자층증착 공정은, 하프늄소스 주입 단계(T9), 퍼지 단계(T10), 반응가스 주입 단계(T11) 및 퍼지 단계(T12)로 이루어진 단위사이클을 반복 진행한다. 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 하프늄소스와 반응하여 하프늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Finally, in the atomic layer deposition process of the hafnium oxide film 103, a unit cycle consisting of a hafnium source injection step T9, a purge step T10, a reaction gas injection step T11, and a purge step T12 is repeatedly performed. . The hafnium source uses any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf, the purge gas used in the purge step uses N 2 or Ar, and the reaction gas reacting with the hafnium source to form a hafnium oxide film is Any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O and H 2 O vapor is used.

도 5a 내지 도 5e는 도 3의 제1실시예에 따른 HAZ 유전체를 적용한 캐패시터의 제조 방법을 도시한 공정 단면도이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a capacitor to which the HAZ dielectric according to the first embodiment of FIG. 3 is applied.

도 5a에 도시된 바와 같이, 소정 공정이 완료된 기판(21)을 준비한다. 이때, 기판(21)은 후속 캐패시터와 연결될 구조가 형성된 것으로서, 트랜지스터의 소스/드레인, 랜딩플러그콘택(Landing Plug Contact)이 될 수 있다.As shown in FIG. 5A, a substrate 21 having a predetermined process is prepared. In this case, the substrate 21 has a structure to be connected to a subsequent capacitor, and may be a source / drain and a landing plug contact of the transistor.

이어서, 기판(21) 상에 층간절연막(22)을 형성한 후 기판(21)과 캐패시터 사이의 수직배선을 위한 콘택홀을 형성한다. 이어서, 스토리지노드콘택플러그 분리 공정을 진행한다. 즉, 화학기상증착법(Chemical Vapor Depostion; CVD)에 의해 폴리실리콘막을 증착한 후, 폴실리콘막의 에치백(Etchback) 공정을 진행하여 스토리지노드콘택플러그(23)를 형성한다.Subsequently, after forming the interlayer insulating film 22 on the substrate 21, a contact hole for vertical wiring between the substrate 21 and the capacitor is formed. Subsequently, the storage node contact plug separation process is performed. That is, after depositing the polysilicon film by chemical vapor deposition (CVD), the polysilicon film is subjected to an etchback process to form the storage node contact plug 23.

이어서, 기판(21) 전체 상부에 스토리지노드분리절연막(24)을 형성한다. 여기서, 스토리지노드분리절연막(24)은 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 단일막이거나 또는 PSG(Phosphorous Silicate Glass)와 PETEOS를 적층한 이중막일 수 있다. 한편, 스토리지노드분리절연막(24) 아래에는 식각정지막으로서 질화막을 먼저 형성할 수도 있으며, 이 질화막은 후속 패턴 형성을 위한 식각시 스토리지노드콘택플러그 및 그 주변이 어택받는 것을 방지한다.Subsequently, the storage node isolation insulating layer 24 is formed on the entire substrate 21. The storage node isolation insulating layer 24 may be a plasma enhanced tetra ethyl ortho silicate (PETOS) single layer or a double layer in which phosphosilicate glass (PSG) and PETEOS are stacked. Meanwhile, a nitride film may be formed first as an etch stop layer under the storage node isolation insulating layer 24, and the nitride film prevents the storage node contact plug and its surroundings from being attacked during etching for subsequent pattern formation.

이어서, 스토리지노드분리절연막(24)을 식각하여 스토리지노드가 형성될 부분이 되는 패턴(25)을 형성한다. Subsequently, the storage node isolation insulating layer 24 is etched to form a pattern 25 that becomes a portion where the storage node is to be formed.

도 5b에 도시된 바와 같이, 스토리지노드를 형성하기 위해 화학기상증착법(CVD)으로 도전층을 형성한다. 예컨대, 도전층은 티타늄질화막(TiN, 27)으로 형성하며, 원자층증착법(ALD)에 의해 증착할 수 있다. 그리고, 티타늄질화막(27) 외에 WN, TaN, Pt, Ru 및 비정질실리콘로 이루어진 그룹 중에서 선택된 어느 하나를 스토리지노드로 사용할 수 있다. 한편, 도시하지 않았지만, 티타늄질화막(27) 형성전에 티타늄(Ti)(도시 생략)을 증착한 후 적어도 550℃ 이상의 온도에서 급속열처리(Rapid Thermal Process; RTP)를 진행하여 티타늄(Ti)과 스토리지노드콘택플러그(23)의 계면에 티타늄실리사이드(TiSi2, 26)를 형성한다. 여기서, 티타늄실리사이 드(26)는 오믹콘택(Ohmic contact)을 형성하여 콘택저항 특성을 향상시킨다.As shown in FIG. 5B, a conductive layer is formed by chemical vapor deposition (CVD) to form a storage node. For example, the conductive layer is formed of a titanium nitride film (TiN, 27), and may be deposited by atomic layer deposition (ALD). In addition to the titanium nitride layer 27, any one selected from the group consisting of WN, TaN, Pt, Ru, and amorphous silicon may be used as the storage node. Although not shown, after depositing titanium (Ti) (not shown) before the titanium nitride layer 27 is formed, a rapid thermal process (RTP) is performed at a temperature of at least 550 ° C. or higher to form titanium and a storage node. Titanium silicide (TiSi 2 , 26) is formed at the interface of the contact plug 23. Here, the titanium silicide 26 forms ohmic contact to improve contact resistance characteristics.

도 5c에 도시된 바와 같이, 스토리지노드분리 공정을 진행한다. 예컨대, 에치백(Etch back) 공정 또는 화학적기계적연마(CMP)를 진행하여 스토리지노드분리절연막(24) 상에 존재하는 티타늄질화막(27)를 제거하여 패턴(25) 내부에만 이웃한 패턴끼리 서로 분리되는 TiN 패턴, 즉 TiN 스토리지노드(27A)를 잔류시킨다.As shown in FIG. 5C, the storage node separation process is performed. For example, an etching back process or chemical mechanical polishing (CMP) is performed to remove the titanium nitride layer 27 present on the storage node isolation insulating layer 24, thereby separating the patterns adjacent to only the inside of the pattern 25 from each other. The TiN pattern, that is, the TiN storage node 27A is left.

이어서, TiN 스토리지노드(27A) 내부에 잔류하는 Cl 등의 불순물을 제거하면서 티타늄실리사이드(26) 형성을 위한 급속열처리(RTP)에 의한 스트레스(Stress)를 감소시키기 위해 질소(N2) 분위기에서 후 열처리(Post anneal)한다. 이때, 후열처리는 NH3, Ar 또는 진공(Vacuum) 분위기에서도 진행할 수 있다.Subsequently, after removing the impurities such as Cl remaining in the TiN storage node 27A in a nitrogen (N 2 ) atmosphere to reduce stress caused by rapid heat treatment (RTP) for forming the titanium silicide 26. Post anneal. In this case, the post-heat treatment may be performed even in NH 3 , Ar, or a vacuum (Vacuum) atmosphere.

도 5d에 도시된 바와 같이, TiN 스토리지노드(27A)를 포함한 스토리지노드분리절연막(24) 상에 유전체를 형성하는데, 이때, 유전체는 도 3에 도시된 HAZ(HfO2/Al2O3/ZrO2) 유전체(100)이다. HAZ(HfO2/Al2O3/ZrO2) 유전체(100)는 지르코늄산화막(ZrO2, 101), 알루미늄산화막(Al2O3, 102) 및 하프늄산화막(HfO2, 103)을 차례로 적층한 것이다. As shown in FIG. 5D, a dielectric is formed on the storage node isolation insulating film 24 including the TiN storage node 27A, wherein the dielectric is formed of HAZ (HfO 2 / Al 2 O 3 / ZrO) shown in FIG. 2 ) dielectric 100. The HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) dielectric 100 is formed by stacking a zirconium oxide film (ZrO 2 , 101), an aluminum oxide film (Al 2 O 3 , 102), and a hafnium oxide film (HfO 2 , 103). will be.

HAZ(HfO2/Al2O3/ZrO2) 유전체(100)는 도 4에 도시된 원자층증착법(ALD)을 이용하여 증착하는데, 지르코늄산화막(101)은 50∼100Å 두께로 증착하고, 알루미늄산화막(102)는 2∼15Å 두께로 증착하고, 하프늄산화막(103)은 10∼30Å 두께로 증착한다.The HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) dielectric 100 is deposited using the atomic layer deposition method (ALD) shown in FIG. 4, and the zirconium oxide film 101 is deposited to a thickness of 50 to 100 μm, and is made of aluminum. The oxide film 102 is deposited to a thickness of 2 to 15 GPa, and the hafnium oxide film 103 is deposited to a thickness of 10 to 30 GPa.

먼저, 지르코늄산화막(101)의 원자층증착 공정은, 지르코늄소스 주입 단계(T1), 퍼지 단계(T2), 반응가스 주입 단계(T3) 및 퍼지 단계(T4)로 이루어진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.First, in the atomic layer deposition process of the zirconium oxide film 101, a unit cycle including a zirconium source injection step T1, a purge step T2, a reaction gas injection step T3, and a purge step T4 is repeatedly performed. Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Using any one selected from among, the purge gas used in the purge step using N 2 or Ar, the reaction gas to react with a zirconium source to form a zirconium oxide film is O 3 , O 2 , plasma O 2 , N 2 Any one selected from the group consisting of O, plasma N 2 O and H 2 O vapor is used.

다음으로, 알루미늄산화막(102)의 원자층증착 공정은, 알루미늄소스 주입 단계(T5), 퍼지 단계(T6), 반응가스 주입 단계(T7) 및 퍼지 단계(T8)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Next, in the atomic layer deposition process of the aluminum oxide film 102, a unit cycle consisting of an aluminum source injection step T5, a purge step T6, a reaction gas injection step T7, and a purge step T8 is repeatedly performed. . The aluminum source uses any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds, and the purge gas used in the purge step uses N 2 or Ar. In addition, the reaction gas that reacts with the aluminum source to form an aluminum oxide film uses any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O, and H 2 O vapor.

마지막으로, 하프늄산화막(103)의 원자층증착 공정은, 하프늄소스 주입 단 계(T9), 퍼지 단계(T10), 반응가스 주입 단계(T11) 및 퍼지 단계(T12)로 이루어진 단위사이클을 반복 진행한다. 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 하프늄소스와 반응하여 하프늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Lastly, in the atomic layer deposition process of the hafnium oxide film 103, the unit cycle consisting of a hafnium source injection step T9, a purge step T10, a reaction gas injection step T11, and a purge step T12 is repeatedly performed. do. The hafnium source uses any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf, the purge gas used in the purge step uses N 2 or Ar, and the reaction gas reacting with the hafnium source to form a hafnium oxide film is Any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O and H 2 O vapor is used.

전술한 바와 같이 HAZ 유전체(100)는 지르코늄산화막(101)의 정방정계상의 결정성에 의해 유전상수의 증가 효과를 최대화할 수 있고, 하프늄산화막(103)과 알루미늄산화막(102)은 누설전류 특성의 개선 효과가 크다. 따라서, TiN 스토리지노드(27A)의 높이를 증가시키지 않아도 충분히 충전용량을 확보할 수 있다.As described above, the HAZ dielectric 100 may maximize the effect of increasing the dielectric constant by the crystallinity of the tetragonal phase of the zirconium oxide film 101, and the hafnium oxide film 103 and the aluminum oxide film 102 may improve leakage current characteristics. The effect is great. Therefore, the charging capacity can be sufficiently secured without increasing the height of the TiN storage node 27A.

이어서, HAZ 유전체(100)에 대해 전기적특성을 향상시키기 위해 오존(O3) 분위기에서 열처리한다.Subsequently, the HAZ dielectric 100 is heat-treated in an ozone (O 3 ) atmosphere to improve electrical characteristics.

도 5e에 도시된 바와 같이, HAZ 유전체(100) 상에 화학기상증착법(CVD)을 이용하여 플레이트(Plate, 28)로 사용되는 도전층을 형성한다. 예컨대, 플레이트(28)로 사용되는 도전층은 티타늄질화막(TiN)과 도우프드 폴리실리콘(Doped Polysilicon)의 이중층이다. 여기서, 도우프드 폴리실리콘(Doped Polysilicon)은 인(Phosphorous) 또는 보론(Boron)과 같은 불순물이 도핑된 것이다.As shown in FIG. 5E, the conductive layer used as the plate 28 is formed on the HAZ dielectric 100 using chemical vapor deposition (CVD). For example, the conductive layer used as the plate 28 is a double layer of titanium nitride (TiN) and doped polysilicon. Here, the doped polysilicon is doped with impurities such as phosphorous or boron.

도 6은 본 발명의 제2실시예에 따른 ZAH 유전체 구조를 도시한 도면이다.6 illustrates a ZAH dielectric structure according to a second embodiment of the present invention.

도 6을 참조하면, 유전체(200)는 하프늄산화막(HfO2, 201), 알루미늄산화막(Al2O3, 202), 지르코늄산화막(ZrO2, 203)의 순서로 적층된 ZAH 구조의 3층이다. 하프늄산화막(201)은 원자층증착법(ALD)에 의해 증착된 것으로서, 그 두께(d11)가 10∼30Å이다. 알루미늄산화막(202)은 원자층증착법(ALD)에 의해 증착된 것으로서, 그 두께(d12)가 2∼15Å이다. 지르코늄산화막(203)은 원자층증착법(Atomic Layer Deposition, ALD)에 의해 증착된 것으로서, 그 두께(d13)가 50∼100Å이다.Referring to FIG. 6, the dielectric 200 is a three- layered ZAH structure laminated in the order of hafnium oxide films HfO 2 and 201, aluminum oxide films Al 2 O 3 and 202, and zirconium oxide films ZrO 2 and 203. . The hafnium oxide film 201 is deposited by atomic layer deposition (ALD) and has a thickness d11 of 10 to 30 GPa. The aluminum oxide film 202 is deposited by atomic layer deposition (ALD) and has a thickness d12 of 2 to 15 GPa. The zirconium oxide film 203 is deposited by atomic layer deposition (ALD), and has a thickness d13 of 50 to 100 GPa.

상술한 바에 따르면, 유전체(200)를 구성하는 각 유전체의 물질 및 두께가 서로 다름을 알 수 있다. 이는 충전용량 확보 및 누설전류특성의 개선을 위한 것이다.As described above, the materials and thicknesses of the dielectrics constituting the dielectric 200 may be different. This is to secure the charging capacity and to improve the leakage current characteristics.

먼저, 지르코늄산화막(203)은 두께가 50∼100Å인데, 이는 지르코늄산화막이 50Å 이상의 두께를 가지면 결정상을 갖는 것을 고려하여 그 두께를 50Å 이상의 매우 두꺼운 두께로 한 것이다. 이로써, 지르코늄산화막(203)은 완전한 정방정계상(tetragonal phase)의 결정성을 가지며, 지르코늄산화막의 정방정계상의 결정성에 의해 유전상수의 증가 효과를 최대화할 수 있다.First, the zirconium oxide film 203 has a thickness of 50 to 100 GPa, which is considered to have a crystal phase when the zirconium oxide film has a thickness of 50 GPa or more, so that the thickness is made very thick. As a result, the zirconium oxide film 203 has a crystallization of a complete tetragonal phase, and the effect of increasing the dielectric constant may be maximized by the crystallinity of the tetragonal phase of the zirconium oxide film.

그리고, 하프늄산화막(201)과 알루미늄산화막(202)은 누설전류 특성을 개선하기 위한 것으로서, 각각 두께를 10∼30Å, 2∼15Å로 얇게 사용하여도 누설전류특성 개선효과가 크다. In addition, the hafnium oxide film 201 and the aluminum oxide film 202 are for improving the leakage current characteristics. The hafnium oxide film 201 and the aluminum oxide film 202 have an effect of improving the leakage current characteristics even when the thickness is thinly used in the range of 10 to 30 mA and 2 to 15 mA, respectively.

결국, 도 6에 따른 제2실시예의 유전체(200)는 ZAH 구조를 가지며, 이러한 ZAH 구조는 ZAZ 구조 대비 유전체의 총 두께를 80∼100Å 수준으로 낮추는 것이 가 능하므로 충전용량과 누설전류 특성을 동시에 최적화할 수 있다. As a result, the dielectric 200 of the second embodiment according to FIG. 6 has a ZAH structure, and since the ZAH structure can lower the total thickness of the dielectric material to 80 to 100 kΩ compared to the ZAZ structure, the charge capacity and the leakage current characteristics are simultaneously maintained. Can be optimized

도 7은 도 6에 도시된 ZAH 유전체의 원자층증착 공정을 도시한 도면이다.FIG. 7 is a view illustrating an atomic layer deposition process of the ZAH dielectric shown in FIG. 6.

도 7에 도시된 바와 같이, 하프늄산화막(201)의 원자층증착 공정은, 하프늄소스 주입 단계(T21), 퍼지 단계(T22), 반응가스 주입 단계(T23) 및 퍼지 단계(T24)로 이루어진 단위사이클을 반복 진행한다. 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 하프늄소스와 반응하여 하프늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.As shown in FIG. 7, the atomic layer deposition process of the hafnium oxide film 201 includes a hafnium source injection step T21, a purge step T22, a reaction gas injection step T23, and a purge step T24. Repeat the cycle. The hafnium source uses any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf, the purge gas used in the purge step uses N 2 or Ar, and the reaction gas reacting with the hafnium source to form a hafnium oxide film is Any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O and H 2 O vapor is used.

다음으로, 알루미늄산화막(202)의 원자층증착 공정은, 알루미늄소스 주입 단계(T25), 퍼지 단계(T26), 반응가스 주입 단계(T27) 및 퍼지 단계(T28)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Next, in the atomic layer deposition process of the aluminum oxide film 202, a unit cycle consisting of an aluminum source injection step T25, a purge step T26, a reaction gas injection step T27, and a purge step T28 is repeatedly performed. . The aluminum source uses any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds, and the purge gas used in the purge step uses N 2 or Ar. In addition, the reaction gas that reacts with the aluminum source to form an aluminum oxide film uses any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O, and H 2 O vapor.

마지막으로, 지르코늄산화막(203)의 원자층증착 공정은, 지르코늄소스 주입 단계(T29), 퍼지 단계(T30), 반응가스 주입 단계(T31) 및 퍼지 단계(T32)로 이루어 진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Finally, in the atomic layer deposition process of the zirconium oxide film 203, a unit cycle consisting of a zirconium source injection step T29, a purge step T30, a reaction gas injection step T31, and a purge step T32 is repeatedly performed. do. Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Using any one selected from among, the purge gas used in the purge step using N 2 or Ar, the reaction gas to react with a zirconium source to form a zirconium oxide film is O 3 , O 2 , plasma O 2 , N 2 Any one selected from the group consisting of O, plasma N 2 O and H 2 O vapor is used.

도 8a 내지 도 8e는 도 6의 제2실시예에 따른 ZAH 유전체를 적용한 캐패시터의 제조 방법을 도시한 공정 단면도이다.8A to 8E are cross-sectional views illustrating a method of manufacturing a capacitor to which a ZAH dielectric according to the second embodiment of FIG. 6 is applied.

도 8a에 도시된 바와 같이, 소정 공정이 완료된 기판(31)을 준비한다. 이때, 기판(31)은 후속 캐패시터와 연결될 구조가 형성된 것으로서, 트랜지스터의 소스/드레인, 랜딩플러그콘택(Landing Plug Contact)이 될 수 있다.As shown in FIG. 8A, a substrate 31 having a predetermined process is prepared. In this case, the substrate 31 has a structure to be connected to a subsequent capacitor, and may be a source / drain and a landing plug contact of the transistor.

이어서, 기판(31) 상에 층간절연막(32)을 형성한 후 기판(31)과 캐패시터 사이의 수직배선을 위한 콘택홀을 형성한다. 이어서, 스토리지노드콘택플러그 분리 공정을 진행한다. 즉, 화학기상증착법(Chemical Vapor Depostion; CVD)에 의해 폴리실리콘막을 증착한 후, 폴실리콘막의 에치백(Etchback) 공정을 진행하여 스토리지노드콘택플러그(33)를 형성한다.Subsequently, after forming the interlayer insulating film 32 on the substrate 31, a contact hole for vertical wiring between the substrate 31 and the capacitor is formed. Subsequently, the storage node contact plug separation process is performed. That is, after depositing a polysilicon film by chemical vapor deposition (CVD), the polysilicon film is subjected to an etchback process to form a storage node contact plug 33.

이어서, 기판(31) 전체 상부에 스토리지노드분리절연막(34)을 형성한다. 여 기서, 스토리지노드분리절연막(34)은 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 단일막이거나 또는 PSG(Phosphorous Silicate Glass)와 PETEOS를 적층한 이중막일 수 있다. 한편, 스토리지노드분리절연막(34) 아래에는 식각정지막으로서 질화막을 먼저 형성할 수도 있으며, 이 질화막은 후속 패턴 형성을 위한 식각시 스토리지노드콘택플러그 및 그 주변이 어택받는 것을 방지한다.Subsequently, the storage node isolation insulating layer 34 is formed on the entire substrate 31. Here, the storage node isolation insulating layer 34 may be a plasma enhanced tetra ethyl ortho silicate (PETOS) single layer or a double layer in which phosphosilicate glass (PSG) and PETEOS are stacked. Meanwhile, a nitride layer may be formed first as an etch stop layer under the storage node isolation insulating layer 34, and the nitride layer prevents the storage node contact plug and its surroundings from being attacked during etching for subsequent pattern formation.

이어서, 스토리지노드분리절연막(34)을 식각하여 스토리지노드가 형성될 부분이 되는 패턴(35)을 형성한다. Subsequently, the storage node isolation insulating layer 34 is etched to form a pattern 35 that becomes a portion where the storage node is to be formed.

도 8b에 도시된 바와 같이, 스토리지노드를 형성하기 위해 화학기상증착법(CVD)으로 도전층을 형성한다. 예컨대, 도전층은 티타늄질화막(TiN, 37)으로 형성하며, 원자층증착법(ALD)에 의해 증착할 수 있다. 그리고, 티타늄질화막(37) 외에 WN, TaN, Pt, Ru 및 비정질실리콘로 이루어진 그룹 중에서 선택된 어느 하나를 스토리지노드로 사용할 수 있다. 한편, 도시하지 않았지만, 티타늄질화막(37) 형성전에 티타늄(Ti)(도시 생략)을 증착한 후 적어도 550℃ 이상의 온도에서 급속열처리(Rapid Thermal Process; RTP)를 진행하여 티타늄(Ti)과 스토리지노드콘택플러그(33)의 계면에 티타늄실리사이드(TiSi2, 36)를 형성한다. 여기서, 티타늄실리사이드(36)는 오믹콘택(Ohmic contact)을 형성하여 콘택저항 특성을 향상시킨다.As shown in FIG. 8B, a conductive layer is formed by chemical vapor deposition (CVD) to form a storage node. For example, the conductive layer is formed of a titanium nitride film (TiN, 37), and may be deposited by atomic layer deposition (ALD). In addition to the titanium nitride layer 37, any one selected from the group consisting of WN, TaN, Pt, Ru, and amorphous silicon may be used as the storage node. Although not shown, after depositing titanium (Ti) (not shown) prior to the formation of the titanium nitride layer 37, a rapid thermal process (RTP) is performed at a temperature of at least 550 ° C. or higher to form titanium and a storage node. Titanium silicide (TiSi 2 , 36) is formed at the interface of the contact plug 33. Here, the titanium silicide 36 forms ohmic contact to improve contact resistance characteristics.

도 8c에 도시된 바와 같이, 스토리지노드분리 공정을 진행한다. 예컨대, 에치백(Etch back) 공정 또는 화학적기계적연마(CMP)를 진행하여 스토리지노드분리절연막(34) 상에 존재하는 티타늄질화막(37)를 제거하여 패턴(35) 내부에만 이웃한 패턴끼리 서로 분리되는 TiN 패턴, 즉 TiN 스토리지노드(37A)를 잔류시킨다.As shown in FIG. 8C, the storage node separation process is performed. For example, an etching back process or chemical mechanical polishing (CMP) is performed to remove the titanium nitride layer 37 present on the storage node isolation insulating layer 34, thereby separating the patterns adjacent to only the inside of the pattern 35 from each other. The TiN pattern, that is, the TiN storage node 37A is left.

이어서, TiN 스토리지노드(37A) 내부에 잔류하는 Cl 등의 불순물을 제거하면서 티타늄실리사이드(36) 형성을 위한 급속열처리(RTP)에 의한 스트레스(Stress)를 감소시키기 위해 N2 분위기에서 후 열처리(Post anneal)한다. 여기서, 후열처리는 NH3, Ar 또는 진공(Vacuum) 분위기에서 진행할 수도 있다.Then, TiN storage node (37A) in order to reduce stress (Stress) by rapid thermal processing (RTP) with the removal of impurities of Cl, etc. remaining in the interior for the titanium silicide 36 is formed and then in the N 2 atmosphere heat treatment (Post anneal). Here, the post heat treatment may be performed in NH 3 , Ar, or vacuum atmosphere.

도 8d에 도시된 바와 같이, TiN 스토리지노드(37A)를 포함한 스토리지노드분리절연막(34) 상에 유전체를 형성하는데, 이때, 유전체는 도 6에 도시된 ZAH(ZrO2/Al2O3/HfO2) 유전체(200)이다. ZAH(ZrO2/Al2O3/HfO2) 유전체(200)는 하프늄산화막(HfO2, 201), 알루미늄산화막(Al2O3, 202) 및 지르코늄산화막(ZrO2, 203)을 차례로 적층한 것이다. As shown in FIG. 8D, a dielectric is formed on the storage node isolation insulating film 34 including the TiN storage node 37A, wherein the dielectric is formed of ZAH (ZrO 2 / Al 2 O 3 / HfO) shown in FIG. 6. 2 ) dielectric 200. The ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) dielectric 200 is formed by stacking hafnium oxide films (HfO 2 , 201), aluminum oxide films (Al 2 O 3 , 202), and zirconium oxide films (ZrO 2 , 203). will be.

ZAH(ZrO2/Al2O3/HfO2) 유전체(200)는 도 7에 도시된 바와 같이, 원자층증착법(ALD)을 이용하여 증착하는데, 지르코늄산화막(203)은 50∼100Å 두께로 증착하고, 알루미늄산화막(202)는 2∼15Å 두께로 증착하고, 하프늄산화막(201)은 10∼30Å 두께로 증착한다.The ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) dielectric 200 is deposited using atomic layer deposition (ALD), as shown in FIG. 7, and the zirconium oxide film 203 is deposited to a thickness of 50 to 100 kPa. The aluminum oxide film 202 is deposited to have a thickness of 2 to 15 GPa, and the hafnium oxide film 201 is deposited to have a thickness of 10 to 30 GPa.

먼저, 하프늄산화막(201)의 원자층증착 공정은, 하프늄소스 주입 단계(T21), 퍼지 단계(T22), 반응가스 주입 단계(T23) 및 퍼지 단계(T24)로 이루어진 단위사이클을 반복 진행한다. 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 하프늄소스와 반응하여 하프늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.First, in the atomic layer deposition process of the hafnium oxide film 201, a unit cycle including a hafnium source injection step T21, a purge step T22, a reaction gas injection step T23, and a purge step T24 is repeatedly performed. The hafnium source uses any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf, the purge gas used in the purge step uses N 2 or Ar, and the reaction gas reacting with the hafnium source to form a hafnium oxide film is Any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O and H 2 O vapor is used.

다음으로, 알루미늄산화막(202)의 원자층증착 공정은, 알루미늄소스 주입 단계(T25), 퍼지 단계(T26), 반응가스 주입 단계(T27) 및 퍼지 단계(T28)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Next, in the atomic layer deposition process of the aluminum oxide film 202, a unit cycle consisting of an aluminum source injection step T25, a purge step T26, a reaction gas injection step T27, and a purge step T28 is repeatedly performed. . The aluminum source uses any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds, and the purge gas used in the purge step uses N 2 or Ar. In addition, the reaction gas that reacts with the aluminum source to form an aluminum oxide film uses any one selected from the group consisting of O 3 , O 2 , plasma O 2 , N 2 O, plasma N 2 O, and H 2 O vapor.

마지막으로, 지르코늄산화막(203)의 원자층증착 공정은, 지르코늄소스 주입 단계(T29), 퍼지 단계(T30), 반응가스 주입 단계(T31) 및 퍼지 단계(T32)로 이루어진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3, O2, 플라즈마 O2, N2O, 플라즈마 N2O 및 H2O 증기로 구성된 그룹으로부터 선택되는 어느 하나를 사용한다.Finally, in the atomic layer deposition process of the zirconium oxide film 203, a unit cycle consisting of a zirconium source injection step T29, a purge step T30, a reaction gas injection step T31, and a purge step T32 is repeated. . Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Using any one selected from among, the purge gas used in the purge step using N 2 or Ar, the reaction gas to react with a zirconium source to form a zirconium oxide film is O 3 , O 2 , plasma O 2 , N 2 Any one selected from the group consisting of O, plasma N 2 O and H 2 O vapor is used.

전술한 바와 같이 ZAH 유전체(200)는 지르코늄산화막(203)의 정방정계상의 결정성에 의해 유전상수의 증가 효과를 최대화할 수 있고, 하프늄산화막(201)과 알루미늄산화막(202)은 누설전류 특성의 개선 효과가 크다. 따라서, 스토리지노드(26A)의 높이를 증가시키지 않아도 충분히 충전용량을 확보할 수 있다.As described above, the ZAH dielectric 200 may maximize the effect of increasing the dielectric constant due to the crystallinity of the zirconium oxide film 203, and the hafnium oxide film 201 and the aluminum oxide film 202 may improve leakage current characteristics. The effect is great. Therefore, the charging capacity can be sufficiently secured without increasing the height of the storage node 26A.

이어서, ZAH 유전체(200)에 대해 전기적특성을 향상시키기 위해 오존(O3) 분위기에서 열처리한다.Subsequently, the ZAH dielectric 200 is heat-treated in an ozone (O 3 ) atmosphere to improve electrical characteristics.

도 8e에 도시된 바와 같이, ZAH 유전체(200) 상에 화학기상증착법(CVD)을 이용하여 플레이트(Plate, 38)로 사용되는 도전층을 형성한다. 예컨대, 플레이트(38)로 사용되는 도전층은 티타늄질화막(TiN)과 도우프드 폴리실리콘(Doped Polysilicon)의 이중층이다. 여기서, 도우프드 폴리실리콘(Doped Polysilicon)은 인(Phosphorous) 또는 보론(Boron)과 같은 불순물이 도핑된 것이다.As shown in FIG. 8E, the conductive layer used as the plate 38 is formed on the ZAH dielectric 200 using chemical vapor deposition (CVD). For example, the conductive layer used as the plate 38 is a double layer of titanium nitride (TiN) and doped polysilicon. Here, the doped polysilicon is doped with impurities such as phosphorous or boron.

상술한 캐패시터 제조 방법은 콘케이브(Concave)형 캐패시터에 관한 것이나, 본 발명은 스택형(Stack) 캐패시터 또는 실린더형(Cylinder type) 캐패시터의 제조 방법에도 적용이 가능하다. 또한, 제1,2실시예에 따른 유전체는 게이트유전막으로도 적용이 가능하다.The above-described capacitor manufacturing method relates to a concave type capacitor, but the present invention can be applied to a manufacturing method of a stacked capacitor or a cylindrical type capacitor. In addition, the dielectric according to the first and second embodiments may be applied to the gate dielectric film.

제1 및 제2실시예에 따른 ZAH 유전체 또는 HAZ 유전체를 사용하므로써 유전 상수 증가에 따라 충전용량 확보가 가능하므로, 스토리지노드의 높이를 감소시킬 수 있다. 이처럼 스토리지노드의 높이를 감소시키면 실린더 캐패시터의 경우에는 스토리지노드 쓰러짐(SN Leaning)를 방지할 수 있으며, 콘케이브 캐패시터의 경우는 스토리지노드와 후속 콘택(M1C)간의 높이를 감소시켜 메모리 소자의 수율을 개선할 수 있다. By using the ZAH dielectric or the HAZ dielectric according to the first and second embodiments, it is possible to secure the charging capacity according to the increase of the dielectric constant, thereby reducing the height of the storage node. In this way, reducing the height of the storage node prevents the storage node from falling down in the case of cylinder capacitors, and reduces the height between the storage node and subsequent contacts (M1C) in the case of concave capacitors to improve the yield of memory devices. It can be improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 HAZ 또는 ZAH 유전체를 통해 충전용량을 충분히 확보함과 동시에 누설전류 특성을 개선할 수 있는 효과가 있으며, 이로써 스토리지노드의 높이를 감소시킬 수 있다.The present invention described above has the effect of sufficiently securing the charging capacity through the HAZ or ZAH dielectric and improving the leakage current characteristic, thereby reducing the height of the storage node.

위와 같이, 스토리지노드의 높이를 감소시키므로써 실린더 캐패시터의 경우 스토리지노드 쓰러짐(SN Leaning)를 방지할 수 있으며, 콘케이브 캐패시터의 경우는 스토리지노드와 후속 콘택(M1C)간의 높이를 감소시켜 메모리 소자의 수율을 개선할 수 있다. As described above, by reducing the height of the storage node, it is possible to prevent the storage node from falling down in the case of the cylinder capacitor, and in the case of the concave capacitor, the height between the storage node and the subsequent contact M1C is reduced. Yield can be improved.

Claims (36)

지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층되고, 상기 지르코늄산화막이 정방정계(Tetragonal) 결정상을 갖는 유전체.A dielectric in which a zirconium oxide film (ZrO 2 ), an aluminum oxide film (Al 2 O 3 ), and a hafnium oxide film (HfO 2 ) are stacked, and the zirconium oxide film has a tetragonal crystal phase. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)의 순서로 적층되어 HAZ(HfO2/Al2O3/ZrO2) 구조를 갖는 유전체.A dielectric having a HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) structure in which the zirconium oxide layer (ZrO 2 ), the aluminum oxide layer (Al 2 O 3 ), and the hafnium oxide layer (HfO 2 ) are stacked in this order. 제1항에 있어서,The method of claim 1, 상기 하프늄산화막(HfO2), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층되어 ZAH(ZrO2/Al2O3/HfO2) 구조를 갖는 유전체.A dielectric having a ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) structure in which the hafnium oxide layer (HfO 2 ), the aluminum oxide layer (Al 2 O 3 ), and the zirconium oxide layer (ZrO 2 ) are stacked in this order. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)은 원자층증착법(ALD)에 의해 증착된 유전체.The zirconium oxide film (ZrO 2 ), aluminum oxide film (Al 2 O 3 ) and hafnium oxide film (HfO 2 ) are deposited by atomic layer deposition (ALD). 삭제delete 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은, 50∼100Å 두께를 갖는 유전체.The zirconium oxide film has a thickness of 50 to 100 GPa. 제1항에 있어서,The method of claim 1, 상기 지르코늄산화막은 50∼100Å 두께이며, 상기 알루미늄산화막은 2∼15Å 두께이고, 상기 하프늄산화막은 10∼30Å 두께인 유전체.Wherein the zirconium oxide film is 50 to 100 GPa thick, the aluminum oxide film is 2 to 15 GPa thick, and the hafnium oxide film is 10 to 30 GPa thick. 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층되어 ZAH(ZrO2/Al2O3/HfO2) 구조 또는 HAZ(HfO2/Al2O3/ZrO2) 구조가 되고, 상기 지르코늄산화막이 정방정계(Tetragonal) 결정상을 갖는 유전체의 제조 방법.Zirconium oxide film (ZrO 2 ), aluminum oxide film (Al 2 O 3 ) and hafnium oxide film (HfO 2 ) are laminated to ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) structure or HAZ (HfO 2 / Al 2 O 3 / A method for producing a dielectric having a ZrO 2 ) structure and wherein the zirconium oxide film has a tetragonal crystal phase. 삭제delete 제8항에 있어서,The method of claim 8, 상기 지르코늄산화막은 50∼100Å 두께로 증착하며, 상기 알루미늄산화막은 2∼15Å 두께로 증착하고, 상기 하프늄산화막은 10∼30Å 두께로 증착하는 유전체의 제조 방법.Wherein the zirconium oxide film is deposited to a thickness of 50 to 100 GPa, the aluminum oxide film is deposited to a thickness of 2 to 15 GPa, and the hafnium oxide film is deposited to a thickness of 10 to 30 GPa. 제8항에 있어서,The method of claim 8, 상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막은 원자층증착법(ALD)에 의해 증착하는 유전체의 제조 방법.The zirconium oxide film, aluminum oxide film and hafnium oxide film are deposited by atomic layer deposition (ALD). 제11항에 있어서,The method of claim 11, 상기 원자층증착법에 의한 지르코늄산화막 증착시,When depositing a zirconium oxide film by the atomic layer deposition method, 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하는 유전체의 제조 방법.Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Method for producing a dielectric using any one selected from. 제11항에 있어서,The method of claim 11, 상기 원자층증착법에 의한 알루미늄산화막 증착시,When depositing the aluminum oxide film by the atomic layer deposition method, 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하는 유전체의 제조 방법.The aluminum source is a method for producing a dielectric using any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds. 제11항에 있어서,The method of claim 11, 상기 원자층증착법에 의한 하프늄산화막 증착시,When depositing a hafnium oxide film by the atomic layer deposition method, 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하는 유전체의 제조 방법.Hafnium source is a method for producing a dielectric using any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf. 스토리지노드;Storage node; 상기 스토리지노드 상에 형성되며 정방정계 결정상을 갖는 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층된 유전체; 및A dielectric layer formed on the storage node and having a zirconium oxide layer (ZrO 2 ), an aluminum oxide layer (Al 2 O 3 ), and a hafnium oxide layer (HfO 2 ) having a tetragonal crystal phase; And 상기 유전체 상의 플레이트Plate on the dielectric 를 포함하는 캐패시터.Capacitor comprising a. 제15항에 있어서,The method of claim 15, 상기 유전체는,The dielectric is, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)의 순서로 적층되어 HAZ(HfO2/Al2O3/ZrO2) 구조를 갖는 캐패시터.Capacitor having a HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) structure is laminated in the order of the zirconium oxide (ZrO 2 ), aluminum oxide (Al 2 O 3 ) and hafnium oxide (HfO 2 ). 제15항에 있어서,The method of claim 15, 상기 유전체는,The dielectric is, 상기 하프늄산화막(HfO2), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층되어 ZAH(ZrO2/Al2O3/HfO2) 구조를 갖는 캐패시터.A capacitor having a ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) structure stacked in the order of the hafnium oxide layer (HfO 2 ), the aluminum oxide layer (Al 2 O 3 ), and the zirconium oxide layer (ZrO 2 ). 제15항에 있어서,The method of claim 15, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)은 원자층증착법(ALD)에 의해 증착된 캐패시터.The zirconium oxide film (ZrO 2 ), aluminum oxide film (Al 2 O 3 ) and hafnium oxide film (HfO 2 ) are capacitors deposited by atomic layer deposition (ALD). 삭제delete 제15항에 있어서,The method of claim 15, 상기 지르코늄산화막은, 50∼100Å 두께를 갖는 캐패시터.The zirconium oxide film has a thickness of 50 to 100 GPa. 제15항에 있어서,The method of claim 15, 상기 지르코늄산화막은 50∼100Å 두께이며, 상기 알루미늄산화막은 2∼15Å 두께이고, 상기 하프늄산화막은 10∼30Å 두께인 캐패시터.The zirconium oxide film is 50 to 100 GPa thick, the aluminum oxide film is 2 to 15 GPa thick, and the hafnium oxide film is 10 to 30 GPa thick capacitor. 제15항에 있어서,The method of claim 15, 상기 스토리지노드는,The storage node, TiN, WN, TaN, Pt, Ru 및 비정질실리콘로 이루어진 그룹 중에서 선택된 어느 하나인 캐패시터.A capacitor which is any one selected from the group consisting of TiN, WN, TaN, Pt, Ru, and amorphous silicon. 제15항에 있어서,The method of claim 15, 상기 플레이트는,The plate, 티타늄질화막(TiN)과 도우프드 폴리실리콘(Doped Polysilicon)의 이중층인 캐패시터.A capacitor, which is a double layer of titanium nitride (TiN) and doped polysilicon. 스토리지노드를 형성하는 단계;Forming a storage node; 상기 스토리지노드 상에 정방정계 결정상을 갖는 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)이 적층된 유전체를 형성하는 단계; 및Forming a dielectric having a zirconium oxide film (ZrO 2 ), an aluminum oxide film (Al 2 O 3 ), and a hafnium oxide film (HfO 2 ) having a tetragonal crystal phase on the storage node; And 상기 유전체 상에 플레이트를 형성하는 단계Forming a plate on the dielectric 를 포함하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제24항에 있어서,The method of claim 24, 상기 유전체는, The dielectric is, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 하프늄산화막(HfO2)의 순서로 적층된 HAZ(HfO2/Al2O3/ZrO2) 구조로 형성하는 캐패시터의 제조 방법.A method of manufacturing a capacitor having a HAZ (HfO 2 / Al 2 O 3 / ZrO 2 ) structure laminated in the order of the zirconium oxide film (ZrO 2 ), aluminum oxide film (Al 2 O 3 ) and hafnium oxide film (HfO 2 ). 제24항에 있어서,The method of claim 24, 상기 유전체는, The dielectric is, 상기 하프늄산화막(HfO2), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층된 ZAH(ZrO2/Al2O3/HfO2) 구조로 형성하는 캐패시터의 제조 방법.A method of manufacturing a capacitor having a ZAH (ZrO 2 / Al 2 O 3 / HfO 2 ) structure laminated in the order of the hafnium oxide film (HfO 2 ), aluminum oxide film (Al 2 O 3 ) and zirconium oxide film (ZrO 2 ). 제24에 있어서,The method of claim 24, 상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막은 원자층증착법(ALD)에 의해 증착하는 캐패시터의 제조 방법.The zirconium oxide film, aluminum oxide film and hafnium oxide film are deposited by atomic layer deposition (ALD). 제27항에 있어서,The method of claim 27, 상기 원자층증착법에 의한 지르코늄산화막 증착시,When depositing a zirconium oxide film by the atomic layer deposition method, 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하는 유전체의 제조 방법.Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmtd), Zr (OtBu) 4 and groups containing zirconium Method for producing a dielectric using any one selected from. 제27항에 있어서,The method of claim 27, 상기 원자층증착법에 의한 알루미늄산화막 증착시,When depositing the aluminum oxide film by the atomic layer deposition method, 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하는 유전체의 제조 방법.The aluminum source is a method for producing a dielectric using any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al-containing compounds. 제27항에 있어서,The method of claim 27, 상기 원자층증착법에 의한 하프늄산화막 증착시,When depositing a hafnium oxide film by the atomic layer deposition method, 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 이용하는 유전체의 제조 방법.Hafnium source is a method for producing a dielectric using any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf. 삭제delete 제24항에 있어서,The method of claim 24, 상기 지르코늄산화막은 50∼100Å 두께로 증착하며, 상기 알루미늄산화막은 2∼15Å 두께로 증착하고, 상기 하프늄산화막은 10∼30Å 두께로 증착하는 캐패시터의 제조 방법.Wherein the zirconium oxide film is deposited to a thickness of 50 to 100 GPa, the aluminum oxide film is deposited to a thickness of 2 to 15 GPa, and the hafnium oxide film is deposited to a thickness of 10 to 30 GPa. 제24항에 있어서,The method of claim 24, 상기 유전체 형성후에, 오존(O3) 분위기에서 열처리하는 단계를 더 포함하는 캐패시터의 제조 방법.After the dielectric is formed, the method of manufacturing a capacitor further comprising a heat treatment in an ozone (O 3 ) atmosphere. 제24항에 있어서,The method of claim 24, 상기 스토리지노드 형성후에, N2, NH3, Ar 또는 진공(Vacuum) 분위기에서 후 열처리(Post anneal)하는 단계를 더 포함하는 캐패시터의 제조 방법.After the storage node is formed, the method of manufacturing a capacitor further comprising a post heat treatment (Post anneal) in N 2 , NH 3 , Ar or a vacuum (Vacuum) atmosphere. 제24항에 있어서,The method of claim 24, 상기 스토리지노드는,The storage node, TiN, WN, TaN, Pt, Ru 및 비정질실리콘로 이루어진 그룹 중에서 선택된 어느 하나인 캐패시터의 제조 방법.A method for producing a capacitor, wherein the capacitor is any one selected from the group consisting of TiN, WN, TaN, Pt, Ru, and amorphous silicon. 제24항에 있어서,The method of claim 24, 상기 플레이트는,The plate, 티타늄질화막(TiN)과 도우프드 폴리실리콘(Doped Polysilicon)의 이중층인 캐패시터의 제조 방법.A method of manufacturing a capacitor, which is a double layer of a titanium nitride film (TiN) and a doped polysilicon.
KR1020060134357A 2006-12-27 2006-12-27 Multi layer dielectrice layer and method for fabricating capacitor with the same KR100818658B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134357A KR100818658B1 (en) 2006-12-27 2006-12-27 Multi layer dielectrice layer and method for fabricating capacitor with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134357A KR100818658B1 (en) 2006-12-27 2006-12-27 Multi layer dielectrice layer and method for fabricating capacitor with the same

Publications (1)

Publication Number Publication Date
KR100818658B1 true KR100818658B1 (en) 2008-04-01

Family

ID=39533516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134357A KR100818658B1 (en) 2006-12-27 2006-12-27 Multi layer dielectrice layer and method for fabricating capacitor with the same

Country Status (1)

Country Link
KR (1) KR100818658B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028749A (en) * 2003-09-19 2005-03-23 삼성전자주식회사 A semiconductor device having a capacitor of a multi-layer structure
KR100653721B1 (en) * 2005-06-30 2006-12-05 삼성전자주식회사 Semiconductor devices having nitrogen incorporated active and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028749A (en) * 2003-09-19 2005-03-23 삼성전자주식회사 A semiconductor device having a capacitor of a multi-layer structure
KR100653721B1 (en) * 2005-06-30 2006-12-05 삼성전자주식회사 Semiconductor devices having nitrogen incorporated active and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100648860B1 (en) Dielectric and method for forming the same, semiconductor memory device having the dielectric and method for manufacturing the semiconductor memory device
US6407435B1 (en) Multilayer dielectric stack and method
CN1790674B (en) Capacitor with zirconium oxide and method for fabricating the same
CN108630686B (en) Semiconductor device and method for manufacturing the same
KR100849854B1 (en) Semiconductor device and method of fabricating the same
US20120064690A1 (en) Method for manufacturing semiconductor device
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
JP5932221B2 (en) Semiconductor device
JP2004134579A (en) Capacitor and its manufacturing method
KR100728959B1 (en) Method for forming capacitor of semiconductor device
KR20080084400A (en) Capacitor and method for manufacturing the same
KR20020079561A (en) Semiconductor integrated circuits and fabrication method thereof
US7387929B2 (en) Capacitor in semiconductor device and method of manufacturing the same
KR100968427B1 (en) Doped insulator in capacitor and method for fabrication of the same
US20070145525A1 (en) Mim capacitor structure and method of manufacturing the same
TWI538103B (en) Semiconductor device and manufacturing method of semiconductor device
US11910592B2 (en) Capacitor and a DRAM device including the same
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100818658B1 (en) Multi layer dielectrice layer and method for fabricating capacitor with the same
US20210140049A1 (en) Thin film structure including dielectric material layer, and method of manufacturing the same, and electronic device employing the same
KR100677773B1 (en) Method for forming a capacitor in semiconductor device
KR100575887B1 (en) Method for forming capacitor of semiconductor device
US20220399435A1 (en) Semiconductor device and method for fabricating the same
KR20120068596A (en) Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee