KR20120068596A - Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same - Google Patents

Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same Download PDF

Info

Publication number
KR20120068596A
KR20120068596A KR1020100130287A KR20100130287A KR20120068596A KR 20120068596 A KR20120068596 A KR 20120068596A KR 1020100130287 A KR1020100130287 A KR 1020100130287A KR 20100130287 A KR20100130287 A KR 20100130287A KR 20120068596 A KR20120068596 A KR 20120068596A
Authority
KR
South Korea
Prior art keywords
zirconium oxide
oxide film
dielectric
capacitor
storage node
Prior art date
Application number
KR1020100130287A
Other languages
Korean (ko)
Inventor
김옥화
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100130287A priority Critical patent/KR20120068596A/en
Publication of KR20120068596A publication Critical patent/KR20120068596A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

PURPOSE: A dielectric of a multilayer structure made of zirconium oxide, a capacitor including the same, and a manufacturing method thereof are provided to prevent a SN(Storage Node) leaning in case of a cylinder capacitor by decreasing the height of a storage node. CONSTITUTION: A dielectric includes a structure in which a first zirconium oxide layer(201), a second zirconium oxide layer(202), and a third zirconium oxide layer(203). The second zirconium oxide layer increases a ratio of tetragonal crystal in comparison with the first zirconium oxide layer and the second zirconium oxide layer. The first zirconium oxide layer and the third zirconium layer have the thickness of 15 to 20 angstroms.

Description

지르코늄산화막으로 이루어진 다층구조의 유전체, 이를 구비한 커패시터, 및 이의 제조방법{MULTI-LAYER DIELECTRIC COMPRISING ZIRCONIUM OXIDE, CAPACITOR COMPRISING THE SAME AND METHOD FOR MANUFACTURING THE SAME}Multilayer dielectric composed of zirconium oxide film, capacitor having same, and manufacturing method thereof

본 발명은 반도체 소자의 제조기술에 관한 것으로, 특히 지르코늄산화막(zirconium oxide)으로 이루어진 다층구조의 유전체, 이를 구비한 커패시터, 및 이의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and more particularly, to a dielectric having a multilayer structure made of zirconium oxide, a capacitor having the same, and a manufacturing method thereof.

반도체 소자의 집적화도가 높아짐에 따라 커패시터의 사이즈도 감소하고 있으며, 이에 따라 소자를 동작시키는데 필요한 커패시터의 정전 용량을 확보하기 위한 기술 개발이 이루어지고 있다.As the degree of integration of semiconductor devices increases, the size of the capacitors decreases. Accordingly, technology development for securing the capacitance of the capacitor required to operate the device has been made.

커패시터의 정전 용량을 증가시키는 방법으로는, 커패시터의 유전체 두께를 감소시키는 방법, 유전체의 단면적을 증가시키는 방법 및 고유전율을 갖는 고유전체 물질로 이루어진 박막으로 커패시터를 형성하는 방법 등이 있다.As a method of increasing the capacitance of the capacitor, there is a method of reducing the dielectric thickness of the capacitor, a method of increasing the cross-sectional area of the dielectric, and a method of forming the capacitor from a thin film made of a high dielectric material having a high dielectric constant.

이 중, 커패시터의 유전체 두께를 감소시키는 방법은 유전체 터널링(dielectric tunneling)에 의해 누설전류가 증가하기 때문에 적용하기 어려운 문제가 있고, 실제적으로는 불가피하게 유전체의 적정 두께가 유지되어야 한다.Among these, the method of reducing the dielectric thickness of the capacitor has a problem that is difficult to apply because the leakage current is increased by dielectric tunneling, and in practice, the proper thickness of the dielectric must be maintained.

유전체의 단면적을 증가시키는 방법은 많은 개발이 이루어져, 평면(planar) 구조에서 컨케이브(concave) 구조, 실린더(cylinder) 구조, 더블 필라(double pillar) 구조 등으로 발전되었다. 그러나, 디자인 룰(design rule)의 감소로 인하여 20nm 급 DRAM 커패시터 소자에 있어서는 유전체의 단면적 증가 외에 더욱 새로운 기술 개발이 요구된다.Many developments have been made to increase the cross-sectional area of dielectrics, from planar structures to concave structures, cylinder structures, double pillar structures, and the like. However, due to the reduction of design rules, in addition to increasing the cross-sectional area of the dielectric, new technology needs to be developed in the 20nm class DRAM capacitor device.

이러한 문제를 해결하기 위하여, 고유전체 물질 박막으로 커패시터 유전막을 형성하는 방법에 대한 개발이 이루어지고 있다.In order to solve this problem, the development of a method of forming a capacitor dielectric film with a high dielectric material thin film has been made.

특히, 지르코늄산화막(ZrO2)은 스텝 커버리지(step coverage) 특성이 우수하고, 증착 두께의 정밀한 조절이 가능하여 30nm 내지 60nm 급 DRAM 커패시터 소자의 고유전체 물질 박막으로 주로 이용되고 있다.In particular, the zirconium oxide film (ZrO 2 ) has excellent step coverage characteristics and is capable of precisely controlling the deposition thickness, and thus is mainly used as a thin film of a high dielectric material of a 30 nm to 60 nm DRAM capacitor device.

ZrO2는 온도에 따라 결정구조가 달라지며, 결정구조에 따라 유전율이 변화한다. ZrO2의 유전상수(k)는 그 결정구조가 단사정계(monoclinic)인 경우에 20이고, 입방정계(cubic)인 경우에는 37이며, 정방정계(tetragonal)인 경우에는 47인 것으로 알려져 있다("Phonons and Lattice Dielectric Properties of Zirconia", Xinyuan Zhao et al., Physical Review B. 075105.65.2002 참조). 따라서, 커패시터의 정전 용량을 높이기 위해서는 정방정계 결정상의 비율이 높은 지르코늄산화막을 형성하여야 한다.The crystal structure of ZrO 2 varies with temperature, and the dielectric constant changes with the crystal structure. The dielectric constant (k) of ZrO 2 is known to be 20 when the crystal structure is monoclinic, 37 when it is cubic, and 47 when it is tetragonal (" Phonons and Lattice Dielectric Properties of Zirconia ", Xinyuan Zhao et al., Physical Review B. 075105.65.2002). Therefore, in order to increase the capacitance of the capacitor, a zirconium oxide film having a high ratio of tetragonal crystal phases should be formed.

지르코늄산화막의 정방정계 결정상을 높이기 위해서는 유전막 두께를 증가시키거나, 또는 적정한 공정온도(290℃ 대역)에서 박막을 형성하는 것을 고려할 수 있다. 그러나, 유전막 두께 증가는 소자의 고집적화 및 패턴 사이즈 감소에 부합하지 않는 방법으로 실제적으로 적용할 수 없다. 또한, 적정한 공정온도인 290℃ 영역에서 지르코늄산화막을 증착하면 유전상수가 높은 박막을 형성할 수는 있으나, 결정화에 의한 표면 거칠기가 증가하여 누설전류가 급격하게 증가하는 문제점이 있다.In order to increase the tetragonal crystal phase of the zirconium oxide film, it may be considered to increase the dielectric film thickness or to form a thin film at an appropriate process temperature (290 ° C band). However, increasing the dielectric film thickness cannot be practically applied in a manner that is incompatible with the high integration of the device and the reduction of the pattern size. In addition, when the zirconium oxide film is deposited at an appropriate process temperature of 290 ° C., a thin film having a high dielectric constant may be formed. However, the surface roughness due to crystallization may increase, and the leakage current may increase rapidly.

도 1에 종래기술에 의하여 형성된 스토리지노드의 유전막을 나타낸다. 도 1에 도시된 바와 같이, 공지된 공정에 따라 기판(11) 상에 층간절연막(12), 스토리지노드콘택플러그(13), 스토리지노드분리절연막(14), 티타늄실리사이드(16), TiN 스토리지노드(17A)를 형성한 후, TiN 스토리지노드(17A)를 포함하는 스토리지노드분리절연막(14) 상에 유전체를 형성한다. 이 유전체는 제1 지르코늄산화막(101), 알루미늄산화막(102) 및 제2 지르코늄산화막(103)의 적층구조를 갖는다. 이 때, 제1 지르코늄산화막(101) 및 제2 지르코늄산화막(103)의 형성은 공정온도를 275℃ 또는 280℃의 어느 하나의 온도로 고정한 상태에서 이루어지며, 그 사이에 누설전류 특성이 우수한 알루미늄산화막(102)을 형성한다.1 shows a dielectric film of a storage node formed according to the prior art. As shown in FIG. 1, the interlayer insulating film 12, the storage node contact plug 13, the storage node isolation insulating film 14, the titanium silicide 16, and the TiN storage node are formed on the substrate 11 according to a known process. After the 17A is formed, a dielectric is formed on the storage node isolation insulating film 14 including the TiN storage node 17A. This dielectric has a laminated structure of a first zirconium oxide film 101, an aluminum oxide film 102, and a second zirconium oxide film 103. At this time, the first zirconium oxide film 101 and the second zirconium oxide film 103 are formed in a state where the process temperature is fixed at a temperature of 275 ° C. or 280 ° C., and aluminum having excellent leakage current characteristics therebetween. An oxide film 102 is formed.

그러나, 이와 같은 공정에 의하면 유전막의 유전 특성 및 누설전류 특성을 동시에 향상시키는데에 한계가 있다.However, according to such a process, there is a limit to simultaneously improving the dielectric characteristics and leakage current characteristics of the dielectric film.

따라서, 유전율 향상 및 누설전류 특성의 개선을 동시에 구현할 수 있는 유전체 및 이를 이용한 커패시터에 대한 요구가 여전히 존재한다.
Therefore, there is still a need for a dielectric and a capacitor using the same that can simultaneously improve dielectric constant and leakage current characteristics.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 공정온도를 조절하여 형성된 정방정계 결정상의 비율이 높은 고결정성 지르코늄산화막의 상하부에 정방정계 결정상의 비율이 낮은 저결정성 지르코늄산화막을 적층한 적층구조를 통하여 유전 특성의 향상 및 누설전류 특성의 개선을 동시에 이룰 수 있는 유전체, 그 제조방법, 및 이러한 유전체를 구비한 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
The present invention has been proposed to solve the above problems of the prior art, a low crystalline zirconium oxide film having a low ratio of tetragonal crystal phases in the upper and lower portions of the high crystalline zirconium oxide film formed by adjusting the process temperature is high; An object of the present invention is to provide a dielectric, a method of manufacturing the same, a capacitor having the dielectric, and a method of manufacturing the same, which can simultaneously improve the dielectric properties and the leakage current characteristics through the laminated structure.

상기 과제를 해결하기 위한 본 발명의 유전체는 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 것을 특징으로 한다.The dielectric of the present invention for solving the above problems includes a structure in which a first zirconium oxide film, a second zirconium oxide film and a third zirconium oxide film are stacked in this order, and the second zirconium oxide film is the first zirconium oxide film and the third zirconium oxide. It is characterized by a higher ratio of tetragonal crystal phases than the oxide film.

또한, 본 발명의 유전체의 제조방법은 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막을 순서대로 적층하여 적층구조를 형성하는 단계를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 것을 특징으로 한다.In addition, the method of manufacturing a dielectric of the present invention includes a step of forming a laminated structure by sequentially stacking a first zirconium oxide film, a second zirconium oxide film, and a third zirconium oxide film, wherein the second zirconium oxide film is the first zirconium oxide film. And a ratio of tetragonal crystal phases is higher than that of the third zirconium oxide film.

또한, 본 발명의 커패시터는 스토리지노드; 상기 스토리지노드 상에 형성되며, 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체; 및 상기 유전체 상에 형성된 플레이트를 포함하는 것을 특징으로 한다.In addition, the capacitor of the present invention is a storage node; It is formed on the storage node, and includes a structure in which a first zirconium oxide film, a second zirconium oxide film and a third zirconium oxide film are stacked in order, wherein the second zirconium oxide film is compared with the first zirconium oxide film and the third zirconium oxide film Dielectrics having a high proportion of tetragonal crystal phases; And a plate formed on the dielectric.

또한, 본 발명의 커패시터의 제조방법은 스토리지노드를 형성하는 단계; 상기 스토리지노드 상에, 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체를 형성하는 단계; 및 상기 유전체 상에 플레이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
In addition, the method of manufacturing a capacitor of the present invention comprises the steps of forming a storage node; A first zirconium oxide film, a second zirconium oxide film and a third zirconium oxide film are stacked on the storage node in order, wherein the second zirconium oxide film has a tetragonal system compared to the first zirconium oxide film and the third zirconium oxide film. forming a dielectric having a high ratio of (tetragonal) crystal phases; And forming a plate on the dielectric.

상술한 본 발명은 정방정계 결정상의 비율이 높은 고결정성 지르코늄산화막의 상하부에 정방정계 결정상의 비율이 낮은 저결정성 지르코늄산화막을 적층한 적층구조를 통하여 유전율 향상에 의하여 정전용량을 충분히 확보하는 동시에 누설전류 특성을 효과적으로 개선할 수 있는 효과가 있다.In the present invention described above, the capacitance is sufficiently secured by improving the dielectric constant through a laminated structure in which a low crystalline zirconium oxide film having a low ratio of tetragonal crystal phases is stacked on the upper and lower portions of a high crystalline zirconium oxide film having a high ratio of tetragonal crystal phases, thereby ensuring sufficient capacitance. There is an effect that can effectively improve the current characteristics.

이에 따라 스토리지노드의 높이를 감소시킴으로써 실린더 커패시터의 경우 스토리지노드 쓰러짐(SN leaning)을 방지할 수 있으며, 컨케이브 커패시터의 경우 스토리지노드와 후속 콘택 간의 높이를 감소시켜 메모리 소자의 수율을 개선할 수 있다.
Accordingly, by reducing the height of the storage node, it is possible to prevent the storage node from falling down in the case of a cylinder capacitor, and to improve the yield of the memory device by reducing the height between the storage node and the subsequent contact in the case of the concave capacitor. .

도 1은 종래 반도체 소자의 커패시터 제조 시 형성된 스토리지노드 유전막을 나타내는 도면.
도 2는 275℃ 및 280℃에서 형성된 지르코늄산화막의 커패시턴스(Cs), 누설전류(LKG) 및 항복전압(BV)을 나타내는 그래프.
도 3은 본 발명의 일 실시예에 따른 유전체 구조를 도시한 도면.
도 4a 내지 4e는 본 발명의 일 실시예에 따른 유전체를 포함한 커패시터의 제조방법을 도시한 공정단면도.1 is a view illustrating a storage node dielectric layer formed when a capacitor of a conventional semiconductor device is manufactured.
2 is a graph showing capacitance (Cs), leakage current (LKG), and breakdown voltage (BV) of a zirconium oxide film formed at 275 ° C and 280 ° C.
3 illustrates a dielectric structure in accordance with an embodiment of the present invention.
4A to 4E are cross-sectional views illustrating a method of manufacturing a capacitor including a dielectric according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도 2에 지르코늄산화막 증착시의 공정온도인 275℃ 및 280℃에서 형성된 지르코늄산화막의 커패시턴스(Cs), 누설전류(LKG), 항복전압(BV)을 측정한 결과를 나타낸다.FIG. 2 shows the results of measuring capacitance (Cs), leakage current (LKG), and breakdown voltage (BV) of a zirconium oxide film formed at 275 ° C and 280 ° C, which are the process temperatures for depositing a zirconium oxide film.

도 2에 도시된 바와 같이, 275℃에서 형성한 지르코늄산화막은 누설전류 특성은 우수하나 유전 특성이 떨어지며, 반면에 280℃에서 형성한 지르코늄산화막은 유전 특성은 우수하나 누설전류 특성이 떨어지는 것을 확인할 수 있다. 또한, 275℃에서 형성한 지르코늄산화막이 280℃에서 형성한 지르코늄산화막과 동일한 누설전류 값을 나타내는 경우에도, 유전 특성은 280℃에서 형성한 지르코늄산화막보다 떨어지는 값을 나타낸다.As shown in FIG. 2, the zirconium oxide film formed at 275 ° C. has excellent leakage current characteristics but low dielectric properties, whereas the zirconium oxide film formed at 280 ° C. has excellent dielectric properties but poor leakage current characteristics. have. Moreover, even when the zirconium oxide film formed at 275 degreeC shows the same leakage current value as the zirconium oxide film formed at 280 degreeC, dielectric property shows a value inferior to the zirconium oxide film formed at 280 degreeC.

이와 같은 공정온도에 따른 지르코늄산화막의 특성을 고려하여, 본 발명에 있어서는, 지르코늄산화막의 유전 특성 및 누설전류 특성을 동시에 향상시키기 위하여 지르코늄산화막 형성시 공정온도를 특정 범위로 설정함으로써 지르코늄산화막의 정방정계 결정상의 비율을 최적으로 조절한 다층구조를 형성한다.In consideration of the characteristics of the zirconium oxide film according to the process temperature, in the present invention, in order to improve the dielectric properties and leakage current characteristics of the zirconium oxide film at the same time by setting the process temperature when forming the zirconium oxide film to the tetragonal system of the zirconium oxide film A multilayer structure in which the ratio of crystal phases is optimally adjusted is formed.

도 3은 본 발명의 일 실시예에 따른 유전체 구조를 도시한 도면이다. 도 3을 참조하여, 본 발명의 일 실시예에 따른 유전체 및 그 제조방법을 설명한다.3 is a diagram illustrating a dielectric structure according to an embodiment of the present invention. 3, a dielectric and a method of manufacturing the same according to an embodiment of the present invention will be described.

도 3에 도시된 바와 같이, 본 발명의 유전체(200)는 제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)이 순서대로 적층된 구조를 포함한다.As shown in FIG. 3, the dielectric 200 of the present invention includes a structure in which a first zirconium oxide film 201, a second zirconium oxide film 202, and a third zirconium oxide film 203 are stacked in this order.

제2 지르코늄산화막(202)은 제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 것을 특징으로 한다.The second zirconium oxide film 202 has a higher ratio of tetragonal crystal phases than the first zirconium oxide film 201 and the third zirconium oxide film 203.

이와 같이, 본 발명의 유전체(200)는 정방정계 결정상의 비율이 높은 제2 지르코늄산화막(202)이 정방정계 결정상의 비율이 낮은 제1 지르코늄산화막(201) 및 제2 지르코늄산화막(203) 사이에 구비됨으로써, 제2 지르코늄산화막(202)은 높은 유전 특성을 나타내고, 제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)은 누설전류 특성을 개선할 수 있다.As described above, in the dielectric 200 of the present invention, a second zirconium oxide film 202 having a high ratio of tetragonal crystal phases is disposed between the first zirconium oxide film 201 and the second zirconium oxide film 203 having a low ratio of tetragonal crystal phases. By being provided, the second zirconium oxide film 202 exhibits high dielectric properties, and the first zirconium oxide film 201 and the third zirconium oxide film 203 can improve leakage current characteristics.

본 발명에 있어서, 지르코늄산화막의 정방정계 결정상의 비율은 지르코늄산화막 형성시 공정온도를 특정 범위로 설정함으로써 조절될 수 있다.In the present invention, the ratio of the tetragonal crystal phase of the zirconium oxide film can be adjusted by setting the process temperature in a specific range when forming the zirconium oxide film.

먼저, 제1 지르코늄산화막(201)을 270~275℃의 온도에서 형성하고, 다음으로 제1 지르코늄산화막(201) 상에 제2 지르코늄산화막(202)을 280~285℃의 온도에서 형성하고, 다음으로, 제2 지르코늄산화막(202) 상에 제3 지르코늄산화막(203)을 270~275℃의 온도에서 형성함으로써, 제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)을 순서대로 적층하여 적층구조를 형성할 수 있다.First, a first zirconium oxide film 201 is formed at a temperature of 270-275 ° C, and a second zirconium oxide film 202 is formed on a first zirconium oxide film 201 at a temperature of 280-285 ° C, and then Thus, by forming the third zirconium oxide film 203 on the second zirconium oxide film 202 at a temperature of 270 ~ 275 ℃, the first zirconium oxide film 201, the second zirconium oxide film 202 and the third zirconium oxide film ( 203 may be stacked in order to form a stacked structure.

270~275℃의 온도에서 형성된 제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)은 정방정계 결정상의 비율이 낮으므로 누설전류 특성의 개선효과가 우수하다.The first zirconium oxide film 201 and the third zirconium oxide film 203 formed at a temperature of 270 to 275 ° C. have a low ratio of tetragonal crystal phases and thus have an excellent effect of improving leakage current characteristics.

또한, 280~285℃의 온도에서 형성된 제2 지르코늄산화막(202)은 정방정계 결정상의 비율이 높으므로 유전상수 증가 효과가 최대화될 수 있다.In addition, the second zirconium oxide film 202 formed at a temperature of 280 ~ 285 ℃ high ratio of tetragonal crystal phase can be maximized the effect of increasing the dielectric constant.

제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)은 각각 15~20Å의 두께를 갖는다.The first zirconium oxide film 201 and the third zirconium oxide film 203 each have a thickness of 15 to 20 kPa.

제2 지르코늄산화막(202)은 40~60Å의 두께를 갖는다.The second zirconium oxide film 202 has a thickness of 40 to 60 kPa.

제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)이 순서대로 적층된 구조는 70~100Å의 두께를 갖는다.The structure in which the first zirconium oxide film 201, the second zirconium oxide film 202, and the third zirconium oxide film 203 are stacked in this order has a thickness of 70 to 100 GPa.

각각의 지르코늄산화막은 원자층증착법(ALD)에 의하여 형성할 수 있다.Each zirconium oxide film can be formed by atomic layer deposition (ALD).

지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd), Zr(OtBu)4 및 지르코늄 함유 화합물로 이루어진 군으로부터 선택되는 어느 하나를 이용할 수 있다.Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd), Zr (OtBu) 4 and zirconium-containing compounds Any one can be used.

또한, 지르코늄 소스는 액체 공급 방식(Liquid Delivery System; LDS)을 이용하여 공급될 수 있다.In addition, the zirconium source may be supplied using a Liquid Delivery System (LDS).

이어서, 유전체(200)의 전기적 특성을 향상시키기 위해 오존 분위기에서 열처리할 수 있다.Subsequently, heat treatment may be performed in an ozone atmosphere to improve electrical characteristics of the dielectric 200.

도 4a 내지 4e는 본 발명의 일 실시예에 따른 커패시터의 제조 방법을 도시한 공정단면도이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 4a에 도시된 바와 같이, 소정 공정이 완료된 기판(21)을 준비한다. 이 때, 기판(21)은 후속 커패시터와 연결될 구조가 형성된 것으로서, 트랜지스터의 소스/드레인, 랜딩플러그콘택이 될 수 있다.As shown in FIG. 4A, a substrate 21 having a predetermined process is prepared. At this time, the substrate 21 has a structure to be connected to a subsequent capacitor, and may be a source / drain and a landing plug contact of the transistor.

이어서, 기판(21) 상에 층간절연막(22)을 형성한 후, 기판(21)과 커패시터 사이의 수직 배선을 위한 콘택홀을 형성한다. 이어서, 스토리지노드 콘택플러그 분리 공정을 수행한다. 예를 들어, 화학기상증착법(Chemical Vapor Deposition; CVD)에 의해 폴리실리콘막을 증착한 후, 폴리실리콘막의 에치백(etchback) 공정을 수행하여 스토리지노드 콘택플러그(23)를 형성한다.Subsequently, after the interlayer insulating film 22 is formed on the substrate 21, a contact hole for vertical wiring between the substrate 21 and the capacitor is formed. Subsequently, the storage node contact plug separation process is performed. For example, after depositing a polysilicon film by Chemical Vapor Deposition (CVD), a polysilicon film is etched back to form a storage node contact plug 23.

다음으로, 기판(21) 전체 상부에 스토리지노드 분리절연막(24)을 형성한다. 스토리지노드 분리절연막(24)은 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 단일막 또는 PSG(Phosphorous Silicate Glass)와 PETEOS의 이중막일 수 있다. 또한, 스토리지노드 분리절연막(24)을 형성하기 전에, 그 하부에 식각정지막으로서 질화막을 먼저 형성할 수 있으며, 이 질화막은 후속 패턴 형성을 위한 식각시 스토리지노드 콘택플러그 및 그 주변이 어택되는 것을 방지한다.Next, the storage node isolation insulating layer 24 is formed on the entire substrate 21. The storage node isolation insulating layer 24 may be a Plasma Enhanced Tetra Ethyl Ortho Silicate (PETOS) single layer or a double layer of Phosphorous Silicate Glass (PSG) and PETEOS. In addition, before the storage node isolation insulating layer 24 is formed, a nitride film may be first formed as an etch stop film under the storage node isolation layer, and the nitride film may be formed so that the storage node contact plug and its surroundings are attacked during etching for subsequent pattern formation. prevent.

다음으로, 스토리지노드 분리절연막(24)을 식각하여 스토리지노드가 형성될 부분이 되는 패턴(25)을 형성한다.Next, the storage node isolation insulating layer 24 is etched to form a pattern 25 that becomes a portion where the storage node is to be formed.

도 4b에 도시된 바와 같이, 스토리지노드를 형성하기 위해 도전층을 티타늄질화막(27)으로 형성한다. 스토리지노드는 TiN 이외에도, WN, TaN, Pt, Ru 및 비정질실리콘으로 이루어진 군으로부터 선택된 어느 하나로 형성될 수 있다.As shown in FIG. 4B, a conductive layer is formed of a titanium nitride layer 27 to form a storage node. In addition to TiN, the storage node may be formed of any one selected from the group consisting of WN, TaN, Pt, Ru, and amorphous silicon.

도전층은 화학기상증착법(CVD) 또는 원자층증착법(ALD) 등을 이용하여 형성될 수 있다.The conductive layer may be formed using chemical vapor deposition (CVD) or atomic layer deposition (ALD).

또한, 티타늄질화막(27) 형성 전에 티타늄(Ti)(미도시함)을 증착한 후, 적어도 550℃ 이상의 온도에서 급속 열처리(Rapid Thermal Process; RTP)를 진행하여 티타늄과 스토리지노드 콘택플러그(23)의 계면에 티타늄실리사이드(TiSi2)(26)를 형성한다. 티타늄실리사이드(26)는 오믹 콘택(ohmic contact)을 형성하여 콘택 저항 특성을 향상시킬 수 있다.In addition, after depositing titanium (Ti) (not shown) before the titanium nitride layer 27 is formed, a rapid thermal process (RTP) is performed at a temperature of at least 550 ° C. or more to the titanium and the storage node contact plug 23. Titanium silicide (TiSi 2 ) 26 is formed at the interface thereof. Titanium silicide 26 may form ohmic contacts to improve contact resistance characteristics.

도 4c에 도시된 바와 같이, 스토리지노드 분리 공정을 수행한다. 예를 들어, 에치백 공정 또는 화학적기계적연마(CMP)를 진행하여 스토리지노드 분리절연막(24) 상에 존재하여 티타늄질화막(27)을 제거하여 패턴(25) 내부에만 이웃한 패턴끼리 서로 분리되는 TiN 스토리지노드(27A)를 잔류시킨다.As shown in FIG. 4C, the storage node separation process is performed. For example, TiN is formed on the storage node separation insulating layer 24 by an etch back process or chemical mechanical polishing (CMP) to remove the titanium nitride layer 27 to separate patterns adjacent to only the inside of the pattern 25. The storage node 27A is left.

다음으로, TiN 스토리지노드(27A) 내부에 잔류하는 Cl 등의 불순물을 제거하면서 티타늄실리사이드(26) 형성을 위한 급속열처리(RTP)에 의한 스트레스를 감소시키기 위해 질소 분위에서 후 열처리(Post anneal)한다. 이 때, 후 열처리는 NH3, Ar 또는 진공 분위기에서 수행할 수 있다.Next, while removing impurities such as Cl remaining in the TiN storage node 27A, post annealing is performed in a nitrogen atmosphere to reduce stress due to rapid thermal treatment (RTP) for forming the titanium silicide 26. . At this time, the post-heat treatment may be performed in NH 3 , Ar or a vacuum atmosphere.

도 4d에 도시된 바와 같이, TiN 스토리지노드(27A)를 포함한 스토리지노드 분리절연막(24) 상에 유전체(200)를 형성한다. 이 때, 유전체(200)는 도 3에 도시된 제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)이 순서대로 적층된 구조를 포함하되, 제2 지르코늄산화막(202)은 제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체이다.As shown in FIG. 4D, the dielectric 200 is formed on the storage node isolation insulating layer 24 including the TiN storage node 27A. In this case, the dielectric 200 includes a structure in which the first zirconium oxide film 201, the second zirconium oxide film 202, and the third zirconium oxide film 203 are sequentially stacked, and the second zirconium oxide film is stacked. Reference numeral 202 denotes a dielectric having a higher ratio of tetragonal crystal phases than the first zirconium oxide film 201 and the third zirconium oxide film 203.

유전체(200)는 도 3과 관련하여 전술한 바와 같이 형성된다. 즉, 제1 지르코늄산화막(201)을 270~275℃의 온도에서 형성하고, 다음으로 제1 지르코늄산화막(201) 상에 제2 지르코늄산화막(202)을 280~285℃의 온도에서 형성하고, 다음으로, 제2 지르코늄산화막(202) 상에 제3 지르코늄산화막(203)은 270~275℃의 온도에서 형성함으로써, 제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)을 순서대로 적층하여 적층구조를 형성할 수 있다.Dielectric 200 is formed as described above with respect to FIG. 3. That is, the first zirconium oxide film 201 is formed at a temperature of 270 to 275 ° C, the second zirconium oxide film 202 is formed on the first zirconium oxide film 201 at a temperature of 280 to 285 ° C, and then Thus, by forming the third zirconium oxide film 203 on the second zirconium oxide film 202 at a temperature of 270 ~ 275 ℃, the first zirconium oxide film 201, the second zirconium oxide film 202 and the third zirconium oxide film ( 203 may be stacked in order to form a stacked structure.

이 때, 제1 지르코늄산화막(201) 및 제3 지르코늄산화막(203)은 각각 15~20Å의 두께를 갖고, 제2 지르코늄산화막(202)은 40~60Å의 두께를 갖는다.At this time, each of the first zirconium oxide film 201 and the third zirconium oxide film 203 has a thickness of 15 to 20 GPa, and the second zirconium oxide film 202 has a thickness of 40 to 60 GPa.

제1 지르코늄산화막(201), 제2 지르코늄산화막(202) 및 제3 지르코늄산화막(203)이 순서대로 적층된 구조는 70~100Å의 두께를 갖는다.The structure in which the first zirconium oxide film 201, the second zirconium oxide film 202, and the third zirconium oxide film 203 are stacked in this order has a thickness of 70 to 100 GPa.

각각의 지르코늄산화막은 원자층증착법(ALD)에 의하여 형성할 수 있다.Each zirconium oxide film can be formed by atomic layer deposition (ALD).

지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd), Zr(OtBu)4 및 지르코늄 함유 화합물로 이루어진 군으로부터 선택되는 어느 하나를 이용할 수 있다.Zirconium sources are ZrCl 4 , Zr [N (CH 3 ) C 2 H 5 ] 4 , Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd), Zr (OtBu) 4 and zirconium-containing compounds Any one can be used.

또한, 지르코늄 소스는 액체 공급 방식(Liquid Delivery System; LDS)을 이용하여 공급될 수 있다.In addition, the zirconium source may be supplied using a Liquid Delivery System (LDS).

이어서, 유전체(200)의 전기적 특성을 향상시키기 위해 오존 분위기에서 열처리할 수 있다.Subsequently, heat treatment may be performed in an ozone atmosphere to improve electrical characteristics of the dielectric 200.

본 발명에 따라 제조된 커패시터는 이와 같은 유전체(200)를 구비함으로써 높은 유전상수를 나타내는 것과 동시에 누설전류 특성을 효과적으로 개선시킬 수 있다.Capacitors manufactured according to the present invention can exhibit a high dielectric constant and effectively improve leakage current characteristics by including such a dielectric 200.

다음으로, 도 4e에 도시된 바와 같이, 유전체(200) 상에 플레이트(28)로 사용되는 도전층을 형성한다. 예를 들어, 플레이트(28)로 사용되는 도전층은 티타늄질화막(TiN)과 도우프드 폴리실리콘(doped polysilicon)의 이중층일 수 있다. 도우프드 폴리실리콘은 인 또는 불순물이 도핑된 것이다.Next, as shown in FIG. 4E, a conductive layer used as the plate 28 is formed on the dielectric 200. For example, the conductive layer used as the plate 28 may be a bilayer of titanium nitride (TiN) and doped polysilicon. Doped polysilicon is doped with phosphorus or impurities.

도전층은 화학기상증착법(CVD) 또는 원자층증착법(ALD) 등을 이용하여 형성될 수 있다. The conductive layer may be formed using chemical vapor deposition (CVD) or atomic layer deposition (ALD).

상술한 커패시터의 제조방법은 컨케이브형 커패시터에 관한 것이나, 본 발명은 스택형 또는 실린더형 커패시터의 제조방법에도 적용이 가능하다.The above-described method for manufacturing a capacitor relates to a concave capacitor, but the present invention can be applied to a method for manufacturing a stacked or cylindrical capacitor.

본 발명의 커패시터의 제조방법에 있어서는 전술한 바와 같이 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체를 이용함으로써, 유전상수 증가에 따라 커패시턴스 확보가 가능하므로, 이에 따라 스토리지노드의 높이를 감소시킬 수 있다. 이와 같이 스토리지노드의 높이를 감소시킴으로써, 실린더 커패시터의 경우에는 스토리지노드의 쓰러짐(leaning)을 방지할 수 있으며, 컨케이브 커패시터의 경우에는 스토리지노드와 후속 콘택(MIC) 간의 높이를 감소시켜 메모리 소자의 수율을 개선할 수 있다.The method of manufacturing a capacitor of the present invention includes a structure in which a first zirconium oxide film, a second zirconium oxide film, and a third zirconium oxide film are sequentially stacked as described above, and the second zirconium oxide film is formed of the first zirconium oxide film and the first zirconium oxide film. By using a dielectric having a higher ratio of tetragonal crystal phases compared to the zirconium oxide film, capacitance can be secured as the dielectric constant increases, thereby reducing the height of the storage node. By reducing the height of the storage node as described above, in the case of a cylinder capacitor, it is possible to prevent the storage node from falling. In the case of a concave capacitor, the height between the storage node and the subsequent contact MIC is reduced to reduce the height of the memory device. Yield can be improved.

상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
The present invention is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.

200: 유전체 201: 제1 지르코늄산화막
202: 제2 지르코늄산화막 203: 제3 지르코늄산화막
21: 기판 22: 층간절연막
23: 스토리지노드 콘택플러그 24: 스토리지노드 분리절연막
25: 패턴 26: 티타늄실리사이드
27: TiN 스토리지노드 28: 플레이트 200: dielectric 201: first zirconium oxide film
202: second zirconium oxide film 203: third zirconium oxide film
21: substrate 22: interlayer insulating film
23: storage node contact plug 24: storage node isolation insulating film
25: pattern 26: titanium silicide
27: TiN storage node 28: plate

Claims (26)

제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체.
A first zirconium oxide film, a second zirconium oxide film, and a third zirconium oxide film in a stacked structure, and the second zirconium oxide film has a ratio of tetragonal crystal phases compared to the first zirconium oxide film and the third zirconium oxide film. This high dielectric.
제1항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 15~20Å의 두께를 갖는
유전체.
The method of claim 1,
The first zirconium oxide film and the third zirconium oxide film each have a thickness of 15 ~ 20Å
dielectric.
제1항에 있어서,
상기 제2 지르코늄산화막은 40~60Å의 두께를 갖는
유전체.
The method of claim 1,
The second zirconium oxide film has a thickness of 40 ~ 60Å
dielectric.
제1항에 있어서,
상기 적층된 구조는 70~100Å의 두께를 갖는
유전체.
The method of claim 1,
The laminated structure has a thickness of 70 ~ 100Å
dielectric.
제1항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 270~275℃의 온도에서 형성된
유전체.
The method of claim 1,
The first zirconium oxide film and the third zirconium oxide film are each formed at a temperature of 270 ~ 275 ℃
dielectric.
제1항에 있어서,
상기 제2 지르코늄산화막은 280~285℃의 온도에서 형성된
유전체.
The method of claim 1,
The second zirconium oxide film is formed at a temperature of 280 ~ 285 ℃
dielectric.
제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막을 순서대로 적층하여 적층구조를 형성하는 단계를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체의 제조방법.
And laminating a first zirconium oxide film, a second zirconium oxide film, and a third zirconium oxide film in order to form a stacked structure, wherein the second zirconium oxide film has a tetragonal structure compared to the first zirconium oxide film and the third zirconium oxide film. tetragonal) A method for producing a dielectric having a high ratio of crystal phases.
제7항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 15~20Å의 두께를 갖도록 형성하는
유전체의 제조방법.
The method of claim 7, wherein
The first zirconium oxide film and the third zirconium oxide film are each formed to have a thickness of 15 ~ 20Å
Method for producing a dielectric.
제7항에 있어서,
상기 제2 지르코늄산화막은 40~60Å의 두께를 갖도록 형성하는
유전체의 제조방법.
The method of claim 7, wherein
The second zirconium oxide film is formed to have a thickness of 40 ~ 60Å
Method for producing a dielectric.
제7항에 있어서,
상기 적층된 구조는 70~100Å의 두께를 갖도록 형성하는
유전체의 제조방법.
The method of claim 7, wherein
The laminated structure is formed to have a thickness of 70 ~ 100Å
Method for producing a dielectric.
제7항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 270~275℃의 온도에서 형성하는
유전체의 제조방법.The method of claim 7, wherein
The first zirconium oxide film and the third zirconium oxide film are each formed at a temperature of 270 ~ 275 ℃
Method for producing a dielectric. 제7항에 있어서,
상기 제2 지르코늄산화막은 280~285℃의 온도에서 형성하는
유전체의 제조방법.
The method of claim 7, wherein
The second zirconium oxide film is formed at a temperature of 280 ~ 285 ℃
Method for producing a dielectric.
제7항에 있어서,
상기 제1 지르코늄산화막, 상기 제2 지르코늄산화막 및 상기 제3 지르코늄산화막은 원자층증착법(ALD)에 의하여 형성하는
유전체의 제조방법.
The method of claim 7, wherein
The first zirconium oxide film, the second zirconium oxide film and the third zirconium oxide film are formed by atomic layer deposition (ALD).
Method for producing a dielectric.
스토리지노드;
상기 스토리지노드 상에 형성되며, 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체; 및
상기 유전체 상에 형성된 플레이트를
를 포함하는 커패시터.
Storage node;
It is formed on the storage node, and includes a structure in which a first zirconium oxide film, a second zirconium oxide film and a third zirconium oxide film are stacked in order, wherein the second zirconium oxide film is compared with the first zirconium oxide film and the third zirconium oxide film Dielectrics having a high proportion of tetragonal crystal phases; And
The plate formed on the dielectric
Capacitor comprising a.
제14항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 15~20Å의 두께를 갖는
커패시터.
The method of claim 14,
The first zirconium oxide film and the third zirconium oxide film each have a thickness of 15 ~ 20Å
Capacitors.
제14항에 있어서,
상기 제2 지르코늄산화막은 40~60Å의 두께를 갖는
커패시터.
The method of claim 14,
The second zirconium oxide film has a thickness of 40 ~ 60Å
Capacitors.
제14항에 있어서,
상기 적층된 구조는 70~100Å의 두께를 갖는
커패시터.
The method of claim 14,
The laminated structure has a thickness of 70 ~ 100Å
Capacitors.
제14항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 270~275℃의 온도에서 형성된
커패시터.
The method of claim 14,
The first zirconium oxide film and the third zirconium oxide film are each formed at a temperature of 270 ~ 275 ℃
Capacitors.
제14항에 있어서,
상기 제2 지르코늄산화막은 280~285℃의 온도에서 형성된
커패시터.
The method of claim 14,
The second zirconium oxide film is formed at a temperature of 280 ~ 285 ℃
Capacitors.
스토리지노드를 형성하는 단계;
상기 스토리지노드 상에, 제1 지르코늄산화막, 제2 지르코늄산화막 및 제3 지르코늄산화막이 순서대로 적층된 구조를 포함하되, 상기 제2 지르코늄산화막은 상기 제1 지르코늄산화막 및 제3 지르코늄산화막에 비하여 정방정계(tetragonal) 결정상의 비율이 높은 유전체를 형성하는 단계; 및
상기 유전체 상에 플레이트를 형성하는 단계
를 포함하는 커패시터의 제조방법.
Forming a storage node;
A first zirconium oxide film, a second zirconium oxide film and a third zirconium oxide film are stacked on the storage node in order, wherein the second zirconium oxide film has a tetragonal system compared to the first zirconium oxide film and the third zirconium oxide film. forming a dielectric having a high ratio of (tetragonal) crystal phases; And
Forming a plate on the dielectric
Method of manufacturing a capacitor comprising a.
제20항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 15~20Å의 두께를 갖도록 형성하는
커패시터의 제조방법.
21. The method of claim 20,
The first zirconium oxide film and the third zirconium oxide film are each formed to have a thickness of 15 ~ 20Å
Method of manufacturing a capacitor.
제20항에 있어서,
상기 제2 지르코늄산화막은 40~60Å의 두께를 갖도록 형성하는
커패시터의 제조방법.
21. The method of claim 20,
The second zirconium oxide film is formed to have a thickness of 40 ~ 60Å
Method of manufacturing a capacitor.
제20항에 있어서,
상기 적층된 구조는 70~100Å의 두께를 갖도록 형성하는
커패시터의 제조방법.
21. The method of claim 20,
The laminated structure is formed to have a thickness of 70 ~ 100Å
Method of manufacturing a capacitor.
제20항에 있어서,
상기 제1 지르코늄산화막 및 상기 제3 지르코늄산화막은 각각 270~275℃의 온도에서 형성하는
커패시터의 제조방법.
21. The method of claim 20,
The first zirconium oxide film and the third zirconium oxide film are each formed at a temperature of 270 ~ 275 ℃
Method of manufacturing a capacitor.
제20항에 있어서,
상기 제2 지르코늄산화막은 280~285℃의 온도에서 형성하는
커패시터의 제조방법.
21. The method of claim 20,
The second zirconium oxide film is formed at a temperature of 280 ~ 285 ℃
Method of manufacturing a capacitor.
제20항에 있어서,
상기 제1 지르코늄산화막, 상기 제2 지르코늄산화막 및 상기 제3 지르코늄산화막은 원자층증착법(ALD)에 의하여 형성하는
커패시터의 제조방법.21. The method of claim 20,
The first zirconium oxide film, the second zirconium oxide film and the third zirconium oxide film are formed by atomic layer deposition (ALD).
Method of manufacturing a capacitor.
KR1020100130287A 2010-12-17 2010-12-17 Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same KR20120068596A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130287A KR20120068596A (en) 2010-12-17 2010-12-17 Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130287A KR20120068596A (en) 2010-12-17 2010-12-17 Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120068596A true KR20120068596A (en) 2012-06-27

Family

ID=46687229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130287A KR20120068596A (en) 2010-12-17 2010-12-17 Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120068596A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device
US11114541B2 (en) 2017-07-07 2021-09-07 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11621339B2 (en) 2017-07-07 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11764283B2 (en) 2017-07-07 2023-09-19 Samsung Electronics Co., Ltd. Semiconductor device including capacitor

Similar Documents

Publication Publication Date Title
KR20040060443A (en) Capacitor of a semiconductor device and manufacturing method whereof
KR101647384B1 (en) Semiconductor device
US9159551B2 (en) Methods of forming capacitors
KR20030066859A (en) Capacitor Of Semiconductor Device And Method Of Fabricating The Same
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US11678476B2 (en) Capacitor and DRAM device including the same
US20100196592A1 (en) Methods of fabricating capacitors including low-temperature capping layers
US20120044612A1 (en) Tantalum-based electrode stack
KR20030061099A (en) Capacitor Of Semiconductor Device And Method Of Fabricating The Same
US11910592B2 (en) Capacitor and a DRAM device including the same
WO2008114609A1 (en) Semiconductor device and method for manufacturing the same
KR20170069347A (en) Method of fabricating a semiconductor device
US20210140049A1 (en) Thin film structure including dielectric material layer, and method of manufacturing the same, and electronic device employing the same
KR101654027B1 (en) Method for fabricating of semiconductor device
US20150091133A1 (en) Semiconductor device and method for fabricating the same
KR20060062365A (en) Metal-insulator-metal capacitor and a method there of
KR101529674B1 (en) Semiconductor device having insulating layer of cubic system or tetragonal system
KR20120068596A (en) Multi-layer dielectric comprising zirconium oxide, capacitor comprising the same and method for manufacturing the same
KR20220098944A (en) Semiconductor device and method for fabricating the same
KR100677773B1 (en) Method for forming a capacitor in semiconductor device
US20230209804A1 (en) Capacitor and dram device including the same
US8940601B2 (en) Manufacturing method of semiconductor device
US20230111881A1 (en) Semiconductor device and method for fabricating the same
JP2011155268A (en) Method of manufacturing semiconductor device
KR100818658B1 (en) Multi layer dielectrice layer and method for fabricating capacitor with the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid