KR100818388B1 - Method for controling pattern critical dimension of semiconductor device - Google Patents

Method for controling pattern critical dimension of semiconductor device Download PDF

Info

Publication number
KR100818388B1
KR100818388B1 KR1020060083315A KR20060083315A KR100818388B1 KR 100818388 B1 KR100818388 B1 KR 100818388B1 KR 1020060083315 A KR1020060083315 A KR 1020060083315A KR 20060083315 A KR20060083315 A KR 20060083315A KR 100818388 B1 KR100818388 B1 KR 100818388B1
Authority
KR
South Korea
Prior art keywords
line width
pattern
photoresist pattern
thin film
critical dimension
Prior art date
Application number
KR1020060083315A
Other languages
Korean (ko)
Other versions
KR20080020184A (en
Inventor
박세진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083315A priority Critical patent/KR100818388B1/en
Publication of KR20080020184A publication Critical patent/KR20080020184A/en
Application granted granted Critical
Publication of KR100818388B1 publication Critical patent/KR100818388B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Abstract

본 발명은 특정 패턴의 임계치수를 제어한다는 것으로, 이를 위하여 본 발명은, 측정된 포토레지스트 패턴의 선폭 및 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인 경우에만 후속 공정을 수행하는 종래 방법과는 달리, 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 저장한 상태에서 포토레지스트 패턴을 형성하기 위해 반도체 웨이퍼의 포토리소그래피 공정을 수행하고, 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴의 선폭을 측정하며, 저장된 임계치수 정보를 추출하여 측정된 포토레지스트 패턴의 선폭과 비교한 후에, 포토레지스트 패턴의 선폭에 대응하는 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인지를 체크하고, 기 설정된 기준 범위 내의 값인 경우 반도체 웨이퍼의 식각 공정 및 애싱 공정을 수행함으로써, 반도체 소자의 공정 과정에서 포토레지스트 패턴의 선폭에 따라 형성될 박막 패턴의 선폭을 예측하여 패턴의 임계치수를 효과적으로 제어할 수 있는 것이다.The present invention controls the critical dimension of a specific pattern. For this purpose, the present invention is different from the conventional method of performing a subsequent process only when the measured line width of the photoresist pattern and the line width of the thin film pattern are within a preset reference range. Performing photolithography of the semiconductor wafer to form the photoresist pattern in the state of storing the photoresist pattern and the critical dimension information of the thin film pattern, measuring the line width of the photoresist pattern formed through the photolithography process, and storing the stored threshold After the number information is extracted and compared with the measured line width of the photoresist pattern, it is checked whether the line width of the thin film pattern corresponding to the line width of the photoresist pattern is a value within a preset reference range. By performing the etching process and ashing process of the semiconductor By predicting the line width of the thin film pattern to be formed according to the line width of the photoresist pattern in the process of the device it is possible to effectively control the critical dimension of the pattern.

포토리소그래피(Photolithography) 공정, DI(Develop Inspection) 임계치수, FI(Final Inspection) 임계치수 Photolithography process, DI (Develop Inspection) critical dimension, FI (final inspection) critical dimension

Description

반도체 소자의 패턴 임계치수 제어 방법{METHOD FOR CONTROLING PATTERN CRITICAL DIMENSION OF SEMICONDUCTOR DEVICE}METHODS FOR CONTROLING PATTERN CRITICAL DIMENSION OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래에 포토레지스트 패턴에 따라 특정 박막을 식각하여 박막 패턴을 형성하는 과정을 나타내는 공정 순서도,1A through 1D are process flowcharts illustrating a process of forming a thin film pattern by etching a specific thin film according to a conventional photoresist pattern;

도 2는 종래 방법에 따라 임계치수를 측정하여 반도체 공정을 수행하는 과정을 나타낸 플로우차트,2 is a flowchart illustrating a process of performing a semiconductor process by measuring a critical dimension according to a conventional method;

도 3은 본 발명에 따라 테스트 웨이퍼에 대한 임계치수를 측정하여 그 정보를 저장하는 과정을 나타낸 플로우차트,3 is a flowchart illustrating a process of measuring a critical dimension for a test wafer and storing the information according to the present invention;

도 4는 본 발명에 따라 저장된 임계치수 정보에 따라 반도체 공정을 수행하는 과정을 나타낸 플로우차트.4 is a flowchart illustrating a process of performing a semiconductor process according to the critical dimension information stored according to the present invention.

본 발명은 반도체 소자의 패턴 임계치수를 제어하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정에서 특정 패턴의 임계치수 정보에 따라 반도체 공정을 수행하는데 적합한 반도체 소자의 패턴 임계치수 제어 방법에 관한 것이다.The present invention relates to a method for controlling a pattern threshold of a semiconductor device, and more particularly, to a method for controlling a pattern threshold of a semiconductor device suitable for performing a semiconductor process according to the critical dimension information of a specific pattern in a semiconductor device manufacturing process. It is about.

잘 알려진 바와 같이, 반도체 소자의 제조 과정은 증착 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 포함한다.As is well known, the manufacturing process of a semiconductor device includes processes such as a deposition process, an etching process and an ion implantation process.

즉, 반도체 소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착한 후에 포토리소그래피(Photolithography) 공정, 식각 공정 및 이온 주입 공정 등을 통해 패턴을 형성하는데, 포토리소그래피(Photolithography) 공정은 포토마스크를 이용하여 원하는 반도체 소자의 패턴을 웨이퍼 상에 형성시키는 반도체 제조 과정의 핵심 기술이다.That is, the semiconductor device forms a pattern through a photolithography process, an etching process, and an ion implantation process after depositing a thin film of various layers such as a polycrystalline film, an oxide film, a nitride film, and a metal film on a wafer. The photolithography process is a core technology of a semiconductor manufacturing process that uses a photomask to form a desired pattern of a semiconductor device on a wafer.

한편, 반도체 소자의 제조 공정에서 금속층을 형성하기 위해 알루미늄(Al), 텅스텐(W) 등의 금속 물질이 사용되고, 이베포레이션(evaporation), 스퍼터링 등의 방법으로 주입되며, 금속 배선을 형성하기 위한 포토레지스트의 코팅 공정, 현상 공정 등이 수행된다. 이 후에 포토레지스트 패턴에 따른 식각 공정을 통해 금속층을 선택적으로 제거하게 된다. 여기에서, 금속 배선은 라인과 스페이스로 구성되어 있고, 웨이퍼 상에 고립된 패턴, 조밀한 패턴 등이 다양하게 분포된다.Meanwhile, a metal material such as aluminum (Al) or tungsten (W) is used to form a metal layer in the manufacturing process of a semiconductor device, and implanted by a method such as evaporation, sputtering, or the like to form a metal wiring. A photoresist coating process, a developing process, and the like are performed. Thereafter, the metal layer is selectively removed through an etching process according to the photoresist pattern. Here, the metal wiring is composed of lines and spaces, and various patterns, such as isolated patterns and dense patterns, are distributed on the wafer.

한편, 도 1a 내지 도 1d는 종래 방법에 따라 종래에 포토레지스트 패턴에 따라 특정 박막을 식각하여 박막 패턴을 형성하는 과정을 나타내는 공정 순서도이다.1A to 1D are process flowcharts illustrating a process of forming a thin film pattern by etching a specific thin film according to a photoresist pattern according to a conventional method.

도 1a 내지 도 1d를 참조하여 박막 패턴을 형성하는 과정에 대해 설명하면, 도 1에 도시한 바와 같이 실리콘 기판(100) 상에 금속 물질(예를 들면, 알루미늄(Al) 등) 등의 특정 박막(102)을 증착하고, 그 위에 포토레지스트(104)를 예를 들면 스핀 코팅 방식으로 도포한다.A process of forming a thin film pattern with reference to FIGS. 1A to 1D will be described. As shown in FIG. 1, a specific thin film such as a metal material (for example, aluminum (Al)) or the like is formed on the silicon substrate 100. 102 is deposited and the photoresist 104 is applied thereon, for example, by spin coating.

그리고, 포토리소그래피 공정을 통해 포토레지스트(104)를 패터닝하여 도 1b 에 도시한 바와 같이 포토레지스트 패턴(104a)을 형성한다. 이 때, 포토레지스트 패턴(104a)이 형성된 후 포토레지스트 패턴(104a)의 DI(Develop Inspection) 임계치수(CD : Critical Dimension) 측정을 수행한다.Then, the photoresist 104 is patterned through a photolithography process to form the photoresist pattern 104a as shown in FIG. 1B. At this time, after the photoresist pattern 104a is formed, the measurement of the critical dimension (DI) of the photoresist pattern 104a is performed.

다음에, 형성된 포토레지스트 패턴(104a)에 따라 실리콘 기판(100)이 노출되도록 특정 박막(102)을 예를 들면, 반응성 이온 식각(RIE) 방식으로 식각하여 도 1c에 도시한 바와 같이 박막 패턴(102a)을 형성한다.Next, the specific thin film 102 is etched by, for example, a reactive ion etching (RIE) method so that the silicon substrate 100 is exposed according to the formed photoresist pattern 104a, as shown in FIG. 1C. 102a).

이어서, 도 1d에 도시한 바와 같이 박막 패턴(102a)이 형성된 실리콘 기판(100) 상부의 포토레지스트 패턴(104a)을 제거한다. 이 때, 포토레지스트 패턴(104a)이 제거된 후 박막 패턴(102a)의 FI(Final Inspection) 임계치수(CD : Critical Dimension) 측정을 수행한다.Subsequently, as shown in FIG. 1D, the photoresist pattern 104a on the silicon substrate 100 on which the thin film pattern 102a is formed is removed. In this case, after the photoresist pattern 104a is removed, a final inspection (FI) critical dimension (CD) measurement of the thin film pattern 102a is performed.

한편, 도 2는 종래 방법에 따라 임계치수를 측정하여 반도체 공정을 수행하는 과정을 나타낸 플로우차트로서, 이러한 도면을 통해 종래 방법에 따른 반도체 공정 수행 방법에 대해 설명하면, 특정 박막을 포함하는 웨이퍼를 노광시킨 후에(단계202), 포토리소그래피 공정을 통해 특정 포토레지스트 패턴을 형성하고(단계204), 특정 포토레지스트 패턴의 선폭 a를 측정한다(단계206). 여기에서, a는 포토레지스트 패턴에 따른 선폭의 DI(Develop Inspection) 임계치수를 의미한다.Meanwhile, FIG. 2 is a flowchart illustrating a process of performing a semiconductor process by measuring a critical dimension according to a conventional method. Referring to the method of performing a semiconductor process according to the conventional method through these drawings, a wafer including a specific thin film may be described. After exposure (step 202), a specific photoresist pattern is formed through a photolithography process (step 204), and the line width a of the specific photoresist pattern is measured (step 206). Here, a means a DI (Develop Inspection) critical dimension of the line width according to the photoresist pattern.

그리고, 측정된 a가 DI 임계치수에 대한 기준 범위 내의 값인지를 체크한 후에(단계208), 기준 범위 내의 값인 경우 형성된 포토레지스트 패턴에 따라 식각 공정을 수행하고, 포토레지스트 패턴을 제거하는 애싱 공정을 수행한다(단계210). 한편, 기준 범위 내의 값이 아닌 경우 웨이퍼를 노광하는 단계(202)부터 재수행한다.Then, after checking whether the measured a is within a reference range for the DI threshold (step 208), if the value is within the reference range, an etching process is performed according to the formed photoresist pattern and the ashing process is removed. Perform step 210. On the other hand, if the value is not within the reference range, the process is performed again from the step 202 of exposing the wafer.

다음에, 포토레지스트 패턴에 따라 형성된 박막 패턴의 선폭 b를 측정하고(단계212), 측정된 b가 FI(Final Inspection) 임계치수에 대한 기준 범위 내의 값인지를 체크한다(단계214). 여기에서, b는 박막 패턴에 따른 FI 임계치수를 의미한다.Next, the line width b of the thin film pattern formed in accordance with the photoresist pattern is measured (step 212), and it is checked whether the measured b is a value within a reference range for the final inspection (FI) critical dimension (step 214). Here, b means the FI threshold dimension according to the thin film pattern.

상기 단계(214)의 체크 결과, 기준 범위 내의 값인 경우 후속 공정을 수행하고(단계216), 기준 범위 내의 값이 아닌 경우 해당 웨이퍼에 대한 불량을 판단한다(단계218).As a result of the check in step 214, if the value is within the reference range, a subsequent process is performed (step 216). If the value is not within the reference range, the defect for the corresponding wafer is determined (step 218).

따라서, 종래에 반도체 공정을 수행하는데 있어, 웨이퍼 내의 임계치수 균일도는 반도체 소자 수율의 중요한 요인으로 작용하는데, 그 중에서 특히 FI 임계치수는 실제 반도체 소자의 특성에 중요하게 작용한다. 이러한 FI 임계치수는 포토리소그래피 공정 및 식각 공정에 따라 결정되지만, 각각의 공정에 따라 관리되고, 이러한 임계치수 균일성은 공정 장비에 따라 결정되기 때문에 그 임계치수를 제어하는데 어려움이 있는 실정이다.Therefore, in performing a semiconductor process in the related art, the uniformity of the critical dimension in the wafer acts as an important factor of the semiconductor device yield, among which the FI critical dimension particularly plays an important role in the characteristics of the actual semiconductor device. The FI threshold is determined by the photolithography process and the etching process, but is managed according to each process, and since the critical uniformity is determined by the process equipment, it is difficult to control the critical dimension.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 테스트 웨이퍼에 대해 DI 임계치수에 대응하는 FI 임계치수의 임계치수 정보를 저장해 두고, 이를 이용하고 반도체 공정을 수행할 수 있는 반도체 소자의 임계치수 제어 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, a semiconductor device that stores the critical dimension information of the FI threshold dimension corresponding to the DI threshold dimension for the test wafer, and can use this and perform a semiconductor process It is an object of the present invention to provide a method for controlling the critical dimension of a.

본 발명의 다른 목적은, 반도체 공정을 수행하는 과정에서 임계치수 정보를 이용하여 임계치수 균일도를 향상시킬 수 있는 반도체 소자의 임계치수 제어 방법 을 제공하는데 있다.Another object of the present invention is to provide a method for controlling a critical dimension of a semiconductor device capable of improving critical dimension uniformity by using critical dimension information in a process of performing a semiconductor process.

상기 목적을 달성하기 위하여 본 발명은, 포토레지스트 패턴에 따라 박막 패턴을 형성하는 반도체 소자의 패턴 임계치수를 제어하는 방법으로서, 상기 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 저장하는 제 1 단계와, 상기 포토레지스트 패턴을 형성하기 위해 반도체 웨이퍼의 포토리소그래피 공정을 수행하는 제 2 단계와, 상기 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴의 선폭을 측정하는 제 3 단계와, 상기 저장된 임계치수 정보를 추출하여 상기 측정된 포토레지스트 패턴의 선폭과 비교하는 제 4 단계와, 상기 포토레지스트 패턴의 선폭에 대응하는 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인지를 체크하는 제 5 단계와, 상기 기 설정된 기준 범위 내의 값인 경우 상기 반도체 웨이퍼의 식각 공정 및 애싱 공정을 수행하는 제 6 단계를 포함하는 반도체 소자의 패턴 임계치수 제어 방법을 제공한다.In order to achieve the above object, the present invention provides a method for controlling a pattern threshold of a semiconductor device forming a thin film pattern according to a photoresist pattern, the method comprising: a first step of storing the photoresist pattern and critical dimension information of the thin film pattern; A second step of performing a photolithography process of the semiconductor wafer to form the photoresist pattern, a third step of measuring a line width of the photoresist pattern formed through the photolithography process, and extracting the stored critical dimension information A fourth step of comparing the measured line width with the line width of the photoresist pattern, a fifth step of checking whether the line width of the thin film pattern corresponding to the line width of the photoresist pattern is within a preset reference range, and the preset reference When the value is within the range, the etching process and ashing process of the semiconductor wafer may be performed. Provides a method for controlling the pattern threshold of a semiconductor device including a sixth step.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 저장한 상태에서 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴의 선 폭을 측정하며, 저장된 임계치수 정보와 비교한 후에, 포토레지스트 패턴의 선폭에 대응하는 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인 경우 반도체 웨이퍼의 식각 공정 및 애싱 공정을 수행하고, 이에 따라 형성된 박막 패턴의 선폭을 측정하여 포토레지스트 패턴의 선폭 및 박막 패턴의 선폭을 임계치수 정보로서 재저장하는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is to measure the line width of a photoresist pattern formed through a photolithography process in the state of storing the photoresist pattern and the critical dimension information of the thin film pattern, and compare the photoresist with the stored critical dimension information. When the line width of the thin film pattern corresponding to the line width of the pattern is a value within a predetermined reference range, an etching process and an ashing process of the semiconductor wafer are performed, and the line width of the formed thin film pattern is measured to measure the line width of the photoresist pattern and the line width of the thin film pattern. By re-storing as the critical dimension information, it is easy to achieve the object of the present invention through this technical means.

도 3은 본 발명에 따라 테스트 웨이퍼에 대한 임계치수를 측정하여 그 정보를 저장하는 과정을 나타낸 플로우차트이다3 is a flowchart illustrating a process of measuring a critical dimension for a test wafer and storing the information according to the present invention.

도 3을 참조하면, 테스트 웨이퍼에 원하는 금속막 또는 산화막 등의 특정 박막을 증착한 후에 포토레지스트를 코팅하고, 소정의 마스크에 따라 자외선(deep UV 또는 middle UV)을 조사하여 통과된 빛이 포토레지스트와 반응하여 현상액을 통해 반응한 부분이 제거되며, 이러한 노광 및 포토리소그래피 공정에 따라 포토레지스트 패턴이 형성된다(단계302, 304).Referring to FIG. 3, after depositing a specific thin film such as a desired metal film or an oxide film on a test wafer, the photoresist is coated, and the light passing through the ultraviolet light (deep UV or middle UV) is irradiated according to a predetermined mask. And the portion reacted through the developer is removed, and a photoresist pattern is formed according to this exposure and photolithography process (steps 302 and 304).

그리고, 특정 박막이 증착된 테스트 웨이퍼 상에 형성된 포토레지스트 패턴의 선폭 a를 측정한다(단계306). 여기에서, a는 포토레지스트 패턴에 따른 선폭의 DI(Develop Inspection) 임계치수를 의미한다.The line width a of the photoresist pattern formed on the test wafer on which the specific thin film is deposited is measured (step 306). Here, a means a DI (Develop Inspection) critical dimension of the line width according to the photoresist pattern.

다음에, 형성된 포토레지스트 패턴에 따라 테스트 웨이퍼에 증착된 특정 박막을 반응성 이온 식각(RIE) 등의 방식으로 식각하여 패터닝한 후, O2, N2, Ar 등의 가스를 이용한 애싱 공정을 수행하여 상부의 포토레지스트 패턴을 제거한다(단계308).Next, the specific thin film deposited on the test wafer is etched and patterned by a method such as reactive ion etching (RIE) according to the formed photoresist pattern, and then an ashing process using a gas such as O 2, N 2, Ar, or the like is performed. The photoresist pattern is removed (step 308).

이 후에, 포토레지스트 패턴에 따라 패터닝된 박막 패턴의 선폭 b를 측정한다(단계310). 여기에서, b는 박막 패턴에 따른 FI 임계치수를 의미한다.Thereafter, the line width b of the thin film patterned according to the photoresist pattern is measured (step 310). Here, b means the FI threshold dimension according to the thin film pattern.

이어서, 단계306에서 측정된 a(즉, 포토레지스트 패턴에 따른 선폭의 DI(Develop Inspection) 임계치수)에 대응하는 단계310에서 측정된 b(즉, 박막 패턴에 따른 FI(Final Inspection) 임계치수)의 임계치수 정보를 저장한다(단계312). 이러한 임계치수 정보는 포토레지스트 패턴의 선폭인 a와 박막 패턴의 선폭 b가 함께 저장되며, a에 따른 b의 예측 정보로 이용된다. 또한, 이러한 임계치수 정보는 포토레지스트 패턴의 선폭에 대한 기준 범위값, 박막 패턴의 선폭에 대한 기준 범위값 등이 포함될 수 있다.Subsequently, b measured in step 310 corresponding to a (i.e., DI (Develop Inspection) threshold of line width according to photoresist pattern) measured in step 306 (i.e., FI (final inspection threshold) according to thin film pattern) The critical dimension information of is stored (step 312). The critical dimension information is stored together with the line width b of the photoresist pattern and the line width b of the thin film pattern, and is used as prediction information for b according to a. In addition, the critical dimension information may include a reference range value for the line width of the photoresist pattern, a reference range value for the line width of the thin film pattern, and the like.

따라서, 반도체 소자의 공정 과정에서 테스트 웨이퍼에 대해 포토레지스트 패턴의 선폭에 대한 박막 패턴의 선폭에 따라 그 임계치수 정보를 저장하고, 저장된 정보를 포토레지스트 패턴의 선폭에 대한 예측 정보로 이용할 수 있다.Therefore, the critical dimension information may be stored in accordance with the line width of the thin film pattern with respect to the line width of the photoresist pattern in the process of the semiconductor device, and the stored information may be used as prediction information for the line width of the photoresist pattern.

다음에, 상술한 바와 같이 포토레지스트 패턴의 선폭에 대한 박막 패턴의 선폭에 따른 임계치수 정보를 저장한 상태에서 반도체 웨이퍼의 포토리소그래피 공정을 수행한 후 그 포토레지스트 패턴의 선폭에 따라 박막 패턴의 선폭을 예측하고, 그 예측된 값이 기준 범위 내의 값인 경우 후속 식각 공정 및 애싱 공정을 수행하여 박막 패턴을 형성하는 과정에 대해 설명한다.Next, as described above, after performing the photolithography process of the semiconductor wafer in the state of storing the critical dimension information according to the line width of the thin film pattern to the line width of the photoresist pattern, the line width of the thin film pattern according to the line width of the photoresist pattern Next, when the predicted value is within a reference range, a process of forming a thin film pattern by performing a subsequent etching process and an ashing process will be described.

도 4는 본 발명에 따라 저장된 임계치수 정보에 따라 반도체 공정을 수행하는 과정을 나타낸 플로우차트이다.4 is a flowchart illustrating a process of performing a semiconductor process according to the critical dimension information stored according to the present invention.

도 4를 참조하면, 반도체 웨이퍼에 원하는 금속막 또는 산화막 등의 특정 박 막을 증착한 후에 포토레지스트를 코팅하고, 소정의 마스크에 따라 자외선(deep UV 또는 middle UV)을 조사하여 통과된 빛이 포토레지스트와 반응하여 현상액을 통해 반응한 부분이 제거되며, 이러한 노광 및 포토리소그래피 공정에 따라 포토레지스트 패턴이 형성된다(단계402, 404).Referring to FIG. 4, after depositing a specific thin film such as a desired metal film or an oxide film on a semiconductor wafer, the photoresist is coated, and the light passed through irradiation with deep UV or middle UV according to a predetermined mask passes through the photoresist. And the portion reacted through the developer is removed, and a photoresist pattern is formed according to this exposure and photolithography process (steps 402 and 404).

그리고, 특정 박막이 증착된 반도체 웨이퍼 상에 형성된 포토레지스트 패턴의 선폭 a를 측정한다(단계406). 여기에서, a는 포토레지스트 패턴에 따른 선폭의 DI(Develop Inspection) 임계치수를 의미한다.The line width a of the photoresist pattern formed on the semiconductor wafer on which the specific thin film is deposited is measured (step 406). Here, a means a DI (Develop Inspection) critical dimension of the line width according to the photoresist pattern.

다음에, 단계406에서 측정된 a에 따른 임계치수 정보를 추출한다(단계408). 여기에서, 임계치수 정보는 포토레지스트 패턴의 선폭 A, A에 대응되는 박막 패턴의 선폭 B, 포토레지스트 패턴의 선폭에 대한 기준 범위값, 박막 패턴의 선폭에 대한 기준 범위값 등이 포함될 수 있다.Next, the critical dimension information according to a measured in step 406 is extracted (step 408). Here, the critical dimension information may include a line width B of the thin film pattern corresponding to the line widths A and A of the photoresist pattern, a reference range value for the line width of the photoresist pattern, a reference range value for the line width of the thin film pattern, and the like.

또한, 측정된 a와 추출된 임계치수 정보를 비교한 후, 측정된 a에 대해 예측된 박막 패턴의 선폭 B가 기 설정된 기준 범위 내의 값인지를 체크한다(단계410).In addition, after comparing the measured a and the extracted critical dimension information, it is checked whether the line width B of the thin film pattern predicted for the measured a is within a preset reference range (step 410).

상기 단계(410)에서의 체크 결과, 예측된 박막 패턴의 선폭 B가 기 설정된 기준 범위 내의 값이 아닌 경우 단계402에서부터의 과정을 재수행하고, 기 설정된 기준 범위 내의 값인 경우 반도체 웨이퍼의 특정 박막을 포토레지스트 패턴에 따라 반응성 이온 식각(RIE) 등의 방식으로 식각하여 박막 패턴을 형성한 후, O2, N2, Ar 등의 가스를 이용한 애싱 공정을 수행하여 포토레지스트 패턴을 제거한다(단계412).As a result of the check in step 410, if the line width B of the predicted thin film pattern is not within the preset reference range, the process from step 402 is repeated. If the value is within the preset reference range, the specific thin film of the semiconductor wafer is photographed. After etching by reactive ion etching (RIE) or the like according to the resist pattern to form a thin film pattern, an ashing process using a gas such as O 2, N 2 or Ar is performed to remove the photoresist pattern (step 412).

이 후에, 포토레지스트 패턴에 따라 형성된 박막 패턴의 선폭 b를 측정한다 (단계414). 여기에서, b는 박막 패턴에 따른 FI 임계치수를 의미한다.Thereafter, the line width b of the thin film pattern formed according to the photoresist pattern is measured (step 414). Here, b means the FI threshold dimension according to the thin film pattern.

이어서, 단계406에서 측정된 a(즉, 포토레지스트 패턴에 따른 선폭의 DI(Develop Inspection) 임계치수)에 대응하는 b(즉, 박막 패턴에 따른 FI(Final Inspection) 임계치수)의 임계치수 정보를 저장한다(단계416). 여기에서, 임계치수 정보는 측정된 a를 A로, 측정된 b를 B로 대응하여 재저장된다. 이 후, 반도체 웨이퍼에 대한 후속 공정을 수행한다(단계418).Subsequently, the critical dimension information of b (i.e., Final Inspection (FI) based on the thin film pattern) corresponding to a (ie, the DI (Develop Inspection) threshold of the line width according to the photoresist pattern) measured in step 406 is obtained. Save (step 416). Herein, the critical dimension information is restored according to the measured a as A and the measured b as B. Thereafter, a subsequent process is performed on the semiconductor wafer (step 418).

한편, 상술한 본 발명에서는 포토레지스트 패턴의 선폭을 측정하여 임계치수 정보와 비교하는 것으로 하여 설명하였으나, 그 측정된 포토레지스트 패턴의 선폭이 기 설정된 기준 범위 내의 값인지를 체크하여 기준 범위 내의 값인 경우에만 임계치수 정보와 비교하는 것으로 할 수도 있음은 물론이다.Meanwhile, in the present invention described above, the line width of the photoresist pattern is measured and compared with the critical dimension information. However, when the line width of the measured photoresist pattern is a value within a preset reference range, the value is within a reference range. Of course, it can also be compared with the critical dimension information only.

따라서, 반도체 소자의 공정 과정에서 포토레지스트 패턴의 선폭 및 이에 대응하는 박막 패턴의 선폭을 포함하는 임계치수 정보를 저장한 상태에서 측정된 포토레지스트 패턴에 대해 임계치수 정보에 따라 예측된 박막 패턴의 선폭이 기준 범위 내의 값이 되는지를 체크하여 효과적으로 후속 공정을 수행할 수 있다.Therefore, the line width of the thin film pattern predicted according to the critical dimension information for the photoresist pattern measured while storing the critical dimension information including the line width of the photoresist pattern and the line width of the thin film pattern corresponding thereto during the process of the semiconductor device. The next step can be effectively performed by checking whether the value falls within this reference range.

이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.In the foregoing description, the present invention has been described with reference to preferred embodiments, but the present invention is not necessarily limited thereto. Those skilled in the art will appreciate that the present invention may be modified without departing from the spirit of the present invention. It will be readily appreciated that branch substitutions, modifications and variations are possible.

이상 설명한 바와 같이 본 발명은, 측정된 포토레지스트 패턴의 선폭 및 박 막 패턴의 선폭이 기 설정된 기준 범위 내의 값인 경우에만 후속 공정을 수행하는 종래 방법과는 달리, 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 저장한 상태에서 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴의 선폭을 측정하며, 포토레지스트 패턴의 선폭에 대응하는 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인 경우 반도체 웨이퍼의 식각 공정 및 애싱 공정을 수행하고, 이에 따라 형성된 박막 패턴의 선폭을 측정하여 포토레지스트 패턴의 선폭 및 박막 패턴의 선폭을 임계치수 정보로서 재저장함으로써, 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 이용하여 임계치수를 예측 제어할 수 있어 반도체 소자의 수율을 향상시킬 수 있다.As described above, in the present invention, unlike the conventional method of performing a subsequent process only when the measured line width of the photoresist pattern and the line width of the thin film pattern are within a preset reference range, the critical dimension of the photoresist pattern and the thin film pattern The line width of the photoresist pattern formed through the photolithography process is measured while information is stored, and when the line width of the thin film pattern corresponding to the line width of the photoresist pattern is within a preset reference range, the etching process and the ashing process of the semiconductor wafer are performed. By measuring the line width of the formed thin film pattern and restoring the line width of the photoresist pattern and the line width of the thin film pattern as critical dimension information, thereby predicting and controlling the critical dimension using the critical dimension information of the photoresist pattern and the thin film pattern. It is possible to improve the yield of the semiconductor device.

Claims (4)

포토레지스트 패턴에 따라 박막 패턴을 형성하는 반도체 소자의 패턴 임계치수를 제어하는 방법으로서,A method of controlling the pattern threshold of a semiconductor device forming a thin film pattern according to a photoresist pattern, 상기 포토레지스트 패턴 및 박막 패턴의 임계치수 정보를 저장하는 제 1 단계와,A first step of storing critical dimension information of the photoresist pattern and the thin film pattern; 상기 포토레지스트 패턴을 형성하기 위해 반도체 웨이퍼의 포토리소그래피 공정을 수행하는 제 2 단계와,A second step of performing a photolithography process of the semiconductor wafer to form the photoresist pattern; 상기 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴의 선폭을 측정하는 제 3 단계와,A third step of measuring a line width of the photoresist pattern formed through the photolithography process; 상기 저장된 임계치수 정보를 추출하여 상기 측정된 포토레지스트 패턴의 선폭과 비교하는 제 4 단계와,A fourth step of extracting the stored critical dimension information and comparing it with the measured line width of the photoresist pattern; 상기 포토레지스트 패턴의 선폭에 대응하는 박막 패턴의 선폭이 기 설정된 기준 범위 내의 값인지를 체크하는 제 5 단계와,A fifth step of checking whether the line width of the thin film pattern corresponding to the line width of the photoresist pattern is within a preset reference range; 상기 기 설정된 기준 범위 내의 값인 경우 상기 반도체 웨이퍼의 식각 공정 및 애싱 공정을 수행하는 제 6 단계A sixth step of performing an etching process and an ashing process of the semiconductor wafer when the value is within the preset reference range 를 포함하는 반도체 소자의 패턴 임계치수 제어 방법.Pattern threshold control method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패턴 임계치수 제어 방법은,The pattern threshold size control method, 제 4 단계의 비교 결과, 상기 포토레지스트 패턴의 선폭이 상기 임계치수의 정보에 따라 기 설정된 기준 범위 내의 값인 경우 상기 제 5 단계를 수행하는 단계와,Performing a fifth step if the line width of the photoresist pattern is a value within a preset reference range according to the information of the threshold value as a result of the comparison in the fourth step; 상기 기 설정된 기준 범위 내의 값이 아닌 경우 상기 제 2 단계부터 재수행하는 단계Redoing from the second step if the value is not within the preset reference range 를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 임계치수 제어 방법.Pattern threshold control method of a semiconductor device characterized in that it further comprises. 제 1 항에 있어서,The method of claim 1, 상기 패턴 임계치수 제어 방법은,The pattern threshold size control method, 상기 제 6 단계 이후에 형성된 박막 패턴의 선폭을 측정하는 단계와,Measuring a line width of the thin film pattern formed after the sixth step; 상기 제 3 단계에서 측정된 포토레지스트 패턴의 선폭과 상기 측정된 박막 패턴의 선폭을 상기 임계치수 정보로 재저장하는 단계Restoring the line width of the photoresist pattern measured in the third step and the line width of the measured thin film pattern as the critical dimension information. 를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 임계치수 제어 방법.Pattern threshold control method of a semiconductor device characterized in that it further comprises. 제 1 항 내지 제 3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 임계치수 정보는, 포토레지스트 패턴의 선폭, 포토레지스트 패턴의 선폭에 대응되는 박막 패턴의 선폭, 포토레지스트 패턴의 선폭에 대한 기준 범위값 및 박막 패턴의 선폭에 대한 기준 범위값을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 임계치수 제어 방법.The critical dimension information includes a line width of the photoresist pattern, a line width of the thin film pattern corresponding to the line width of the photoresist pattern, a reference range value for the line width of the photoresist pattern, and a reference range value for the line width of the thin film pattern. A pattern threshold size control method for a semiconductor device.
KR1020060083315A 2006-08-31 2006-08-31 Method for controling pattern critical dimension of semiconductor device KR100818388B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083315A KR100818388B1 (en) 2006-08-31 2006-08-31 Method for controling pattern critical dimension of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083315A KR100818388B1 (en) 2006-08-31 2006-08-31 Method for controling pattern critical dimension of semiconductor device

Publications (2)

Publication Number Publication Date
KR20080020184A KR20080020184A (en) 2008-03-05
KR100818388B1 true KR100818388B1 (en) 2008-04-01

Family

ID=39395251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083315A KR100818388B1 (en) 2006-08-31 2006-08-31 Method for controling pattern critical dimension of semiconductor device

Country Status (1)

Country Link
KR (1) KR100818388B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180087145A (en) * 2017-01-24 2018-08-01 램 리써치 코포레이션 Virtual metrology systems and methods for using feedforward critical dimension data to predict other critical dimensions of wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040099292A (en) * 2002-03-01 2004-11-26 어플라이드 머티어리얼스, 인코포레이티드 Methodology for repeatable post etch cd in a production tool
KR20050071009A (en) * 2003-12-31 2005-07-07 삼성전자주식회사 Method for manufacturing semiconductor with alignment margin corrected by considering cds of preceding pattern
WO2006028951A2 (en) * 2004-09-01 2006-03-16 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040099292A (en) * 2002-03-01 2004-11-26 어플라이드 머티어리얼스, 인코포레이티드 Methodology for repeatable post etch cd in a production tool
KR20050071009A (en) * 2003-12-31 2005-07-07 삼성전자주식회사 Method for manufacturing semiconductor with alignment margin corrected by considering cds of preceding pattern
WO2006028951A2 (en) * 2004-09-01 2006-03-16 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180087145A (en) * 2017-01-24 2018-08-01 램 리써치 코포레이션 Virtual metrology systems and methods for using feedforward critical dimension data to predict other critical dimensions of wafer
KR102527489B1 (en) * 2017-01-24 2023-04-28 램 리써치 코포레이션 Virtual metrology systems and methods for using feedforward critical dimension data to predict other critical dimensions of wafer

Also Published As

Publication number Publication date
KR20080020184A (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US9559019B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
US7012031B2 (en) Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof
US10622267B2 (en) Facilitation of spin-coat planarization over feature topography during substrate fabrication
Yoneda et al. Study of nanoimprint lithography for applications toward 22nm node CMOS devices
US20050260527A1 (en) Methods of patterning photoresist
US7052921B1 (en) System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process
KR100677995B1 (en) Control method of photo-lithography process
KR100747129B1 (en) Method and apparatus for controlling photoresist baking processes
KR100818388B1 (en) Method for controling pattern critical dimension of semiconductor device
US7427457B1 (en) Methods for designing grating structures for use in situ scatterometry to detect photoresist defects
KR20100089503A (en) Pattern in semiconductor device and method for measuring a critical dimension of pattern using the same
US6866988B2 (en) Methods for measuring photoresist dimensions
JP2008058961A (en) Correction of resist critical dimension variation in lithography process
US20050026084A1 (en) Semiconductor device and method for elimination of resist linewidth slimming by fluorination
KR20090086821A (en) Method for forming semiconductor device
KR100834832B1 (en) Method for measuring critical dimension of pattern using overlay measuring apparatus
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
KR101614410B1 (en) Method of etching for high selectivity and method of fabricating a pattern using the same
US20230152705A1 (en) UV Treatment of EUV Resists
Holmes et al. Engine for characterization of defects, overlay, and critical dimension control for double exposure processes for advanced logic nodes
KR100827472B1 (en) Method for forming overlay mark in semiconductor photolithograph process
KR100677996B1 (en) Control method of photo-lithography process
KR100559619B1 (en) Align mark for measuring overlay between layers and fabrication method thereof
US7153711B2 (en) Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis
JP3115517B2 (en) Method of forming resist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee