JP3115517B2 - Method of forming resist pattern - Google Patents

Method of forming resist pattern

Info

Publication number
JP3115517B2
JP3115517B2 JP07278640A JP27864095A JP3115517B2 JP 3115517 B2 JP3115517 B2 JP 3115517B2 JP 07278640 A JP07278640 A JP 07278640A JP 27864095 A JP27864095 A JP 27864095A JP 3115517 B2 JP3115517 B2 JP 3115517B2
Authority
JP
Japan
Prior art keywords
film
resist
line width
resist pattern
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07278640A
Other languages
Japanese (ja)
Other versions
JPH08213313A (en
Inventor
隆弘 松尾
太一 小泉
政孝 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP07278640A priority Critical patent/JP3115517B2/en
Publication of JPH08213313A publication Critical patent/JPH08213313A/en
Application granted granted Critical
Publication of JP3115517B2 publication Critical patent/JP3115517B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置等を製造
するときに用いられるパターン形成方法に関し、特に、
露光エネルギー源として、波長450nm以下の紫外
線、X線、荷電ビーム、i線(365nm)、KrFエ
キシマレーザー(248nm)、ArFエキシマレーザ
ー(193nm)等を用いるリソグラフィ工程における
レジストパターン形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method used for manufacturing a semiconductor device or the like.
The present invention relates to a method for forming a resist pattern in a lithography process using an ultraviolet ray having a wavelength of 450 nm or less, an X-ray, a charged beam, an i-ray (365 nm), a KrF excimer laser (248 nm), an ArF excimer laser (193 nm) or the like as an exposure energy source. .

【0002】[0002]

【従来の技術】近年、半導体素子の微細化はますます進
み、開発レベルでは設計ルールが0.25μmになって
おり、このため、従来に比べてレジストパターンのライ
ン幅のスペックはより厳しくなってきている。従来、リ
ソグラフィ工程における積極的な寸法ばらつきを低減す
るための対策は、主にチップ内における寸法ばらつき及
びウェハ内における寸法ばらつきに対して行われてき
た。これらの寸法ばらつきの主要因は、レジスト膜にお
ける多重干渉効果及び基板からの反射光であり、これら
に対してはレジスト膜の表面又は下面に反射防止膜を設
けることによりばらつきを低減することが可能であり、
また、シリル化プロセス等の表面解像プロセスを用いる
ことにより低減することもできる。
2. Description of the Related Art In recent years, the miniaturization of semiconductor devices has been further advanced, and the design rule has become 0.25 μm at the development level. Therefore, the specification of the line width of a resist pattern has become stricter than in the past. ing. Conventionally, measures for actively reducing dimensional variations in a lithography process have been mainly taken for dimensional variations in a chip and dimensional variations in a wafer. The main causes of these dimensional variations are the multiple interference effect in the resist film and the reflected light from the substrate. For these, it is possible to reduce the variance by providing an antireflection film on the front or lower surface of the resist film. And
Further, it can be reduced by using a surface resolution process such as a silylation process.

【0003】ところが、ウェハ間(ロット間も含む)の
寸法ばらつきは、従来あまり注目されていなかったが、
レジストパターンのライン幅のスペックが厳しくなるに
つれ、ウェハ間におけるライン幅の寸法ばらつきの低減
を図る必要が生じてきており、最近では数件の報告がな
されている。
However, dimensional variations between wafers (including lots) have not received much attention in the past.
As the specifications of the line width of the resist pattern become strict, it has become necessary to reduce the dimensional variation of the line width between wafers, and several reports have been made recently.

【0004】ウェハ間におけるライン幅の寸法ばらつき
は、基板構造のばらつき例えば基板上に形成されたレジ
スト膜の膜厚のばらつきに起因したり、或いは露光装置
に起因したりして、予定した露光エネルギーとレジスト
膜に実際に吸収された露光エネルギーとの間に差異があ
ったり、予定した露光焦点とレジスト膜の露光に実際に
適用された露光焦点との間に差異があったりし、これら
露光エネルギーや露光焦点よりなる露光条件の差異に起
因してウェハ間におけるライン幅の寸法ばらつきが発生
するものと考えられる。
The dimensional variation in line width between wafers is caused by variations in the substrate structure, for example, variations in the thickness of a resist film formed on the substrate, or due to an exposure apparatus. The difference between the exposure energy actually absorbed by the resist film and the difference between the intended exposure focus and the exposure focus actually applied to the exposure of the resist film. It is considered that the dimensional variation of the line width between wafers occurs due to the difference in the exposure conditions including the exposure focus and the exposure focus.

【0005】ウェハ間のライン幅の寸法ばらつきに対す
る報告の一例として、最近ではIBMのJohn St
urtevantらによるものがある(1994 SP
IEVol.2196 p352ー359)。これは、
レジスト膜の表面に生じる潜像にレーザー光を照射し、
その回折光の強度を検出するものであって、あらかじめ
回折光強度とレジストパターンのライン幅との関係を求
めておき、熱処理(PEB)中又は熱処理後に検出され
た回折光強度から所望のライン幅が得られるよう現像時
間を算出し、その結果を現像工程にフィードフォワドす
ることにより、レジストパターンのライン幅を制御しよ
うとするものである。
As an example of a report on dimensional variations in line width between wafers, recently, IBM's John St.
urvantant et al. (1994 SP
IEVol. 2196 p352-359). this is,
Irradiate the latent image generated on the surface of the resist film with laser light,
The intensity of the diffracted light is detected. The relationship between the intensity of the diffracted light and the line width of the resist pattern is determined in advance, and the desired line width is determined from the intensity of the diffracted light detected during or after the heat treatment (PEB). The development time is calculated so as to obtain the following, and the result is fed forward to the development step, thereby controlling the line width of the resist pattern.

【0006】また、前記の表面解像プロセスを用いるウ
ェハ間のライン幅の寸法ばらつきの低減についての報告
の一例として、最近ではニューメキシコ大学のShoa
ibZaidiらによるものがある(1994 SPI
E Vol.2196 p341ー351)。レジスト
膜の表面に形成される潜像にレーザー光を照射し、その
回折光の強度を検出することによって、レジストパター
ンのライン幅を予測した後、表面解像プロセスのプロセ
スパラメータを補正して、ライン幅を補償するものであ
る。
As an example of a report on reduction of dimensional variation in line width between wafers using the above-described surface resolution process, recently, Shoa of the University of New Mexico has been reported.
ibZaidi et al. (1994 SPI
E Vol. 2196 p341-351). By irradiating a laser beam to the latent image formed on the surface of the resist film and detecting the intensity of the diffracted light, predicting the line width of the resist pattern, correcting the process parameters of the surface resolution process, This is to compensate for the line width.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記の
方法は、いずれも回折光を用いるために繰り返しパター
ンが必要である。このため、繰り返しパターンを敢えて
設けるか又はデバイス構造内の繰り返しパターンを利用
することが必要であり、いずれにせよ潜像のパターンに
制約があるという問題がある。
However, each of the above methods requires a repetitive pattern because of the use of diffracted light. For this reason, it is necessary to provide a repeating pattern or to use a repeating pattern in the device structure, and in any case, there is a problem that the pattern of the latent image is restricted.

【0008】また、レジスト膜中に透過したレーザー光
が下地からの反射光等の影響を受け、回折光の強度が不
正確になる場合が生じるという問題もある。
There is also a problem that the intensity of the diffracted light becomes inaccurate due to the influence of the laser light transmitted through the resist film due to the reflected light from the base and the like.

【0009】前記に鑑み、本発明は、回折光を用いるこ
となくレジストパターンのライン幅を予測し、これによ
り、ウェハ間におけるライン幅の寸法ばらつきがなく、
安定したレジストパターンのライン幅が得られるように
することを目的とする。
In view of the above, the present invention predicts the line width of a resist pattern without using diffracted light, thereby eliminating dimensional variations in line width between wafers.
An object is to obtain a stable line width of a resist pattern.

【0010】[0010]

【課題を解決するための手段】前記の目的を達成するた
め、請求項1の発明は、レジストパターンのライン幅と
レジスト膜の露光に実際に適用された露光条件との間に
相関関係があると共に、露光後にレジスト膜に形成され
る潜像の高さとレジスト膜の露光に実際に適用された露
光条件との間にも相関関係があるという点に着目し、実
際の露光条件をパラメーターにして、潜像高さからレジ
ストパターンのライン幅を予測するものである。
In order to achieve the above object, according to the first aspect of the present invention, there is a correlation between the line width of a resist pattern and exposure conditions actually applied to exposure of a resist film. Along with focusing on the fact that there is also a correlation between the height of the latent image formed on the resist film after exposure and the exposure conditions actually applied to the exposure of the resist film, the actual exposure conditions are used as parameters. , The line width of the resist pattern is predicted from the latent image height.

【0011】具体的に請求項1の発明が講じた解決手段
は、基板上にレジスト膜を形成するレジスト膜形成工程
と、前記レジスト膜に所定のパターンを露光する露光工
程と、所定のパターンが露光されたレジスト膜を現像し
てレジストパターンを形成する現像工程とを備えたレジ
ストパターン形成方法を対象とし、露光後にレジスト膜
に形成される潜像の高さと現像工程においてレジストパ
ターンのライン幅に影響を与えるパラメーターの所定値
におけるレジストパターンのライン幅との間の第1の相
関関係、及び、露光エネルギー又は露光焦点よりなる露
光条件毎における前記パラメーターの所定値とレジスト
パターンのライン幅との間の第2の相関関係を求めてお
く工程と、実際に露光されたレジスト膜に形成される潜
像の高さを測定して潜像高さを求める工程と、前記第1
の相関関係から、前記潜像高さと前記パラメーターの所
定値とに対応するレジストパターンのライン幅である予
測ライン幅を求める工程と、前記第2の相関関係から、
前記パラメーターの所定値と前記予測ライン幅とに対応
する前記露光条件である予測露光条件を求める工程と、
前記第2の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジストパ
ターンを形成する工程とを備えている構成とするもので
ある。
[0011] Specifically, a solution taken by the invention of claim 1 includes a resist film forming step of forming a resist film on a substrate, an exposure step of exposing a predetermined pattern to the resist film, A developing step of developing the exposed resist film to form a resist pattern; and a method of forming a resist pattern, the height of a latent image formed on the resist film after exposure and the line width of the resist pattern in the developing step. A first correlation between the line width of the resist pattern at a predetermined value of the parameter affecting the first pattern, and a relationship between the predetermined value of the parameter and the line width of the resist pattern for each exposure condition consisting of exposure energy or exposure focus. Measuring the height of the latent image actually formed on the exposed resist film; And obtaining a latent image height, the first
Calculating a predicted line width that is a line width of a resist pattern corresponding to the latent image height and a predetermined value of the parameter, from the second correlation,
Determining a predicted exposure condition that is the exposure condition corresponding to the predetermined value of the parameter and the predicted line width,
Obtaining a value of the parameter corresponding to a desired line width of the resist pattern and the predicted exposure condition from the second correlation, and forming a resist pattern based on the value of the parameter. Is what you do.

【0012】請求項1の構成により、露光後にレジスト
膜に形成される潜像の高さと現像工程においてレジスト
パターンのライン幅に影響を与えるパラメーターの所定
値におけるレジストパターンのライン幅との間には第1
の相関関係があるので、該第1の相関関係から、潜像高
さと前記パラメーターの所定値とに対応する予測ライン
幅を求めると、ライン幅をほぼ正確に予測することがで
きる。
According to the first aspect of the present invention, the height of the latent image formed on the resist film after the exposure and the line width of the resist pattern at a predetermined value of a parameter which influences the line width of the resist pattern in the developing step are set. First
When the predicted line width corresponding to the latent image height and the predetermined value of the parameter is obtained from the first correlation, the line width can be predicted almost exactly.

【0013】次に、露光条件毎におけるパラメーターの
所定値とレジストパターンのライン幅との間の第2の相
関関係から、パラメーターの所定値と予測ライン幅とに
対応する予測露光条件を求めると、予測ライン幅がほぼ
正確であるために、レジスト膜の露光に実際に適用され
た露光条件をほぼ正確に予測することができる。
Next, from a second correlation between the predetermined value of the parameter and the line width of the resist pattern for each exposure condition, a predicted exposure condition corresponding to the predetermined value of the parameter and the predicted line width is obtained. Since the predicted line width is substantially accurate, the exposure conditions actually applied to the exposure of the resist film can be predicted almost accurately.

【0014】従って、第2の相関関係から、レジストパ
ターンの所望のライン幅と予測露光条件とに対応するパ
ラメーターの値を求めると、レジスト膜の露光に実際に
適用された露光条件に対応するパラメーターの値を得る
ことができる。
Therefore, when the values of the parameters corresponding to the desired line width of the resist pattern and the predicted exposure conditions are obtained from the second correlation, the parameters corresponding to the exposure conditions actually applied to the exposure of the resist film are obtained. Can be obtained.

【0015】請求項2の発明は、請求項1の構成に、前
記現像工程におけるレジストパターンのライン幅に影響
を与えるパラメーターは現像時間であるという限定を付
加するものである。
According to a second aspect of the present invention, a limitation is added to the configuration of the first aspect that a parameter affecting the line width of the resist pattern in the developing step is a developing time.

【0016】請求項3の発明が講じた解決手段は、基板
上にレジスト膜を形成するレジスト膜形成工程と、前記
レジスト膜に所定のパターンを露光する露光工程と、所
定のパターンが露光されたレジスト膜に熱処理を行なう
熱処理工程と、熱処理が行なわれたレジスト膜を現像し
てレジストパターンを形成するレジストパターン形成工
程とを備えたレジストパターン形成方法を対象とし、露
光後にレジスト膜に形成される潜像の高さと熱処理工程
においてレジストパターンのライン幅に影響を与えるパ
ラメーターの所定値におけるレジストパターンのライン
幅との間の第1の相関関係、及び、露光エネルギー又は
露光焦点よりなる露光条件毎における前記パラメーター
の所定値とレジストパターンのライン幅との間の第2の
相関関係を求めておく工程と、実際に露光されたレジス
ト膜に形成される潜像の高さを測定して潜像高さを求め
る工程と、前記第1の相関関係から、前記潜像高さと前
記パラメーターの所定値とに対応するレジストパターン
のライン幅である予測ライン幅を求める工程と、前記第
2の相関関係から、前記パラメーターの所定値と前記予
測ライン幅とに対応する前記露光条件である予測露光条
件を求める工程と、前記第2の相関関係から、レジスト
パターンの所望のライン幅と前記予測露光条件とに対応
する前記パラメーターの値を求め、該パラメーターの値
に基づきレジスト膜に熱処理を行なう工程とを備えてい
る構成とするものである。
A third aspect of the present invention provides a resist film forming step of forming a resist film on a substrate, an exposing step of exposing a predetermined pattern to the resist film, and a step of exposing the predetermined pattern. A resist pattern forming method including a heat treatment step of performing a heat treatment on a resist film and a resist pattern forming step of developing a resist pattern subjected to the heat treatment to form a resist pattern is formed on the resist film after exposure. The first correlation between the height of the latent image and the line width of the resist pattern at a predetermined value of a parameter that affects the line width of the resist pattern in the heat treatment step, and, for each exposure condition consisting of exposure energy or exposure focus Calculating a second correlation between a predetermined value of the parameter and a line width of the resist pattern; Determining the latent image height by measuring the height of the latent image actually formed on the exposed resist film; and determining the latent image height and the parameter from the first correlation. Calculating a predicted line width which is a line width of the resist pattern corresponding to the predetermined value, and a predicted exposure condition which is the exposure condition corresponding to the predetermined value of the parameter and the predicted line width from the second correlation. Obtaining a value of the parameter corresponding to a desired line width of the resist pattern and the predicted exposure condition from the second correlation, and performing a heat treatment on the resist film based on the value of the parameter. Is provided.

【0017】請求項3の構成により、請求項1の構成の
現像工程においてレジストパターンのライン幅に影響を
与えるパラメーターを、熱処理工程においてレジストパ
ターンのライン幅に影響を与えるパラメーターに置き換
えた作用が得られる。
According to the third aspect of the present invention, an effect is obtained in which the parameters affecting the line width of the resist pattern in the developing step of the first aspect are replaced with the parameters affecting the line width of the resist pattern in the heat treatment step. Can be

【0018】請求項4の発明は、請求項3の構成に、前
記熱処理工程におけるレジストパターンのライン幅に影
響を与えるパラメーターは処理時間又は処理温度である
という限定を付加するものである。
According to a fourth aspect of the present invention, there is added to the configuration of the third aspect, that a parameter affecting the line width of the resist pattern in the heat treatment step is a processing time or a processing temperature.

【0019】請求項5の発明が講じた解決手段は、基板
上にレジスト膜を形成するレジスト膜形成工程と、前記
レジスト膜に所定のパターンを露光する露光工程と、所
定のパターンが露光されたレジスト膜に表面修飾膜を形
成する修飾膜形成工程と、表面修飾膜が形成されたレジ
スト膜を現像してレジストパターンを形成する現像工程
とを備えたレジストパターン形成方法を対象とし、露光
後にレジスト膜に形成される潜像の高さと修飾膜形成工
程において表面修飾膜の幅に影響を与えるパラメーター
の所定値における表面修飾膜の幅との間の第1の相関関
係、及び、露光エネルギー又は露光焦点よりなる露光条
件毎における前記パラメーターの所定値と表面修飾膜の
幅との間の第2の相関関係を求めておく工程と、実際に
露光されたレジスト膜に形成される潜像の高さを測定し
て潜像高さを求める工程と、前記第1の相関関係から、
前記潜像高さと前記パラメーターの所定値とに対応する
表面修飾膜の幅である予測修飾膜幅を求める工程と、前
記第2の相関関係から、前記パラメーターの所定値と前
記予測修飾膜幅とに対応する前記露光条件である予測露
光条件を求める工程と、前記第2の相関関係から、表面
修飾膜の所望の幅と前記予測露光条件とに対応する前記
パラメーターの値を求め、該パラメーターの値に基づき
表面修飾膜を形成する工程とを備えている構成とするも
のである。
A solution taken by the invention of claim 5 includes a resist film forming step of forming a resist film on a substrate, an exposure step of exposing a predetermined pattern to the resist film, and a step of exposing the predetermined pattern. A resist pattern forming method comprising a modified film forming step of forming a surface modified film on the resist film, and a developing step of developing the resist film having the surface modified film formed thereon to form a resist pattern. A first correlation between the height of the latent image formed on the film and the width of the surface modified film at a predetermined value of a parameter affecting the width of the surface modified film in the modified film forming step, and exposure energy or exposure Determining a second correlation between a predetermined value of the parameter and the width of the surface modification film for each exposure condition including a focus; And obtaining a latent image height by measuring the height of a latent image formed on the film, from the first correlation,
Obtaining a predicted modification film width which is a width of the surface modification film corresponding to the latent image height and the predetermined value of the parameter; and, from the second correlation, a predetermined value of the parameter and the predicted modification film width. Calculating a predicted exposure condition that is the exposure condition corresponding to the second correlation; and obtaining a value of the parameter corresponding to the desired width of the surface-modified film and the predicted exposure condition from the second correlation, And forming a surface modification film based on the values.

【0020】請求項5の構成により、露光後にレジスト
膜に形成される潜像の高さと修飾膜形成工程において表
面修飾膜の幅に影響を与えるパラメーターの所定値にお
けるレジストパターンのライン幅との間には第1の相関
関係があるので、該第1の相関関係から、潜像高さと前
記パラメーターの所定値とに対応する予測修飾膜幅を求
めると、修飾膜の幅をほぼ正確に予測することができ
る。
According to the fifth aspect of the present invention, the distance between the height of the latent image formed on the resist film after the exposure and the line width of the resist pattern at a predetermined value of the parameter affecting the width of the surface modification film in the modification film forming step. Since there is a first correlation, when the predicted modified film width corresponding to the latent image height and the predetermined value of the parameter is obtained from the first correlation, the width of the modified film is almost accurately predicted. be able to.

【0021】次に、露光条件毎におけるパラメーターの
所定値と表面修飾膜の幅との間の第2の相関関係から、
パラメーターの所定値と予測修飾膜幅とに対応する予測
露光条件を求めると、予測修飾膜幅がほぼ正確であるた
めに、レジスト膜の露光に実際に適用された露光条件を
ほぼ正確に予測することができる。
Next, from the second correlation between the predetermined value of the parameter for each exposure condition and the width of the surface modification film,
When the predicted exposure condition corresponding to the predetermined value of the parameter and the predicted modified film width is obtained, the predicted modified film width is almost accurate, so that the exposure condition actually applied to the exposure of the resist film is almost accurately predicted. be able to.

【0022】従って、第2の相関関係から、レジストパ
ターンの所望のライン幅と予測露光条件とに対応するパ
ラメーターの値を求めると、レジスト膜の露光に実際に
適用された露光条件に対応するパラメーターの値を得る
ことができる。
Therefore, when the value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition is obtained from the second correlation, the parameter corresponding to the exposure condition actually applied to the exposure of the resist film is obtained. Can be obtained.

【0023】請求項6の発明は、請求項5の構成に、前
記修飾膜形成工程における表面修飾膜の幅に影響を与え
るパラメーターは処理時間又は処理温度であるという限
定を付加するものである。
According to a sixth aspect of the present invention, in addition to the structure of the fifth aspect, there is added a limitation that a parameter affecting the width of the surface modified film in the modified film forming step is a processing time or a processing temperature.

【0024】請求項7の発明は、請求項1〜6の構成
に、前記潜像高さは原子間力顕微鏡により求めるという
限定を付加するものである。
According to a seventh aspect of the present invention, there is added a limitation that the height of the latent image is determined by an atomic force microscope to the constitutions of the first to sixth aspects.

【0025】請求項8の発明が講じた解決手段は、レジ
ストパターン形成方法を、レジスト膜に形成された表面
修飾膜の幅と、該表面修飾膜が形成されたレジスト膜を
現像して得られるレジストパターンのライン幅との間の
相関関係を求めておく工程と、基板上に実際のレジスト
膜を形成する工程と、前記実際のレジスト膜に所定のパ
ターンを露光する工程と、所定のパターンが露光された
実際のレジスト膜の表面に実際の表面修飾膜を形成する
工程と、前記実際の表面修飾膜の幅を測定し、前記の相
関関係から前記実際の表面修飾膜の幅と対応するレジス
トパターンのライン幅である予測ライン幅を求める工程
と、前記予測ライン幅が所望のライン幅の許容範囲内で
あるか否かを判断し、前記予測ライン幅が許容範囲内に
あるときには前記実際のレジスト膜に対して現像を行な
ってレジストパターンを形成する一方、前記予測ライン
幅が許容範囲内にないときには前記実際のレジスト膜を
除去する工程とを備えている構成とするものである。
[0025] According to another aspect of the present invention, a resist pattern forming method is obtained by developing the width of a surface modification film formed on a resist film and developing the resist film on which the surface modification film is formed. A step of obtaining a correlation between the line width of the resist pattern, a step of forming an actual resist film on the substrate, a step of exposing a predetermined pattern to the actual resist film, A step of forming an actual surface modification film on the surface of the exposed actual resist film, and measuring the width of the actual surface modification film, and determining the width of the actual surface modification film and the corresponding resist from the correlation. Determining a predicted line width, which is the line width of the pattern, and determining whether the predicted line width is within an allowable range of a desired line width, and when the predicted line width is within an allowable range, While forming a resist pattern by developing the resist film in the when the predicted linewidth is not within the allowable range is to a configuration and a process of removing the actual resist film.

【0026】請求項8の構成により、レジスト膜に形成
された表面修飾膜の幅と、該表面修飾膜が形成されたレ
ジスト膜を現像して得られるレジストパターンのライン
幅との間には相関関係があるので、該相関関係から、実
際の表面修飾膜の幅と対応するレジストパターンのライ
ン幅を求めると、ライン幅をほぼ正確に予測することが
できる。
According to the present invention, there is a correlation between the width of the surface modification film formed on the resist film and the line width of the resist pattern obtained by developing the resist film on which the surface modification film is formed. Since there is a relationship, when the line width of the resist pattern corresponding to the actual width of the surface modification film is obtained from the correlation, the line width can be predicted almost accurately.

【0027】また、予測されるライン幅が許容範囲内に
あるときには実際のレジスト膜に対して現像を行なう一
方、予測されるライン幅が許容範囲内にないときには実
際のレジスト膜を除去するため、レジスト膜に対するエ
ッチング工程を経ることなく不良のレジスト膜を除去す
ることができる。
When the predicted line width is within the allowable range, the actual resist film is developed. On the other hand, when the predicted line width is not within the allowable range, the actual resist film is removed. A defective resist film can be removed without going through an etching step for the resist film.

【0028】請求項9の発明は、請求項5、6又は8の
構成に、前記レジスト膜はパターン露光されると酸を発
生するレジスト膜であり、前記表面修飾膜は、パターン
露光された前記レジスト膜の露光部に水を吸収させた
後、水を吸収した前記露光部の表面に水及び金属アルコ
キシドを供給することによって、前記露光部の表面に形
成される金属酸化膜であるという構成を付加するもので
ある。
According to a ninth aspect of the present invention, in the configuration of the fifth, sixth or eighth aspect, the resist film is a resist film that generates an acid when subjected to pattern exposure, and the surface modification film is formed by the pattern exposure. After absorbing water in the exposed portion of the resist film, by supplying water and a metal alkoxide to the surface of the exposed portion that has absorbed the water, it is a metal oxide film formed on the surface of the exposed portion It is to be added.

【0029】請求項10の発明は、請求項5、6又は8
の構成に、前記表面修飾膜は、パターン露光された前記
レジスト膜の未露光部の表面に形成されるシリル化膜で
あるという構成を付加するものである。
The invention of claim 10 is the invention of claim 5, 6, or 8.
In the above structure, the surface modification film is a silylated film formed on the surface of the unexposed portion of the resist film that has been subjected to pattern exposure.

【0030】請求項11の発明は、請求項8〜10の構
成に、前記表面修飾膜の幅は原子間力顕微鏡により求め
るという限定を付加するものである。
[0030] The invention of claim 11 adds the limitation that the width of the surface modification film is determined by an atomic force microscope to the constitution of claims 8 to 10.

【0031】[0031]

【発明の実施の形態】以下、本発明の一実施形態のレジ
ストパターン形成方法について、図面を参照しながら説
明する。尚、以下の各実施形態においては、露光条件と
しては露光エネルギーを例にとって説明するが、露光条
件としては露光エネルギーのほかに露光焦点を挙げるこ
とができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a resist pattern forming method according to one embodiment of the present invention will be described with reference to the drawings. In the following embodiments, the exposure condition will be described by taking an exposure energy as an example. However, the exposure condition may include an exposure focus in addition to the exposure energy.

【0032】(実施形態1)図1は本発明の第1の実施
形態に係るレジストパターン形成方法のプロセスシーケ
ンスの概略を説明する図であって、図1に示すように、
基板上にレジスト膜を形成した後、該レジスト膜に所定
のパターンを露光し、パターンが露光されたレジスト膜
に対して熱処理(PEB)を行ない、その後、AFMに
より潜像の形状つまり潜像の高さを測定する。そして、
あらかじめ求めておいた潜像の形状と現像後のパターン
寸法との相関関係から現像時間を定め、該現像時間に基
づいてレジスト膜に対して現像を行なって高寸法安定性
を有するレジストパターンを形成するものである。
(Embodiment 1) FIG. 1 is a view for explaining an outline of a process sequence of a resist pattern forming method according to a first embodiment of the present invention. As shown in FIG.
After a resist film is formed on a substrate, a predetermined pattern is exposed on the resist film, and a heat treatment (PEB) is performed on the resist film on which the pattern has been exposed. Measure the height. And
A development time is determined from a correlation between a previously obtained latent image shape and a pattern size after development, and the resist film is developed based on the development time to form a resist pattern having high dimensional stability. Is what you do.

【0033】以下、第1実施形態に係るレジストパター
ン形成方法について図2〜図7を参照しながら詳細に説
明する。第1の実施形態においては、現像工程において
レジストパターンのライン幅に影響を与えるパラメータ
ーとして現像時間を選定するが、前記パラメーターは現
像時間には限られず、現像工程における現像液の温度や
濃度等を選定することも可能である。
Hereinafter, a method for forming a resist pattern according to the first embodiment will be described in detail with reference to FIGS. In the first embodiment, the development time is selected as a parameter that affects the line width of the resist pattern in the development process. However, the parameter is not limited to the development time, and the temperature, concentration, and the like of the developer in the development process are determined. It is also possible to select.

【0034】第1工程として、露光後にレジスト膜に形
成される潜像の高さと所定の現像時間におけるレジスト
パターンのライン幅との間の第1の相関関係を以下に示
す手順により求める。
In the first step, a first correlation between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at a predetermined developing time is determined by the following procedure.

【0035】まず、露光エネルギー(露光強度×時間)
と潜像高さとの関係を求める。
First, exposure energy (exposure intensity × time)
And the height of the latent image.

【0036】シリコン基板上にKrFエキシマレーザー
用レジスト”ASKA”を0.98μmの膜厚に堆積し
てレジスト膜を形成した後、該レジスト膜に対してKr
Fエキシマレーザーステッパを用いて22〜38mJ/
cm2 の間で露光エネルギーを変化させて露光を行なっ
た。次に、レジスト膜に対して95℃の温度下で90秒
間の熱処理を行なった後、レジスト膜の表面に形成され
た0.25μmL/S(ラインアンドスペース)パター
ンの潜像高さを原子間力顕微鏡(AFM)を用いて計測
した。
A resist “ASKA” for KrF excimer laser is deposited on a silicon substrate to a thickness of 0.98 μm to form a resist film.
22 to 38 mJ / using an F excimer laser stepper
Exposure was performed while changing the exposure energy between cm 2 . Next, the resist film is subjected to a heat treatment at a temperature of 95 ° C. for 90 seconds, and then the height of the latent image of the 0.25 μmL / S (line and space) pattern formed on the surface of the resist film is measured. The measurement was performed using a force microscope (AFM).

【0037】図2はAFMにより観測されたレジスト膜
表面の断面形状の概略構造を示している。尚、図2にお
いて、Haは露光部の潜像高さを示し、Hbは未露光部
の潜像高さを示している。図2においては潜像高さを分
かり易く表現するために、潜像高さHa,Hbを強調し
て示している。
FIG. 2 shows a schematic structure of a cross-sectional shape of the resist film surface observed by AFM. In FIG. 2, Ha indicates the height of the latent image in the exposed portion, and Hb indicates the height of the latent image in the unexposed portion. In FIG. 2, the latent image heights Ha and Hb are emphasized for easy understanding of the latent image height.

【0038】図3は露光エネルギーと潜像高さHa,H
bとの関係を示しており、露光エネルギーと潜像の高さ
との間に一定の関係のあることが分かる。図3は複数の
ラインパターンのうち中央のラインパターンを用いて露
光エネルギーと潜像高さとの間の関係を求めたが、この
関係は他のラインパターンにおいても同様である。
FIG. 3 shows the exposure energy and the latent image heights Ha and H.
This shows that there is a certain relationship between the exposure energy and the height of the latent image. In FIG. 3, the relationship between the exposure energy and the latent image height is obtained by using the center line pattern among a plurality of line patterns, but this relationship is the same for other line patterns.

【0039】次に、露光エネルギーと所定の現像時間に
より形成されるレジストパターンのライン幅との関係を
求める。
Next, the relationship between the exposure energy and the line width of the resist pattern formed during a predetermined development time is determined.

【0040】前記と同様に、露光エネルギーを変化させ
て露光したレジスト膜を現像液:NMD−3(商品名:
TMAH=2.38%)を用いて所定の現像時間例えば
60秒間の現像時間で現像を行なってレジストパターン
を形成し、形成された0.25μmL/Sのレジストパ
ターンのライン幅を測定した。
In the same manner as described above, the resist film exposed by changing the exposure energy is applied to a developing solution: NMD-3 (trade name:
Using TMAH = 2.38%), development was performed for a predetermined development time, for example, a development time of 60 seconds to form a resist pattern, and the line width of the formed 0.25 μmL / S resist pattern was measured.

【0041】図4は、60秒間の現像を行なったときの
露光エネルギーとレジストパターンのライン幅との関係
を示しており、露光エネルギーとレジストパターンのラ
イン幅との間に関係のあることが分かる。
FIG. 4 shows the relationship between the exposure energy and the line width of the resist pattern when the development is performed for 60 seconds. It can be seen that there is a relationship between the exposure energy and the line width of the resist pattern. .

【0042】次に、露光エネルギーと潜像高さとの関係
と、露光エネルギーと所定の現像時間例えば60秒間の
現像を行なったときのレジストパターンのライン幅との
関係とから、図5に示すように、露光後にレジスト膜に
形成される潜像の高さと60秒間の現像を行なったとき
のレジストパターンのライン幅との間の第1の相関関係
を求める。
FIG. 5 shows the relationship between the exposure energy and the latent image height, and the relationship between the exposure energy and the line width of the resist pattern when development is performed for a predetermined development time, for example, 60 seconds. Next, a first correlation between the height of the latent image formed on the resist film after the exposure and the line width of the resist pattern after the development for 60 seconds is obtained.

【0043】第2の工程として、露光エネルギー毎の現
像時間とレジストパターンのライン幅との間の第2の相
関関係を求める。第2の相関関係は、測定した潜像高さ
からレジストパターンのライン幅を予測したとき、ライ
ン幅がスペック外になる場合に、現像時間を変化させて
ライン幅を所定の値に制御するために必要である。
In the second step, a second correlation between the development time for each exposure energy and the line width of the resist pattern is determined. The second correlation is to control the line width to a predetermined value by changing the development time when the line width of the resist pattern is out of specifications when the line width of the resist pattern is predicted from the measured latent image height. Is necessary for

【0044】図6は、一例として露光エネルギーが2
6,30,34mJ/cm2 のときの現像時間とレジス
トパターンのライン幅との第2の相関関係を示してい
る。
FIG. 6 shows an example in which the exposure energy is 2
The second correlation between the development time at 6, 30, 34 mJ / cm 2 and the line width of the resist pattern is shown.

【0045】第3の工程として、実際にパターン露光を
行なったときにレジスト膜に形成される潜像の高さを測
定して潜像高さを求める。潜像高さを求める方法は前述
したものと同様であるので、ここでは省略する。
In the third step, the height of the latent image formed on the resist film when pattern exposure is actually performed is determined to determine the height of the latent image. The method for obtaining the latent image height is the same as that described above, and will not be described here.

【0046】第4の工程として、前記第1の相関関係か
ら、測定された潜像高さと所定の現像時間例えば60秒
間の現像時間とに対応するレジストパターンのライン幅
である予測ライン幅を求める。以下、第1の相関関係か
ら、測定された潜像高さと所定の現像時間例えば60秒
間の現像時間とに対応する予測ライン幅を求める方法を
具体的に説明する。すなわち、PEB後に潜像高さHa
を測定した結果、潜像高さHaが63nmであったとす
ると、図5に示す関係から、60秒間の現像時間で現像
を行なったときのレジストパターンの予測ライン幅は
0.31μmである。
In a fourth step, a predicted line width which is a line width of the resist pattern corresponding to the measured latent image height and a predetermined developing time, for example, a developing time of 60 seconds, is obtained from the first correlation. . Hereinafter, a method of calculating a predicted line width corresponding to the measured latent image height and a predetermined development time, for example, a development time of 60 seconds, from the first correlation will be specifically described. That is, the latent image height Ha after PEB
As a result, when the latent image height Ha is 63 nm, the estimated line width of the resist pattern when the development is performed for a development time of 60 seconds is 0.31 μm from the relationship shown in FIG.

【0047】第5の工程として、第2の相関関係から、
所定の現像時間と予測ライン幅とに対応する露光エネル
ギーである予測露光エネルギー(レジスト膜に実際に吸
収された露光エネルギーに相当する。)を求める。すな
わち、図6に示す第2の相関関係から、所定の現像時間
例えば60秒間の現像時間で現像を行なったときに0.
31μmの予測ライン幅が得られるのは、露光エネルギ
ーが26J/cm2 のときであると分かるから、26J
/cm2 を予測露光エネルギーと設定する。
As a fifth step, from the second correlation,
A predicted exposure energy (corresponding to exposure energy actually absorbed by the resist film), which is an exposure energy corresponding to a predetermined development time and a predicted line width, is obtained. In other words, based on the second correlation shown in FIG.
It can be seen that a predicted line width of 31 μm is obtained when the exposure energy is 26 J / cm 2.
/ Cm 2 is set as the predicted exposure energy.

【0048】第6の工程として、第2の相関関係から、
レジストパターンの所望のライン幅と予測露光エネルギ
ーとに対応する現像時間を求める。すなわち、図6に示
す第2の相関関係における26J/cm2 を露光エネル
ギーの曲線と所望のライン幅例えば0.25μmのライ
ン幅と対応する現像時間を求めると、現像時間は80秒
が適当であると分かるので、該80秒の現像時間で実際
の現像を行なう。
As a sixth step, from the second correlation,
A development time corresponding to a desired line width of the resist pattern and the predicted exposure energy is obtained. That is, when a development time corresponding to a curve of exposure energy and a desired line width, for example, a line width of 0.25 μm, is determined for 26 J / cm 2 in the second correlation shown in FIG. Since it is known that there is, the actual development is performed in the development time of 80 seconds.

【0049】以上のように第1の実施形態によると、露
光後に形成される潜像の高さをAFMにより高精度に測
定し、測定された潜像高さから現像時間を設定して現像
工程へフィードフォワドできるため、回折光を用いるこ
となくレジストパターンのライン幅を得ることができる
ので、ウェハ間のレジストパターンのライン幅における
寸法ばらつきを大きく低減することができる。
As described above, according to the first embodiment, the height of the latent image formed after the exposure is measured with high accuracy by the AFM, and the developing time is set based on the measured latent image height. Since the resist pattern can be fed forward, the line width of the resist pattern can be obtained without using diffracted light, so that dimensional variations in the line width of the resist pattern between wafers can be greatly reduced.

【0050】以下、第1の実施形態に係るレジストパタ
ーン形成方法の第1の評価試験について説明する。
Hereinafter, a first evaluation test of the method for forming a resist pattern according to the first embodiment will be described.

【0051】25枚連続処理のウェハに対して、第1の
実施形態に係るレジストパターン形成方法、すなわちA
FMを用いて測定した潜像高さに基づき現像時間を制御
してレジストパターンを形成した場合と、現像時間を制
御することなく当初の現像時間のままで現像を行なって
レジストパターンを形成した場合とにおけるライン幅の
寸法ばらつきを検証した。図7は、現像時間の制御をし
た場合としなかった場合とにおけるライン幅の寸法ばら
つきを示しており、図7から明らかなように、AFMに
より測定した潜像高さにより現像時間を制御した場合の
方が寸法ばらつきを低減することができる。
A method for forming a resist pattern according to the first embodiment, ie, A
When a resist pattern is formed by controlling the developing time based on the latent image height measured using FM, and when a resist pattern is formed by performing development with the original developing time without controlling the developing time The dimensional variation of the line width was verified. FIG. 7 shows the dimensional variation of the line width when the development time was controlled and when the development time was not controlled. As is apparent from FIG. 7, the case where the development time was controlled by the latent image height measured by the AFM was used. Can reduce the dimensional variation.

【0052】以下、第1の実施形態に係るレジストパタ
ーン形成方法の第2の評価試験について説明する。
Hereinafter, a second evaluation test of the method for forming a resist pattern according to the first embodiment will be described.

【0053】25枚連続処理のウェハに対して、第1の
実施形態に係るレジストパターン形成方法、すなわちア
ルミニウム基板上のレジスト膜に形成された潜像の高さ
をAFMを用いて測定した結果に基づき現像時間を制御
してレジストパターンを形成した場合と、現像時間を制
御することなく当初の現像時間のままで現像を行なって
レジストパターンを形成した場合と、従来技術の項で説
明した光回折方式を用いて測定した光強度に基づき現像
時間を制御してレジストパターンを形成した場合とにお
けるライン幅の寸法ばらつきを検証した。図8は、前記
の検証結果を示しており、AFMにより測定した潜像高
さに基づき現像時間を制御した場合は、現像時間を制御
しなかった場合はもちろん、光回折方式を用いて現像時
間を制御した場合に比べても、ライン幅の寸法ばらつき
を低減できることが明らかである。AFM方式が光回折
方式に比べてライン幅の寸法ばらつきを低減できるの
は、光回折方式の場合、レジスト膜中に透過した検出用
レーザー光がアルミニウム基板のグレインにより乱反射
され、この反射光が本来の検出光に合成されるため検出
精度が劣化するのに対して、AFM方式の場合、レジス
ト膜の表面に形成される潜像の高さを回折光を用いるこ
となく測定するため、基板の影響を受け難いので、高精
度な制御が可能になるものと思われる。
A method of forming a resist pattern according to the first embodiment, that is, a result of measuring the height of a latent image formed on a resist film on an aluminum substrate using an AFM for 25 continuously processed wafers is described. In the case where the resist pattern is formed by controlling the developing time based on the above, the case where the resist pattern is formed by performing the development with the initial developing time without controlling the developing time, The dimensional variation of the line width between the case where the resist pattern was formed by controlling the developing time based on the light intensity measured using the method was verified. FIG. 8 shows the results of the above verification. When the development time was controlled based on the latent image height measured by the AFM, the development time was controlled using the light diffraction method as well as when the development time was not controlled. It is apparent that the dimensional variation of the line width can be reduced as compared with the case where the control is performed. The reason why the AFM method can reduce the dimensional variation of the line width compared to the light diffraction method is that in the case of the light diffraction method, the detection laser light transmitted through the resist film is irregularly reflected by the grains of the aluminum substrate, and this reflected light is originally In contrast, in the case of the AFM method, the height of the latent image formed on the surface of the resist film is measured without using the diffracted light, whereas the detection accuracy is degraded because the detection accuracy is deteriorated. Therefore, it is thought that high-precision control is possible.

【0054】以下、第1の実施形態に係るレジストパタ
ーン形成方法の第3の評価試験について説明する。
Hereinafter, a third evaluation test of the method for forming a resist pattern according to the first embodiment will be described.

【0055】25枚連続処理のウェハに対して、第1の
実施形態に係るレジストパターン形成方法、すなわちシ
リコン基板上のレジスト膜に露光された0.25μmの
孤立パターンに形成された潜像の高さをAFMを用いて
測定した結果に基づき現像時間を制御してレジストパタ
ーンを形成した場合と、現像時間を制御することなく当
初の現像時間のままで現像を行なってレジストパターン
を形成した場合とにおけるライン幅の寸法ばらつきを検
証した。図9から明らかなように、AFMにより測定し
た潜像高さにより現像時間を制御した場合の方が寸法ば
らつきを低減することができる。
A method of forming a resist pattern according to the first embodiment, that is, the height of a latent image formed in an isolated pattern of 0.25 μm exposed on a resist film on a silicon substrate for 25 continuously processed wafers. The case where the resist pattern is formed by controlling the developing time based on the result measured by using the AFM and the case where the resist pattern is formed by performing the development with the original developing time without controlling the developing time The dimensional variation of the line width was verified. As is clear from FIG. 9, the dimensional variation can be reduced when the development time is controlled by the latent image height measured by the AFM.

【0056】尚、第1の実施形態においては、露光後に
レジスト膜に形成される潜像の高さと現像工程において
レジストパターンのライン幅に影響を与えるパラメータ
ーの所定値におけるレジストパターンのライン幅との間
の第1の相関関係を求めたが、これに代えて、露光後に
レジスト膜に形成される潜像の高さと熱処理工程におい
てレジストパターンのライン幅に影響を与えるパラメー
ターの所定値におけるレジストパターンのライン幅との
間の第1の相関関係を求め、該第1の相関関係から、前
記潜像高さと前記パラメーターの所定値とに対応するレ
ジストパターンのライン幅である予測ライン幅を求めて
もよい。この場合、熱処理工程においてレジストパター
ンのライン幅に影響を与えるパラメーターとしては、例
えば熱処理時間又は熱処理温度等が挙げられる。
In the first embodiment, the difference between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at a predetermined value of a parameter affecting the line width of the resist pattern in the developing step is described. Instead, the first correlation was determined. Instead, the height of the latent image formed on the resist film after exposure and the value of the resist pattern at a predetermined value of a parameter that affects the line width of the resist pattern in the heat treatment step were determined. It is also possible to obtain a first correlation between a line width and a line width of a resist pattern corresponding to the latent image height and a predetermined value of the parameter from the first correlation. Good. In this case, as a parameter that affects the line width of the resist pattern in the heat treatment step, for example, a heat treatment time or a heat treatment temperature can be given.

【0057】(実施形態2)図10は本発明の第2の実
施形態に係るレジストパターン形成方法のプロセスシー
ケンスの概略を説明する図であって、図10に示すよう
に、基板上にレジスト膜を形成した後、該レジスト膜に
所定のパターンを露光し、パターンが露光されたレジス
ト膜に対して熱処理(PEB)を行ない、その後、AF
Mにより潜像の形状つまり潜像の高さを測定する。そし
て、あらかじめ求めておいた潜像の形状と現像後のパタ
ーンの寸法との相関関係からシリル化処理時間を定め、
該シリル処理時間に基づいてレジスト膜の表面にシリル
化処理を行ない。その後、ドライ現像を行なってレジス
トパターンを形成するものである。
(Embodiment 2) FIG. 10 is a view for explaining an outline of a process sequence of a resist pattern forming method according to a second embodiment of the present invention. As shown in FIG. 10, a resist film is formed on a substrate. Is formed, a predetermined pattern is exposed on the resist film, and a heat treatment (PEB) is performed on the resist film on which the pattern has been exposed.
M is used to measure the shape of the latent image, that is, the height of the latent image. Then, the silylation processing time is determined from the correlation between the shape of the latent image obtained in advance and the dimension of the pattern after development,
The silylation process is performed on the surface of the resist film based on the silylation time. Thereafter, dry development is performed to form a resist pattern.

【0058】以下、第2の実施形態に係るレジストパタ
ーン形成方法について図11〜図13を参照しながら詳
細に説明する。第2の実施形態においては、修飾膜形成
工程において修飾膜の幅に影響を与えるパラメーターと
してシリル化処理の処理時間を選定するが、前記パラメ
ーターはシリル化処理の処理時間には限られず、他の種
類の修飾膜の形成に要する処理時間であってもよいと共
に、処理温度であってもよい。
Hereinafter, a method for forming a resist pattern according to the second embodiment will be described in detail with reference to FIGS. In the second embodiment, the processing time of the silylation treatment is selected as a parameter affecting the width of the modification film in the modification film formation step. However, the parameter is not limited to the treatment time of the silylation treatment, and other parameters may be used. It may be the processing time required for forming the type of modified film, or the processing temperature.

【0059】第1工程として、露光後にレジスト膜に形
成される潜像の高さと所定のシリル化処理時間における
シリル化膜の幅との間の第1の相関関係を以下の手順に
より求める。
In the first step, a first correlation between the height of the latent image formed on the resist film after exposure and the width of the silylated film at a predetermined silylation processing time is determined by the following procedure.

【0060】まず、露光エネルギーと潜像高さとの関係
を求める。
First, the relationship between the exposure energy and the height of the latent image is determined.

【0061】シリコン基板上にシプレー社製のSAL6
01よりなるレジストを1μmの膜厚に堆積してレジス
ト膜を形成した後、該レジスト膜に対してKrFエキシ
マレーザステッパを用いて露光エネルギーを変化させて
露光した。第2の実施形態における露光エネルギーの大
きさについては、第1の実施形態と異なり、シリル化処
理に適した値を選ぶ。次に、レジスト膜に対して110
℃の温度下で60秒間の熱処理を行なった後、第1の実
施形態と同様にして、潜像の高さをAFMで求めること
により、露光エネルギーと潜像高さとの関係を求める。
SAL6 manufactured by Shipley on a silicon substrate
After forming a resist film by depositing a resist made of 01 to a thickness of 1 μm, the resist film was exposed to light using a KrF excimer laser stepper while changing the exposure energy. Regarding the magnitude of the exposure energy in the second embodiment, different from the first embodiment, a value suitable for the silylation process is selected. Next, 110 to the resist film
After performing the heat treatment at a temperature of 60 ° C. for 60 seconds, the height of the latent image is obtained by the AFM in the same manner as in the first embodiment, thereby obtaining the relationship between the exposure energy and the latent image height.

【0062】次に、露光エネルギーと所定時間のシリル
化処理により形成されるシリル化膜の幅との関係を求め
る。すなわち、露光エネルギーを変化させて露光したレ
ジスト膜に対してヘキサメチルシクロトリシラザン(H
MCTS)の溶液を用いて、25℃で液相で所定の処理
時間でシリル化処理を行なってシリル化膜を形成した。
図11は、シリル化処理をした後に形成される0.5μ
mのL/Sのシリル化膜の断面形状を示しており、未露
光部には選択的にシリル化膜が形成される。形成される
シリル化膜の幅は露光エネルギーに依存しているので、
露光エネルギーとシリル化膜の幅との間には所定の関係
がある。尚、図11において、1はシリコン基板、2は
シリコン基板1の上に形成されたレジスト膜、3はレジ
スト膜2の表面に形成されたシリル化膜3をそれぞれ示
している。
Next, the relationship between the exposure energy and the width of the silylated film formed by the silylation process for a predetermined time is determined. That is, hexamethylcyclotrisilazane (H) is applied to the resist film exposed by changing the exposure energy.
Using a solution of MCTS), a silylation treatment was performed in a liquid phase at 25 ° C. for a predetermined treatment time to form a silylated film.
FIG. 11 shows the 0.5 μm formed after the silylation treatment.
The cross-sectional shape of the m / L / S silylated film is shown, and the silylated film is selectively formed in the unexposed portions. Since the width of the formed silylated film depends on the exposure energy,
There is a predetermined relationship between the exposure energy and the width of the silylated film. In FIG. 11, reference numeral 1 denotes a silicon substrate, reference numeral 2 denotes a resist film formed on the silicon substrate 1, and reference numeral 3 denotes a silylated film 3 formed on the surface of the resist film 2.

【0063】次に、露光エネルギーと潜像高さとの関係
と、露光エネルギーと所定の処理時間のシリル化処理を
行なったときのシリル化膜の幅との関係とから、潜像高
さと所定の処理時間のシリル化処理を行なったときのシ
リル化膜の幅との間の第1の相関関係を求める。
Next, based on the relationship between the exposure energy and the latent image height and the relationship between the exposure energy and the width of the silylated film when the silylation process is performed for a predetermined processing time, the latent image height and the predetermined latent image height are determined. A first correlation between the silylation film width at the time of performing the silylation process for the processing time is obtained.

【0064】第2の工程として、露光エネルギー毎のシ
リル化処理時間とシリル化膜の幅との間の第2の相関関
係を求める。第2の相関関係は、測定した潜像高さから
シリル化膜の幅を予測したとき、シリル化膜の幅がスペ
ック外になる場合、シリル化処理時間を変化させてシリ
ル化膜の幅を所定値に制御するために必要である。
In the second step, a second correlation between the silylation processing time for each exposure energy and the width of the silylated film is determined. The second correlation is that when the width of the silylation film is out of the specification when the width of the silylation film is predicted from the measured latent image height, the width of the silylation film is changed by changing the silylation processing time. Necessary for controlling to a predetermined value.

【0065】図12は、露光エネルギーが110,13
0,150mJ/cm2 のときのシリル化処理時間とシ
リル化膜の幅との第2の相関関係を示しており、図12
から、露光エネルギー毎にシリル化処理時間とシリル化
膜の幅との間に相関関係のあることが分かる。
FIG. 12 shows that the exposure energy is 110,13.
FIG. 12 shows a second correlation between the silylation time and the width of the silylated film at 0,150 mJ / cm 2 .
From this, it is understood that there is a correlation between the silylation processing time and the width of the silylated film for each exposure energy.

【0066】第3の工程として、実際にパターン露光を
行なったときにレジスト膜に形成される潜像の高さを測
定して潜像高さを求める。
As a third step, the height of the latent image formed on the resist film when pattern exposure is actually performed is determined to determine the height of the latent image.

【0067】第4の工程として、第1の相関関係から、
測定された潜像高さと所定のシリル化処理時間とに対応
するシリル化膜の幅であるシリル化膜の予測幅を求め
る。
As a fourth step, from the first correlation,
An estimated width of the silylated film, which is a width of the silylated film corresponding to the measured latent image height and a predetermined silylation processing time, is obtained.

【0068】第5の工程として、第2の相関関係から、
所定のシリル化処理時間とシリル化膜の予測幅とに対応
する露光エネルギーである予測露光エネルギー(レジス
ト膜に実際に吸収された露光エネルギーに相当する。)
を求める。
As a fifth step, from the second correlation,
Expected exposure energy which is exposure energy corresponding to a predetermined silylation processing time and an estimated width of the silylated film (corresponding to the exposure energy actually absorbed by the resist film).
Ask for.

【0069】第6の工程として、第2の相関関係から、
シリル化膜の所望の幅と予測露光エネルギーとに対応す
るシリル化処理時間を求め、該シリル化処理時間で実際
のシリル化処理を行なった後、シリル化膜が形成された
レジスト膜に対してO2 プラズマによるRIEエッチン
グを行ない、その後、所定の現像を行なってレジストパ
ターンを形成する。
As a sixth step, from the second correlation,
The silylation processing time corresponding to the desired width of the silylation film and the predicted exposure energy is determined, and after performing the actual silylation processing at the silylation processing time, the resist film on which the silylation film is formed is RIE etching using O 2 plasma is performed, and thereafter, predetermined development is performed to form a resist pattern.

【0070】シリル化膜とレジスト膜とのエッチング選
択比は16程度と高いため、最終的にドライ現像を行な
った後に形成されるレジストパターンのライン幅はシリ
ル化膜の幅に大きく依存する。従って、第2の実施形態
に示すように、シリル化処理時間をフィードフォワード
制御することにより、ウェハ間のレジストパターンのラ
イン幅の寸法ばらつきを低減することができる。実際に
25枚のウェハに対して連続処理を行なったところ、シ
リル化処理時間のフィードフォワード制御をすることに
よって、0.5μmL/Sのウェハ間の寸法ばらつきが
±0.03μmから±0.015μmに低減できること
を確認した。
Since the etching selectivity between the silylated film and the resist film is as high as about 16, the line width of the resist pattern formed after the final dry development greatly depends on the width of the silylated film. Therefore, as shown in the second embodiment, by performing feed-forward control of the silylation processing time, it is possible to reduce dimensional variations in the line width of the resist pattern between wafers. When the continuous processing was actually performed on 25 wafers, the dimensional variation between the wafers of 0.5 μmL / S was ± 0.03 μm to ± 0.015 μm by performing the feedforward control of the silylation processing time. It was confirmed that it could be reduced.

【0071】以上のように、第2の実施形態によると、
潜像の高さをAFMにより高精度に計測し、計測された
潜像高さに基づき得られるシリル化処理時間をシリル化
処理工程へフィードフォワドできるので、ウェハ間にお
けるライン幅の寸法ばらつきを大きく低減することがで
きる。尚、シリル化処理前の熱処理の前にAFMによる
潜像形状の計測を行ない、シリル化処理前の熱処理工程
の処理時間をフィードフォワドしても同様の効果があ
る。
As described above, according to the second embodiment,
The height of the latent image is measured with high accuracy by the AFM, and the silylation processing time obtained based on the measured latent image height can be fed forward to the silylation processing step. It can be greatly reduced. The same effect can be obtained even if the latent image shape is measured by AFM before the heat treatment before the silylation treatment and the processing time of the heat treatment step before the silylation treatment is fed forward.

【0072】尚、第1の実施形態において、レジスト膜
としてはKrFエキシマレーザー用レジスト”ASK
A”を用いたが、他のKrFエキシマレーザー用レジス
トを用いてもよいし、g線用・i線用・ArFエキシマ
レーザー用・X線用・荷電ビーム用のレジストでもよ
い。これらのレジストを用いる場合には、露光光として
はレジストに対応するものを用いる。また、現像液とし
ては、NMD−3を用いたが、これに代えて、他の現像
液を用いてもよいと共に、ウェット現像に代えてドライ
現像を行なってもよい。
In the first embodiment, the resist film for the KrF excimer laser “ASK” is used as the resist film.
Although A ″ was used, other resists for KrF excimer laser may be used, or resists for g-line, i-line, ArF excimer laser, X-ray, and charged beam may be used. In the case of using NMD-3 as a developing solution, one corresponding to a resist is used as the exposure light, but other developing solutions may be used instead of wet developing, Alternatively, dry development may be performed.

【0073】また、第2の実施形態において、レジスト
膜はSAL601を用いたが、他のg線用、i線用、K
rFエキシマレーザー用、ArFエキシマレーザー用、
X線用、荷電ビーム用のレジストでもよい。
In the second embodiment, the SAL 601 is used for the resist film.
For rF excimer laser, For ArF excimer laser,
Resists for X-rays and charged beams may be used.

【0074】また、第1又は第2の実施形態において。
潜像の高さをAFMにより測定したが、これに代えて、
レジスト膜の表面に形成される潜像の高さをnmオーダ
ーで測定できるものを適宜用いることができ、また、潜
像の高さの測定はオフラインで行なったがインラインで
行なってもよいし、現像時間の制御又は表面修飾の処理
時間の制御を自動化してもよい。
In the first or second embodiment.
The height of the latent image was measured by AFM, but instead,
What can measure the height of the latent image formed on the surface of the resist film in the order of nm can be used as appropriate, and the measurement of the height of the latent image is performed off-line, but may be performed in-line, Control of the development time or control of the processing time for surface modification may be automated.

【0075】(実施形態3)図13は本発明の第3の実
施形態に係るレジストパターン形成方法のプロセスシー
ケンス説明図であって、図13に示すように、基板上に
レジスト膜を形成した後、レジスト膜に所定のパターン
を露光し、その後、パターン露光されたレジスト膜にお
ける露光部又は未露光部に選択的に表面修飾膜を形成し
た後、表面修飾膜の幅をAFMにより測定する。そし
て、あらかじめ求めておいた表面修飾膜の幅と現像後の
パターン寸法との間の相関関係からパターン寸法を予測
し、予測したパターン寸法が許容範囲内にある場合には
レジスト膜に対して現像を行なう一方、予測したパター
ン寸法が許容範囲内にない場合には表面修飾膜及びレジ
スト膜を除去する。
(Embodiment 3) FIG. 13 is an explanatory view of a process sequence of a method for forming a resist pattern according to a third embodiment of the present invention, as shown in FIG. 13 after a resist film is formed on a substrate. After exposing a predetermined pattern to the resist film, and then selectively forming a surface modification film on an exposed portion or an unexposed portion of the pattern-exposed resist film, the width of the surface modification film is measured by AFM. Then, the pattern size is predicted from the correlation between the width of the surface modification film obtained in advance and the pattern size after development. If the predicted pattern size is within an allowable range, the resist film is developed. On the other hand, if the predicted pattern size is not within the allowable range, the surface modification film and the resist film are removed.

【0076】以下、第3の実施形態に係るレジストパタ
ーン形成方法を図14〜図17を参照しながら詳細に説
明する。
Hereinafter, a method for forming a resist pattern according to the third embodiment will be described in detail with reference to FIGS.

【0077】まず、図14に示すように、シリコン基板
1の上に、1、2、3、4ーテトラヒドロナフチリデン
イミノーp−スチレンスルフォネートとメタクリル酸メ
チルとの共重合体よりなるレジスト膜2を1μmの膜厚
に形成した後、KrFエキシマレーザステッパを用いて
レジスト膜2の所定のパターンを露光して、レジスト膜
2の露光部の表面に酸を発生させる。その後、レジスト
膜2を30℃の温度下における95%の湿度状態に保持
して、レジスト膜2の表面にアルコキシシランガスとし
てのメチルトリエトキシシラン(MTEOS)と水蒸気
とを供給して、レジスト膜2の露光部の表面に選択的に
金属酸化膜としてのポリシロキサンよりなる0.5μm
のL/Sの表面修飾膜4を形成した後、該表面修飾膜4
の幅:W20をAFMにより測定する。
First, as shown in FIG. 14, a resist made of a copolymer of 1,2,3,4-tetrahydronaphthylideneimino p-styrenesulfonate and methyl methacrylate is formed on a silicon substrate 1. After forming the film 2 to a thickness of 1 μm, a predetermined pattern of the resist film 2 is exposed using a KrF excimer laser stepper to generate an acid on the surface of the exposed portion of the resist film 2. Thereafter, the resist film 2 is maintained at a humidity of 95% at a temperature of 30 ° C., and methyltriethoxysilane (MTEOS) as an alkoxysilane gas and water vapor are supplied to the surface of the resist film 2 so that the resist film 2 0.5 μm made of polysiloxane as a metal oxide film selectively on the surface of the exposed portion
After the L / S surface modification film 4 is formed, the surface modification film 4
Is measured by AFM.

【0078】次に、表面修飾膜4が形成されたレジスト
膜2に対してO2 プラズマによるRIEエッチングを行
なって、図15に示すような0.5μmのL/Sのレジ
ストパターン5を形成した後、該レジストパターン5の
ライン幅:W21をAFMにより測定する。
Next, the resist film 2 on which the surface modification film 4 was formed was subjected to RIE etching using O 2 plasma to form a 0.5 μm L / S resist pattern 5 as shown in FIG. Thereafter, the line width W21 of the resist pattern 5 is measured by AFM.

【0079】次に、表面修飾膜4の幅:W20と現像後の
レジストパターン5のライン幅:W21との間の相関関係
を図16に示すように求めておく。
Next, the correlation between the width W20 of the surface modification film 4 and the line width W21 of the developed resist pattern 5 is determined as shown in FIG.

【0080】次に、前記同様にして、実際のレジスト膜
に所定のパターンを露光した後、所定のパターンが露光
された実際のレジスト膜の表面に実際の表面修飾膜を形
成し、該実際の表面修飾膜の幅を測定する。
Next, in the same manner as described above, after a predetermined pattern is exposed on the actual resist film, an actual surface modification film is formed on the surface of the actual resist film on which the predetermined pattern has been exposed. Measure the width of the surface-modified film.

【0081】次に、図16に示す表面修飾膜4の幅:W
20と現像後のレジストパターン5のライン幅:W21との
間の相関関係から実際の表面修飾膜の幅と対応するレジ
ストパターンのライン幅である予測ライン幅を求める。
尚、図16においては、縦軸は、表面修飾層の幅及びレ
ジストパターンのライン幅を示している。そして、予測
ライン幅がレジストパターンのライン幅の許容範囲に入
っているか否かを判断し、予測ライン幅がレジストパタ
ーンのライン幅の許容範囲に入っている場合には、レジ
スト膜2を例えばO2 プラズマによるRIEエッチング
を行なう。
Next, the width W of the surface modification film 4 shown in FIG.
From the correlation between 20 and the line width of the resist pattern 5 after development: W21, a predicted line width which is the line width of the resist pattern corresponding to the actual width of the surface modification film is obtained.
In FIG. 16, the vertical axis indicates the width of the surface modification layer and the line width of the resist pattern. Then, it is determined whether or not the predicted line width falls within the allowable range of the line width of the resist pattern. 2 Perform RIE etching using plasma.

【0082】一方、予測ライン幅がレジストパターンの
ライン幅の許容範囲に入っていない場合には、図17に
示すような工程を行なう。すなわち、図17(a)に示
すように、シリコン基板10の上に、素子分離層11、
ポリシリコン膜12、シリコン酸化膜13及びレジスト
膜14が順次形成され、レジスト膜14に形成されたポ
リシロキサンよりなる表面修飾膜15の幅と対応する予
測ライン幅がレジストパターンのライン幅の許容範囲に
入っていない場合には、図17(b)に示すように、表
面修飾膜15をCF4 のプラズマにより除去した後、図
17(c)に示すように、レジスト膜14をO2 プラズ
マにより除去して、シリコン基板10を再生する。この
ようにすると、素子分離層11、ポリシリコン膜12及
びシリコン酸化膜13が形成されているシリコン基板1
0にダメージを与えることなく再生することができる。
その後、再生されたシリコン基板10の上に前記と同様
にしてレジスト膜を形成し、レジストパターンを形成す
ることができる。前記のようにシリコン基板10がダメ
ージを受けていないので、再度、形成されたレジストパ
ターンによりシリコン酸化膜13及びポリシリコン膜1
2に対してエッチングを行なって例えばゲート電極を形
成しても、半導体素子の特性がばらつく等の問題が起き
ることがない。
On the other hand, when the predicted line width is not within the allowable range of the line width of the resist pattern, a process as shown in FIG. 17 is performed. That is, as shown in FIG. 17A, an element isolation layer 11 is formed on a silicon substrate 10.
The polysilicon film 12, the silicon oxide film 13, and the resist film 14 are sequentially formed, and the predicted line width corresponding to the width of the surface modification film 15 made of polysiloxane formed on the resist film 14 is an allowable range of the line width of the resist pattern. If not, as shown in FIG. 17B, the surface modification film 15 is removed by CF 4 plasma, and then, as shown in FIG. 17C, the resist film 14 is removed by O 2 plasma. After removal, the silicon substrate 10 is regenerated. Thus, the silicon substrate 1 on which the element isolation layer 11, the polysilicon film 12, and the silicon oxide film 13 are formed
0 can be reproduced without damaging it.
Thereafter, a resist film is formed on the regenerated silicon substrate 10 in the same manner as described above, and a resist pattern can be formed. Since the silicon substrate 10 is not damaged as described above, the silicon oxide film 13 and the polysilicon film 1 are again formed by the formed resist pattern.
Even if the gate electrode is formed by etching the substrate 2, for example, problems such as variations in the characteristics of the semiconductor element do not occur.

【0083】第3の実施形態によると、ポリシロキサン
よりなる表面修飾膜15の幅をAFMにより高精度に測
定することにより、レジスト膜14に対する現像工程を
行なわなくても、測定された表面修飾膜15の幅に基づ
きレジストパターンのライン幅を正確に予測でき、ライ
ン幅が許容範囲を越える場合にはダメージレスでシリコ
ン基板10を再生できるので、ウェハ間におけるレジス
トパターンのライン幅の寸法ばらつきを低減することが
できる。
According to the third embodiment, the width of the surface modification film 15 made of polysiloxane is measured with high precision by AFM, so that the measured surface modification film 15 can be obtained without performing the developing process on the resist film 14. The line width of the resist pattern can be accurately predicted on the basis of the width of the line 15, and when the line width exceeds the allowable range, the silicon substrate 10 can be regenerated without damage, thereby reducing the dimensional variation of the line width of the resist pattern between wafers. can do.

【0084】尚、第3の実施形態においては、レジスト
パターンのライン幅が許容範囲を越える場合には、CF
4 のプラズマにより表面修飾膜15を除去した後、O2
プラズマによりレジスト膜14を除去したが、これに代
えて、HFにより表面修飾膜15を除去した後、アセト
ン等の有機溶剤によりレジスト膜14を除去してもよ
い。
In the third embodiment, if the line width of the resist pattern exceeds the allowable range, the CF
After removing the surface modification film 15 by the plasma of 4 , the O 2
The resist film 14 is removed by plasma. Alternatively, the surface modification film 15 may be removed by HF and then the resist film 14 may be removed by an organic solvent such as acetone.

【0085】また、第3の実施形態においては、表面修
飾膜は金属酸化膜であったが、これに代えて、第2の実
施形態において示したシリル化膜であってもよい。
In the third embodiment, the surface modification film is a metal oxide film, but may be the silylation film shown in the second embodiment instead.

【0086】[0086]

【発明の効果】請求項1の発明に係るレジストパターン
形成方法によると、露光後にレジスト膜の表面に形成さ
れる潜像の高さを測定することにより、レジスト膜の露
光に実際に適用された露光条件と対応する現像工程にお
けるパラメーターの値を得ることができ、該パラメータ
ーの値に基づき現像を行なうと、レジストパターンの所
望のライン幅を実現することができるため、回折光を用
いることなくレジストパターンのライン幅を正確に予測
できるので、パターン露光の露光条件がばらついても、
ウェハ間におけるライン幅の寸法ばらつきがなく安定し
たレジストパターンのライン幅を得ることができる。
According to the method for forming a resist pattern according to the first aspect of the present invention, by measuring the height of a latent image formed on the surface of the resist film after exposure, the method is actually applied to the exposure of the resist film. It is possible to obtain a parameter value in a development step corresponding to the exposure condition, and if development is performed based on the parameter value, a desired line width of the resist pattern can be realized. Since the line width of the pattern can be accurately predicted, even if the exposure conditions for pattern exposure vary,
It is possible to obtain a stable resist pattern line width without dimensional variations in line width between wafers.

【0087】請求項2の発明に係るレジストパターン形
成方法によると、パラメーターは現像時間であるため、
レジストパターンのライン幅に与える影響の大きい現像
時間を制御できるので、ウェハ間におけるライン幅の寸
法ばらつきを一層低減することができる。
According to the method for forming a resist pattern according to the second aspect of the present invention, since the parameter is the development time,
Since the development time that greatly affects the line width of the resist pattern can be controlled, the dimensional variation of the line width between wafers can be further reduced.

【0088】請求項3の発明に係るレジストパターン形
成方法によると、請求項1の発明の現像工程においてレ
ジストパターンのライン幅に影響を与えるパラメーター
を、熱処理工程においてレジストパターンのライン幅に
影響を与えるパラメーターに置き換えており、該熱処理
工程におけるパラメーターの値に基づき熱処理を行なう
と、レジストパターンの所望のライン幅を実現すること
ができるため、回折光を用いることなくレジストパター
ンのライン幅を正確に予測できるので、パターン露光の
露光条件がばらついても、ウェハ間におけるライン幅の
寸法ばらつきがなく安定したレジストパターンのライン
幅を得ることができる。
According to the method for forming a resist pattern according to the third aspect of the present invention, the parameter affecting the line width of the resist pattern in the developing step of the first aspect affects the line width of the resist pattern in the heat treatment step. If the heat treatment is performed based on the value of the parameter in the heat treatment step, a desired line width of the resist pattern can be realized, so that the line width of the resist pattern can be accurately predicted without using diffracted light. Therefore, even if the exposure conditions for pattern exposure vary, it is possible to obtain a stable resist pattern line width without dimensional variations in line width between wafers.

【0089】請求項4の発明に係るレジストパターン形
成方法によると、パラメーターは熱処理時間又は熱処理
温度であるため、レジストパターンのライン幅に与える
影響の大きい熱処理の時間又は温度を制御できるので、
ウェハ間におけるライン幅の寸法ばらつきを一層低減す
ることができる。
According to the resist pattern forming method of the present invention, since the parameter is the heat treatment time or the heat treatment temperature, the time or temperature of the heat treatment which greatly affects the line width of the resist pattern can be controlled.
The dimensional variation of the line width between wafers can be further reduced.

【0090】請求項5の発明に係るレジストパターン形
成方法によると、露光後にレジスト膜の表面に形成され
る潜像の高さを測定することにより、レジスト膜の露光
に実際に適用された露光条件に対応するパラメーターの
値を得ることができ、該パラメーターの値に基づき表面
修飾膜を形成すると、所望の幅を有する表面修飾膜を形
成でき、また、レジストパターンのライン幅はレジスト
膜に形成される表面修飾膜の幅に大きく依存するため、
回折光を用いることなくレジストパターンのライン幅を
正確に制御できるので、パターン露光の露光条件がばら
ついても、ウェハ間におけるライン幅の寸法ばらつきが
なく安定したレジストパターンのライン幅を得ることが
できる。
According to the resist pattern forming method of the present invention, by measuring the height of the latent image formed on the surface of the resist film after the exposure, the exposure conditions actually applied to the exposure of the resist film are measured. When a surface modification film is formed based on the value of the parameter, a surface modification film having a desired width can be formed, and the line width of the resist pattern is formed on the resist film. Depends on the width of the surface modification film
Since the line width of the resist pattern can be accurately controlled without using diffracted light, a stable resist pattern line width can be obtained without dimensional variations in line width between wafers even when pattern exposure conditions vary. .

【0091】請求項6の発明に係るレジストパターン形
成方法によると、パラメーターは熱処理時間又は熱処理
温度であるため、表面修飾膜の幅に与える影響の大きい
熱処理の時間又は温度を制御できるので、ウェハ間にお
けるライン幅の寸法ばらつきを一層低減することができ
る。
According to the resist pattern forming method of the present invention, since the parameter is the heat treatment time or the heat treatment temperature, it is possible to control the heat treatment time or temperature which has a large influence on the width of the surface modification film. In this case, the dimensional variation of the line width can be further reduced.

【0092】請求項7の発明に係るレジストパターン形
成方法によると、凹凸形状をnmオーダーで計測できる
原子間力顕微鏡により潜像の高さを求めるため、潜像の
高さをnmオーダーで計測でき、現像工程、熱処理工程
又は表面修飾膜形成工程におけるパラメーターの値を正
確に得られるので、レジストパターンの所望のライン幅
を極めて正確に得ることができる。
According to the resist pattern forming method of the present invention, since the height of the latent image is obtained by an atomic force microscope capable of measuring the unevenness in the order of nm, the height of the latent image can be measured in the order of nm. Since the value of the parameter in the developing step, the heat treatment step or the surface modification film forming step can be accurately obtained, the desired line width of the resist pattern can be obtained very accurately.

【0093】請求項8の発明に係るレジストパターン形
成方法によると、レジスト膜に形成された表面修飾膜の
幅を測定することにより、レジストパターンのライン幅
をほぼ正確に予測することができ、正確に予測されるラ
イン幅が許容範囲内にないときにレジスト膜を除去する
ため、基板を露出することなく不良のレジスト膜を除去
できるので、基板が受けるダメージが大きく低減され、
これにより、ウェハ間におけるライン幅の寸法ばらつき
及び半導体素子等の特性のばらつきを低減することがで
きる。
According to the resist pattern forming method of the present invention, by measuring the width of the surface modification film formed on the resist film, it is possible to predict the line width of the resist pattern almost accurately. The resist film is removed when the expected line width is not within the allowable range, so that the defective resist film can be removed without exposing the substrate, so that the damage to the substrate is greatly reduced,
As a result, it is possible to reduce dimensional variations in line width between wafers and variations in characteristics of semiconductor elements and the like.

【0094】請求項9の発明に係るレジストパターン形
成方法によると、表面修飾膜は、パターン露光されたレ
ジスト膜の露光部に水を吸収させた後、水を吸収した露
光部の表面に水及び金属アルコキシドを供給することに
よって、露光部の表面に形成される金属酸化膜であるた
め、表面修飾膜として金属酸化膜を形成する場合に、金
属酸化膜の幅を測定することにより、レジストパターン
のライン幅をほぼ正確に予測することができる。
According to the resist pattern forming method according to the ninth aspect of the present invention, the surface-modifying film is formed such that water is absorbed into the exposed portion of the pattern-exposed resist film, and then water and water are applied to the surface of the exposed portion having absorbed the water. By supplying the metal alkoxide, it is a metal oxide film formed on the surface of the exposed part. Therefore, when forming a metal oxide film as a surface modification film, by measuring the width of the metal oxide film, the resist pattern The line width can be predicted almost exactly.

【0095】請求項10の発明に係るレジストパターン
形成方法によると、表面修飾膜はシリル化膜であるた
め、表面修飾膜としてシリル化膜を形成する場合に、シ
リル化膜の幅を測定することにより、レジストパターン
のライン幅をほぼ正確に予測することができる。
According to the method for forming a resist pattern according to the tenth aspect of the present invention, since the surface modified film is a silylated film, the width of the silylated film is measured when forming the silylated film as the surface modified film. Accordingly, the line width of the resist pattern can be predicted almost accurately.

【0096】請求項11の発明に係るレジストパターン
の形成方法によると、凹凸形状をnmオーダーで計測で
きる原子間力顕微鏡により表面修飾膜の幅を求めるた
め、表面修飾膜の幅をnmオーダーで計測することがで
きる。
According to the method for forming a resist pattern according to the eleventh aspect of the present invention, the width of the surface modified film is measured in the order of nm because the width of the surface modified film is determined by the atomic force microscope capable of measuring the unevenness in the order of nm. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るレジストパター
ン形成方法のプロセスシーケンスの概略図である。
FIG. 1 is a schematic diagram of a process sequence of a method for forming a resist pattern according to a first embodiment of the present invention.

【図2】前記第1の実施形態に係るレジストパターン形
成方法においてAFMにより観測されたレジスト膜表面
の概略断面図である。
FIG. 2 is a schematic cross-sectional view of a resist film surface observed by AFM in the method of forming a resist pattern according to the first embodiment.

【図3】前記第1の実施形態に係るレジストパターン形
成方法における露光エネルギーと潜像高さとの関係を示
す図である。
FIG. 3 is a diagram illustrating a relationship between exposure energy and a latent image height in the resist pattern forming method according to the first embodiment.

【図4】前記第1の実施形態に係るレジストパターン形
成方法における露光エネルギーとレジストパターンのラ
イン幅との関係を示す図である。
FIG. 4 is a view showing a relationship between exposure energy and a line width of the resist pattern in the method for forming a resist pattern according to the first embodiment.

【図5】前記第1の実施形態に係るレジストパターン形
成方法における潜像の高さとレジストパターンのライン
幅との間の第1の相関関係を示す図である。
FIG. 5 is a diagram showing a first correlation between the height of a latent image and the line width of a resist pattern in the method for forming a resist pattern according to the first embodiment.

【図6】前記第1の実施形態に係るレジストパターン形
成方法における現像時間とレジストパターンのライン幅
との間の第2の相関関係を示す図である。
FIG. 6 is a diagram showing a second correlation between a development time and a line width of the resist pattern in the method for forming a resist pattern according to the first embodiment.

【図7】前記第1の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間の制御し
た場合及び現像時間を制御しなかった場合におけるライ
ン幅の寸法ばらつきを示す図である。
FIG. 7 is a diagram showing an evaluation test of the method for forming a resist pattern according to the first embodiment, showing a dimensional variation in line width when the development time is controlled and when the development time is not controlled; It is.

【図8】前記第1の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間を制御し
た場合、現像時間を制御しなかった場合及び光回折方式
を用いて現像時間を制御した場合におけるライン幅のば
らつきを示す図である。
FIG. 8 is a view showing an evaluation test of the method for forming a resist pattern according to the first embodiment, in which the development time is controlled, the development time is not controlled, and the development time is measured using the light diffraction method. FIG. 7 is a diagram showing a variation in line width when the control is performed.

【図9】前記第1の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間の制御し
た場合及び現像時間を制御しなかった場合におけるライ
ン幅の寸法ばらつきを示す図である。
FIG. 9 is a diagram showing an evaluation test of the method for forming a resist pattern according to the first embodiment, showing a dimensional variation in line width when the developing time is controlled and when the developing time is not controlled; It is.

【図10】本発明の第2の実施形態に係るレジストパタ
ーン形成方法のプロセスシーケンスの概略図である。
FIG. 10 is a schematic view of a process sequence of a method for forming a resist pattern according to a second embodiment of the present invention.

【図11】本発明の第2の実施形態に係るレジストパタ
ーン形成方法におけるシリル化処理の後に形成されるシ
リル化膜の断面形状を示す断面図である。
FIG. 11 is a cross-sectional view showing a cross-sectional shape of a silylated film formed after a silylation process in a method for forming a resist pattern according to a second embodiment of the present invention.

【図12】本発明の第2の実施形態に係るレジストパタ
ーン形成方法におけるシリル化処理時間とシリル化膜の
幅との関係を示す図である。
FIG. 12 is a view showing a relationship between a silylation processing time and a width of a silylation film in a method for forming a resist pattern according to a second embodiment of the present invention.

【図13】本発明の第3の実施形態に係るレジストパタ
ーン形成方法のプロセスシーケンスの概略図である。
FIG. 13 is a schematic diagram of a process sequence of a method for forming a resist pattern according to a third embodiment of the present invention.

【図14】前記第3の実施形態に係るレジストパターン
形成方法の一工程を示す断面図である。
FIG. 14 is a cross-sectional view showing one step of a method for forming a resist pattern according to the third embodiment.

【図15】前記第3の実施形態に係るレジストパターン
形成方法の一工程を示す断面図である。
FIG. 15 is a cross-sectional view showing one step of a method for forming a resist pattern according to the third embodiment.

【図16】前記第3の実施形態に係るレジストパターン
形成方法における露光量とラインパターン寸法との関係
を示す図である。
FIG. 16 is a view showing a relationship between an exposure amount and a line pattern dimension in the resist pattern forming method according to the third embodiment.

【図17】前記第3の実施形態に係るレジストパターン
形成方法の各工程を示す断面図である。
FIG. 17 is a cross-sectional view showing each step of the resist pattern forming method according to the third embodiment.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 レジスト膜 3 シリル化膜 4 表面修飾膜 5 レジストパターン 10 シリコン基板 11 素子分離層 12 ポリシリコン膜 13 シリコン酸化膜 14 レジスト膜 15 表面修飾膜 REFERENCE SIGNS LIST 1 silicon substrate 2 resist film 3 silylation film 4 surface modification film 5 resist pattern 10 silicon substrate 11 element isolation layer 12 polysilicon film 13 silicon oxide film 14 resist film 15 surface modification film

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−249327(JP,A) 特開 昭63−260019(JP,A) 特開 昭64−32623(JP,A) 特開 平4−120718(JP,A) 特開 平4−361525(JP,A) 特開 平7−211630(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/20 521 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-60-249327 (JP, A) JP-A-63-260019 (JP, A) JP-A-64-32623 (JP, A) JP-A-4- 120718 (JP, A) JP-A-4-361525 (JP, A) JP-A-7-212630 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/027 G03F 7 / 20 521

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上にレジスト膜を形成するレジスト
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜を現像してレジストパターンを形成する現像工程とを
備えたレジストパターン形成方法であって、 露光後にレジスト膜に形成される潜像の高さと現像工程
においてレジストパターンのライン幅に影響を与えるパ
ラメーターの所定値におけるレジストパターンのライン
幅との間の第1の相関関係、及び、露光エネルギー又は
露光焦点よりなる露光条件毎における前記パラメーター
の所定値とレジストパターンのライン幅との間の第2の
相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第1の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応するレジストパターンのライン幅
である予測ライン幅を求める工程と、 前記第2の相関関係から、前記パラメーターの所定値と
前記予測ライン幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第2の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジストパ
ターンを形成する工程とを備えていることを特徴とする
レジストパターン形成方法。
A resist film forming step of forming a resist film on a substrate; an exposure step of exposing a predetermined pattern to the resist film; and a resist pattern formed by developing the resist film having the predetermined pattern exposed A resist pattern forming method comprising: a resist pattern line width at a predetermined value of a parameter that affects a height of a latent image formed on a resist film after exposure and a line width of the resist pattern in the developing step. And determining a second correlation between a predetermined value of the parameter and a line width of the resist pattern for each exposure condition consisting of exposure energy or exposure focus, and Measuring the height of a latent image actually formed on the exposed resist film to determine the height of the latent image; Determining a predicted line width which is a line width of the resist pattern corresponding to the latent image height and the predetermined value of the parameter; and determining the predetermined value of the parameter and the predicted line width from the second correlation. Obtaining a predicted exposure condition, which is the exposure condition corresponding to, and obtaining a value of the parameter corresponding to a desired line width of a resist pattern and the predicted exposure condition from the second correlation, Forming a resist pattern based on the value of (1).
【請求項2】 前記現像工程におけるレジストパターン
のライン幅に影響を与えるパラメーターは現像時間であ
ることを特徴とする請求項1に記載のレジストパターン
形成方法。
2. The method according to claim 1, wherein a parameter affecting a line width of the resist pattern in the developing step is a developing time.
【請求項3】 基板上にレジスト膜を形成するレジスト
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜に熱処理を行なう熱処理工程と、熱処理が行なわれた
レジスト膜を現像してレジストパターンを形成するレジ
ストパターン形成工程とを備えたレジストパターン形成
方法であって、 露光後にレジスト膜に形成される潜像の高さと熱処理工
程においてレジストパターンのライン幅に影響を与える
パラメーターの所定値におけるレジストパターンのライ
ン幅との間の第1の相関関係、及び、露光エネルギー又
は露光焦点よりなる露光条件毎における前記パラメータ
ーの所定値とレジストパターンのライン幅との間の第2
の相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第1の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応するレジストパターンのライン幅
である予測ライン幅を求める工程と、 前記第2の相関関係から、前記パラメーターの所定値と
前記予測ライン幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第2の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジスト膜
に熱処理を行なう工程とを備えていることを特徴とする
レジストパターン形成方法。
3. A resist film forming step of forming a resist film on a substrate, an exposure step of exposing a predetermined pattern to the resist film, and a heat treatment step of performing a heat treatment on the resist film having the predetermined pattern exposed. Forming a resist pattern by developing the heat-treated resist film, the resist pattern forming method comprising the steps of: The first correlation between the line width of the resist pattern at a predetermined value of a parameter affecting the line width of the resist pattern, and the predetermined value of the parameter and the line of the resist pattern for each exposure condition consisting of exposure energy or exposure focus Second between width
Determining the latent image height by measuring the height of the latent image actually formed on the exposed resist film; and determining the latent image height from the first correlation. Obtaining a predicted line width which is a line width of the resist pattern corresponding to the height and the predetermined value of the parameter; and the exposure corresponding to the predetermined value of the parameter and the predicted line width from the second correlation. Determining a predicted exposure condition, which is a condition; and determining, from the second correlation, a value of the parameter corresponding to a desired line width of the resist pattern and the predicted exposure condition, and forming a resist film based on the value of the parameter. And a heat treatment step.
【請求項4】 前記熱処理工程におけるレジストパター
ンのライン幅に影響を与えるパラメーターは処理時間又
は処理温度であることを特徴とする請求項3に記載のレ
ジストパターン形成方法。
4. The method according to claim 3, wherein the parameter affecting the line width of the resist pattern in the heat treatment step is a processing time or a processing temperature.
【請求項5】 基板上にレジスト膜を形成するレジスト
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜に表面修飾膜を形成する修飾膜形成工程と、表面修飾
膜が形成されたレジスト膜を現像してレジストパターン
を形成する現像工程とを備えたレジストパターン形成方
法であって、 露光後にレジスト膜に形成される潜像の高さと修飾膜形
成工程において表面修飾膜の幅に影響を与えるパラメー
ターの所定値における表面修飾膜の幅との間の第1の相
関関係、及び、露光エネルギー又は露光焦点よりなる露
光条件毎における前記パラメーターの所定値と表面修飾
膜の幅との間の第2の相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第1の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応する表面修飾膜の幅である予測修
飾膜幅を求める工程と、 前記第2の相関関係から、前記パラメーターの所定値と
前記予測修飾膜幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第2の相関関係から、表面修飾膜の所望の幅と前記
予測露光条件とに対応する前記パラメーターの値を求
め、該パラメーターの値に基づき表面修飾膜を形成する
工程とを備えていることを特徴とするレジストパターン
形成方法。
5. A resist film forming step of forming a resist film on a substrate, an exposure step of exposing a predetermined pattern to the resist film, and a modification of forming a surface modification film on the resist film exposed to the predetermined pattern. A resist pattern forming method comprising: a film forming step; and a developing step of developing a resist film on which a surface modification film is formed to form a resist pattern, wherein a height of a latent image formed on the resist film after exposure is increased. The first correlation between the width of the surface modified film at a predetermined value of the parameter affecting the width of the surface modified film in the modified film forming step, and the parameter of the parameter for each exposure condition consisting of exposure energy or exposure focus Determining a second correlation between the predetermined value and the width of the surface modification film; and measuring a height of a latent image actually formed on the exposed resist film. A step of obtaining a latent image height; a step of obtaining, from the first correlation, a predicted modified film width that is a width of a surface modified film corresponding to the latent image height and a predetermined value of the parameter; Obtaining a predicted exposure condition, which is the exposure condition corresponding to the predetermined value of the parameter and the predicted modified film width, from the correlation of the following, from the second correlation, the desired width of the surface modified film and the Obtaining a value of the parameter corresponding to the predicted exposure condition, and forming a surface modification film based on the value of the parameter.
【請求項6】 前記修飾膜形成工程における表面修飾膜
の幅に影響を与えるパラメーターは処理時間又は処理温
度であることを特徴とする請求項5に記載のレジストパ
ターン形成方法。
6. The method according to claim 5, wherein the parameter affecting the width of the surface modification film in the modification film forming step is a processing time or a processing temperature.
【請求項7】 前記潜像高さは原子間力顕微鏡により求
めることを特徴とする請求項1〜6のいずれか1項に記
載のレジストパターン形成方法。
7. The method according to claim 1, wherein the latent image height is determined by an atomic force microscope.
【請求項8】 レジスト膜に形成された表面修飾膜の幅
と、該表面修飾膜が形成されたレジスト膜を現像して得
られるレジストパターンのライン幅との間の相関関係を
求めておく工程と、 基板上に実際のレジスト膜を形成する工程と、 前記実際のレジスト膜に所定のパターンを露光する工程
と、 所定のパターンが露光された実際のレジスト膜の表面に
実際の表面修飾膜を形成する工程と、 前記実際の表面修飾膜の幅を測定し、前記の相関関係か
ら前記実際の表面修飾膜の幅と対応するレジストパター
ンのライン幅である予測ライン幅を求める工程と、 前記予測ライン幅が所望のライン幅の許容範囲内である
か否かを判断し、前記予測ライン幅が許容範囲内にある
ときには前記実際のレジスト膜に対して現像を行なって
レジストパターンを形成する一方、前記予測ライン幅が
許容範囲内にないときには前記実際のレジスト膜を除去
する工程とを備えていることを特徴とするレジストパタ
ーン形成方法。
8. A step of determining a correlation between a width of a surface modification film formed on the resist film and a line width of a resist pattern obtained by developing the resist film on which the surface modification film is formed. Forming an actual resist film on a substrate; exposing a predetermined pattern to the actual resist film; and forming an actual surface modification film on the surface of the actual resist film having the predetermined pattern exposed. Forming, measuring the width of the actual surface modification film, and obtaining a predicted line width that is the line width of the resist pattern corresponding to the width of the actual surface modification film from the correlation, It is determined whether the line width is within an allowable range of a desired line width, and when the predicted line width is within an allowable range, the actual resist film is developed to form a resist pattern. To contrast, a resist pattern forming method characterized by comprising the step of removing the actual resist film when the predicted linewidth is not within the allowable range.
【請求項9】 前記レジスト膜はパターン露光されると
酸を発生するレジストよりなり、 前記表面修飾膜は、パターン露光された前記レジスト膜
の露光部に水を吸収させた後、水を吸収した前記露光部
の表面に水及び金属アルコキシドを供給することによっ
て、前記露光部の表面に形成される金属酸化膜であるこ
とを特徴とする請求項5、6又は8に記載のレジストパ
ターン形成方法。
9. The resist film is formed of a resist that generates an acid when subjected to pattern exposure, and the surface modification film absorbs water in an exposed portion of the pattern-exposed resist film and then absorbs water. 9. The method according to claim 5, wherein the metal oxide film is formed on the surface of the exposed portion by supplying water and a metal alkoxide to the surface of the exposed portion.
【請求項10】 前記表面修飾膜は、パターン露光され
た前記レジスト膜の未露光部の表面に形成されるシリル
化膜であることを特徴とする請求項5、6又は8に記載
のレジストパターン形成方法。
10. The resist pattern according to claim 5, wherein the surface modification film is a silylated film formed on a surface of an unexposed portion of the resist film that has been subjected to pattern exposure. Forming method.
【請求項11】 前記表面修飾膜の幅は原子間力顕微鏡
により求めることを特徴とする請求項8〜10のいずれ
か1項に記載のレジストパターン形成方法。
11. The method according to claim 8, wherein the width of the surface modification film is determined by using an atomic force microscope.
JP07278640A 1994-11-14 1995-10-26 Method of forming resist pattern Expired - Fee Related JP3115517B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07278640A JP3115517B2 (en) 1994-11-14 1995-10-26 Method of forming resist pattern

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-279132 1994-11-14
JP27913294 1994-11-14
JP07278640A JP3115517B2 (en) 1994-11-14 1995-10-26 Method of forming resist pattern

Publications (2)

Publication Number Publication Date
JPH08213313A JPH08213313A (en) 1996-08-20
JP3115517B2 true JP3115517B2 (en) 2000-12-11

Family

ID=26552967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07278640A Expired - Fee Related JP3115517B2 (en) 1994-11-14 1995-10-26 Method of forming resist pattern

Country Status (1)

Country Link
JP (1) JP3115517B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734376B2 (en) * 1998-07-02 2011-07-27 株式会社東芝 Heating device evaluation method, pattern formation method, and heating device control method
JP4690946B2 (en) * 2006-06-02 2011-06-01 株式会社東芝 Simulation model creation method, program, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH08213313A (en) 1996-08-20

Similar Documents

Publication Publication Date Title
KR100197191B1 (en) Method of forming resist pattern
US20170040228A1 (en) Method for reducing charge in critical dimension-scanning electron microscope metrology
JP2003282663A (en) Monitoring method, exposing method, manufacturing method for semiconductor device, etching method, and exposure processing device
US7238454B2 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
US7352451B2 (en) System method and structure for determining focus accuracy
US6507474B1 (en) Using localized ionizer to reduce electrostatic charge from wafer and mask
JP2002203768A (en) Exposure method, exposure system and recording medium
KR100747129B1 (en) Method and apparatus for controlling photoresist baking processes
JP3115517B2 (en) Method of forming resist pattern
US5723238A (en) Inspection of lens error associated with lens heating in a photolithographic system
US6479820B1 (en) Electrostatic charge reduction of photoresist pattern on development track
US6473162B1 (en) Method of computing defocus amount in lithography and lithographic process using the method
US6235440B1 (en) Method to control gate CD
JPH09218500A (en) Manufacture of resist patterns
KR100596269B1 (en) Exposing method in semiconductor device
Ronse et al. Characterization and optimization of CD control for 0.25-um CMOS applications
KR100496815B1 (en) Method of fabricating semiconductor device using chemically swelling process
Flack et al. Advanced simulation techniques for thick photoresist lithography
Van den Hove et al. Optical lithography techniques for 0.25/spl mu/m and below: CD control issues
JPS6358829A (en) Pattern formation using electron beam
Metzler et al. Simulation of photoresist defect transfer through subsequent patterning processes
EP1804121A1 (en) Methods and systems for optimising immersion lithographic processing
Wynand et al. Photolithography Enhancements
Arthur et al. Full-chip optical proximity correction using lithography simulation
JPH11260694A (en) Method for measuring proximity effect parameter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000912

LAPS Cancellation because of no payment of annual fees