JPH08213313A - Method of forming resist pattern - Google Patents
Method of forming resist patternInfo
- Publication number
- JPH08213313A JPH08213313A JP7278640A JP27864095A JPH08213313A JP H08213313 A JPH08213313 A JP H08213313A JP 7278640 A JP7278640 A JP 7278640A JP 27864095 A JP27864095 A JP 27864095A JP H08213313 A JPH08213313 A JP H08213313A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- resist pattern
- line width
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置等を製造
するときに用いられるパターン形成方法に関し、特に、
露光エネルギー源として、波長４５０ｎｍ以下の紫外
線、Ｘ線、荷電ビーム、ｉ線（３６５ｎｍ）、ＫｒＦエ
キシマレーザー（２４８ｎｍ）、ＡｒＦエキシマレーザ
ー（１９３ｎｍ）等を用いるリソグラフィ工程における
レジストパターン形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method used when manufacturing a semiconductor device or the like, and more particularly,
The present invention relates to a resist pattern forming method in a lithography process using ultraviolet rays having a wavelength of 450 nm or less, X-rays, charged beams, i-rays (365 nm), KrF excimer laser (248 nm), ArF excimer laser (193 nm), etc. as an exposure energy source. .
【０００２】[0002]
【従来の技術】近年、半導体素子の微細化はますます進
み、開発レベルでは設計ルールが０．２５μｍになって
おり、このため、従来に比べてレジストパターンのライ
ン幅のスペックはより厳しくなってきている。従来、リ
ソグラフィ工程における積極的な寸法ばらつきを低減す
るための対策は、主にチップ内における寸法ばらつき及
びウェハ内における寸法ばらつきに対して行われてき
た。これらの寸法ばらつきの主要因は、レジスト膜にお
ける多重干渉効果及び基板からの反射光であり、これら
に対してはレジスト膜の表面又は下面に反射防止膜を設
けることによりばらつきを低減することが可能であり、
また、シリル化プロセス等の表面解像プロセスを用いる
ことにより低減することもできる。2. Description of the Related Art In recent years, the miniaturization of semiconductor devices has advanced more and more, and the design rule is 0.25 μm at the development level. Therefore, the specifications of the resist pattern line width are becoming stricter than before. ing. Conventionally, measures for actively reducing dimensional variation in a lithography process have been mainly performed with respect to dimensional variation within a chip and dimensional variation within a wafer. The main cause of these dimensional variations is the multiple interference effect in the resist film and the light reflected from the substrate. For these, it is possible to reduce the variation by providing an antireflection film on the front or bottom surface of the resist film. And
It can also be reduced by using a surface resolution process such as a silylation process.
【０００３】ところが、ウェハ間（ロット間も含む）の
寸法ばらつきは、従来あまり注目されていなかったが、
レジストパターンのライン幅のスペックが厳しくなるに
つれ、ウェハ間におけるライン幅の寸法ばらつきの低減
を図る必要が生じてきており、最近では数件の報告がな
されている。However, dimensional variations between wafers (including lots) have not been paid much attention so far.
As the specifications of the line width of the resist pattern become stricter, it becomes necessary to reduce the dimensional variation of the line width between wafers, and several reports have recently been made.
【０００４】ウェハ間におけるライン幅の寸法ばらつき
は、基板構造のばらつき例えば基板上に形成されたレジ
スト膜の膜厚のばらつきに起因したり、或いは露光装置
に起因したりして、予定した露光エネルギーとレジスト
膜に実際に吸収された露光エネルギーとの間に差異があ
ったり、予定した露光焦点とレジスト膜の露光に実際に
適用された露光焦点との間に差異があったりし、これら
露光エネルギーや露光焦点よりなる露光条件の差異に起
因してウェハ間におけるライン幅の寸法ばらつきが発生
するものと考えられる。The variation in the line width between wafers is caused by the variation in the substrate structure, for example, the variation in the film thickness of the resist film formed on the substrate, or by the exposure apparatus. And the exposure energy actually absorbed by the resist film, or the difference between the planned exposure focus and the exposure focus actually applied to the exposure of the resist film. It is considered that the dimensional variation of the line width between the wafers occurs due to the difference in the exposure condition including the exposure focus.
【０００５】ウェハ間のライン幅の寸法ばらつきに対す
る報告の一例として、最近ではＩＢＭのＪｏｈｎ Ｓｔ
ｕｒｔｅｖａｎｔらによるものがある（１９９４ ＳＰ
ＩＥＶｏｌ．２１９６ ｐ３５２ー３５９）。これは、
レジスト膜の表面に生じる潜像にレーザー光を照射し、
その回折光の強度を検出するものであって、あらかじめ
回折光強度とレジストパターンのライン幅との関係を求
めておき、熱処理（ＰＥＢ）中又は熱処理後に検出され
た回折光強度から所望のライン幅が得られるよう現像時
間を算出し、その結果を現像工程にフィードフォワドす
ることにより、レジストパターンのライン幅を制御しよ
うとするものである。As an example of a report on the dimensional variation of the line width between wafers, recently, John St.
by urtevant et al. (1994 SP
IE Vol. 2196 p352-359). this is,
The latent image generated on the surface of the resist film is irradiated with laser light,
The intensity of the diffracted light is detected, and the relationship between the intensity of the diffracted light and the line width of the resist pattern is obtained in advance, and a desired line width is obtained from the intensity of the diffracted light detected during or after the heat treatment (PEB). In order to control the line width of the resist pattern, the developing time is calculated so as to obtain and the result is feed-forwarded to the developing step.
【０００６】また、前記の表面解像プロセスを用いるウ
ェハ間のライン幅の寸法ばらつきの低減についての報告
の一例として、最近ではニューメキシコ大学のＳｈｏａ
ｉｂＺａｉｄｉらによるものがある（１９９４ ＳＰＩ
Ｅ Ｖｏｌ．２１９６ ｐ３４１ー３５１）。レジスト
膜の表面に形成される潜像にレーザー光を照射し、その
回折光の強度を検出することによって、レジストパター
ンのライン幅を予測した後、表面解像プロセスのプロセ
スパラメータを補正して、ライン幅を補償するものであ
る。Also, as an example of a report on reducing the dimensional variation of the line width between wafers using the above-mentioned surface resolution process, recently, Shoa of the University of New Mexico has been recently used.
ibZaidi et al. (1994 SPI
E Vol. 2196 p341-351). By irradiating the latent image formed on the surface of the resist film with laser light and detecting the intensity of the diffracted light, the line width of the resist pattern is predicted, and then the process parameters of the surface resolution process are corrected, The line width is compensated.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、前記の
方法は、いずれも回折光を用いるために繰り返しパター
ンが必要である。このため、繰り返しパターンを敢えて
設けるか又はデバイス構造内の繰り返しパターンを利用
することが必要であり、いずれにせよ潜像のパターンに
制約があるという問題がある。However, all of the above methods require a repeating pattern because diffracted light is used. Therefore, it is necessary to intentionally provide a repetitive pattern or utilize the repetitive pattern in the device structure, and there is a problem that the latent image pattern is limited in any case.
【０００８】また、レジスト膜中に透過したレーザー光
が下地からの反射光等の影響を受け、回折光の強度が不
正確になる場合が生じるという問題もある。There is also a problem that the intensity of the diffracted light may become inaccurate due to the influence of the reflected light from the underlayer on the laser light transmitted through the resist film.
【０００９】前記に鑑み、本発明は、回折光を用いるこ
となくレジストパターンのライン幅を予測し、これによ
り、ウェハ間におけるライン幅の寸法ばらつきがなく、
安定したレジストパターンのライン幅が得られるように
することを目的とする。In view of the above, the present invention predicts the line width of the resist pattern without using the diffracted light, so that there is no dimensional variation of the line width between wafers,
The purpose is to obtain a stable line width of a resist pattern.
【００１０】[0010]
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明は、レジストパターンのライン幅と
レジスト膜の露光に実際に適用された露光条件との間に
相関関係があると共に、露光後にレジスト膜に形成され
る潜像の高さとレジスト膜の露光に実際に適用された露
光条件との間にも相関関係があるという点に着目し、実
際の露光条件をパラメーターにして、潜像高さからレジ
ストパターンのライン幅を予測するものである。In order to achieve the above object, the invention of claim 1 has a correlation between the line width of a resist pattern and the exposure conditions actually applied to the exposure of a resist film. At the same time, paying attention to the fact that there is a correlation between the height of the latent image formed on the resist film after exposure and the exposure conditions actually applied to the exposure of the resist film, using the actual exposure conditions as a parameter. The line width of the resist pattern is predicted from the latent image height.
【００１１】具体的に請求項１の発明が講じた解決手段
は、基板上にレジスト膜を形成するレジスト膜形成工程
と、前記レジスト膜に所定のパターンを露光する露光工
程と、所定のパターンが露光されたレジスト膜を現像し
てレジストパターンを形成する現像工程とを備えたレジ
ストパターン形成方法を対象とし、露光後にレジスト膜
に形成される潜像の高さと現像工程においてレジストパ
ターンのライン幅に影響を与えるパラメーターの所定値
におけるレジストパターンのライン幅との間の第１の相
関関係、及び、露光エネルギー又は露光焦点よりなる露
光条件毎における前記パラメーターの所定値とレジスト
パターンのライン幅との間の第２の相関関係を求めてお
く工程と、実際に露光されたレジスト膜に形成される潜
像の高さを測定して潜像高さを求める工程と、前記第１
の相関関係から、前記潜像高さと前記パラメーターの所
定値とに対応するレジストパターンのライン幅である予
測ライン幅を求める工程と、前記第２の相関関係から、
前記パラメーターの所定値と前記予測ライン幅とに対応
する前記露光条件である予測露光条件を求める工程と、
前記第２の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジストパ
ターンを形成する工程とを備えている構成とするもので
ある。Specifically, the means for solving the problems according to the invention of claim 1 is that a resist film forming step of forming a resist film on a substrate, an exposing step of exposing a predetermined pattern to the resist film, and a predetermined pattern are performed. A resist pattern forming method comprising: a developing step of developing an exposed resist film to form a resist pattern, wherein the height of the latent image formed on the resist film after exposure and the line width of the resist pattern in the developing step. A first correlation between a line width of a resist pattern at a predetermined value of an influencing parameter, and a predetermined value of the parameter and a line width of the resist pattern for each exposure condition including exposure energy or exposure focus. And the height of the latent image formed on the actually exposed resist film is measured. And obtaining a latent image height, the first
From the correlation of the step of obtaining a predicted line width that is the line width of the resist pattern corresponding to the latent image height and the predetermined value of the parameter, and from the second correlation,
Determining a predicted exposure condition that is the exposure condition corresponding to the predetermined value of the parameter and the predicted line width,
A value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition from the second correlation, and forming a resist pattern based on the value of the parameter. To do.
【００１２】請求項１の構成により、露光後にレジスト
膜に形成される潜像の高さと現像工程においてレジスト
パターンのライン幅に影響を与えるパラメーターの所定
値におけるレジストパターンのライン幅との間には第１
の相関関係があるので、該第１の相関関係から、潜像高
さと前記パラメーターの所定値とに対応する予測ライン
幅を求めると、ライン幅をほぼ正確に予測することがで
きる。According to the structure of claim 1, between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at the predetermined value of the parameter affecting the line width of the resist pattern in the developing process. First
Therefore, if the predicted line width corresponding to the latent image height and the predetermined value of the parameter is obtained from the first correlation, the line width can be predicted almost accurately.
【００１３】次に、露光条件毎におけるパラメーターの
所定値とレジストパターンのライン幅との間の第２の相
関関係から、パラメーターの所定値と予測ライン幅とに
対応する予測露光条件を求めると、予測ライン幅がほぼ
正確であるために、レジスト膜の露光に実際に適用され
た露光条件をほぼ正確に予測することができる。Next, when the predicted exposure condition corresponding to the predetermined value of the parameter and the predicted line width is obtained from the second correlation between the predetermined value of the parameter and the line width of the resist pattern for each exposure condition, Since the predicted line width is almost accurate, the exposure conditions actually applied to the exposure of the resist film can be predicted almost accurately.
【００１４】従って、第２の相関関係から、レジストパ
ターンの所望のライン幅と予測露光条件とに対応するパ
ラメーターの値を求めると、レジスト膜の露光に実際に
適用された露光条件に対応するパラメーターの値を得る
ことができる。Therefore, when the value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition is obtained from the second correlation, the parameter corresponding to the exposure condition actually applied to the exposure of the resist film. You can get the value of.
【００１５】請求項２の発明は、請求項１の構成に、前
記現像工程におけるレジストパターンのライン幅に影響
を与えるパラメーターは現像時間であるという限定を付
加するものである。The invention of claim 2 adds to the structure of claim 1 that the parameter affecting the line width of the resist pattern in the developing step is the developing time.
【００１６】請求項３の発明が講じた解決手段は、基板
上にレジスト膜を形成するレジスト膜形成工程と、前記
レジスト膜に所定のパターンを露光する露光工程と、所
定のパターンが露光されたレジスト膜に熱処理を行なう
熱処理工程と、熱処理が行なわれたレジスト膜を現像し
てレジストパターンを形成するレジストパターン形成工
程とを備えたレジストパターン形成方法を対象とし、露
光後にレジスト膜に形成される潜像の高さと熱処理工程
においてレジストパターンのライン幅に影響を与えるパ
ラメーターの所定値におけるレジストパターンのライン
幅との間の第１の相関関係、及び、露光エネルギー又は
露光焦点よりなる露光条件毎における前記パラメーター
の所定値とレジストパターンのライン幅との間の第２の
相関関係を求めておく工程と、実際に露光されたレジス
ト膜に形成される潜像の高さを測定して潜像高さを求め
る工程と、前記第１の相関関係から、前記潜像高さと前
記パラメーターの所定値とに対応するレジストパターン
のライン幅である予測ライン幅を求める工程と、前記第
２の相関関係から、前記パラメーターの所定値と前記予
測ライン幅とに対応する前記露光条件である予測露光条
件を求める工程と、前記第２の相関関係から、レジスト
パターンの所望のライン幅と前記予測露光条件とに対応
する前記パラメーターの値を求め、該パラメーターの値
に基づきレジスト膜に熱処理を行なう工程とを備えてい
る構成とするものである。According to a third aspect of the present invention, there is provided a solving means for forming a resist film on a substrate, exposing a predetermined pattern on the resist film, and exposing a predetermined pattern. A resist pattern forming method including a heat treatment step of heat-treating a resist film and a resist pattern forming step of developing the heat-treated resist film to form a resist pattern is formed on the resist film after exposure. A first correlation between the height of the latent image and the line width of the resist pattern at a predetermined value of the parameter affecting the line width of the resist pattern in the heat treatment step, and the exposure energy or the exposure focus for each exposure condition. Determining a second correlation between the predetermined value of the parameter and the line width of the resist pattern Step of determining the latent image height by measuring the height of the latent image actually formed on the exposed resist film, and the predetermined correlation of the latent image height and the parameter from the first correlation. A step of obtaining a predicted line width that is a line width of the resist pattern corresponding to the value, and a predicted exposure condition that is the exposure condition corresponding to the predetermined value of the parameter and the predicted line width from the second correlation. And a step of obtaining the value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition from the second correlation, and subjecting the resist film to heat treatment based on the value of the parameter. Is provided.
【００１７】請求項３の構成により、請求項１の構成の
現像工程においてレジストパターンのライン幅に影響を
与えるパラメーターを、熱処理工程においてレジストパ
ターンのライン幅に影響を与えるパラメーターに置き換
えた作用が得られる。According to the third aspect of the present invention, an effect is obtained in which the parameter affecting the line width of the resist pattern in the developing step of the first aspect is replaced with the parameter affecting the line width of the resist pattern in the heat treatment step. To be
【００１８】請求項４の発明は、請求項３の構成に、前
記熱処理工程におけるレジストパターンのライン幅に影
響を与えるパラメーターは処理時間又は処理温度である
という限定を付加するものである。According to a fourth aspect of the present invention, in addition to the structure of the third aspect, the parameter that affects the line width of the resist pattern in the heat treatment step is a treatment time or a treatment temperature.
【００１９】請求項５の発明が講じた解決手段は、基板
上にレジスト膜を形成するレジスト膜形成工程と、前記
レジスト膜に所定のパターンを露光する露光工程と、所
定のパターンが露光されたレジスト膜に表面修飾膜を形
成する修飾膜形成工程と、表面修飾膜が形成されたレジ
スト膜を現像してレジストパターンを形成する現像工程
とを備えたレジストパターン形成方法を対象とし、露光
後にレジスト膜に形成される潜像の高さと修飾膜形成工
程において表面修飾膜の幅に影響を与えるパラメーター
の所定値における表面修飾膜の幅との間の第１の相関関
係、及び、露光エネルギー又は露光焦点よりなる露光条
件毎における前記パラメーターの所定値と表面修飾膜の
幅との間の第２の相関関係を求めておく工程と、実際に
露光されたレジスト膜に形成される潜像の高さを測定し
て潜像高さを求める工程と、前記第１の相関関係から、
前記潜像高さと前記パラメーターの所定値とに対応する
表面修飾膜の幅である予測修飾膜幅を求める工程と、前
記第２の相関関係から、前記パラメーターの所定値と前
記予測修飾膜幅とに対応する前記露光条件である予測露
光条件を求める工程と、前記第２の相関関係から、表面
修飾膜の所望の幅と前記予測露光条件とに対応する前記
パラメーターの値を求め、該パラメーターの値に基づき
表面修飾膜を形成する工程とを備えている構成とするも
のである。According to a fifth aspect of the present invention, a means for solving the problems is to form a resist film on a substrate, to form a resist film, to expose the resist film to a predetermined pattern, and to expose the predetermined pattern. A resist pattern forming method including a modifying film forming step of forming a surface modifying film on a resist film and a developing step of developing a resist film on which the surface modifying film is formed to form a resist pattern, wherein a resist after exposure is used. A first correlation between the height of the latent image formed on the film and the width of the surface modification film at a predetermined value of a parameter that affects the width of the surface modification film in the modification film formation step, and exposure energy or exposure. A step of obtaining a second correlation between the predetermined value of the parameter and the width of the surface modification film for each exposure condition including the focus; and the actually exposed resist And obtaining a latent image height by measuring the height of a latent image formed on the film, from the first correlation,
From the step of obtaining a predicted modification film width that is the width of the surface modification film corresponding to the latent image height and the predetermined value of the parameter, and from the second correlation, the predetermined value of the parameter and the predicted modification film width. And a step of obtaining a predicted exposure condition that is the exposure condition corresponding to, and a value of the parameter corresponding to the desired width of the surface modification film and the predicted exposure condition is obtained from the second correlation, And a step of forming a surface modification film based on the value.
【００２０】請求項５の構成により、露光後にレジスト
膜に形成される潜像の高さと修飾膜形成工程において表
面修飾膜の幅に影響を与えるパラメーターの所定値にお
けるレジストパターンのライン幅との間には第１の相関
関係があるので、該第１の相関関係から、潜像高さと前
記パラメーターの所定値とに対応する予測修飾膜幅を求
めると、修飾膜の幅をほぼ正確に予測することができ
る。According to the structure of claim 5, between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at a predetermined value of the parameter affecting the width of the surface modification film in the modification film formation step. Has a first correlation, so that if the predicted modification film width corresponding to the latent image height and the predetermined value of the parameter is obtained from the first correlation, the width of the modification film is predicted almost accurately. be able to.
【００２１】次に、露光条件毎におけるパラメーターの
所定値と表面修飾膜の幅との間の第２の相関関係から、
パラメーターの所定値と予測修飾膜幅とに対応する予測
露光条件を求めると、予測修飾膜幅がほぼ正確であるた
めに、レジスト膜の露光に実際に適用された露光条件を
ほぼ正確に予測することができる。Next, from the second correlation between the predetermined value of the parameter for each exposure condition and the width of the surface modification film,
When the predicted exposure condition corresponding to the predetermined value of the parameter and the predicted modified film width is obtained, the predicted modified film width is almost accurate, so the exposure condition actually applied to the exposure of the resist film is predicted almost accurately. be able to.
【００２２】従って、第２の相関関係から、レジストパ
ターンの所望のライン幅と予測露光条件とに対応するパ
ラメーターの値を求めると、レジスト膜の露光に実際に
適用された露光条件に対応するパラメーターの値を得る
ことができる。Therefore, when the value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition is obtained from the second correlation, the parameter corresponding to the exposure condition actually applied to the exposure of the resist film is obtained. You can get the value of.
【００２３】請求項６の発明は、請求項５の構成に、前
記修飾膜形成工程における表面修飾膜の幅に影響を与え
るパラメーターは処理時間又は処理温度であるという限
定を付加するものである。The invention of claim 6 adds to the configuration of claim 5 that the parameter affecting the width of the surface modification film in the modification film formation step is the processing time or the processing temperature.
【００２４】請求項７の発明は、請求項１〜６の構成
に、前記潜像高さは原子間力顕微鏡により求めるという
限定を付加するものである。The invention of claim 7 adds the limitation that the latent image height is obtained by an atomic force microscope to the structures of claims 1 to 6.
【００２５】請求項８の発明が講じた解決手段は、レジ
ストパターン形成方法を、レジスト膜に形成された表面
修飾膜の幅と、該表面修飾膜が形成されたレジスト膜を
現像して得られるレジストパターンのライン幅との間の
相関関係を求めておく工程と、基板上に実際のレジスト
膜を形成する工程と、前記実際のレジスト膜に所定のパ
ターンを露光する工程と、所定のパターンが露光された
実際のレジスト膜の表面に実際の表面修飾膜を形成する
工程と、前記実際の表面修飾膜の幅を測定し、前記の相
関関係から前記実際の表面修飾膜の幅と対応するレジス
トパターンのライン幅である予測ライン幅を求める工程
と、前記予測ライン幅が所望のライン幅の許容範囲内で
あるか否かを判断し、前記予測ライン幅が許容範囲内に
あるときには前記実際のレジスト膜に対して現像を行な
ってレジストパターンを形成する一方、前記予測ライン
幅が許容範囲内にないときには前記実際のレジスト膜を
除去する工程とを備えている構成とするものである。According to the eighth aspect of the present invention, a means for solving the problems is obtained by a method for forming a resist pattern, by developing the width of the surface modification film formed on the resist film and the resist film on which the surface modification film is formed. A step of obtaining a correlation between the line width of the resist pattern, a step of forming an actual resist film on the substrate, a step of exposing the actual resist film to a predetermined pattern, and a predetermined pattern The step of forming an actual surface modification film on the surface of the exposed actual resist film, and measuring the width of the actual surface modification film, and the resist corresponding to the width of the actual surface modification film from the correlation. A step of obtaining a predicted line width which is a line width of a pattern, determining whether the predicted line width is within an allowable range of a desired line width, and when the predicted line width is within the allowable range, While forming a resist pattern by developing the resist film in the when the predicted linewidth is not within the allowable range is to a configuration and a process of removing the actual resist film.
【００２６】請求項８の構成により、レジスト膜に形成
された表面修飾膜の幅と、該表面修飾膜が形成されたレ
ジスト膜を現像して得られるレジストパターンのライン
幅との間には相関関係があるので、該相関関係から、実
際の表面修飾膜の幅と対応するレジストパターンのライ
ン幅を求めると、ライン幅をほぼ正確に予測することが
できる。According to the structure of claim 8, there is a correlation between the width of the surface modification film formed on the resist film and the line width of the resist pattern obtained by developing the resist film on which the surface modification film is formed. Since there is a relationship, the line width can be predicted almost accurately if the line width of the resist pattern corresponding to the actual width of the surface modification film is obtained from the correlation.
【００２７】また、予測されるライン幅が許容範囲内に
あるときには実際のレジスト膜に対して現像を行なう一
方、予測されるライン幅が許容範囲内にないときには実
際のレジスト膜を除去するため、レジスト膜に対するエ
ッチング工程を経ることなく不良のレジスト膜を除去す
ることができる。Further, when the predicted line width is within the allowable range, the actual resist film is developed, while when the predicted line width is not within the allowable range, the actual resist film is removed. The defective resist film can be removed without passing through the etching process for the resist film.
【００２８】請求項９の発明は、請求項５、６又は８の
構成に、前記レジスト膜はパターン露光されると酸を発
生するレジスト膜であり、前記表面修飾膜は、パターン
露光された前記レジスト膜の露光部に水を吸収させた
後、水を吸収した前記露光部の表面に水及び金属アルコ
キシドを供給することによって、前記露光部の表面に形
成される金属酸化膜であるという構成を付加するもので
ある。According to a ninth aspect of the present invention, in the structure of the fifth, sixth or eighth aspect, the resist film is a resist film which generates an acid when pattern-exposed, and the surface modification film is pattern-exposed. After the water is absorbed in the exposed portion of the resist film, water and a metal alkoxide are supplied to the surface of the exposed portion that has absorbed water to form a metal oxide film formed on the surface of the exposed portion. It is something to add.
【００２９】請求項１０の発明は、請求項５、６又は８
の構成に、前記表面修飾膜は、パターン露光された前記
レジスト膜の未露光部の表面に形成されるシリル化膜で
あるという構成を付加するものである。The invention of claim 10 is the invention of claim 5, 6 or 8.
In addition to the above constitution, the surface modification film is a silylated film formed on the surface of the unexposed portion of the resist film which is pattern-exposed.
【００３０】請求項１１の発明は、請求項８〜１０の構
成に、前記表面修飾膜の幅は原子間力顕微鏡により求め
るという限定を付加するものである。The eleventh aspect of the invention adds to the configuration of the eighth to tenth aspects that the width of the surface modification film is determined by an atomic force microscope.
【００３１】[0031]
【発明の実施の形態】以下、本発明の一実施形態のレジ
ストパターン形成方法について、図面を参照しながら説
明する。尚、以下の各実施形態においては、露光条件と
しては露光エネルギーを例にとって説明するが、露光条
件としては露光エネルギーのほかに露光焦点を挙げるこ
とができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS A resist pattern forming method according to an embodiment of the present invention will be described below with reference to the drawings. In each of the following embodiments, the exposure energy will be described as an example of the exposure condition. However, the exposure condition can be the exposure focus in addition to the exposure energy.
【００３２】（実施形態１）図１は本発明の第１の実施
形態に係るレジストパターン形成方法のプロセスシーケ
ンスの概略を説明する図であって、図１に示すように、
基板上にレジスト膜を形成した後、該レジスト膜に所定
のパターンを露光し、パターンが露光されたレジスト膜
に対して熱処理（ＰＥＢ）を行ない、その後、ＡＦＭに
より潜像の形状つまり潜像の高さを測定する。そして、
あらかじめ求めておいた潜像の形状と現像後のパターン
寸法との相関関係から現像時間を定め、該現像時間に基
づいてレジスト膜に対して現像を行なって高寸法安定性
を有するレジストパターンを形成するものである。(Embodiment 1) FIG. 1 is a view for explaining an outline of a process sequence of a resist pattern forming method according to a first embodiment of the present invention. As shown in FIG.
After forming a resist film on a substrate, a predetermined pattern is exposed on the resist film, a heat treatment (PEB) is performed on the resist film having the pattern exposed, and thereafter, the shape of the latent image, that is, the latent image is formed by AFM. Measure the height. And
The development time is determined from the correlation between the latent image shape and the pattern size after development, which is obtained in advance, and the resist film is developed based on the development time to form a resist pattern having high dimensional stability. To do.
【００３３】以下、第１実施形態に係るレジストパター
ン形成方法について図２〜図７を参照しながら詳細に説
明する。第１の実施形態においては、現像工程において
レジストパターンのライン幅に影響を与えるパラメータ
ーとして現像時間を選定するが、前記パラメーターは現
像時間には限られず、現像工程における現像液の温度や
濃度等を選定することも可能である。The resist pattern forming method according to the first embodiment will be described in detail below with reference to FIGS. In the first embodiment, the development time is selected as a parameter that affects the line width of the resist pattern in the development process, but the parameter is not limited to the development time, and the temperature and concentration of the developer in the development process may be changed. It is also possible to select.
【００３４】第１工程として、露光後にレジスト膜に形
成される潜像の高さと所定の現像時間におけるレジスト
パターンのライン幅との間の第１の相関関係を以下に示
す手順により求める。As the first step, a first correlation between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at a predetermined developing time is obtained by the procedure shown below.
【００３５】まず、露光エネルギー（露光強度×時間）
と潜像高さとの関係を求める。First, exposure energy (exposure intensity × time)
And the latent image height.
【００３６】シリコン基板上にＫｒＦエキシマレーザー
用レジスト”ＡＳＫＡ”を０．９８μｍの膜厚に堆積し
てレジスト膜を形成した後、該レジスト膜に対してＫｒ
Ｆエキシマレーザーステッパを用いて２２〜３８ｍＪ／
ｃｍ2 の間で露光エネルギーを変化させて露光を行なっ
た。次に、レジスト膜に対して９５℃の温度下で９０秒
間の熱処理を行なった後、レジスト膜の表面に形成され
た０．２５μｍＬ／Ｓ（ラインアンドスペース）パター
ンの潜像高さを原子間力顕微鏡（ＡＦＭ）を用いて計測
した。A resist "ASKA" for KrF excimer laser is deposited on a silicon substrate to a film thickness of 0.98 μm to form a resist film, and then Kr is applied to the resist film.
22 ~ 38mJ / using F excimer laser stepper
Exposure was carried out by changing the exposure energy between cm 2 . Next, after heat-treating the resist film at a temperature of 95 ° C. for 90 seconds, the height of the latent image of the 0.25 μmL / S (line and space) pattern formed on the surface of the resist film is adjusted to the interatomic distance. It measured using the force microscope (AFM).
【００３７】図２はＡＦＭにより観測されたレジスト膜
表面の断面形状の概略構造を示している。尚、図２にお
いて、Ｈａは露光部の潜像高さを示し、Ｈｂは未露光部
の潜像高さを示している。図２においては潜像高さを分
かり易く表現するために、潜像高さＨａ，Ｈｂを強調し
て示している。FIG. 2 shows a schematic structure of the cross-sectional shape of the resist film surface observed by AFM. In FIG. 2, Ha represents the latent image height of the exposed portion, and Hb represents the latent image height of the unexposed portion. In FIG. 2, the latent image heights Ha and Hb are emphasized in order to express the latent image height in an easy-to-understand manner.
【００３８】図３は露光エネルギーと潜像高さＨａ，Ｈ
ｂとの関係を示しており、露光エネルギーと潜像の高さ
との間に一定の関係のあることが分かる。図３は複数の
ラインパターンのうち中央のラインパターンを用いて露
光エネルギーと潜像高さとの間の関係を求めたが、この
関係は他のラインパターンにおいても同様である。FIG. 3 shows exposure energy and latent image heights Ha and H.
The relationship with b is shown, and it can be seen that there is a fixed relationship between the exposure energy and the height of the latent image. In FIG. 3, the relationship between the exposure energy and the latent image height was obtained using the central line pattern of the plurality of line patterns, but this relationship is the same for other line patterns.
【００３９】次に、露光エネルギーと所定の現像時間に
より形成されるレジストパターンのライン幅との関係を
求める。Next, the relationship between the exposure energy and the line width of the resist pattern formed by a predetermined developing time is obtained.
【００４０】前記と同様に、露光エネルギーを変化させ
て露光したレジスト膜を現像液：ＮＭＤ−３（商品名：
ＴＭＡＨ＝２．３８％）を用いて所定の現像時間例えば
６０秒間の現像時間で現像を行なってレジストパターン
を形成し、形成された０．２５μｍＬ／Ｓのレジストパ
ターンのライン幅を測定した。Similarly to the above, the resist film exposed by changing the exposure energy was developed with a developer: NMD-3 (trade name:
(TMAH = 2.38%) was used to develop for a predetermined development time, for example, a development time of 60 seconds to form a resist pattern, and the line width of the formed 0.25 μmL / S resist pattern was measured.
【００４１】図４は、６０秒間の現像を行なったときの
露光エネルギーとレジストパターンのライン幅との関係
を示しており、露光エネルギーとレジストパターンのラ
イン幅との間に関係のあることが分かる。FIG. 4 shows the relationship between the exposure energy and the line width of the resist pattern when developing for 60 seconds, and it can be seen that there is a relationship between the exposure energy and the line width of the resist pattern. .
【００４２】次に、露光エネルギーと潜像高さとの関係
と、露光エネルギーと所定の現像時間例えば６０秒間の
現像を行なったときのレジストパターンのライン幅との
関係とから、図５に示すように、露光後にレジスト膜に
形成される潜像の高さと６０秒間の現像を行なったとき
のレジストパターンのライン幅との間の第１の相関関係
を求める。Next, from the relationship between the exposure energy and the latent image height and the relationship between the exposure energy and the line width of the resist pattern when the development is performed for a predetermined developing time, for example, 60 seconds, as shown in FIG. First, the first correlation between the height of the latent image formed on the resist film after exposure and the line width of the resist pattern after development for 60 seconds is obtained.
【００４３】第２の工程として、露光エネルギー毎の現
像時間とレジストパターンのライン幅との間の第２の相
関関係を求める。第２の相関関係は、測定した潜像高さ
からレジストパターンのライン幅を予測したとき、ライ
ン幅がスペック外になる場合に、現像時間を変化させて
ライン幅を所定の値に制御するために必要である。As the second step, a second correlation between the developing time for each exposure energy and the line width of the resist pattern is obtained. The second correlation is to control the line width to a predetermined value by changing the developing time when the line width of the resist pattern is predicted from the measured latent image height and the line width is out of specifications. Needed for.
【００４４】図６は、一例として露光エネルギーが２
６，３０，３４ｍＪ／ｃｍ2 のときの現像時間とレジス
トパターンのライン幅との第２の相関関係を示してい
る。In FIG. 6, the exposure energy is 2 as an example.
The second correlation between the developing time and the line width of the resist pattern at 6, 30, 34 mJ / cm 2 is shown.
【００４５】第３の工程として、実際にパターン露光を
行なったときにレジスト膜に形成される潜像の高さを測
定して潜像高さを求める。潜像高さを求める方法は前述
したものと同様であるので、ここでは省略する。In the third step, the latent image height is obtained by measuring the height of the latent image formed on the resist film when pattern exposure is actually performed. The method for obtaining the latent image height is the same as that described above, and will be omitted here.
【００４６】第４の工程として、前記第１の相関関係か
ら、測定された潜像高さと所定の現像時間例えば６０秒
間の現像時間とに対応するレジストパターンのライン幅
である予測ライン幅を求める。以下、第１の相関関係か
ら、測定された潜像高さと所定の現像時間例えば６０秒
間の現像時間とに対応する予測ライン幅を求める方法を
具体的に説明する。すなわち、ＰＥＢ後に潜像高さＨａ
を測定した結果、潜像高さＨａが６３ｎｍであったとす
ると、図５に示す関係から、６０秒間の現像時間で現像
を行なったときのレジストパターンの予測ライン幅は
０．３１μｍである。As a fourth step, a predicted line width, which is a line width of the resist pattern corresponding to the measured latent image height and a predetermined developing time, for example, a developing time of 60 seconds, is obtained from the first correlation. . Hereinafter, a method for obtaining the predicted line width corresponding to the measured latent image height and the predetermined development time, for example, the development time of 60 seconds from the first correlation will be specifically described. That is, the latent image height Ha after PEB
Assuming that the latent image height Ha is 63 nm as a result of the measurement, the predicted line width of the resist pattern when developed with a developing time of 60 seconds is 0.31 μm from the relationship shown in FIG.
【００４７】第５の工程として、第２の相関関係から、
所定の現像時間と予測ライン幅とに対応する露光エネル
ギーである予測露光エネルギー（レジスト膜に実際に吸
収された露光エネルギーに相当する。）を求める。すな
わち、図６に示す第２の相関関係から、所定の現像時間
例えば６０秒間の現像時間で現像を行なったときに０．
３１μｍの予測ライン幅が得られるのは、露光エネルギ
ーが２６Ｊ／ｃｍ2 のときであると分かるから、２６Ｊ
／ｃｍ2 を予測露光エネルギーと設定する。As the fifth step, from the second correlation,
A predicted exposure energy (corresponding to the exposure energy actually absorbed in the resist film), which is the exposure energy corresponding to the predetermined development time and the predicted line width, is obtained. That is, from the second correlation shown in FIG. 6, when the development is performed for a predetermined development time, for example, a development time of 60 seconds,
It can be seen that the predicted line width of 31 μm is obtained when the exposure energy is 26 J / cm 2.
/ Cm 2 is set as the predicted exposure energy.
【００４８】第６の工程として、第２の相関関係から、
レジストパターンの所望のライン幅と予測露光エネルギ
ーとに対応する現像時間を求める。すなわち、図６に示
す第２の相関関係における２６Ｊ／ｃｍ2 を露光エネル
ギーの曲線と所望のライン幅例えば０．２５μｍのライ
ン幅と対応する現像時間を求めると、現像時間は８０秒
が適当であると分かるので、該８０秒の現像時間で実際
の現像を行なう。As the sixth step, from the second correlation,
The development time corresponding to the desired line width of the resist pattern and the predicted exposure energy is calculated. That is, when a developing time corresponding to a curve of exposure energy of 26 J / cm 2 in the second correlation shown in FIG. 6 and a desired line width, for example, a line width of 0.25 μm is obtained, a developing time of 80 seconds is appropriate. Since it is found that there is, the actual development is performed in the development time of 80 seconds.
【００４９】以上のように第１の実施形態によると、露
光後に形成される潜像の高さをＡＦＭにより高精度に測
定し、測定された潜像高さから現像時間を設定して現像
工程へフィードフォワドできるため、回折光を用いるこ
となくレジストパターンのライン幅を得ることができる
ので、ウェハ間のレジストパターンのライン幅における
寸法ばらつきを大きく低減することができる。As described above, according to the first embodiment, the height of the latent image formed after the exposure is measured with high accuracy by the AFM, and the developing time is set from the measured latent image height to perform the developing process. Since the feed-forward can be performed, the line width of the resist pattern can be obtained without using diffracted light, so that the dimensional variation in the line width of the resist pattern between wafers can be greatly reduced.
【００５０】以下、第１の実施形態に係るレジストパタ
ーン形成方法の第１の評価試験について説明する。The first evaluation test of the resist pattern forming method according to the first embodiment will be described below.
【００５１】２５枚連続処理のウェハに対して、第１の
実施形態に係るレジストパターン形成方法、すなわちＡ
ＦＭを用いて測定した潜像高さに基づき現像時間を制御
してレジストパターンを形成した場合と、現像時間を制
御することなく当初の現像時間のままで現像を行なって
レジストパターンを形成した場合とにおけるライン幅の
寸法ばらつきを検証した。図７は、現像時間の制御をし
た場合としなかった場合とにおけるライン幅の寸法ばら
つきを示しており、図７から明らかなように、ＡＦＭに
より測定した潜像高さにより現像時間を制御した場合の
方が寸法ばらつきを低減することができる。The resist pattern forming method according to the first embodiment, that is, A
When the resist pattern is formed by controlling the development time based on the latent image height measured using FM, and when the resist pattern is formed by developing the original development time without controlling the development time. The dimensional variations of the line width in and were verified. FIG. 7 shows the dimensional variation of the line width when the developing time is controlled and when it is not controlled. As is clear from FIG. 7, when the developing time is controlled by the latent image height measured by AFM. Can reduce the dimensional variation.
【００５２】以下、第１の実施形態に係るレジストパタ
ーン形成方法の第２の評価試験について説明する。The second evaluation test of the resist pattern forming method according to the first embodiment will be described below.
【００５３】２５枚連続処理のウェハに対して、第１の
実施形態に係るレジストパターン形成方法、すなわちア
ルミニウム基板上のレジスト膜に形成された潜像の高さ
をＡＦＭを用いて測定した結果に基づき現像時間を制御
してレジストパターンを形成した場合と、現像時間を制
御することなく当初の現像時間のままで現像を行なって
レジストパターンを形成した場合と、従来技術の項で説
明した光回折方式を用いて測定した光強度に基づき現像
時間を制御してレジストパターンを形成した場合とにお
けるライン幅の寸法ばらつきを検証した。図８は、前記
の検証結果を示しており、ＡＦＭにより測定した潜像高
さに基づき現像時間を制御した場合は、現像時間を制御
しなかった場合はもちろん、光回折方式を用いて現像時
間を制御した場合に比べても、ライン幅の寸法ばらつき
を低減できることが明らかである。ＡＦＭ方式が光回折
方式に比べてライン幅の寸法ばらつきを低減できるの
は、光回折方式の場合、レジスト膜中に透過した検出用
レーザー光がアルミニウム基板のグレインにより乱反射
され、この反射光が本来の検出光に合成されるため検出
精度が劣化するのに対して、ＡＦＭ方式の場合、レジス
ト膜の表面に形成される潜像の高さを回折光を用いるこ
となく測定するため、基板の影響を受け難いので、高精
度な制御が可能になるものと思われる。The resist pattern forming method according to the first embodiment, that is, the result of measuring the height of the latent image formed on the resist film on the aluminum substrate by using the AFM, was obtained for 25 consecutively processed wafers. Based on the light diffraction described in the section of the prior art, the case where the resist pattern is formed by controlling the development time based on the above, the case where the resist pattern is formed by performing the development at the original development time without controlling the development time, Based on the light intensity measured by the method, the dimensional variation of the line width in the case where the development time was controlled and the resist pattern was formed was verified. FIG. 8 shows the above verification results. When the developing time is controlled based on the latent image height measured by the AFM, the developing time is controlled not only when the developing time is not controlled but also when the developing time is used by the light diffraction method. It is clear that the dimensional variation of the line width can be reduced as compared with the case of controlling. Compared with the optical diffraction method, the AFM method can reduce the dimensional variation of the line width. In the optical diffraction method, the detection laser light transmitted through the resist film is diffusely reflected by the grains of the aluminum substrate, and this reflected light is originally However, in the AFM method, the height of the latent image formed on the surface of the resist film is measured without using the diffracted light, so that the influence of the substrate is affected. Since it is hard to receive, it seems that high-precision control is possible.
【００５４】以下、第１の実施形態に係るレジストパタ
ーン形成方法の第３の評価試験について説明する。The third evaluation test of the resist pattern forming method according to the first embodiment will be described below.
【００５５】２５枚連続処理のウェハに対して、第１の
実施形態に係るレジストパターン形成方法、すなわちシ
リコン基板上のレジスト膜に露光された０．２５μｍの
孤立パターンに形成された潜像の高さをＡＦＭを用いて
測定した結果に基づき現像時間を制御してレジストパタ
ーンを形成した場合と、現像時間を制御することなく当
初の現像時間のままで現像を行なってレジストパターン
を形成した場合とにおけるライン幅の寸法ばらつきを検
証した。図９から明らかなように、ＡＦＭにより測定し
た潜像高さにより現像時間を制御した場合の方が寸法ば
らつきを低減することができる。With respect to 25 consecutively processed wafers, the resist pattern forming method according to the first embodiment, that is, the height of the latent image formed in the 0.25 μm isolated pattern exposed on the resist film on the silicon substrate is increased. The case where a resist pattern is formed by controlling the development time based on the result of measurement using a AFM, and the case where the resist pattern is formed by developing the original development time without controlling the development time The dimensional variation of the line width was verified. As is clear from FIG. 9, the dimensional variation can be reduced when the developing time is controlled by the latent image height measured by the AFM.
【００５６】尚、第１の実施形態においては、露光後に
レジスト膜に形成される潜像の高さと現像工程において
レジストパターンのライン幅に影響を与えるパラメータ
ーの所定値におけるレジストパターンのライン幅との間
の第１の相関関係を求めたが、これに代えて、露光後に
レジスト膜に形成される潜像の高さと熱処理工程におい
てレジストパターンのライン幅に影響を与えるパラメー
ターの所定値におけるレジストパターンのライン幅との
間の第１の相関関係を求め、該第１の相関関係から、前
記潜像高さと前記パラメーターの所定値とに対応するレ
ジストパターンのライン幅である予測ライン幅を求めて
もよい。この場合、熱処理工程においてレジストパター
ンのライン幅に影響を与えるパラメーターとしては、例
えば熱処理時間又は熱処理温度等が挙げられる。In the first embodiment, the height of the latent image formed on the resist film after exposure and the line width of the resist pattern at a predetermined value of the parameter affecting the line width of the resist pattern in the developing process. The first correlation was obtained, but instead of this, the height of the latent image formed on the resist film after exposure and the resist pattern at a predetermined value that affects the line width of the resist pattern in the heat treatment process A first correlation between the line width and the line width may be obtained, and a predicted line width, which is the line width of the resist pattern corresponding to the latent image height and the predetermined value of the parameter, may be obtained from the first correlation. Good. In this case, examples of the parameter that affects the line width of the resist pattern in the heat treatment step include heat treatment time and heat treatment temperature.
【００５７】（実施形態２）図１０は本発明の第２の実
施形態に係るレジストパターン形成方法のプロセスシー
ケンスの概略を説明する図であって、図１０に示すよう
に、基板上にレジスト膜を形成した後、該レジスト膜に
所定のパターンを露光し、パターンが露光されたレジス
ト膜に対して熱処理（ＰＥＢ）を行ない、その後、ＡＦ
Ｍにより潜像の形状つまり潜像の高さを測定する。そし
て、あらかじめ求めておいた潜像の形状と現像後のパタ
ーンの寸法との相関関係からシリル化処理時間を定め、
該シリル処理時間に基づいてレジスト膜の表面にシリル
化処理を行ない。その後、ドライ現像を行なってレジス
トパターンを形成するものである。(Embodiment 2) FIG. 10 is a view for explaining the outline of a process sequence of a resist pattern forming method according to a second embodiment of the present invention. As shown in FIG. 10, a resist film is formed on a substrate. After forming the resist film, a predetermined pattern is exposed on the resist film, and a heat treatment (PEB) is performed on the resist film on which the pattern is exposed.
The shape of the latent image, that is, the height of the latent image is measured by M. Then, the silylation processing time is determined from the correlation between the latent image shape and the pattern size after development, which is obtained in advance,
The silylation treatment is performed on the surface of the resist film based on the silylation treatment time. After that, dry development is performed to form a resist pattern.
【００５８】以下、第２の実施形態に係るレジストパタ
ーン形成方法について図１１〜図１３を参照しながら詳
細に説明する。第２の実施形態においては、修飾膜形成
工程において修飾膜の幅に影響を与えるパラメーターと
してシリル化処理の処理時間を選定するが、前記パラメ
ーターはシリル化処理の処理時間には限られず、他の種
類の修飾膜の形成に要する処理時間であってもよいと共
に、処理温度であってもよい。The resist pattern forming method according to the second embodiment will be described in detail below with reference to FIGS. 11 to 13. In the second embodiment, the processing time of the silylation treatment is selected as a parameter that affects the width of the modified film in the modification film formation step, but the parameter is not limited to the treatment time of the silylation treatment, and other parameters may be used. It may be the processing time required for forming the type of modified film and the processing temperature.
【００５９】第１工程として、露光後にレジスト膜に形
成される潜像の高さと所定のシリル化処理時間における
シリル化膜の幅との間の第１の相関関係を以下の手順に
より求める。As the first step, a first correlation between the height of the latent image formed on the resist film after exposure and the width of the silylated film at a predetermined silylated treatment time is obtained by the following procedure.
【００６０】まず、露光エネルギーと潜像高さとの関係
を求める。First, the relationship between the exposure energy and the latent image height is obtained.
【００６１】シリコン基板上にシプレー社製のＳＡＬ６
０１よりなるレジストを１μｍの膜厚に堆積してレジス
ト膜を形成した後、該レジスト膜に対してＫｒＦエキシ
マレーザステッパを用いて露光エネルギーを変化させて
露光した。第２の実施形態における露光エネルギーの大
きさについては、第１の実施形態と異なり、シリル化処
理に適した値を選ぶ。次に、レジスト膜に対して１１０
℃の温度下で６０秒間の熱処理を行なった後、第１の実
施形態と同様にして、潜像の高さをＡＦＭで求めること
により、露光エネルギーと潜像高さとの関係を求める。SAL6 made by Shipley on a silicon substrate
After a resist film of 01 was deposited to a film thickness of 1 μm to form a resist film, the resist film was exposed by using a KrF excimer laser stepper while changing the exposure energy. Regarding the magnitude of the exposure energy in the second embodiment, unlike the first embodiment, a value suitable for the silylation treatment is selected. Next, for the resist film, 110
After performing a heat treatment for 60 seconds at a temperature of ° C, the height of the latent image is obtained by AFM in the same manner as in the first embodiment to obtain the relationship between the exposure energy and the latent image height.
【００６２】次に、露光エネルギーと所定時間のシリル
化処理により形成されるシリル化膜の幅との関係を求め
る。すなわち、露光エネルギーを変化させて露光したレ
ジスト膜に対してヘキサメチルシクロトリシラザン（Ｈ
ＭＣＴＳ）の溶液を用いて、２５℃で液相で所定の処理
時間でシリル化処理を行なってシリル化膜を形成した。
図１１は、シリル化処理をした後に形成される０．５μ
ｍのＬ／Ｓのシリル化膜の断面形状を示しており、未露
光部には選択的にシリル化膜が形成される。形成される
シリル化膜の幅は露光エネルギーに依存しているので、
露光エネルギーとシリル化膜の幅との間には所定の関係
がある。尚、図１１において、１はシリコン基板、２は
シリコン基板１の上に形成されたレジスト膜、３はレジ
スト膜２の表面に形成されたシリル化膜３をそれぞれ示
している。Next, the relationship between the exposure energy and the width of the silylated film formed by the silylation treatment for a predetermined time is obtained. That is, hexamethylcyclotrisilazane (H
MCTS) solution was used to perform a silylation treatment in a liquid phase at 25 ° C. for a predetermined treatment time to form a silylated film.
FIG. 11 shows 0.5 μ formed after silylation treatment.
The cross-sectional shape of the L / S silylated film of m is shown, and the silylated film is selectively formed in the unexposed portion. Since the width of the formed silylated film depends on the exposure energy,
There is a predetermined relationship between the exposure energy and the width of the silylated film. In FIG. 11, 1 is a silicon substrate, 2 is a resist film formed on the silicon substrate 1, and 3 is a silylated film 3 formed on the surface of the resist film 2.
【００６３】次に、露光エネルギーと潜像高さとの関係
と、露光エネルギーと所定の処理時間のシリル化処理を
行なったときのシリル化膜の幅との関係とから、潜像高
さと所定の処理時間のシリル化処理を行なったときのシ
リル化膜の幅との間の第１の相関関係を求める。Next, from the relationship between the exposure energy and the latent image height, and the relationship between the exposure energy and the width of the silylated film when the silylation treatment is performed for a predetermined processing time, the latent image height and the predetermined height are determined. A first correlation between the width of the silylated film and the width of the silylated film for the processing time is obtained.
【００６４】第２の工程として、露光エネルギー毎のシ
リル化処理時間とシリル化膜の幅との間の第２の相関関
係を求める。第２の相関関係は、測定した潜像高さから
シリル化膜の幅を予測したとき、シリル化膜の幅がスペ
ック外になる場合、シリル化処理時間を変化させてシリ
ル化膜の幅を所定値に制御するために必要である。As the second step, a second correlation between the silylation processing time and the width of the silylated film for each exposure energy is obtained. The second correlation is that when the width of the silylated film is predicted from the measured latent image height, and the width of the silylated film is out of the specification, the silylation processing time is changed to change the width of the silylated film. It is necessary to control to a predetermined value.
【００６５】図１２は、露光エネルギーが１１０，１３
０，１５０ｍＪ／ｃｍ2 のときのシリル化処理時間とシ
リル化膜の幅との第２の相関関係を示しており、図１２
から、露光エネルギー毎にシリル化処理時間とシリル化
膜の幅との間に相関関係のあることが分かる。FIG. 12 shows that the exposure energies are 110 and 13.
FIG. 12 shows the second correlation between the silylation treatment time and the width of the silylated film at 0,150 mJ / cm 2 .
From the above, it can be seen that there is a correlation between the silylation processing time and the width of the silylated film for each exposure energy.
【００６６】第３の工程として、実際にパターン露光を
行なったときにレジスト膜に形成される潜像の高さを測
定して潜像高さを求める。As the third step, the height of the latent image formed on the resist film when pattern exposure is actually performed is measured to obtain the latent image height.
【００６７】第４の工程として、第１の相関関係から、
測定された潜像高さと所定のシリル化処理時間とに対応
するシリル化膜の幅であるシリル化膜の予測幅を求め
る。As the fourth step, from the first correlation,
The predicted width of the silylated film, which is the width of the silylated film corresponding to the measured latent image height and the predetermined silylated processing time, is obtained.
【００６８】第５の工程として、第２の相関関係から、
所定のシリル化処理時間とシリル化膜の予測幅とに対応
する露光エネルギーである予測露光エネルギー（レジス
ト膜に実際に吸収された露光エネルギーに相当する。）
を求める。As the fifth step, from the second correlation,
Predicted exposure energy, which is the exposure energy corresponding to the predetermined silylation processing time and the predicted width of the silylated film (corresponding to the exposure energy actually absorbed in the resist film).
Ask for.
【００６９】第６の工程として、第２の相関関係から、
シリル化膜の所望の幅と予測露光エネルギーとに対応す
るシリル化処理時間を求め、該シリル化処理時間で実際
のシリル化処理を行なった後、シリル化膜が形成された
レジスト膜に対してＯ2 プラズマによるＲＩＥエッチン
グを行ない、その後、所定の現像を行なってレジストパ
ターンを形成する。As the sixth step, from the second correlation,
After obtaining the silylation treatment time corresponding to the desired width of the silylation film and the predicted exposure energy, and performing the actual silylation treatment at the silylation treatment time, the silylation treatment is performed on the resist film on which the silylation film is formed. RIE etching using O 2 plasma is performed, and then predetermined development is performed to form a resist pattern.
【００７０】シリル化膜とレジスト膜とのエッチング選
択比は１６程度と高いため、最終的にドライ現像を行な
った後に形成されるレジストパターンのライン幅はシリ
ル化膜の幅に大きく依存する。従って、第２の実施形態
に示すように、シリル化処理時間をフィードフォワード
制御することにより、ウェハ間のレジストパターンのラ
イン幅の寸法ばらつきを低減することができる。実際に
２５枚のウェハに対して連続処理を行なったところ、シ
リル化処理時間のフィードフォワード制御をすることに
よって、０．５μｍＬ／Ｓのウェハ間の寸法ばらつきが
±０．０３μｍから±０．０１５μｍに低減できること
を確認した。Since the etching selection ratio between the silylated film and the resist film is as high as about 16, the line width of the resist pattern formed after the final dry development largely depends on the width of the silylated film. Therefore, as shown in the second embodiment, the dimensional variation of the line width of the resist pattern between wafers can be reduced by feedforward controlling the silylation processing time. When continuous processing was actually performed on 25 wafers, dimensional variation between wafers of 0.5 μmL / S was ± 0.03 μm to ± 0.015 μm by feed-forward control of silylation processing time. It was confirmed that it can be reduced to.
【００７１】以上のように、第２の実施形態によると、
潜像の高さをＡＦＭにより高精度に計測し、計測された
潜像高さに基づき得られるシリル化処理時間をシリル化
処理工程へフィードフォワドできるので、ウェハ間にお
けるライン幅の寸法ばらつきを大きく低減することがで
きる。尚、シリル化処理前の熱処理の前にＡＦＭによる
潜像形状の計測を行ない、シリル化処理前の熱処理工程
の処理時間をフィードフォワドしても同様の効果があ
る。As described above, according to the second embodiment,
The height of the latent image can be measured with high accuracy by the AFM, and the silylation processing time obtained based on the measured latent image height can be feed-forwarded to the silylation processing step. It can be greatly reduced. The same effect can be obtained even if the latent image shape is measured by the AFM before the heat treatment before the silylation treatment and the processing time of the heat treatment step before the silylation treatment is feed-forwarded.
【００７２】尚、第１の実施形態において、レジスト膜
としてはＫｒＦエキシマレーザー用レジスト”ＡＳＫ
Ａ”を用いたが、他のＫｒＦエキシマレーザー用レジス
トを用いてもよいし、ｇ線用・ｉ線用・ＡｒＦエキシマ
レーザー用・Ｘ線用・荷電ビーム用のレジストでもよ
い。これらのレジストを用いる場合には、露光光として
はレジストに対応するものを用いる。また、現像液とし
ては、ＮＭＤ−３を用いたが、これに代えて、他の現像
液を用いてもよいと共に、ウェット現像に代えてドライ
現像を行なってもよい。In the first embodiment, as the resist film, a KrF excimer laser resist "ASK" is used.
Although A ”was used, other KrF excimer laser resists or g-line / i-line / ArF excimer laser / X-ray / charged beam resists may be used. In the case of using, as the exposure light, one corresponding to the resist is used, and as the developing solution, NMD-3 is used, but instead of this, other developing solution may be used, and wet development is also possible. Alternatively, dry development may be performed.
【００７３】また、第２の実施形態において、レジスト
膜はＳＡＬ６０１を用いたが、他のｇ線用、ｉ線用、Ｋ
ｒＦエキシマレーザー用、ＡｒＦエキシマレーザー用、
Ｘ線用、荷電ビーム用のレジストでもよい。In the second embodiment, SAL601 is used as the resist film, but other resists for g-line, i-line and K-line are used.
For rF excimer laser, ArF excimer laser,
A resist for X-ray or charged beam may be used.
【００７４】また、第１又は第２の実施形態において。
潜像の高さをＡＦＭにより測定したが、これに代えて、
レジスト膜の表面に形成される潜像の高さをｎｍオーダ
ーで測定できるものを適宜用いることができ、また、潜
像の高さの測定はオフラインで行なったがインラインで
行なってもよいし、現像時間の制御又は表面修飾の処理
時間の制御を自動化してもよい。In the first or second embodiment.
The height of the latent image was measured by AFM, but instead of this,
What can measure the height of the latent image formed on the surface of the resist film on the order of nm can be appropriately used, and the measurement of the height of the latent image was performed offline, but may be performed inline. The control of the development time or the processing time of the surface modification may be automated.
【００７５】（実施形態３）図１３は本発明の第３の実
施形態に係るレジストパターン形成方法のプロセスシー
ケンス説明図であって、図１３に示すように、基板上に
レジスト膜を形成した後、レジスト膜に所定のパターン
を露光し、その後、パターン露光されたレジスト膜にお
ける露光部又は未露光部に選択的に表面修飾膜を形成し
た後、表面修飾膜の幅をＡＦＭにより測定する。そし
て、あらかじめ求めておいた表面修飾膜の幅と現像後の
パターン寸法との間の相関関係からパターン寸法を予測
し、予測したパターン寸法が許容範囲内にある場合には
レジスト膜に対して現像を行なう一方、予測したパター
ン寸法が許容範囲内にない場合には表面修飾膜及びレジ
スト膜を除去する。(Embodiment 3) FIG. 13 is a process sequence explanatory diagram of a resist pattern forming method according to a third embodiment of the present invention. After forming a resist film on a substrate as shown in FIG. Then, a predetermined pattern is exposed on the resist film, and then the surface modification film is selectively formed on the exposed or unexposed part of the pattern-exposed resist film, and then the width of the surface modification film is measured by AFM. Then, the pattern size is predicted from the correlation between the width of the surface modification film and the pattern size after development which has been obtained in advance, and if the predicted pattern size is within the allowable range, the pattern is developed on the resist film. On the other hand, if the predicted pattern size is not within the allowable range, the surface modification film and the resist film are removed.
【００７６】以下、第３の実施形態に係るレジストパタ
ーン形成方法を図１４〜図１７を参照しながら詳細に説
明する。Hereinafter, the resist pattern forming method according to the third embodiment will be described in detail with reference to FIGS.
【００７７】まず、図１４に示すように、シリコン基板
１の上に、１、２、３、４ーテトラヒドロナフチリデン
イミノーｐ−スチレンスルフォネートとメタクリル酸メ
チルとの共重合体よりなるレジスト膜２を１μｍの膜厚
に形成した後、ＫｒＦエキシマレーザステッパを用いて
レジスト膜２の所定のパターンを露光して、レジスト膜
２の露光部の表面に酸を発生させる。その後、レジスト
膜２を３０℃の温度下における９５％の湿度状態に保持
して、レジスト膜２の表面にアルコキシシランガスとし
てのメチルトリエトキシシラン（ＭＴＥＯＳ）と水蒸気
とを供給して、レジスト膜２の露光部の表面に選択的に
金属酸化膜としてのポリシロキサンよりなる０．５μｍ
のＬ／Ｓの表面修飾膜４を形成した後、該表面修飾膜４
の幅：Ｗ20をＡＦＭにより測定する。First, as shown in FIG. 14, a resist composed of a copolymer of 1,2,3,4-tetrahydronaphthylideneimino p-styrene sulfonate and methyl methacrylate was formed on a silicon substrate 1. After forming the film 2 to a film thickness of 1 μm, a predetermined pattern of the resist film 2 is exposed by using a KrF excimer laser stepper to generate an acid on the surface of the exposed portion of the resist film 2. After that, the resist film 2 is maintained at a humidity of 95% at a temperature of 30 ° C., and methyltriethoxysilane (MTEOS) as an alkoxysilane gas and water vapor are supplied to the surface of the resist film 2 to form the resist film 2 0.5 μm made of polysiloxane as a metal oxide film selectively on the surface of the exposed portion of
After forming the L / S surface modification film 4 of
Width: W20 is measured by AFM.
【００７８】次に、表面修飾膜４が形成されたレジスト
膜２に対してＯ2 プラズマによるＲＩＥエッチングを行
なって、図１５に示すような０．５μｍのＬ／Ｓのレジ
ストパターン５を形成した後、該レジストパターン５の
ライン幅：Ｗ21をＡＦＭにより測定する。Then, the resist film 2 having the surface modification film 4 formed thereon is subjected to RIE etching by O 2 plasma to form a resist pattern 5 of L / S of 0.5 μm as shown in FIG. Then, the line width W21 of the resist pattern 5 is measured by AFM.
【００７９】次に、表面修飾膜４の幅：Ｗ20と現像後の
レジストパターン５のライン幅：Ｗ21との間の相関関係
を図１６に示すように求めておく。Next, the correlation between the width W20 of the surface modification film 4 and the line width W21 of the resist pattern 5 after development is determined as shown in FIG.
【００８０】次に、前記同様にして、実際のレジスト膜
に所定のパターンを露光した後、所定のパターンが露光
された実際のレジスト膜の表面に実際の表面修飾膜を形
成し、該実際の表面修飾膜の幅を測定する。Next, in the same manner as described above, after exposing the actual resist film with a predetermined pattern, an actual surface modification film is formed on the surface of the actual resist film exposed with the predetermined pattern. The width of the surface modified film is measured.
【００８１】次に、図１６に示す表面修飾膜４の幅：Ｗ
20と現像後のレジストパターン５のライン幅：Ｗ21との
間の相関関係から実際の表面修飾膜の幅と対応するレジ
ストパターンのライン幅である予測ライン幅を求める。
尚、図１６においては、縦軸は、表面修飾層の幅及びレ
ジストパターンのライン幅を示している。そして、予測
ライン幅がレジストパターンのライン幅の許容範囲に入
っているか否かを判断し、予測ライン幅がレジストパタ
ーンのライン幅の許容範囲に入っている場合には、レジ
スト膜２を例えばＯ2 プラズマによるＲＩＥエッチング
を行なう。Next, the width of the surface modification film 4 shown in FIG. 16: W
The predicted line width, which is the line width of the resist pattern corresponding to the actual width of the surface modification film, is obtained from the correlation between 20 and the line width W21 of the resist pattern 5 after development.
In addition, in FIG. 16, the vertical axis represents the width of the surface modification layer and the line width of the resist pattern. Then, it is determined whether or not the predicted line width is within the allowable range of the line width of the resist pattern. If the predicted line width is within the allowable range of the line width of the resist pattern, the resist film 2 is exposed to, for example, O. 2 Perform RIE etching with plasma.
【００８２】一方、予測ライン幅がレジストパターンの
ライン幅の許容範囲に入っていない場合には、図１７に
示すような工程を行なう。すなわち、図１７（ａ）に示
すように、シリコン基板１０の上に、素子分離層１１、
ポリシリコン膜１２、シリコン酸化膜１３及びレジスト
膜１４が順次形成され、レジスト膜１４に形成されたポ
リシロキサンよりなる表面修飾膜１５の幅と対応する予
測ライン幅がレジストパターンのライン幅の許容範囲に
入っていない場合には、図１７（ｂ）に示すように、表
面修飾膜１５をＣＦ4 のプラズマにより除去した後、図
１７（ｃ）に示すように、レジスト膜１４をＯ2 プラズ
マにより除去して、シリコン基板１０を再生する。この
ようにすると、素子分離層１１、ポリシリコン膜１２及
びシリコン酸化膜１３が形成されているシリコン基板１
０にダメージを与えることなく再生することができる。
その後、再生されたシリコン基板１０の上に前記と同様
にしてレジスト膜を形成し、レジストパターンを形成す
ることができる。前記のようにシリコン基板１０がダメ
ージを受けていないので、再度、形成されたレジストパ
ターンによりシリコン酸化膜１３及びポリシリコン膜１
２に対してエッチングを行なって例えばゲート電極を形
成しても、半導体素子の特性がばらつく等の問題が起き
ることがない。On the other hand, when the predicted line width is not within the allowable range of the line width of the resist pattern, the process shown in FIG. 17 is performed. That is, as shown in FIG. 17A, the device isolation layer 11,
The polysilicon film 12, the silicon oxide film 13, and the resist film 14 are sequentially formed, and the predicted line width corresponding to the width of the surface modification film 15 made of polysiloxane formed on the resist film 14 is an allowable range of the line width of the resist pattern. If not, the surface modification film 15 is removed by plasma of CF 4 as shown in FIG. 17 (b), and then the resist film 14 is removed by O 2 plasma as shown in FIG. 17 (c). After removal, the silicon substrate 10 is regenerated. By doing so, the silicon substrate 1 on which the element isolation layer 11, the polysilicon film 12 and the silicon oxide film 13 are formed
It can be played back without damaging 0.
After that, a resist film can be formed on the regenerated silicon substrate 10 in the same manner as described above to form a resist pattern. Since the silicon substrate 10 is not damaged as described above, the silicon oxide film 13 and the polysilicon film 1 are again formed by the formed resist pattern.
Even if the gate electrode is formed by etching 2 for example, the problem that the characteristics of the semiconductor element are varied does not occur.
【００８３】第３の実施形態によると、ポリシロキサン
よりなる表面修飾膜１５の幅をＡＦＭにより高精度に測
定することにより、レジスト膜１４に対する現像工程を
行なわなくても、測定された表面修飾膜１５の幅に基づ
きレジストパターンのライン幅を正確に予測でき、ライ
ン幅が許容範囲を越える場合にはダメージレスでシリコ
ン基板１０を再生できるので、ウェハ間におけるレジス
トパターンのライン幅の寸法ばらつきを低減することが
できる。According to the third embodiment, the width of the surface modification film 15 made of polysiloxane is measured with high accuracy by the AFM, so that the measured surface modification film can be obtained without performing the developing step for the resist film 14. The line width of the resist pattern can be accurately predicted based on the width of 15, and the silicon substrate 10 can be regenerated without damage when the line width exceeds the allowable range. Therefore, the dimensional variation of the line width of the resist pattern between wafers can be reduced. can do.
【００８４】尚、第３の実施形態においては、レジスト
パターンのライン幅が許容範囲を越える場合には、ＣＦ
4 のプラズマにより表面修飾膜１５を除去した後、Ｏ2
プラズマによりレジスト膜１４を除去したが、これに代
えて、ＨＦにより表面修飾膜１５を除去した後、アセト
ン等の有機溶剤によりレジスト膜１４を除去してもよ
い。In the third embodiment, when the line width of the resist pattern exceeds the allowable range, CF
After removing the surface modification film 15 with the plasma of No. 4 , O 2
Although the resist film 14 is removed by plasma, instead of this, the surface modification film 15 may be removed by HF and then the resist film 14 may be removed by an organic solvent such as acetone.
【００８５】また、第３の実施形態においては、表面修
飾膜は金属酸化膜であったが、これに代えて、第２の実
施形態において示したシリル化膜であってもよい。Further, in the third embodiment, the surface modification film is a metal oxide film, but instead of this, the silylated film shown in the second embodiment may be used.
【００８６】[0086]
【発明の効果】請求項１の発明に係るレジストパターン
形成方法によると、露光後にレジスト膜の表面に形成さ
れる潜像の高さを測定することにより、レジスト膜の露
光に実際に適用された露光条件と対応する現像工程にお
けるパラメーターの値を得ることができ、該パラメータ
ーの値に基づき現像を行なうと、レジストパターンの所
望のライン幅を実現することができるため、回折光を用
いることなくレジストパターンのライン幅を正確に予測
できるので、パターン露光の露光条件がばらついても、
ウェハ間におけるライン幅の寸法ばらつきがなく安定し
たレジストパターンのライン幅を得ることができる。According to the resist pattern forming method of the first aspect of the present invention, the height of the latent image formed on the surface of the resist film after the exposure is measured, so that the method is actually applied to the exposure of the resist film. It is possible to obtain the value of the parameter in the developing process corresponding to the exposure condition, and if the development is performed based on the value of the parameter, the desired line width of the resist pattern can be realized, so that the resist can be used without using diffracted light Since the line width of the pattern can be accurately predicted, even if the exposure conditions for pattern exposure vary,
It is possible to obtain a stable resist pattern line width without variation in line width between wafers.
【００８７】請求項２の発明に係るレジストパターン形
成方法によると、パラメーターは現像時間であるため、
レジストパターンのライン幅に与える影響の大きい現像
時間を制御できるので、ウェハ間におけるライン幅の寸
法ばらつきを一層低減することができる。According to the resist pattern forming method of the second aspect of the present invention, since the parameter is the developing time,
Since it is possible to control the development time, which has a large effect on the line width of the resist pattern, it is possible to further reduce the dimensional variation of the line width between wafers.
【００８８】請求項３の発明に係るレジストパターン形
成方法によると、請求項１の発明の現像工程においてレ
ジストパターンのライン幅に影響を与えるパラメーター
を、熱処理工程においてレジストパターンのライン幅に
影響を与えるパラメーターに置き換えており、該熱処理
工程におけるパラメーターの値に基づき熱処理を行なう
と、レジストパターンの所望のライン幅を実現すること
ができるため、回折光を用いることなくレジストパター
ンのライン幅を正確に予測できるので、パターン露光の
露光条件がばらついても、ウェハ間におけるライン幅の
寸法ばらつきがなく安定したレジストパターンのライン
幅を得ることができる。According to the resist pattern forming method of the third aspect of the present invention, the parameter affecting the line width of the resist pattern in the developing step of the first aspect affects the line width of the resist pattern in the heat treatment step. The line width of the resist pattern can be accurately predicted without using diffracted light because the desired line width of the resist pattern can be realized by performing heat treatment based on the parameter value in the heat treatment step. Therefore, even if the exposure conditions of the pattern exposure vary, it is possible to obtain a stable resist pattern line width without variation in the line width between wafers.
【００８９】請求項４の発明に係るレジストパターン形
成方法によると、パラメーターは熱処理時間又は熱処理
温度であるため、レジストパターンのライン幅に与える
影響の大きい熱処理の時間又は温度を制御できるので、
ウェハ間におけるライン幅の寸法ばらつきを一層低減す
ることができる。According to the resist pattern forming method of the fourth aspect of the present invention, since the parameter is the heat treatment time or the heat treatment temperature, it is possible to control the heat treatment time or temperature which has a great influence on the line width of the resist pattern.
It is possible to further reduce the dimensional variation of the line width between the wafers.
【００９０】請求項５の発明に係るレジストパターン形
成方法によると、露光後にレジスト膜の表面に形成され
る潜像の高さを測定することにより、レジスト膜の露光
に実際に適用された露光条件に対応するパラメーターの
値を得ることができ、該パラメーターの値に基づき表面
修飾膜を形成すると、所望の幅を有する表面修飾膜を形
成でき、また、レジストパターンのライン幅はレジスト
膜に形成される表面修飾膜の幅に大きく依存するため、
回折光を用いることなくレジストパターンのライン幅を
正確に制御できるので、パターン露光の露光条件がばら
ついても、ウェハ間におけるライン幅の寸法ばらつきが
なく安定したレジストパターンのライン幅を得ることが
できる。According to the resist pattern forming method of the fifth aspect of the present invention, the exposure condition actually applied to the exposure of the resist film is measured by measuring the height of the latent image formed on the surface of the resist film after the exposure. When the surface modification film is formed based on the value of the parameter, a surface modification film having a desired width can be formed, and the line width of the resist pattern is formed on the resist film. Since it depends largely on the width of the surface-modified film,
Since the line width of the resist pattern can be accurately controlled without using diffracted light, even if the exposure conditions of the pattern exposure vary, it is possible to obtain a stable resist pattern line width without dimensional variation of the line width between wafers. .
【００９１】請求項６の発明に係るレジストパターン形
成方法によると、パラメーターは熱処理時間又は熱処理
温度であるため、表面修飾膜の幅に与える影響の大きい
熱処理の時間又は温度を制御できるので、ウェハ間にお
けるライン幅の寸法ばらつきを一層低減することができ
る。According to the resist pattern forming method of the sixth aspect of the present invention, since the parameter is the heat treatment time or the heat treatment temperature, it is possible to control the time or temperature of the heat treatment that has a great influence on the width of the surface modification film. It is possible to further reduce the dimensional variation of the line width.
【００９２】請求項７の発明に係るレジストパターン形
成方法によると、凹凸形状をｎｍオーダーで計測できる
原子間力顕微鏡により潜像の高さを求めるため、潜像の
高さをｎｍオーダーで計測でき、現像工程、熱処理工程
又は表面修飾膜形成工程におけるパラメーターの値を正
確に得られるので、レジストパターンの所望のライン幅
を極めて正確に得ることができる。According to the resist pattern forming method of the seventh aspect of the present invention, the height of the latent image can be measured in nm order because the height of the latent image is obtained by an atomic force microscope capable of measuring unevenness in nm order. Since the parameter values in the developing step, the heat treatment step or the surface modification film forming step can be accurately obtained, the desired line width of the resist pattern can be obtained extremely accurately.
【００９３】請求項８の発明に係るレジストパターン形
成方法によると、レジスト膜に形成された表面修飾膜の
幅を測定することにより、レジストパターンのライン幅
をほぼ正確に予測することができ、正確に予測されるラ
イン幅が許容範囲内にないときにレジスト膜を除去する
ため、基板を露出することなく不良のレジスト膜を除去
できるので、基板が受けるダメージが大きく低減され、
これにより、ウェハ間におけるライン幅の寸法ばらつき
及び半導体素子等の特性のばらつきを低減することがで
きる。According to the resist pattern forming method of the eighth aspect of the present invention, the line width of the resist pattern can be estimated almost accurately by measuring the width of the surface modification film formed on the resist film. Since the resist film is removed when the predicted line width is not within the allowable range, the defective resist film can be removed without exposing the substrate, so the damage received by the substrate is greatly reduced,
As a result, it is possible to reduce dimensional variations in line width between wafers and variations in characteristics of semiconductor elements and the like.
【００９４】請求項９の発明に係るレジストパターン形
成方法によると、表面修飾膜は、パターン露光されたレ
ジスト膜の露光部に水を吸収させた後、水を吸収した露
光部の表面に水及び金属アルコキシドを供給することに
よって、露光部の表面に形成される金属酸化膜であるた
め、表面修飾膜として金属酸化膜を形成する場合に、金
属酸化膜の幅を測定することにより、レジストパターン
のライン幅をほぼ正確に予測することができる。According to the resist pattern forming method of the ninth aspect of the present invention, the surface modification film absorbs water in the exposed portion of the resist film subjected to pattern exposure, Since the metal oxide film is formed on the surface of the exposed portion by supplying the metal alkoxide, when the metal oxide film is formed as the surface modification film, the width of the metal oxide film is measured to obtain a resist pattern of the resist pattern. The line width can be predicted almost accurately.
【００９５】請求項１０の発明に係るレジストパターン
形成方法によると、表面修飾膜はシリル化膜であるた
め、表面修飾膜としてシリル化膜を形成する場合に、シ
リル化膜の幅を測定することにより、レジストパターン
のライン幅をほぼ正確に予測することができる。According to the resist pattern forming method of the tenth aspect of the present invention, since the surface modification film is a silylated film, the width of the silylated film is measured when the silylated film is formed as the surface modification film. Thus, the line width of the resist pattern can be predicted almost accurately.
【００９６】請求項１１の発明に係るレジストパターン
の形成方法によると、凹凸形状をｎｍオーダーで計測で
きる原子間力顕微鏡により表面修飾膜の幅を求めるた
め、表面修飾膜の幅をｎｍオーダーで計測することがで
きる。According to the resist pattern forming method of the eleventh aspect of the present invention, the width of the surface modification film is measured on the nm order because the width of the surface modification film is obtained by an atomic force microscope capable of measuring the uneven shape on the nm order. can do.
【図１】本発明の第１の実施形態に係るレジストパター
ン形成方法のプロセスシーケンスの概略図である。FIG. 1 is a schematic diagram of a process sequence of a resist pattern forming method according to a first embodiment of the present invention.
【図２】前記第１の実施形態に係るレジストパターン形
成方法においてＡＦＭにより観測されたレジスト膜表面
の概略断面図である。FIG. 2 is a schematic cross-sectional view of a resist film surface observed by AFM in the resist pattern forming method according to the first embodiment.
【図３】前記第１の実施形態に係るレジストパターン形
成方法における露光エネルギーと潜像高さとの関係を示
す図である。FIG. 3 is a diagram showing a relationship between exposure energy and latent image height in the resist pattern forming method according to the first embodiment.
【図４】前記第１の実施形態に係るレジストパターン形
成方法における露光エネルギーとレジストパターンのラ
イン幅との関係を示す図である。FIG. 4 is a diagram showing a relationship between exposure energy and a line width of a resist pattern in the resist pattern forming method according to the first embodiment.
【図５】前記第１の実施形態に係るレジストパターン形
成方法における潜像の高さとレジストパターンのライン
幅との間の第１の相関関係を示す図である。FIG. 5 is a diagram showing a first correlation between the height of the latent image and the line width of the resist pattern in the resist pattern forming method according to the first embodiment.
【図６】前記第１の実施形態に係るレジストパターン形
成方法における現像時間とレジストパターンのライン幅
との間の第２の相関関係を示す図である。FIG. 6 is a diagram showing a second correlation between the development time and the line width of the resist pattern in the resist pattern forming method according to the first embodiment.
【図７】前記第１の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間の制御し
た場合及び現像時間を制御しなかった場合におけるライ
ン幅の寸法ばらつきを示す図である。FIG. 7 is a diagram showing an evaluation test of the resist pattern forming method according to the first embodiment, showing a line width dimensional variation when the development time is controlled and when the development time is not controlled. Is.
【図８】前記第１の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間を制御し
た場合、現像時間を制御しなかった場合及び光回折方式
を用いて現像時間を制御した場合におけるライン幅のば
らつきを示す図である。FIG. 8 is a diagram showing an evaluation test of the resist pattern forming method according to the first embodiment, which shows a case where the developing time is controlled, a case where the developing time is not controlled, and a developing time using the optical diffraction method. It is a figure which shows the variation of the line width at the time of controlling.
【図９】前記第１の実施形態に係るレジストパターン形
成方法の評価試験を示す図であって、現像時間の制御し
た場合及び現像時間を制御しなかった場合におけるライ
ン幅の寸法ばらつきを示す図である。FIG. 9 is a diagram showing an evaluation test of the resist pattern forming method according to the first embodiment, showing a dimensional variation of the line width when the developing time is controlled and when the developing time is not controlled. Is.
【図１０】本発明の第２の実施形態に係るレジストパタ
ーン形成方法のプロセスシーケンスの概略図である。FIG. 10 is a schematic diagram of a process sequence of a resist pattern forming method according to a second embodiment of the present invention.
【図１１】本発明の第２の実施形態に係るレジストパタ
ーン形成方法におけるシリル化処理の後に形成されるシ
リル化膜の断面形状を示す断面図である。FIG. 11 is a cross-sectional view showing a cross-sectional shape of a silylated film formed after the silylated treatment in the resist pattern forming method according to the second embodiment of the present invention.
【図１２】本発明の第２の実施形態に係るレジストパタ
ーン形成方法におけるシリル化処理時間とシリル化膜の
幅との関係を示す図である。FIG. 12 is a diagram showing the relationship between the silylation treatment time and the width of the silylated film in the resist pattern forming method according to the second embodiment of the present invention.
【図１３】本発明の第３の実施形態に係るレジストパタ
ーン形成方法のプロセスシーケンスの概略図である。FIG. 13 is a schematic diagram of a process sequence of a resist pattern forming method according to a third embodiment of the present invention.
【図１４】前記第３の実施形態に係るレジストパターン
形成方法の一工程を示す断面図である。FIG. 14 is a cross-sectional view showing a step in the resist pattern forming method according to the third embodiment.
【図１５】前記第３の実施形態に係るレジストパターン
形成方法の一工程を示す断面図である。FIG. 15 is a cross-sectional view showing a step in the resist pattern forming method according to the third embodiment.
【図１６】前記第３の実施形態に係るレジストパターン
形成方法における露光量とラインパターン寸法との関係
を示す図である。FIG. 16 is a diagram showing a relationship between an exposure dose and a line pattern size in the resist pattern forming method according to the third embodiment.
【図１７】前記第３の実施形態に係るレジストパターン
形成方法の各工程を示す断面図である。FIG. 17 is a cross-sectional view showing each step of the resist pattern forming method according to the third embodiment.
１ シリコン基板 ２ レジスト膜 ３ シリル化膜 ４ 表面修飾膜 ５ レジストパターン １０ シリコン基板 １１ 素子分離層 １２ ポリシリコン膜 １３ シリコン酸化膜 １４ レジスト膜 １５ 表面修飾膜 1 Silicon Substrate 2 Resist Film 3 Silylation Film 4 Surface Modification Film 5 Resist Pattern 10 Silicon Substrate 11 Element Separation Layer 12 Polysilicon Film 13 Silicon Oxide Film 14 Resist Film 15 Surface Modification Film
Claims (11)
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜を現像してレジストパターンを形成する現像工程とを
備えたレジストパターン形成方法であって、 露光後にレジスト膜に形成される潜像の高さと現像工程
においてレジストパターンのライン幅に影響を与えるパ
ラメーターの所定値におけるレジストパターンのライン
幅との間の第１の相関関係、及び、露光エネルギー又は
露光焦点よりなる露光条件毎における前記パラメーター
の所定値とレジストパターンのライン幅との間の第２の
相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第１の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応するレジストパターンのライン幅
である予測ライン幅を求める工程と、 前記第２の相関関係から、前記パラメーターの所定値と
前記予測ライン幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第２の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジストパ
ターンを形成する工程とを備えていることを特徴とする
レジストパターン形成方法。1. A resist film forming step of forming a resist film on a substrate, an exposing step of exposing a predetermined pattern on the resist film, and a resist pattern formed by developing the resist film exposed with the predetermined pattern. And a developing step for performing a resist pattern forming method, comprising: a resist pattern line width at a predetermined value of a parameter that influences a height of a latent image formed on a resist film after exposure and a resist pattern line width in the developing step. And a second correlation between a predetermined value of the parameter and the line width of the resist pattern for each exposure condition consisting of exposure energy or exposure focus, and The step of measuring the height of the latent image formed on the actually exposed resist film to obtain the latent image height, and the first correlation The step of obtaining a predicted line width that is the line width of the resist pattern corresponding to the latent image height and the predetermined value of the parameter, and the predetermined value of the parameter and the predicted line width from the second correlation. And a step of obtaining a predicted exposure condition which is the exposure condition corresponding to, and a value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition is obtained from the second correlation, And a step of forming a resist pattern based on the value of.
のライン幅に影響を与えるパラメーターは現像時間であ
ることを特徴とする請求項１に記載のレジストパターン
形成方法。2. The resist pattern forming method according to claim 1, wherein the parameter affecting the line width of the resist pattern in the developing step is a developing time.
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜に熱処理を行なう熱処理工程と、熱処理が行なわれた
レジスト膜を現像してレジストパターンを形成するレジ
ストパターン形成工程とを備えたレジストパターン形成
方法であって、 露光後にレジスト膜に形成される潜像の高さと熱処理工
程においてレジストパターンのライン幅に影響を与える
パラメーターの所定値におけるレジストパターンのライ
ン幅との間の第１の相関関係、及び、露光エネルギー又
は露光焦点よりなる露光条件毎における前記パラメータ
ーの所定値とレジストパターンのライン幅との間の第２
の相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第１の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応するレジストパターンのライン幅
である予測ライン幅を求める工程と、 前記第２の相関関係から、前記パラメーターの所定値と
前記予測ライン幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第２の相関関係から、レジストパターンの所望のラ
イン幅と前記予測露光条件とに対応する前記パラメータ
ーの値を求め、該パラメーターの値に基づきレジスト膜
に熱処理を行なう工程とを備えていることを特徴とする
レジストパターン形成方法。3. A resist film forming step of forming a resist film on a substrate, an exposure step of exposing a predetermined pattern to the resist film, and a heat treatment step of heat-treating the resist film exposed with the predetermined pattern. A resist pattern forming method comprising: forming a resist pattern by developing a resist film that has been subjected to heat treatment, wherein the height of the latent image formed on the resist film after exposure and the resist pattern in the heat treatment step. Correlation between the line width of the resist pattern and the line width of the resist pattern at a predetermined value of the parameter that affects the line width of the resist pattern, and the predetermined value of the parameter and the line of the resist pattern for each exposure condition including exposure energy or exposure focus. Second between width
The step of obtaining the latent image height by measuring the height of the latent image formed on the actually exposed resist film, and the step of obtaining the latent image height from the first correlation. Obtaining a predicted line width which is a line width of a resist pattern corresponding to a height and a predetermined value of the parameter; and the exposure corresponding to the predetermined value of the parameter and the predicted line width from the second correlation. A step of obtaining a predicted exposure condition, which is a condition, and a value of the parameter corresponding to the desired line width of the resist pattern and the predicted exposure condition from the second correlation, and the resist film based on the value of the parameter. And a step of performing heat treatment on the resist pattern.
ンのライン幅に影響を与えるパラメーターは処理時間又
は処理温度であることを特徴とする請求項３に記載のレ
ジストパターン形成方法。4. The method for forming a resist pattern according to claim 3, wherein the parameter affecting the line width of the resist pattern in the heat treatment step is a processing time or a processing temperature.
膜形成工程と、前記レジスト膜に所定のパターンを露光
する露光工程と、所定のパターンが露光されたレジスト
膜に表面修飾膜を形成する修飾膜形成工程と、表面修飾
膜が形成されたレジスト膜を現像してレジストパターン
を形成する現像工程とを備えたレジストパターン形成方
法であって、 露光後にレジスト膜に形成される潜像の高さと修飾膜形
成工程において表面修飾膜の幅に影響を与えるパラメー
ターの所定値における表面修飾膜の幅との間の第１の相
関関係、及び、露光エネルギー又は露光焦点よりなる露
光条件毎における前記パラメーターの所定値と表面修飾
膜の幅との間の第２の相関関係を求めておく工程と、 実際に露光されたレジスト膜に形成される潜像の高さを
測定して潜像高さを求める工程と、 前記第１の相関関係から、前記潜像高さと前記パラメー
ターの所定値とに対応する表面修飾膜の幅である予測修
飾膜幅を求める工程と、 前記第２の相関関係から、前記パラメーターの所定値と
前記予測修飾膜幅とに対応する前記露光条件である予測
露光条件を求める工程と、 前記第２の相関関係から、表面修飾膜の所望の幅と前記
予測露光条件とに対応する前記パラメーターの値を求
め、該パラメーターの値に基づき表面修飾膜を形成する
工程とを備えていることを特徴とするレジストパターン
形成方法。5. A resist film forming step of forming a resist film on a substrate, an exposing step of exposing a predetermined pattern to the resist film, and a modification of forming a surface modifying film on the resist film exposed with the predetermined pattern. A resist pattern forming method comprising: a film forming step; and a developing step of developing a resist film on which a surface modification film is formed to form a resist pattern, wherein the height of a latent image formed on the resist film after exposure is The first correlation between the width of the surface modification film at a predetermined value of the parameter that affects the width of the surface modification film in the modification film formation step, and the above-mentioned parameter for each exposure condition consisting of exposure energy or exposure focus. The step of obtaining a second correlation between the predetermined value and the width of the surface modification film and the height of the latent image formed on the actually exposed resist film are measured. Obtaining a latent image height; obtaining a predicted modification film width, which is a width of the surface modification film corresponding to the latent image height and a predetermined value of the parameter, from the first correlation; From the correlation, the step of obtaining a predicted exposure condition that is the exposure condition corresponding to the predetermined value of the parameter and the predicted modified film width; and from the second correlation, the desired width of the surface modified film and the And a step of obtaining a value of the parameter corresponding to the predicted exposure condition, and forming a surface modification film based on the value of the parameter.
の幅に影響を与えるパラメーターは処理時間又は処理温
度であることを特徴とする請求項５に記載のレジストパ
ターン形成方法。6. The resist pattern forming method according to claim 5, wherein the parameter affecting the width of the surface modification film in the modification film formation step is a processing time or a processing temperature.
めることを特徴とする請求項１〜６のいずれか１項に記
載のレジストパターン形成方法。7. The resist pattern forming method according to claim 1, wherein the latent image height is obtained by an atomic force microscope.
と、該表面修飾膜が形成されたレジスト膜を現像して得
られるレジストパターンのライン幅との間の相関関係を
求めておく工程と、 基板上に実際のレジスト膜を形成する工程と、 前記実際のレジスト膜に所定のパターンを露光する工程
と、 所定のパターンが露光された実際のレジスト膜の表面に
実際の表面修飾膜を形成する工程と、 前記実際の表面修飾膜の幅を測定し、前記の相関関係か
ら前記実際の表面修飾膜の幅と対応するレジストパター
ンのライン幅である予測ライン幅を求める工程と、 前記予測ライン幅が所望のライン幅の許容範囲内である
か否かを判断し、前記予測ライン幅が許容範囲内にある
ときには前記実際のレジスト膜に対して現像を行なって
レジストパターンを形成する一方、前記予測ライン幅が
許容範囲内にないときには前記実際のレジスト膜を除去
する工程とを備えていることを特徴とするレジストパタ
ーン形成方法。8. A step of obtaining a correlation between a width of a surface modification film formed on a resist film and a line width of a resist pattern obtained by developing the resist film having the surface modification film formed thereon. And a step of forming an actual resist film on the substrate, a step of exposing the actual resist film with a predetermined pattern, and an actual surface modification film on the surface of the actual resist film exposed with the predetermined pattern. Forming step, measuring the width of the actual surface modification film, obtaining a predicted line width that is a line width of the resist pattern corresponding to the actual width of the surface modification film from the correlation; It is determined whether the line width is within the allowable range of the desired line width. When the predicted line width is within the allowable range, the actual resist film is developed to form a resist pattern. To contrast, a resist pattern forming method characterized by comprising the step of removing the actual resist film when the predicted linewidth is not within the allowable range.
酸を発生するレジストよりなり、 前記表面修飾膜は、パターン露光された前記レジスト膜
の露光部に水を吸収させた後、水を吸収した前記露光部
の表面に水及び金属アルコキシドを供給することによっ
て、前記露光部の表面に形成される金属酸化膜であるこ
とを特徴とする請求項５、６又は８に記載のレジストパ
ターン形成方法。9. The resist film is composed of a resist that generates an acid when exposed to a pattern, and the surface modification film absorbs water after the exposed portion of the resist film subjected to a pattern exposure absorbs water. 9. The resist pattern forming method according to claim 5, wherein the metal oxide film is a metal oxide film formed on the surface of the exposed portion by supplying water and a metal alkoxide to the surface of the exposed portion.
た前記レジスト膜の未露光部の表面に形成されるシリル
化膜であることを特徴とする請求項５、６又は８に記載
のレジストパターン形成方法。10. The resist pattern according to claim 5, wherein the surface modification film is a silylated film formed on a surface of an unexposed portion of the resist film which is pattern-exposed. Forming method.
により求めることを特徴とする請求項８〜１０のいずれ
か１項に記載のレジストパターン形成方法。11. The resist pattern forming method according to claim 8, wherein the width of the surface modification film is obtained by an atomic force microscope.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07278640A JP3115517B2 (en) | 1994-11-14 | 1995-10-26 | Method of forming resist pattern |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-279132 | 1994-11-14 | ||
| JP27913294 | 1994-11-14 | ||
| JP07278640A JP3115517B2 (en) | 1994-11-14 | 1995-10-26 | Method of forming resist pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213313A true JPH08213313A (en) | 1996-08-20 |
| JP3115517B2 JP3115517B2 (en) | 2000-12-11 |
Family
ID=26552967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07278640A Expired - Fee Related JP3115517B2 (en) | 1994-11-14 | 1995-10-26 | Method of forming resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115517B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324479A (en) * | 2006-06-02 | 2007-12-13 | Toshiba Corp | Method of forming simulation model, program, and manufacturing method of semiconductor device |
| JP2008219055A (en) * | 1998-07-02 | 2008-09-18 | Toshiba Corp | Estimating method and pattern forming method of heating apparatus, and control method of heating apparatus |
-
1995
- 1995-10-26 JP JP07278640A patent/JP3115517B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219055A (en) * | 1998-07-02 | 2008-09-18 | Toshiba Corp | Estimating method and pattern forming method of heating apparatus, and control method of heating apparatus |
| JP2007324479A (en) * | 2006-06-02 | 2007-12-13 | Toshiba Corp | Method of forming simulation model, program, and manufacturing method of semiconductor device |
| JP4690946B2 (en) * | 2006-06-02 | 2011-06-01 | 株式会社東芝 | Simulation model creation method, program, and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3115517B2 (en) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197191B1 (en) | Method of forming resist pattern | |
| JP5013657B2 (en) | Method for controlling semiconductor process parameters | |
| CN110799903B (en) | Determining an edge roughness parameter | |
| US20060206851A1 (en) | Determning lithographic parameters to optimise a process window | |
| US7238454B2 (en) | Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film | |
| US6507474B1 (en) | Using localized ionizer to reduce electrostatic charge from wafer and mask | |
| JP2002203768A (en) | Exposure method, exposure system and recording medium | |
| KR102180027B1 (en) | Metrology method for lithography process and method of monitoring lithography process using the metrology method | |
| US6762133B1 (en) | System and method for control of hardmask etch to prevent pattern collapse of ultra-thin resists | |
| JP3115517B2 (en) | Method of forming resist pattern | |
| US7352451B2 (en) | System method and structure for determining focus accuracy | |
| KR20030034040A (en) | Method and apparatus for controlling photoresist baking processes | |
| US6473162B1 (en) | Method of computing defocus amount in lithography and lithographic process using the method | |
| US6235440B1 (en) | Method to control gate CD | |
| KR100596269B1 (en) | Exposing method in semiconductor device | |
| JPH10256149A (en) | Method of forming resist pattern | |
| Ronse et al. | Characterization and optimization of CD control for 0.25-um CMOS applications | |
| Bunday et al. | Static and dynamic photoresist shrinkage effects in EUV photoresists | |
| TWI841450B (en) | Metrology methods and appratuses | |
| KR100496815B1 (en) | Method of fabricating semiconductor device using chemically swelling process | |
| KR100403322B1 (en) | Method for producing semiconductor device and exposure apparatus for use in the same | |
| CN114514468A (en) | Lithography simulation and optical proximity correction | |
| JP2000305246A (en) | Method for predicting pattern line width and method for correcting mask pattern using the method | |
| EP1804121A1 (en) | Methods and systems for optimising immersion lithographic processing | |
| JPH05241350A (en) | Resist pattern forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| LAPS | Cancellation because of no payment of annual fees |