KR100814738B1 - 컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법 - Google Patents

컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법 Download PDF

Info

Publication number
KR100814738B1
KR100814738B1 KR1020010010683A KR20010010683A KR100814738B1 KR 100814738 B1 KR100814738 B1 KR 100814738B1 KR 1020010010683 A KR1020010010683 A KR 1020010010683A KR 20010010683 A KR20010010683 A KR 20010010683A KR 100814738 B1 KR100814738 B1 KR 100814738B1
Authority
KR
South Korea
Prior art keywords
digital
signal
values
sample
phase
Prior art date
Application number
KR1020010010683A
Other languages
English (en)
Other versions
KR20010087253A (ko
Inventor
레오나르드에릭데이비드
톰슨데이비드제이
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010087253A publication Critical patent/KR20010087253A/ko
Application granted granted Critical
Publication of KR100814738B1 publication Critical patent/KR100814738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3805—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving with built-in auxiliary receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)

Abstract

동상 (I)(in-phase) 및 직교 (Q) 값을 사용하여 아날로그 모드 동작이 수행될 수 있는 무선 시스템에서의 트랜시버를 사용하기 위한 방법 및 장치가 제공된다. 이 장치는 아날로그 모드에서 동작할 때 I, Q 쌍을 생성하도록 FM 변조를 수행하는 프로세서를 포함한다. 아날로그 모드에서 전송시, 프로세서는 I, Q 쌍으로 전송되는 신호를 디지털로 인코딩하고 상기 I, Q 쌍을 상기 장치에 포함된 디지털 대 아날로그 변환기 (DAC) 로 전송한다. DAC 는 디지털 I, Q 쌍을 아날로그 신호로 변환하고 이 아날로그 신호를 코사인 생성기에 출력하며, 상기 생성기는 각각 I, 및 Q 값에 비례하는 진폭을 갖는 동상 코사인파 및 이상 (out of phase) 코사인파를 생성시킨다. 코사인파는 대기중으로 전송되도록 누적된다. 아날로그 모드에서 수신할 때, 디지털 하향 변환기는 수신된 신호를 디지털 I, Q 값으로 변환한다. 이후 프로세서는 신호 내용을 추출하기 위해 I 및 Q 값을 디지털로 표현된 수신 신호로 복조한다. 데이터를 전송하는 것으로부터 오디오를 전송하는 것으로의, 또는 그 반대인 천이시, 프로세서는 I, Q 쌍의 위상 급변이 생성하지 않게 한다.

Description

컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법{METHOD AND APPARATUS FOR PERFORMING ANALOG MODE OPERATIONS WHEN TRANSMITTING AUDIO AND DATA IN A WIRELESS TDMA SYSTEM}
도 1 은 전형적인 무선 시스템을 도시한 도면,
도 2 는 도 1 에 도시된 무선 시스템으로 통신하는 아날로그 모드 동작에 활용될 수 있는 공지된 트랜시버의 블록도,
도 3 은 본 발명의 바람직한 실시예에 다른 트랜시버의 블록도,
도 4 는 I, Q 쌍이 생성되는 방식을 도시하는 단위 원을 도시한 도면,
도 5 는 도 4 에 도시된 단위 원에 따라 하드웨어에 의해 생성되는 I, Q 코사인파의 비정확성을 보상하기 위한 보상 알고리즘에 활용되는 항들 간의 관계를 도시한 도면,
도 6 은 본 발명의 바람직한 실시예에 따른 오디오 전송 및 데이터 전송 간의 천이에 대한 본 발명의 방법을 도시하는 흐름도,
도 7 은 도 3 에 도시된 트랜시버의 DPS 에 의해 수신되고 디코딩되는 데이터 메시지 내용을 도시한 도면,
도 8 은 데이터 수신 루틴을 수행하는 본 발명의 방법을 도시하는 흐름도,
도 9 는 시그널링 톤 검출 루틴을 수행하는 본 발명의 방법을 도시하는 흐름도,
도면의 주요 부분에 대한 부호의 설명
12 : 인코더 13 : 디코더
23 : 주 제어기 20 : FM 복조 하드웨어
32 : I/Q 코사인파 생성기 33 : 디지털 하향 변조기
35 : 주파수 변환기
본 발명은 무선 시스템에 관한 것으로서, 특히, 아날로그 모드 동작을 수행하는 방법 및 장치에 관한 것이며, 아날로그 모드 동작에서 오디오 정보 및 데이터 를 나타내는데 동상(I) 및 직교(Q) 값이 사용된다.
도 1 은 무선 시스템(1)을 도시한다. 무선 시스템(1)은, 각 셀이 안테나(4)에 전기적 접속된 트랜시버(3)를 포함하는 복수의 셀(2)을 포함한다. 각 트랜시버(3) 및 이에 대한 각 안테나(4)는 기지국을 포함한다. 공지된 시분할 다중접속(TDMA) 통신 프로토콜을 이용하는 무선 시스템에서, 디지털 음성 및 데이터는 I, Q 쌍을 사용하여 전송된다. I, Q 쌍은 직교 위상 편이 키잉(QPSK)으로 알려진 변조/복조 기술을 사용하여 변조/복조된다. 이것은 I, Q 쌍이 음성 및 데이터를 나타내는 비트 천이를 생성하는데 사용되기 때문에 TDMA 동작 모드에서 특히 관측된다. 따라서, 이러한 형태의 동작은 이후 TDMA 모드 동작으로 언급된다.
오늘날 사용되는 많은 TDMA 시스템은 아날로그 모드 동작으로 특히 언급되는 동작을 또한 수행할 수 있다. 아날로그 모드에서, 오디오 및 데이터 신호는 신호를 나타내는 디지털 샘플을 아날로그 신호로 변환함으로써 및 이 아날로그 신호를 대기중으로 전송하도록 FM 변조함으로써 전송된다. 따라서, 아날로그 모드는 TDMA 모드에서 이용되는 QPSK 변조 기술과는 대조되는 FM 변조를 이용한다. TDMA 시스템에서 아날로그 모드 및 TDMA 모드를 실현하는 기준은 IS-138, Air Interface Standard 에 설정되어 있다.
TDMA 시스템에서 TDMA 모드 동작을 위한 트랜시버 전단의 하나의 하드웨어 부품 세트와 아날로그 모드 동작을 위한 다른 하나의 하드웨어 부품 세트를 이용하는 것이 알려져 있다. 이것은 데이터 및 음성이 TDMA 모드에서는 I, Q 쌍으로 표현되고 아날로그 모드에서는 디지털 샘플로 보통 표현되기 때문이다. 또한, QPSK 변조 및 FM 변조를 수행하기 위해 별도의 하드웨어가 사용되었다. 물론, 별도의 하드웨어 부품 세트를 이용함으로써 이러한 부품과 관련된 비용뿐만 아니라 트랜시버의 복잡성이 증가한다. TDMA 모드 및 아날로그 모드 동작에 단일 하드웨어 부품 세트를 이용하는 트랜시버를 제공하는 것이 바람직하다. 양 모드에서 단일 세트의 하드웨어 부품을 이용함으로써 트랜시버의 복잡성 및 비용을 감소시킬 수 있다.
도 2 는 아날로그 모드에서 동작하는 무선 TDMA 시스템의 공지된 트랜시버의 구성요소를 도시한다. TDMA 모드 동작을 위해 트랜시버에서 이용되는 하드웨어 부품은 도 2 에 도시되지 않는다. 아날로그 모드를 위해 이용되는 하드웨어 부품에는, 인코더(12), 디코더(13), 디지털 대 아날로그 변환기(DAC)(14), 아날로그 대 디지털 변환기 (ADC)(15), ADC(18), DAC(19), FM 복조 하드웨어(20), 및 FM 변조 하드웨어(21)가 포함된다.
아날로그 모드로 오디오 신호를 전송하기 위해, 디지털 신호 프로세서(DSP) (22)는 디지털로 표현되는 아날로그 음성 신호를 DAC(19)에 출력하고, DAC(19)는 이 디지털로 표현된 신호를 아날로그 파형으로 변환하며 이 아날로그 파형을 FM 변조 하드웨어(21)에 출력한다. FM 변조 하드웨어(21)는 대기중(over the air)으로 전송되도록 아날로그 파형을 주파수 변조한다. FM 변조된 오디오 신호가 트랜시버(10)에 의해 수신될 때, FM 복조 하드웨어(20)는 아날로그 오디오 신호를 복조하고 이 복조된 신호를 ADC(18)에 전송하며, ADC(18)는 아날로그 오디오 신호를 디지털로 변환한다. 이후 디지털로 표현된 아날로그 오디오 신호는 DSP(22)로 전송되고, DSP(22)는 이 디지털 신호를 다양한 소프트웨어 루틴에 따라 처리하며 처리된 디지털 신호를 이동 전화 교환국(MTSO)으로 경로설정하기 위한 기지국의 다른 구성요소에 전송한다.
데이터 신호가 기지국에 의해 아날로그 모드를 사용하는 (도시되지 않은) 이동 유닛으로 전송될 때, 주 제어기(23)는 디지털로 표현된 데이터 신호를 인코더(12)에 전송하고, 인코더(12)는 이 디지털 데이터의 각 비트를 상응하는 아날로그 파형의 디지털로 인코딩한다. 이후 인코딩된 신호는 DAC(14)에 전송된다. DAC(14)는 인코딩된 신호를 아날로그 데이터 신호로 변환하고, 이후 이 신호는 FM 변조 하드웨어(21)로 전송된다. FM 변조 하드웨어(21)는 대기중으로 전송하도록 이 신호를 변조한다.
트랜시버(10)가 아날로그 모드에서 동작할 때, 데이터 신호가 트랜시버(10)에 의해 수신되면, FM 복조 하드웨어(20)는 RF 신호를 복조하고, 이후 RF 신호는 디지털 신호로 ADC(15)에 의해 변환된다. 이후 디지털 신호는 디코더(13)로 전송되고, 디코더(13)는 디지털 신호를 주 제어기(23)에 의해 사용가능한 디지털 메시지로 디코딩한다. 이후 디코더(13)는 디지털 메시지를 주 제어기(23)에 전송하며, 주 제어기(23)는 내용을 추출하기 위해 디지털 메시지를 처리한다. 기지국의 주 제어기(23)는 신호를 MSTO 로 경로설정한다.
상기한 바와 같이, 도 2 에 일부 도시된 TDMA 시스템에서 TDMA 모드 및 아날로그 모드 동작을 수행하기 위해 별도의 하드웨어 부품이 사용된다. 따라서 별도의 하드웨어 부품을 필요로 하지 않으면서 모든 기능을 수행할 수 있는 트랜시버를 제공하는 것이 바람직하다. 어떤 하드웨어 부품을 제거함으로써 트랜시버의 복잡성 및 트랜시버와 관련된 비용을 줄일 수 있다. 따라서, TDMA 및 아날로그 모드 동작을 위해 동일한 하드웨어 부품을 사용할 수 있도록 하는, 트랜시버에서 사용하기 위한 방법 및 장치가 필요하다.
본 발명은 아날로그 모드 동작이 동상(I) 및 직교(Q) 값을 사용하여 수행될 수 있게 하는 무선 시스템의 트랜시버에서 사용하는 방법 및 장치를 제공한다. TDMA 모드 동작은 보통 I 및 Q 값을 이용하여 수행되기에, 본 발명의 방법 및 장치는, 동일한 하드웨어 부품이 TDMA 및 아날로그 모드 동작에서 이용될 수 있게 하지만, 상기 부품을 요구하지는 않는다. 본 발명의 장치는, 예를 들어, 트랜시버가 아날로그 모드에서 동작할 때 I, Q 쌍을 생성하기 위해 FM 변조를 수행하는, 디지털 신호 프로세서 (DSP) 와 같은 프로세서를 포함한다. 프로세서는 TDMA 모드에서 동작하는 트랜시버의 하드웨어에서 보통 수행되는 I, Q 인코딩 및 디코딩 동작을 또한 수행한다.
아날로그 모드에서 전송할 때, 프로세서는 전송되는 디지털 신호를 I, Q 쌍으로 인코딩 및 FM 변조하고 I, Q 쌍을 장치에 포함되는 디지털 대 아날로그 변환기 (DAC) 에 출력한다. DAC 는 디지털 I, Q 쌍을 아날로그 신호로 변환하고 이 아날로그 신호를 I, Q 코사인파 생성기에 출력한다. 코사인파 생성기는 I, Q 값에 각각 비례하는 진폭을 갖는 동상 코사인파 및 직교 코사인파를 생성시킨다. 코사인파는 대기중으로 전송되기 위해 합해진다.
아날로그 모드에서 수신할 때, 주파수 변환기는 수신된 무선 주파수(RF)를 중간 주파수(IF)로 하향 변환한다. 디지털 하향 변환기는 수신된 신호를 디지털 I, Q 값으로 변환하여 프로세서에 출력한다. 이후 프로세서는 신호 내용을 추출하기 위해 I, Q 값을 디지털로 표현된 수신 신호로 디코딩한다.
본 발명의 다른 특징 및 장점들은 다음에 따르는 설명, 도면 및 청구범위에 의해 명백해질 것이다.
도 3 은 본 발명의 트랜시버(30)의 구성요소를 도시하는 블록도이다. 본 발명에 따라, 도 1 에 도시된 무선 시스템(1)과 같은 무선 시스템을 통하여 TDMA 모드 및 아날로그 모드에서 통신용으로 단일 세트의 하드웨어 구성요소가 이용될 수 있다. 도 2 의 공지된 트랜시버(10)를 도 3 에 도시된 본 발명의 트랜시버(30)와 비교하여 알 수 있듯이, 도 2 에 도시된 다수의 하드웨어 구성요소가 제거되었다. 본 발명에 따라, I, Q 쌍은 아날로그 모드에서 데이터 및 오디오 신호를 나타내는데 이용된다. 따라서, TDMA 모드에서 오디오 및 데이터 신호를 처리 및 변조/복조하는데 사용되는 동일한 하드웨어가 아날로그 모드 동작에서 사용될 수 있다. 그러나, 동일한 하드웨어가 아날로그 및 TDMA 모드 동작에서 이용되는 것은 본 발명의 요구사항이 아니라는 것을 주의해야 한다.
바람직한 실시예에 따라, I, Q 쌍 생성 및 FM 변조는, 예를 들어, 디지털 신호 프로세서(DSP)와 같은 프로세서에서 실행되는 펌웨어에서 수행된다. 도 2 에 도시된 FM 변조 및 복조 하드웨어 구성요소는 더 이상 필요하지 않으며 그 이유는 TDMA 모드 동작용으로 이용되는 상기 구성요소가 아날로그 모드 동작용으로 또한 이용될 수 있기 때문이다. 본 발명의 트랜시버(30)가 아날로그 모드에서 송수신 기능을 수행하는 방식이 상세히 설명된다. 또한, 본 발명이 TDMA 시스템에서 아날로그 모드 동작을 수행하는 것과 관련하여 설명되지만, 본 발명의 원리 및 개념이 다른 종류의 무선 시스템에서 아날로그 모드 동작을 수행하는데 또한 적용될 수 있다는 것을 주의해야 한다.
아날로그 모드에서 오디오 신호를 전송하기 위해, DSP(40)는 디지털 I, Q 쌍을 DAC(31)에 전송하며, DAC(31)는 디지털 I, Q 쌍을 아날로그 I, Q 값으로 변환한다. 이후 아날로그 I, Q 값은 I/Q 코사인파 생성기(32)에 전송되고, 코사인파 생성기(32)는 아날로그 신호를 동상 (I) 코사인파 및 이상 코사인파로 변환한다. 직교 위상 코사인파는 동상 코사인파로부터 90도 위상차를 갖는다. 동상 코사인파는 아날로그 I 값에 비례하는 진폭을 갖고 이상 코사인파는 Q 값에 비례하는 진폭을 갖는다. I/Q 코사인파 생성기(32)는 대기중으로 전송하기 위해 이러한 코사인파를 합한다.
트랜시버(30)가 아날로그 모드에서 동작하고 오디오 신호를 수신할 때, 주파수 변환기(36)는 수신된 RF 신호를 중간 주파수(IF)로 하향 변환한다. 특히, RF 주파수 범위는 800 내지 900 MHz 이다. 이 경우, 중간 주파수는 약 80MHz 이다. 그러나, 본 발명의 트랜시버(30)는, 당해 기술에 숙련된 당업자에게 이해되듯이, RF 또는 IF 주파수에 한정되지 않는다.
디지털 하향 변환기(33)는 IF 신호를 디지털 I, Q 쌍으로 변환하고, 이후 DSP(40)으로 전송된다. 이후 DSP(40)는 다양한 루틴에 따라 디지털 신호를 처리하고, 이후에 상세히 설명된다. 일반적으로, DSP(40)는 I, Q 쌍을 디코딩하고 오디오 신호를 추출한다. DSP(40)는 추출된 오디오 정보를 MTSO 로 최종 전송하는 셀 사이트의 다른 구성요소와 통신한다.
아날로그 모드에서 데이터를 송수신할 때 DAC(31), 코사인파 생성기(32), 디지털 하향 변환 구성요소(33)에 의해 수행되는 임무는, 아날로그 모드에서 오디오 신호의 송수신에 대하여 설명된 임무와 동일하다. 그러나, DSP(40)는 수행하는 임무가 오디오 또는 데이터 신호와 관련되는 지에 의존하여 상이한 기능을 수행한다. 무선 시스템을 통하여 전송되도록 오디오 신호가 DSP(40)에 전송될 때, DSP(40)는 따라서 오디오 신호를 처리한다. 기지국이 데이터를 DSP(40)에 전송할 때, 이러한 신호는 데이터에 상응하는 것으로 식별되고 DSP(40)는 따라서 데이터 신호를 처리한다.
본 발명에 따라, DSP(40)는 오디오 전송 루틴, 데이터 전송 루틴, 오디오 수신 루틴 및 데이터 수신 루틴을 실현한다. 이러한 루틴들을 DSP(40)에서 수행함으로써, 이러한 상이한 기능을 수행하는 하드웨어 구성요소가 필요없게 된다. 오디오 전송 루틴은 오디오 신호를 전송하는 것과 관련된 임무를 수행한다. 데이터 전송 루틴은 데이터 신호를 전송하는 것과 관련된 임무를 수행한다. 오디오 수신 루틴은 오디오 신호를 수신하는 것과 관련된 임무를 수행한다. 데이터 수신 루틴은 데이터 신호를 수신하는 것과 관련된 임무를 수행한다. 따라서, DSP(40)는 이러한 임무를 수행하는 소프트웨어 루틴을 실행하도록 프로그래밍된다.
본 발명에서 사용되기에 적절한 오디오 수신 루틴은, 참고로 본 발명의 양수인에게 양도된, "DIGITAL FM MODULATOR USING A LAGRANGIAN INTERPOLATION FUNCTION" 이라는 명칭의 미국 특허 번호 제 5,694,079 호에 공개되어 있다. 따라서, 간결하게, 오디오 정보를 나타내는 I, Q 쌍을 복조 및 처리하는 것과 관련된 방식을 상세히 설명하지는 않는다.
FM 변조에서, FM 변조된 신호는 입력 신호의 진폭에 비례하는 방식으로 위상을 변경한다. I, Q 쌍이 FM 변조된 신호를 생성하도록 이용될 때, I, Q 쌍 위상은 FM 변조된 신호에서 적절한 위상 변화을 생성하도록 변경되어야 한다. I, Q 쌍의 I, Q 값을 변경함으로써, FM 변조된 신호의 위상은 입력 신호의 진폭에 비례하는 방식으로 변경된다. 오디오 신호에 대하여, FM 신호의 순간 주파수는 오디오 입력의 현재 진폭에 비례한다. 디지털 영역에서, 이것은 그 다음 FM 출력의 위상 변화를 야기시키는 것과 동등하고, 그 다음 I, Q 쌍에 의해 표현되는 그 다음 오디오 입력 레벨에 비례하는 것이다. 오디오 입력 샘플의 진폭을 나타내는데 필요한 위상 변화가 얻어지는 방식은 공지되어 있다. 따라서, 간결하게, 오디오 입력 샘플을 나타내는 위상 변화가 결정되는 방식을 설명하지는 않는다.
본 발명에 따라, I, Q 쌍은 다음과 같이 생성된다. 변조되는 오디오 신호 샘플은 a(n)으로 표현될 수 있다. 변수(n)는 샘플 인덱스에 상응한다. 단지 예를 든 일실시예에서, n은 160 kHz 율로 증분되며, 이것은 160,000 I, Q 쌍이 DSP(40)에 의해 초당 생성함을 의미한다. 수학식 1은 a(n) 및 현재 샘플의 위상(p(n)) 간의 필요한 관계를 정의한다.
Figure 112001004566411-pat00001
여기서 p(n-1)는 최종 오디오 샘플(n-1)과 관련된 위상이고, k는 a(n)과 변조된 신호의 피크 주파수 편차간의 필요한 관계를 얻는데 선택되는 임의 스케일링 상수이다. 수학식 1 을 다시 쓰면 p(n) - p(n-1) = k*a(n) 와 같으며, 위상 변화는 현재 오디오 샘플의 진폭에 비례하는 것을 알 수 있다. 도 4 에 도시된 단위 원(50)에서의 값인 I, Q 값 (I(n), Q(n)) 각각은 다음과 같은 수학식 2 로부터 얻어진다.
Figure 112001004566411-pat00002
오디오 신호 (a(n)) 의 진폭은 I, Q 값 (I(n), Q(n)) 을 결정하기 위해 DSP (40)에 의해 수행되는 오디오 전송 루틴에 의해 수학식 (1, 2)에 따라 이용된다. 수학식(1, 2)로 표현되는 알고리즘은, 당해 기술에 숙련된 당업자에게 이해되듯이, 다양한 방식으로 수행될 수 있다. 예를 들어, 계산이 수행될 필요가 있을 때 알고리즘은 동적 수행될 수 있다. 대체하여, 오디오 입력 샘플의 진폭과 관련된 인덱스에 의해 적절한 I, Q 값이 액세스될 수 있도록 I, Q 값을 저장하는데 탐색 테이블이 사용될 수 있다.
도 4 의 수평축은 I 값에 상응하며 수직축은 Q 값에 상응한다. 각 I, Q 쌍 (I(n), Q(n))은 도 4 의 단위 원 (50) 상의 점에 상응한다. 점이 있는 단위 원 (50) 상의 사분원은 I, Q 값에 의존한다. 오디오 신호의 프레임과 관련된 I, Q 쌍이 수학식 1, 2 에 의해 표현되는 알고리즘을 사용하여 일단 얻어지면, DAC (31) 로 전송되며, DAC(31)는 I, Q 쌍을 아날로그 값으로 변환한다. 이러한 아날로그 값은 코사인파 생성기(32)로 전송된다. I/Q 코사인파 생성기(32)는 I 값에 비례하는 진폭을 갖는 동상 코사인파 및 Q 값에 비례하는 진폭을 갖는 이상 코사인파를 생성시킨다. 이상 코사인파는 동상 코사인파로부터 실질적으로 90。 위상차를 갖는다. 이러한 코사인파는 대기중으로 전송되도록 I/Q 코사인파 생성기(32)에 의해 합해진다.
바람직한 실시예에 따라, 단위 원(50)상의 I, Q 값은, 이후 각각 I_unit_circle 및 Q_unit_circle 로 언급되며, DAC(31)로 직접 전송되지 않는다. 대신, 이들은 DAC(31)가 정확한 전압값을 생성시키도록 그리고 코사인파 생성기(32)가 정확한 직교파를 생성시키도록 DAC(31)에 출력될 필요가 있는 실제 I, Q 값을 얻기 위해 보상 루틴에 의해 우선 처리된다. DSP(40)에 의해 실행되는 보상 루틴은 단위 원 (I,Q) 쌍을 DAC(31)가 정확한 결과를 생성시키도록 하는 (I,Q) 쌍으로 변환한다. DAC(31)및 코사인파 생성기(32)는 보상 루틴에 의해 정정되는 다음과 같은 정규 열화를 받게 된다.
(1) DAC(21)로부터 출력되는 전압이 0 이 되도록 I, Q 용 상이한 비제로 값이 특히 필요하게 된다. 이러한 비제로 I, Q 값은 이후 각각 Ioff, Qoff 로 언급된다.
(2) DAC(31)로부터 출력되는 전압에서 동일한 변화를 얻기 위해 I, Q 값의 상이한 변화가 특히 필요하게 된다. 따라서, I, Q 값은 이러한 인자를 보상하기 위해 상이하게 스케일링된다. 이러한 스케일링 인자들은 각각 Iamp, Qamp 로 언급된다.
(3) 코사인파 생성기(32)의 I, Q 생성기로부터 출력되는 I, Q 신호는 정확하게 90도 차이가 나지 않는다. 이러한 위상 에러는 phase(Q) - phase(I) - 90 으로 정의된다. 이상적으로, 이러한 위상 에러는 0 이고, 이것은 phase(Q) 가 phase(I) 로부터 정확하게 90 도 차이가 나는 경우이다.
이러한 열화를 보상하는데 사용되는 보상 파라미터는 주 제어기(41)에 의해 DSP(40)로 전송되는 보상 메시지를 통하여 바람직하게 주 제어기(41)에 의해 특정화된다. 이 메시지가 DSP(40)에서 수신될 때, DSP(40)의 (도시되지 않은) 메모리에 이러한 파라미터가 저장되도록 보상 루틴이 호출된다. 보상 공식은 다음과 같다. 오프셋 에러를 취소함으로써, 다음의 I, Q 값(Iout, Qout)은, DAC(31)가 정확한 전압을 생성시키도록, DSP(40)에 의해 생성되어야 하며 DAC(31)에 출력되어야 하는 I, Q 값에 상응하는 Igen, Qgen 를 DSP(40)가 생성할 때, DAC(31)로부터 출력된다.
Igen, QgeN, Iamp, Qamp 및 위상 에러 (phase_error) 간의 관계는 도 5 에서 알 수 있다. 이 관계는 수학식 3, 4 로 표현된다.
Figure 112001004566411-pat00003
Figure 112001004566411-pat00004
항 (Ides, Qdes)은 필요한 I, Q 값이고, 이 I, Q 값은 DAC(31)로부터 출력되어야 한다. 값(Ides, Qdes)은 Ides = I_on_unit_circle 및 Q_on_unit_circle 와 동일하게 설정된다. Igen, Qgen은 다음과 같이 표현될 수 있으며, 오프셋 에러를 정 정한다.
Figure 112001004566411-pat00005
보상 메시지를 통하여 주 제어기(41)에 의해 DSP(40)에 제공되는 보상 파라미터는,
tx_i_amp = Iamp,
tx_qsec = Qamp / cos (phase_error),
tx_itan = Iamp * sin(phase_error) / cos(phase_error),
Ioff, 및 Qoff 이다.
이러한 파라미터들을 수학식 5 에 대입하면, Igen, Qgen 은 다음과 같이 표현될 수 있다.
Figure 112001004566411-pat00006
따라서, DSP(40)로부터 DAC (31) 로 전송될 필요가 있는 I, Q 값인, Igen, Qgen 용 값은 수학식 6 으로부터 얻어질 수 있다.
I, Q 용 보상 값을 얻기 위해 보상 루틴을 이용하는 장점은, 상기한 열화를 더 야기할 수 있는 비교적 비용이 덜 드는 하드웨어가 DAC(31) 및 코사인파 생성기 하드웨어(32) 용으로 이용될 수 있다는 것이다. 그러나, 상기 보상 루틴이 꼭 이용될 필요는 없다는 것에 주의해야 한다. 본 발명의 보상 루틴을 이용하는 것과 대조하여 상기한 열화를 야기시키지 않는 하드웨어 구성요소가 이용될 수 있다.
현장에서 트랜시버가 실장되기 전에 공장에서 보상 파라미터의 일부 또는 전부가 결정될 수 있다. 환경 조건을 고려하기 위해, 일부 파라미터는 현장에서 결정될 수 있다. 각 트랜시버는 특히 상이한 보상 파라미터가 이용되는 것을 요구한다. 따라서, 정확한 FM 변조 신호가 코사인파 생성기(32)에 의해 출력되게 하는 보상 파라미터 값을 결정하기 위해 일부 테스트가 수행될 필요가 있다. 이 테스트는, 예를 들어, 스펙트럼 분석기와 같은 기구를 사용하여 달성될 수 있다. 당해 기술에 숙련된 당업자는 보상 파라미터용으로 적절한 값을 얻기 위해 이러한 테스트가 수행될 수 있는 방식을 이해할 것이다.
데이터 전송 루틴이 도 6 과 관련하여 설명된다. 전력 레벨 변화 및 핸드오프를 나타내는 메시지와 같은 다양한 종류의 메시지를 기지국이 이동 유닛으로 전송할 수 있도록, 본 발명의 데이터 전송 루틴은 1 과 0 의 시퀀스가 생성하도록 I, Q 쌍을 생성시킴으로써 주파수 편이 키잉을 수행한다. 상기한 바와 같이, 적절한 I,Q 쌍 시퀀스를 생성시킴으로써, FM 변조된 신호의 위상이 변경될 수 있다. FSK 에서, 1 및 0 은 FMS 변조된 신호에서 어떤 위상 천이에 의해 표현된다. 따라서, 상기 수학식 1, 2 를 이용함으로써, 적절한 1, 0 시퀀스를 생성시키는데 필요한 I, Q 쌍이 얻어질 수 있다. 기지국으로부터 이동 유닛으로 전송되는 메시지와 관련하여 데이터 전송 루틴이 설명되지만, 데이터 전송 루틴이 메시지를 이동 유닛으로부터 기지국으로 전송하는 이동 유닛에 사용될 수 있다는 것에 또한 주의해야 한다. 이것은 전송 오디오, 수신 오디오 및 데이터 수신 루틴에서도 마찬가지이다.
삭제
FSK 를 수행할 때, 0-0 천이, 0-1 천이, 1-0 천이, 및 1-1 천이인, 4개의 상이한 비트 천이가 생성할 수 있다. 본 발명의 바람직한 실시예에 따라, 각 천이용 I, Q 값을 저장하는데 탐색 테이블이 사용된다. 이진수 0 인 제 1 비트로부터 이진수 0 인 제 2 비트로의 천이를 위해, 제 2 비트를 나타내는 제 1 I, Q 쌍은 0 도의 위상을 가져야 한다. 이진수 0 인 제 1 비트로부터 이진수 1 인 제 2 비트로의 천이를 위해, 제 2 비트를 나타내는 제 1 I, Q 쌍도 0 도의 위상을 가져야 한다. 이진수 1 인 제 1 비트로부터 이진수 0 인 제 2 비트로의 천이를 위해, 제 2 비트를 나타내는 제 1 I, Q 쌍의 위상 오프셋은 제 1 비트를 나타내는 최종 I, Q 쌍의 위상과 동일해야 한다. 이진수 1 인 제 1 비트로부터 이진수 1 인 제 2 비트로의 천이를 위해, 제 2 비트를 나타내는 제 1 I, Q 쌍의 위상 오프셋은 제 1 비트를 나타내는 최종 I, Q 쌍의 위상과 동일해야 한다.
따라서, 현재 비트의 제 1 I, Q 쌍의 위상은 이전 비트의 최종 I,Q 쌍의 위상에 의존한다. 결과적으로, 현재 비트용으로 적절한 I, Q 쌍을 선택함으로써, 필요한 비트 값이 생성될 수 있다. 예를 들어, 이전 비트가 0 이라면, 다음 비트용으로 0도 위상을 생성하는 제 1 I, Q 쌍을 선택함으로써 0-1 천이가 생성될 수 있다. 각 탐색 테이블을 인덱스하는데 사용되는 어드레스는 상기 생성하는 4개 천이 및 (예를 들어, 루틴이 천이내에 있는) 천이를 생성하도록 이미 출력된 I, Q 쌍 수에 의거한다.
본 발명의 트랜시버(30)가 오디오를 전송하는 것으로부터 데이터를 전송하는 것으로 그리고 그 반대로 천이될 때, 위상 급변은 회피되어야 한다. 따라서 이러한 천이에 크며 급작스런 위상 변화가 포함되지 않는 것을 보장할 수 있는 조취가 취해져야 된다. 본 발명에 따라, 오디오로부터 데이터로 천이시, 데이터 스트림은 최종 오디오 샘플을 나타내는 I, Q 쌍의 위상과 동일하다. 상기한 오디오 전송 루틴동안, DSP(40)는, 블록(61)으로 표시된 바와 같이 현재의 오디오 샘플을 나타내는 I, Q 쌍의 위상 표시기를 저장한다. 블록(63)으로 표시된 바와 같이, 제 1 데이터 샘플 위상이 어느 것인지를 결정하기 위해 데이터 전송 루틴은 상기 저장된 표시기를 사용한다. 데이터 전송 루틴은 데이터의 제 1 샘플과 관련된 I, Q 쌍이 오디오의 최종 샘플과 관련된 I, Q 쌍과 동일한 위상을 갖는 것을 보장한다.
바람직한 실시예에 따라, 전송-데이터 루틴은, 최종 오디오 비트를 뒤따르는 제 1 데이터 비트용으로 0-0 또는 0-1 천이를 나타내는 I, Q 쌍을 출력한다. 따라서, 제 1 데이터 비트용으로, 루틴은 0 으로부터 천이된다고 가정한다. 이러한 탐색 테이블의 제 1 I, Q 쌍은 0 도 위상을 갖는다. 이후, 데이터 전송 루틴은 적절한 위상 변화를 제공하는 탐색 테이블로부터 I, Q 쌍을 선택한다. 블록(65)에 표시된 바와 같이, I, Q 쌍의 위상이 최종 오디오 샘플을 나타내는 I, Q 쌍의 위상만큼 오프셋되도록 복소수 데이터 샘플을 나타내는 모든 I, Q 쌍에서 승산이 수행된다. 당해 기술에 숙련된 당업자는 I, Q 쌍과 관련된 위상을 필요한 위상으로 변경하기 위해 복소수 승산이 수행될 수 있는 방식을 이해할 것이다.
제 1 데이터 샘플과 관련된 제 1 I, Q 쌍이 0도 위상을 확실히 가짐으로써
최종 오디오 샘플을 나타내는 I, Q 쌍의 위상을 확인하기 위해서만 상기 루틴이 필요하다는 점에서 복소수 승산 연산을 용이하게 만든다. 환언하면, 제 1 데이터 비트와 관련된 제 1 I, Q 쌍에 대하여 0도 위상에서 항상 시작됨으로써, 루틴은 단순히 최종 오디오 샘플의 위상만큼 데이터 비트와 관련된 각 I, Q 쌍의 위상을 오프셋해야 한다. 그렇지 않다면, 상기 루틴은, 데이터 비트의 위상을 오프셋하기 위해 복소수 승산 처리를 수행하도록 최종 오디오 샘플 위상 및 테이블로부터 사용되는 제 1 I,Q 쌍의 위상을 결정해야 한다. 따라서, 제 1 데이터 비트와 관련된 I, Q 쌍의 위상을 0도로 함으로써 위상 오프셋 처리가 간단해진다. 그러나, 이것은 효과적인 것이며, 따라서 위상 오프셋 처리를 수행하는 바람직한 방식이라는 것을 주의해야 한다. 당해 기술에 숙련된 당업자는 본 발명이 위상 오프셋 처리를 수행하는 상기 바람직한 실시예에 한정되지 않음을 이해할 것이다.
데이터 전송으로부터 오디오 전송으로 천이시, 오디오 전송 루틴은, 제 1 오데이터를 뒤따르는 오디오 샘플을 나타내는 I,Q 쌍이 상기 데이터 전에 출력된 최종 오디오 I, Q 쌍의 위상과 동일한 위상 오프셋을 갖는 것을 보장한다. 이것은 상기 데이터를 뒤따르는 제 1 오디오 샘플을 나타내는 I, Q 쌍에서 복소수 승산을 수행함으로써 달성된다. 그러나, 오디오로부터 데이터로의 천이시 수행되는 복소수 승산 연산과 대조하여, 데이터 스트림을 뒤따르는 제 1 오디오 샘플과 관련된 I, Q 쌍만이 승산될 필요가 있다. 제 1 오디오 샘플에서 수행되는 위상 변화는 후속 오디오 샘플을 나타내는 I, Q 쌍으로 이월된다.
본 발명에 따라, 데이터의 최종 비트가 1 이라면 데이터를 뒤따르는 오디오를 나타내는 제 1 I, Q 쌍의 위상이 오프셋될 필요가 있다는 것으로 결정되었다. 데이터의 최종 비트가 0 이면, 위상 오프셋이 수행될 필요가 없다. 오디오 전송 루틴은 단순히 데이터 전의 최종 오디오 샘플을 나타내는 최종 I, Q 쌍의 위상과 동일한 위상을 갖는 I, Q 쌍으로 시작된다. 상기한 바와 같이, 현재 오디오 샘플의 위상은 오디오 전송 루틴에 의해 저장된다. 오디오 전송 루틴은 데이터를 뒤따르는 제 1 오디오 샘플을 나타내느 제 1 I, Q 쌍의 위상 오프셋이 무엇인지를 결정하기 위해 상기 위상을 사용한다. 오디오 전송 루틴은, 블록(67)으로 표시된 바와 같이, 최종 데이터 비트가 0 또는 1 인지를 결정한다. 최종 데이터 비트가 0 이면, 블록(69)에 표시된 바와 같이, 위상 오프셋을 수행하지 않고 오디오 전송 루틴이 수행된다.
위상 오프셋이 수행될 필요가 없을 때 (즉, 최종 데이터 비트가 1 일때), 위상 오프셋은 항상 동일하다는 것이 또한 결정되었다. 상기한 바와 같이, 상기 위상 오프셋은, 오디오 전송 루틴용으로 시작 위상이 데이터 전의 최종 데이터 샘플을 나타내는 최종 I, Q 쌍의 위상과 동일하게 만들어야 한다. 상기 위상 오프셋은 바람직하게 미리 결정되며 오디오 전송 루틴에 의해 사용되도록 DSP(40)에 저장된다. 따라서, 오디오 전송 루틴은 데이터의 최종 비트가 1 일 때 복소수 승산을 수행하기 위해 단순히 미리 저장된 위상 오프셋을 이용한다. 최종 데이터 비트가 1 임을 오디오 전송 루틴이 결정하면(블록 67), 이 루틴은, 미리 저장된 위상 오프셋을 사용하여 블록(71)에 표시된 바와 같이, 제 1 오디오 샘플과 관련된 제 1 I ,Q 쌍에서 복소수 승산을 수행한다.
바람직한 실시예에 따라, 데이터 수신 루틴이 도 7, 8 과 관련하여 설명된다. 데이터 신호가 도 3 에 도시된 디지털 하향 변환기(33)에 의해 수신될 때, 데이터는 (페이딩 및 노이즈에 의해 변경되는) 도 7 에 도시된 다이어그램으로 또는 유사하게 표현되는 포맷이다. 이 데이터 신호는 특히 I,Q 값의 시퀀스로 표현된다. 데이터 메시지는 초기 64비트 도팅 시퀀스(81)로 시작되며, 무선 링크 워드(RLW)(82) 가 뒤따른다. 각 RLW(82)는, 데이터 및 BCH(85)의 48 비트가 뒤따르는, 11비트 바커 시퀀스(84)가 뒤따르는 37 비트 도팅 시퀀스(83)를 포함한다. BCH 비트는 검사 합을 나타낸다. 각 RLW(82)는 5번 반복된다. 따라서, DSP(40)는 각 RLW(82)를 디코딩하기 위해 5번 기회를 갖는다. 도팅 시퀀스(83)는 클록 복구용으로 사용되고 바커 시퀀스는 데이터(85)의 제 1 비트가 시작되는 위치를 결정하는데 사용된다.
Air Interface Standard 에서 언급한 바와 같이, 데이터는, 도 3의 박스(33)로 출력되는 바와 같이 I, Q 값 형태가 아닌 주파수 변조 (FM) 포맷으로 이동 유닛으로부터 수신된다. 따라서, 초기 단계에서, 데이터는 I,Q 포맷으로부터 FM 으로 변환된다.
I, Q 값의 기존적인 형태는 수학식 2 에 설명되어 있다. 쉽게 접근해 본다면, 예를 들어, d/dt tan-1[Q(t)/I(t)] 를 취함으로써 전압 (V(n) = d/dt p(n)) 을 얻기 위해 직접 반전을 수행할 수 있다. 그러나, 다음의 대입 프로시저에 의해 수많은 노이즈가 감소될 수 있고 계산 효율이 향상될 수 있다. 우선 △I(n) = I(n) - I(n-1), △Q(n) = Q(n) - Q(n-1) 을 얻고, 신호 세기는 γ(n) = I2(n) + Q2(n) 로 추정한다. 이후
Figure 112006015268529-pat00007
로부터 전압을 얻으며, 여기서 c 는 스케일링 상수이다. 전형적인 셀룰러 시스템의 노이즈 환경에서, V(n) 의 개별적인 샘플은 상당히 신뢰받을 수 없다.
프로시저 변형에 의해 각 비트 셀이 결합되는 동안 얻어지는 V(n) 의 여러 샘플은, 참고로 미국특허번호 제 4,596,024 호에 설명되어 있다. 인용된 특허 4,596,024 호의 도 3 의 박스 (27) 이 참조된다. 박스 (27) 는 가능성 비율 (DL(t,v)) 값의 테이블을 포함한다. 현재 바람직한 프로시저 (DL(t,v)) 에 따라, (DL(t,v))는, J.J.Dongarra 등의 필라델피아 (1979) 의 LINPACK User'S Guide, SIAM 에서 설명되는 바와 같이 단수값 분해(SVD)에 의해 인수분해된다. (DL(t,v)) ≒ U(t)·Z(v) 이고, 여기서 U(t) 는 비트 셀내의 상이한 샘플의 가중이며, Z(v) 는 전압 추정값의 비선형 가중이다. 합 (
Figure 112001004566411-pat00008
) 은 비트의 초기 추정값을 제공한다. Dongarra 에 의한 상기 연구에서 설명된 바와 같이, 상세한 U 및 Z 는 도팅을 검출할 때 (클록이 검출될 때) 및 비트를 디코딩할 때 약간 상이하다.
후자의 경우, 추가 가중이 사용된다. (도 7 참조) 각 워드가 반복되기 때문에, 상이한 반복으로 얻은 B 값이 다시 가중된다. 이것은
Figure 112001004566411-pat00009
로 표현되며, WA 는 공칭으로부터의 거리만큼 Bj 를 가중하고, WB 는 반복 (j) 동안 평균 신 호 세기에 의해 가중된다.
도팅 시퀀스(81, 83)는, 상기한 Air interface Standard 에서 요구되는 바와 같이, 5kHz 파형을 생성시키는 1 과 0 의 시퀀스이다. 도 7 에 도시된 특정한 포맷용으로, DSP(40)는 데이터 메시지가 수신되고 있음을 결정하기 위해 초기 도팅 시퀀스(81)를 이용하고, 이후 각 RLW(83)를 검출하는데 도움이 되도록 각 RLW(82)의 도팅 시퀀스(83)를 이용한다. DSP(40)는 신호의 순도 및 수신되는 에너지 5kHz 의 레벨을 측정함으로써 도팅 시퀀스(81, 83)를 검출한다. 5kHz 에너지 레벨은 주파수 도메인 분석을 수행함으로써, 바람직하게는 수신된 신호의 푸리에 변환을 수행함으로써 측정된다. 신호의 순도는 신호가 5kHz 가 아닌 주파수를 얼마나 많이 포함하는지에 관한 것이다. 순도 상태는 신호대 잡음 및 왜곡 (SINAD) 비를 얻음으로써 평가된다 5kHz 에너지 레벨이 어떤 임계 레벨을 초과하고 SINAD 비가 어떤 임계를 초과하면, DSP(40)는 도팅 시퀀스가 검출되었고 데이터 메시지가 수신되고 있음을 결정한다. 이러한 단계들은 도 8 에 도시된 흐름도에서 블록(92)으로 표현된다.
도팅 시퀀스가 일단 검출되면, DSP(40)는 5kHz 신호의 위상을 결정하고, 이것은 DSP(40)를 각 데이터 비트의 시작에 동기화시킨다. 이것은 클록 복구에 필수적인 것이며, DSP(40)가 비트 셀과 정렬되도록 한다. 당해 기술에 숙련된 당업자는 도팅 시퀀스를 사용하여 클록 복구가 수행될 수 있는 방식을 이해할 것이다. 현재 바람직한 실시예에서, 이것은 푸리에 변환 위상을 사용하여 행해지며, 도팅을 검출하는 것에 관하여 상기 언급되었다. 이 단계는 도 8 의 블록(94)으로 표현된다. 이후 DSP(40)는 바커 시퀀스를 검색하기 시작한다. DSP(40)가 도팅 시퀀스를 검출하고 클록 복구를 수행하면, DSP(40)는 도팅 시퀀스를 위치시켰음을 결정하지만, 이것이 도팅 시퀀스내에서 어디인지는 아직 결정하지 못한다. DSP(40)는 데이터(85)가 시작되는지 여부를 결정하기 위해 바커 시퀀스를 검출 및 사용한다. 바커 시퀀스를 검출하는 단계는 도 7의 블록(96)으로 표현된다. 바커 시퀀스(84)는 1 과 0 의 특정한 시퀀스이다. DSP(40)는 이 특정 시퀀스를 검색하고, 검출되었을 때, 그 다음 비트가 데이터(85)의 제 1 비트인지를 결정한다. 따라서, DPS(40)는 바커 시퀀스를 이용하여 데이터(85)와 정렬되게 하며, 즉, 데이터(85)의 제 1 비트가 시작되는 곳을 결정한다. 이 단계는 도 8의 블록(98)으로 표현된다.
삭제
일단 데이터(85)가 위치하게 되면, DSP(40)는 상기 데이터를 검출한다. 데이터 검출을 위해, 프로세서는 어떤 비트가 이진수 1 또는 0 를 나타내는지를 결정하기 전에 특정 수의 반복 RLW 의 비트를 평가한다. 각 반복마다, 프로세서는 각 비트가 이진수 1 인지 0 인지를 결정하기 위해 각 비트를 평가한다. 일단 비트가 특정 반복 수만큼 평가되면, 프로세서는 각 비트가 이진수 1 또는 0 인지를 결정하기 위해 모든 평가 결과를 사용한다. 바람직한 실시예에 따라, DSP(40)는 5번 반복의 각 RLW(82)에 대한 데이터(85)의 각 비트를 탐색하고 각 비트와 관련된 신뢰 (CONFIDENCE) 인자를 생성 및 저장한다. 이 단계는 블록(100)으로 표현된다.
신뢰 인자는 신호와 관련된 신호 세기 뿐만 아니라 파형이 1 또는 0 얼마나 근접하여 나타내는지에 의거한다. 파형에 비교적 노이즈가 있다면, 또는 RF 신호 세기가 작다면, DSP(40)는 파형이 1 또는 0을 나타내는지 여부 결정에 덜 할당한 다. 파형에 비교적 노이즈가 거의 없다면, 그리고 RF 신호 세기가 비교적 크다면, DSP(40)는 파형이 1 또는 0을 나타내는지 여부 결정에 더 할당한다. 일단 현재의 RLW(82)의 각 반복마다 이러한 과정이 수행된 후, DSP(40)는 모든 5번 반복동안 각 RLW(82)에 대한 각 비트와 관련된 신뢰 인자의 합을 취하고 이 합을 임계 레벨과 비교하며, 이것은 바람직하게 0 이다. 합이 임계 레벨보다 크다면, DSP(40)는 비트가 1 이라고 결정한다. 합이 임계 레벨보다 작다면, DSP(40)는 비트가 0 이라고 결정한다.
5번 반복마다의 각 비트에 대한 각 신뢰 인자를 할당하는 이 과정은 도팅 및 바커 시퀀스에 대하여 또한 수행된다. 5번 반복 각각에 대하여, DSP(40)는 상기한 방식으로 도팅 및 바커 시퀀스의 각 비트와 관련된 신뢰 인자를 얻는다. 따라서, 5번 반복의 종료시에, DSP(40)는 결합된 시퀀스의 각 비트가 1 또는 0 인지를 결정한다. 비트가 1 또는 0 인지를 결정하기 위해 신뢰 인자를 이용하는 것과 관련된 단계는 도 8의 블록(101)으로 표현된다. 상기한 바와 같이, 도팅 및 바커 시퀀스는 특정한, 공지된 시퀀스이다. DSP(40)는 결합된 시퀀스가 알려진 결정 결과를 비교하고 생성된 비트 에러 수를 결정한다. 이 단계는 도 8의 블록(103)으로 표현된다. 비트 에러 수가 소정의 임계값을 초과하면, DSP(40)는 메시지 처리를 취소한다. 이 단계는 도 8 의 블록(104)으로 표현된다. 이를 위해 DSP(40)는 바커 시퀀스만을 대신 사용할 수 있지만, 바커 및 도팅 시퀀스 모두를 사용하는 것이 보다 나은 결과를 생성시킨다.
기지국 및 이동 유닛이 모두 10 kHz 클록 주파수를 사용하지만, 이 클록은 이상적이지 않으며 따라서 표류(DRIFT)하는 경향이 있다. 이것은 잠재적으로 DSP(40)가 자신의 데이터와의 정렬을 잃게 할 수 있다. 따라서, 데이터 수신 루틴은 DSP(40)가 주기적으로 비트 셀의 시작과 정렬될 수 있게 하는 클록 추적 루틴을 수행한다. 바람직한 실시예에 따라, 위상은 5 ms 마다 조절된다. 비트 셀마다 12 개 샘플이 존재한다. ms 마다 10 비트 셀에 존재한다. 따라서, ms 마다 120 개 샘플이 존재하며, 이것은 매 5ms 마다 600 샘플에 상응한다. ms 마다 10개의 비트 셀 각각에 상응하는 각 120 샘플에 대하여 내적이 취해진다. 이것은 5ms 주기와 관련된 모든 600개 샘플에 대하여 수행된다. 각 외적 결과가 사용되어 집합 위상 편이 (aggregate phase shift) 변수를 갱신한다. 각 5ms 주기의 끝에서, 위상은 집합 위상 편이 변수값에 따라 조절된다. 따라서, 매 5ms 마다, 데이터 수신 루틴은 DSP(40)를 비트 셀의 시작과 재 정렬시킨다.
본 발명은, 데이터(85)가 언제 수신되고 시그널링 톤이 언제 수신되는지를 구별하는데 사용되는 시그널링 톤 검출 루틴을 또한 제공한다. 다양한 지속기간의 시그널링 톤은 이동 유닛으로부터 기지국으로 전송되어 다양한 형태의 정보를 기지국과 통신한다.
시그널링 톤은 모두 0 인 시퀀스 또는 모두 1 인 시퀀스로 표현되며, 이것은 10kHz 사인파에 상응한다. 소정의 10 kHz 에너지인 임계 레벨이 소정의 시간 주기동안 검출되었을 때, 시그널링 톤 검출 루틴은 시그널링 톤이 검출되었음을 결정한다. RLW 에 포함된 데이터 비트(85)의 시퀀스가 0 인 긴 시퀀스 또는 1 인 긴 시퀀스이라면, 이 시퀀스는 프로세서가 시퀀스를 시그널링 톤으로 혼돈하기에 충분한 10 kHz 에너지를 가질 수 있다. 이러한 문제점을 피하기 위해, 도팅 및 바커 시퀀스에서의 비트 에러 수는 데이터가 수신되는지 여부를 결정하기 위해 매 RLW 이후 검사된다.
일반적으로, 도팅/바커 시퀀스에서 비교적 적은 수의 비트 에러가 발견되면, 시그널링 톤 검출기는 상태는 최종 RLW 수신동안 어떠한 시그널링 톤 에너지도 수신되지 않았다는 사실을 반영하도록 수정된다. 역으로, 너무 많은 비트 에러가 도팅/바커 시퀀스에서 발견되면, 시그널링 톤 검출기 상태는 최종 RLW 수신동안 수신된 어떠한 시그널링 톤 에너지를 반영하도록 수정된다. 시그널링 톤 검출 루틴이 이러한 임무를 수행하는 방식이 도 9 를 참조하여 설명된다.
시그널링 톤 검출 루틴은 항상 수행되며 상기한 데이터 수신 루틴에 의존한다. 그러나, 데이터 수신 루틴에 의해 정해지는 어떤 상태 변수 및 결정은 시그널링 톤 검출 루틴에 의해 이용된다. 시그널링 톤 검출 루틴은, 블록(110)으로 표시된 바와 같이, 데이터 메시지가 처리되고 있는지 여부에 대하여 데이터 수신 루틴에 의한 결정을 사용한다. 상기한 바와 같이, 데이터 수신 루틴은 이러한 시퀀스가 어떤 것이어야 하는지를 알고 있으며 이러한 시퀀스가 검출되었는지 여부에 대하여 각 RLW 에 대해서 결정한다. 도 9 의 블록(110)은 제 1 RLW 용으로 정해진 결정에 상응한다.
일단 결정되고 나면, 이 결정은 10 kHz 에너지 레벨이 소정의 시간 주기동안 소정의 임계 레벨 이상으로 생성되었는지 여부에 대하여 결정된다. 10 kHz 에너지 레벨은 푸리에 변환을 수행함으로써 그리고 그 결과를 소정의 임계 레벨과 비교함으로써 결정된다. 이 에너지 레벨은 에너지 레벨 변수에 저장된다. 다음으로, 시그널링 톤 검출 루틴은, 블록(113)으로 표시된 바와 같이, 상기 에너지 레벨이 소정의 시간 주기동안 상기 소정의 임계 레벨을 초과했는지 여부를 결정한다. 그러나, 이 에너지 레벨이 소정의 시간 주기동안 상기 임계 레벨 이상이라고 이미 결정되었다면, 시그널링 톤이 검출되지 않은 표시기는 수정되지 않는다.
50ms 주기가 경과했는지 여부에 대하여 블록(115)에서 결정되며, 이것은 RLW 의 5번 반복에 대하여 필요한 시간 량에 상응한다. 50 ms 가 경과되었다면, 가장 최근의 RLW 와 관련된 도팅 및 바커 시퀀스가 검출되었는지 여부에 대하여 블록(116)에서 결정된다. 상기한 바와 같이, 데이터 수신 루틴은, 모든 RLW 의 5번 반복에 대한 각 비트와 관련된 상기 신뢰 인자를 사용함으로써 도팅 및 바커 시퀀스에 존재하는 비트 에러 수를 결정한다. 도팅 및 바커 시퀀스와 관련된 비트 에러 수가, 상기 시퀀스가 검출되었다는 결정이 생성하는데 대하여 충분히 적다면, 시그널링 톤 검출 루틴은 블록(116)에서 데이터 메시지가 수신되고 있음을 결정한다. 이후, 블록(118)으로 표시되는 바와 같이, DSP(40)에 의해 어떤 필요한 동작이 수행되고, 루틴의 시작으로 계속 진행된다.
비트 에러 수가 도팅 및 바커 시퀀스가 검출되지 않았음을 나타내는 결정이 블록(116)에서 정해지고, 블록(117)으로 계속 진행되며 DSP(40)는 시그널링 톤 검출과 관련된 어떠한 필요 동작을 수행하는데 있어서 상기 저장된 표시기를 사용한다.
도 8, 9의 흐름도는 단순히 데이터 수신 루틴 및 시그널링 톤 검출 루틴이 수행되는 방식을 표현한 것이라는 것을 주의해야 한다. 이러한 흐름도는 상기한 기능을 실현하는데 이용되는 실제 코드를 나타내려는 것이 아니다. 그러나, 당해 기술에 숙련된 당업자는 도 8, 9의 흐름도에 의해 표시되는 상기 기능이 실현될 수 있는 방식을 이해할 것이며, 본 발명은 이러한 기능을 수행하는 특정 컴퓨터 프로그램으로 한정되지 않음이 이해될 것이다.
DSP(40) 및 주 제어기(41)가 통신하는 방식이 이제 설명된다. DSP(40)는 3개의 독립적인 프로세서인 것처럼 DSP(40)를 주 제어기(41)가 처리하는 식으로 주 제어기(41)와 통신하도록 프로그래밍될 수 있다. 이것은 DSP(40)가 이러한 프로세서들과 결합하여 동작하도록 미리 구성된 주 제어기와 이용될 수 있게 한다. 예를 들어, 개별적인 인코더 구성요소와 통신하도록 주 제어기가 구성되었다면, DSP(40)는, 주 제어기가 3개의 개별적인 구성요소와 통신하는 것처럼 동작하는 식으로 주 제어기를 SPOOF 하도록 프로그래밍될 수 있으며, 사실, 주 제어기는 DSP (40) 하고만 통신한다. 인코더 및 디코더 구성요소와 관련된 기능은 이미 설명되었다. 기저대역 구성요소는 특히 순방향 및 역방향으로 오디오 신호를 처리한다. 기저대역 구성요소가 동작하는 방식은 무선 통신 기술에 공지되어 있다. 따라서, 기저대역 구성요소에 의해 수행되는 동작의 상세한 설명은 여기에 제공되지 않는다.
실시예에 따라, 개별적인 구성요소 각각에 대하여 DSP(40)에서의 개별적인 큐가 제공된다. 한 큐는 인코더 구성요소용인 주 제어기(41)로부터 메시지를 수신한다. 다른 큐는 디코더 구성요소용인 주 제어기(41)로부터 메시지를 수신한다. 또다른 큐는 기저대역 구성요소용인 주 제어기(41)로부터 메시지를 수신한다. 주 제 어기(41)로부터의 각 메시지는, 메시지가 인코더 선호 (FAVOR) 메시지, 디코더 선호 메시지, 또는 기저대역 선호 메시지인지를 결정하기 위해 DSP(40)가 이용하는 필드를 포함한다. DSP(40)는 이러한 패킷들을 검출하고 메시지를 DSP(40)에서의 적절한 큐에 할당한다. DSP(40)는 선입선출 (FIFO)에 의거하여 디코더, 인코더, 및 기저대역 메시지를 동시에 독립적으로 처리한다. 주 제어기(41)를 개별적인 구성요소에 접속하는데 사용되었을 버스 라인이 DSP(40)에, 또는 DSP(40)에 접속된 인터페이스 구성요소에 접속된다.
물론, 이 방식으로 미리 구성된 주 제어기(41)가 본 발명의 트랜시버(30)와 함께 이용되는 것이 필요하지는 않다. 본 발명의 특징은 본 발명이 실현되는 방식에 따른 유연성을 제공하는 것이다.
본 발명이 바람직한 실시예를 참고로 설명되었지만, 본 발명이 이러한 실시예에 한정되는 않음을 주의해야 한다. 당해 기술에 숙련된 당업자는 본 발명의 사상 및 범주로부터 벗어나지 않고 상기한 실시예에 대하여 수정이 생성할 수 있음을 이해할 것이다. 예를 들어, 본 발명은 어떤 특정한 주파수에 한정되지 않는다. 또한, 모든 디코딩 및 인코딩 임무를 수행함에 따라 DSP(40)가 설명되었지만, 이 목적을 위해 충분한 처리 능력을 갖는 다른 종류의 프로세서가 사용될 수 있다. 또한, DSP(40)가 인코딩 및 디코딩 임무를 수행하기 위해 사용하는 다른 정보 또는 테이블의 적어도 일부를 바람직하게 저장하지만, 이 목적을 위해 DSP(40)의 외부에 있는 메모리가 사용될 수 있다. 상기 목적을 위해, 컴팩트 디스크 판독 전용 메모리(CD ROM) 및 자기 메모리 장치 뿐만 아니라 고체 상태 메모리 장치를 포함하여, 어떠한 정류의 컴퓨터로 판독가능한 메모리 장치라도 적절하다.
또한, DSP(40)에 의해 수행되는 기능은, 적절한 처리 능력을 갖는다면 다른 종류의 처리 장치나 회로에 의해 수행될 수 있다. 예를 들어, 특정 응용 집적 회로(ASIC)가 이 목적으로 사용될 수 있다. 하드웨어 구성요소로만 구성된 회로가 이러한 임무를 수행하도록 구성될 수 있다. 따라서, 본 발명은 어떠한 종류의 하드웨어 또는 소프트웨어 및 하드웨어의 조합을 사용하여 실현될 수 있다. 가능한 모든 실현이 일반적으로 로직으로 언급된다. 따라서, 로직이라는 용어는, 본 명세서에서, 상기 임무를 수행하도록 구성될 수 있는 어떠한 종류의 하드웨어 실현 및 어떠한 종류의 하드웨어/소프트웨어 실현을 나타내는 것이다.
본 발명은 도 7 에 도시된 메시지 포맷에 한정되지 않음을 주의해야 한다. 당해 기술에 숙련된 당업자는, 상기 데이터 메시지 포맷이 무한대로 변경될 수 있고 따라서 데이터 수신 루틴이 메시지를 디코딩하기 위해 변경될 수 있다는 것을 이해할 것이다. 당해 기술에 숙련된 당업자는, 본 발명의 사상 및 범주로부터 벗어나지 않고 상기한 실시예에 다른 수정이 행해질 수 있다는 것을 이해할 것이다. 상기 제안된 수정은 단순히 수정안일 뿐이다.
별도의 하드웨어 부품이 필요하지 않으면서 모든 기능을 수행할 수 있는 트랜시버를 제공하며, 어떤 하드웨어 부품을 제거함으로써 트랜시버의 복잡성 및 트랜시버와 관련된 비용을 줄일 수 있다. 따라서, 동일한 하드웨어 부품이 TDMA 및 아날로그 모드 동작용으로 사용될 수 있다.

Claims (38)

  1. 청구항 1은(는) 설정등록료 납부시 포기되었습니다.
    아날로그 모드에서 무선 네트워크를 통하여 신호를 전송하는 장치에 있어서,
    상기 무선 네트워크를 통하여 전송될 신호를 나타내는 디지털 신호를 수신하며, 상기 디지털 신호를 나타내는 디지털 동상 (I) 및 직교 (Q) 값을 생성하도록 구성된 제 1 로직,
    상기 제 1 로직과 통신하며, 상기 디지털 I 및 Q 값을 아날로그 I 및 Q 값으로 변환하도록 구성된 제 2 로직, 및
    상기 제 2 로직과 통신하며, 서로 위상이 실질적으로 90도 어긋난 2개의 코사인파로 상기 아날로그 I 및 Q 값을 변환하도록 구성되고, 상기 무선 네트워크를 통하여 전송하기 위해 상기 코사인파를 합하도록 구성된 제 3 로직을 포함하는 신호 송신 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 1 로직은 디지털 신호 프로세서(DSP)이고 상기 디지털 신호는 디지털 오디오 신호이며,
    상기 DSP는 상기 디지털 오디오 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍된 신호 송신 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 1 로직은 디지털 신호 프로세서(DSP)이고 상기 디지털 신호는 디지털 데이터 신호이며,
    상기 디지털 I 및 Q 값은 상기 디지털 데이터 신호를 나타내는 상기 제 1 로직에 의해 생성되며,
    상기 DSP는 상기 디지털 데이터 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍된 신호 송신 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항에 있어서,
    상기 디지털 데이터 신호는 주파수 편이 키잉 (FSK) 통신 포맷에 따르는 신호 송신 장치.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 장치는 상기 무선 네트워크의 기지국내에 포함되고, 상기 디지털 데이터 신호는 상기 기지국으로부터 상기 무선 네트워크의 한 개 이상의 이동 유닛으로 전송되는 메시지에 상응하는 신호 송신 장치.
  6. 제 1 항에 있어서,
    상기 디지털 I, 및 Q 값은 하기 수학식으로부터 얻은 단위 원상의 I, 및 Q 값을 나타내며,
    I(n) = cos(p(n)), 및
    Q(n) = cos(p(n) - 90。) 에서,
    n 은 특정한 샘플율로 증분되는 샘플 인덱스이고, p(n) 은 상기 제 1 로직에 의해 수신되는 상기 디지털 신호의 현재 샘플의 위상이며, p(n-1) 은 상기 제 1 로직에 의해 수신되는 상기 디지털 신호의 바로 앞에 선행하는 샘플의 위상이고,
    상기 현재 샘플의 진폭 및 상기 현재 샘플의 위상 (p(n)) 간의 관계는, p(n) = p(n-1) + k*a(n) 이며,
    여기서 a(n) 은 상기 현재 샘플의 진폭이고, k 는 합해진 코사인파의 피크 주파수 편차와 a(n) 사이의 원하는 관계를 얻도록 선택되는 스케일링 상수인 신호 송신 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 1 로직에 의해 디지털 I 및 Q 값이 수신되기 전에, 상기 제 1 로직은 상기 제 2 및 제 3 로직에서의 비 이상(non-idealities)을 보상하도록 상기 디 지털 I 및 Q 값을 수정된 디지털 I 및 Q 값으로 수정하는 신호 송신 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 제 2 로직은 디지털 대 아날로그 변환기 (DAC) 를 포함하고,
    상기 제 3 로직은 코사인파 생성기를 포함하며,
    상기 비 이상은 상기 DAC 에 의해 생성되는 전압 에러 및 상기 코사인파 생성기에 의해 생성되는 코사인파의 위상 에러를 포함하는 신호 송신 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 1 로직은 디지털 신호 프로세서(DSP)이며 상기 디지털 신호는 디지털 오디오 신호 및 디지털 데이터 신호이고,
    상기 DSP 는 상기 디지털 오디오 신호 및 디지털 데이터 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍되며,
    상기 디지털 오디오 신호 및 디지털 데이터 신호 각각은 복수의 오디오 샘플 및 데이터 샘플로 구성되며, 상기 각 샘플은 I 및 Q 값 쌍으로 표현되고, 상기 I 및 Q 값 쌍은 서로 간에 관련된 위상을 가지며,
    상기 장치가 오디오 샘플과 관련된 신호를 전송하는 것으로부터 데이터 샘플과 관련된 신호를 전송하는 것으로 천이될 때, 상기 제 1 로직은, 최종 오디오 샘 플을 뒤따르는 데이터 샘플을 나타내는 상기 I 및 Q 값 쌍이, 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상만큼 오프셋된 위상을 갖게 하는 신호 송신 장치.
  10. 제 9 항에 있어서,
    상기 제 1 로직은, 상기 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 각 I 및 Q 값 쌍에서 복소수 승산 연산을 수행함으로써 상기 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 상기 I 및 Q 값 쌍의 위상을 오프셋하는 신호 송신 장치.
  11. 제 10 항에 있어서,
    상기 장치가 데이터 샘플과 관련된 신호를 전송하는 것으로부터 오디오 샘플과 관련된 신호를 전송하는 것으로 천이할 때, 상기 제 1 로직은, 최종 데이터 샘플을 뒤따르는 제 1 오디오 샘플을 나타내는 상기 I 및 Q 값 쌍이, 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상 오프셋을 갖게 하는 신호 송신 장치.
  12. 제 11 항에 있어서,
    상기 제 1 로직은, 상기 최종 데이터 샘플을 뒤따르는 상기 제 1 오디오 샘플을 나타내는 상기 I 및 Q 값 쌍이, 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍에서 복소수 승산 연산을 수행함으로써 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상 오프셋을 갖게 하는 신호 송신 장치.
  13. 제 12 항에 있어서,
    상기 복소수 승산 연산은, 상기 최종 데이터 샘플이 상기 제 1 로직이 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍에서만 수행되는 신호 송신 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 13 항에 있어서,
    상기 오디오 및 데이터 샘플은 주파수 편이 키잉 (FSK) 통신 포맷에 따르는 신호 송신 장치.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    아날로그 모드에서 무선 네트워크를 통하여 신호를 전송하는 방법에 있어서,
    상기 무선 네트워크를 통하여 전송될 신호를 나타내는 디지털 신호를 생성하는 단계,
    상기 디지털 신호를 나타내는 동상 (I) 및 직교 (Q) 값을 생성하는 단계,
    상기 디지털 I 및 Q 값을 아날로그 I 및 Q 값으로 변환하는 단계,
    상기 아날로그 I 및 Q 값을 서로 위상이 실질적으로 90도 어긋난 2개의 코사인파로 변환하는 단계, 및
    상기 무선 네트워크를 통하여 전송되도록 상기 코사인파를 합하는 단계를 포함하는 신호 송신 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    상기 I 및 Q 값을 생성하는 단계는 디지털 신호 프로세서(DSP)에서 수행되고, 상기 DSP는 상기 무선 네트워크를 통하여 전송되는 신호를 나타내는 상기 디지털 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍되는 신호 송신 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서,
    상기 디지털 신호는 디지털 오디오 신호이고, 상기 DSP에 의해 생성되는 상기 디지털 I 및 Q 값은 상기 디지털 오디오 신호를 나타내며, 상기 DSP는 상기 디지털 오디오 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍되는 신호 송신 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서,
    상기 디지털 신호는 디지털 데이터 신호이고, 상기 DSP에 의해 생성되는 상기 디지털 I 및 Q 값은 디지털 데이터 신호를 나타내며, 상기 DSP는 상기 디지털 데이터 신호를 상기 디지털 I 및 Q 값으로 변환하도록 프로그래밍되는 신호 송신 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 18 항에 있어서,
    상기 디지털 데이터 신호는 주파수 편이 키잉 (FSK) 통신 포맷에 따르는 신호 송신 방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 19 항에 있어서,
    상기 디지털 데이터 신호는 기지국으로부터 상기 무선 네트워크의 한 개 이상의 이동 유닛으로 전송되는 메시지에 상응하는 신호 송신 방법.
  21. 제 15 항에 있어서,
    상기 디지털 I, 및 Q 값은 하기 수학식으로부터 얻은 단위 원상의 I, 및 Q 값을 나타내며,
    I(n) = cos(p(n)), 및
    Q(n) = cos(p(n) - 90。) 에서,
    n 은 특정한 샘플율로 증분되는 샘플 인덱스이고, p(n) 은 상기 디지털 신호의 현재 샘플의 위상이며, p(n-1) 은 상기 디지털 신호의 바로 앞에 선행하는 샘플의 위상이고,
    상기 현재 샘플의 진폭 및 상기 현재 샘플의 위상 (p(n))간의 관계는, p(n) = p(n-1) + k*a(n) 이며,
    여기서 a(n)은 상기 현재 샘플의 진폭이고, k는 합해진 코사인파의 피크 주파수 편차와 a(n) 사이의 원하는 관계를 얻도록 선택되는 스케일링 상수인 신호 송신 방법.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    디지털 I 및 Q 값이 아날로그 I 및 Q 값으로 변환되기 전에, 상기 디지털 I 및 Q 값은, 상기 디지털 I 및 Q 값을 아날로그 I 및 Q 값으로 변환하는 단계, 상기 아날로그 I 및 Q 값을 2개의 코사인파로 변환하는 단계, 및 상기 코사인파를 합하는 단계를 수행하는데 활용되는 하드웨어에서의 비 이상을 보상하기 위해 수정된 디지털 I 및 Q 값으로 수정되는 신호 송신 방법.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    디지털 I 및 Q 값을 생성하는 단계는 상기 디지털 신호를 나타내는 상기 디지털 I 및 Q 값을 생성하도록 프로그래밍된 프로세서에 의해 수행되고,
    상기 디지털 신호는 디지털 오디오 신호 및 디지털 데이터 신호를 포함하고,
    각 디지털 오디오 신호 및 디지털 데이터 신호는 복수의 오디오 샘플 및 데이터 샘플로 각각 구성되며, 각 샘플은 상기 I 및 Q 값 쌍에 의해 표현되고, 각 I 및 Q 값 쌍은 서로 관련된 위상을 가지며,
    오디오 샘플과 관련된 신호를 전송하는 것으로부터 데이터 샘플과 관련된 신호를 전송하는 것으로 천이되는 방법을 장치가 수행할 때, 상기 프로세서는, 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 상기 I 및 Q 값 쌍이 상기 최종 오디오 샘플을 나타내는 상기 I 및 Q 값 쌍의 위상과 동일한 위상만큼 오프셋된 위상을 갖도록 보장하는 신호 송신 방법.
  24. 제 23 항에 있어서,
    상기 프로세서는, 상기 최종 오디오 샘플을 뒤따르는 상기 데이터 샘플을 나타내는 각 I 및 Q 값 쌍에서 복소수 승산 연산을 수행함으로써, 상기 최종 오디오 샘플을 뒤따르는 상기 데이터 샘플을 나타내는 I 및 Q 값 쌍의 위상을 오프셋하는 신호 송신 방법.
  25. 제 24 항에 있어서,
    데이터 샘플과 관련된 신호를 전송하는 것으로부터 오디오 샘플과 관련된 신호를 전송하는 것으로 상기 장치가 천이될 때, 상기 프로세서는, 최종 데이터 샘플을 뒤따르는 제 1 오디오 샘플을 나타내는 제 1 I 및 Q 값 쌍이 상기 최종 데이터 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상 오프셋을 갖도록 보장하는 신호 송신 방법.
  26. 제 25 항에 있어서,
    상기 프로세서는, 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍에서 복소수 승산 연산을 수행함으로써 상기 최종 데이터 샘플을 뒤따르는 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍이 상기 최종 데이터 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상 오프셋을 갖도록 보장하는 신호 송신 방법.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제 26 항에 있어서,
    상기 오디오 및 데이터 샘플은 주파수 편이 키잉 (FSK) 통신 포맷에 따르는 신호 송신 방법.
  28. 네트워크를 통하여 신호를 전송하는데 사용되는 컴퓨터 프로그램을 구비한 컴퓨터 판독 가능 기록 매체에 있어서,
    상기 컴퓨터 프로그램은
    상기 네트워크를 통하여 전송될 신호를 나타내는 디지털 신호를 나타내는 디지털 동상(in-phase) (I) 값 및 직교 (Q) 값을 생성하는 제 1 코드 세그먼트와,
    상기 네트워크를 통하여 신호를 전송하는데 활용되는 하드웨어의 비 이상성(non-ideality)을 보상하기 위해 상기 디지털 I 및 Q 값을 수정된 디지털 I 및 Q 값으로 수정하는 제 2 코드 세그먼트를 포함하며,
    상기 디지털 신호는 디지털 오디오 신호 및 디지털 데이터 신호를 포함하고,
    디지털 오디오 신호 및 디지털 데이터 신호 각각은 복수의 오디오 샘플 및 데이터 샘플을 포함하며, 각 샘플은 상기 I 및 Q 값 쌍으로 표현되고, 상기 각 I 및 Q 값 쌍은 서로 관련된 위상을 가지며,
    오디오 샘플로부터 데이터 샘플로 디지털 신호가 천이될 때, 제 1 코드 세그먼트는, 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 I 및 Q 값 쌍이 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상만큼 오프셋된 위상을 갖도록 보장하는
    컴퓨터 판독 가능 기록 매체.
  29. 삭제
  30. 제 28 항에 있어서,
    상기 디지털 I 및 Q 값은 단위 원상에서의 I 및 Q 값을 나타내며, 상기 단위 원상에서의 상기 I 및 Q 값은 하기 수학식으로 표현되는 알고리즘을 수행함으로써 상기 제 1 코드 세그먼트에 의해 얻어지며,
    I(n) = cos(p(n)),
    Q(n) = cos(p(n) - 90。)
    여기서, n은 특정한 샘플율로 증분되는 샘플 인덱스이고, p(n)은 상기 디지털 신호의 현재 샘플의 위상이며, p(n-1)은 상기 디지털 신호의 바로 앞에 선행하는 샘플의 위상이고,
    상기 현재 샘플의 진폭 및 상기 현재 샘플의 위상 (p(n))간의 관계는 수식 p(n) = p(n-1) + k*a(n) 으로 표현되며,
    여기서 a(n)은 상기 현재 샘플의 진폭이고, k는 합해진 두 코사인파의 피크 주파수 편차와 a(n) 사이의 원하는 관계를 얻도록 선택되는 스케일링 상수이며, 2 개의 코사인파 중 제 1 코사인파는 I(n)에 비례하는 진폭을 갖고 2 개의 코사인파 중 제 2 코사인파는 Q(n)에 비례하는 진폭을 갖는 컴퓨터 판독 가능 기록 매체.
  31. 삭제
  32. 제 28 항에 있어서,
    상기 제 1 코드 세그먼트는, 상기 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 각 I 및 Q 값 쌍에 대해 복소수 승산 연산을 수행함으로써 상기 최종 오디오 샘플을 뒤따르는 데이터 샘플을 나타내는 I 및 Q 값 쌍의 위상을 오프셋하는 컴퓨터 판독 가능 기록 매체.
  33. 제 32 항에 있어서,
    오디오 샘플로부터 데이터 샘플로 상기 디지털 신호가 천이될 때, 상기 제 1 코드 세그먼트는, 최종 데이터 샘플을 뒤따르는 제 1 오디오 샘플을 나타내는 제 1 I 및 Q 값 쌍이 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상을 갖도록 보장하는 컴퓨터 판독 가능 기록 매체.
  34. 제 33 항에 있어서,
    상기 제 1 코드 세그먼트는, 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍에 대해 복소수 승산 연산을 수행함으로써 상기 최종 데이터 샘플을 뒤따르는 상기 제 1 오디오 샘플을 나타내는 I 및 Q 값 쌍이 상기 최종 오디오 샘플을 나타내는 I 및 Q 값 쌍의 위상과 동일한 위상을 갖도록 보장하는 컴퓨터 판독 가능 기록 매체.
  35. 청구항 35은(는) 설정등록료 납부시 포기되었습니다.
    아날로그 모드에서 무선 네트워크를 통하여 전송되는 신호를 수신하는 장치에 있어서,
    상기 전송된 신호를 수신하도록 및 상기 수신된 신호를 아날로그 동상 (I) 및 직교 (Q) 값으로 변환하도록 구성된 제 1 로직,
    상기 제 1 로직과 통신하며, 상기 아날로그 I 및 Q 값을 수신하고, 상기 아날로그 I 및 Q 값을 디지털 I 및 Q 값으로 변환하도로 구성된 제 2 로직, 및
    상기 제 2 로직과 통신하며, 상기 디지털 I 및 Q 값을 처리하도록 및 상기 디지털 I 및 Q 값을 디코딩하도록 구성된 제 3 로직을 포함하는 신호 수신 장치.
  36. 청구항 36은(는) 설정등록료 납부시 포기되었습니다.
    제 35 항에 있어서,
    상기 제 3 로직은 디지털 신호 프로세서(DSP)이며 상기 디지털 I 및 Q 값은 디지털 오디오 신호를 나타내며,
    상기 DSP 는 상기 디지털 I 및 Q 값을 디지털 오디오 신호로 디코딩하도록 프로그래밍된 신호 수신 장치.
  37. 청구항 37은(는) 설정등록료 납부시 포기되었습니다.
    제 35 항에 있어서,
    상기 제 1 로직은 디지털 신호 프로세서(DSP)이고 상기 디지털 신호는 디지털 데이터 신호이며,
    상기 디지털 I 및 Q 값은 상기 디지털 데이터 신호를 나타내고,
    상기 DSP 는 상기 디지털 I 및 Q 값을 디지털 데이터 신호로 변환하도록 프로그래밍된 신호 수신 장치.
  38. 청구항 38은(는) 설정등록료 납부시 포기되었습니다.
    아날로그 모드에서 무선 네트워크를 통하여 전송되는 신호를 수신하는 방법에 있어서,
    상기 전송된 신호를 수신하는 단계,
    상기 수신된 신호를 아날로그 동상 (I) 및 직교 (Q) 값으로 변환하는 단계,
    상기 아날로그 I 및 Q 값을 디지털 I 및 Q 값으로 변환하는 단계, 및
    상기 디지털 I 및 Q 값을 디코딩하기 위해 상기 디지털 I 및 Q 값을 처리하는 단계를 포함하는 신호 수신 방법.
KR1020010010683A 2000-03-03 2001-03-02 컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법 KR100814738B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/517,980 2000-03-03
US09/517,980 US6359937B1 (en) 2000-03-03 2000-03-03 Method and apparatus for performing analog mode operations when transmitting audio and data in a wireless TDMA system

Publications (2)

Publication Number Publication Date
KR20010087253A KR20010087253A (ko) 2001-09-15
KR100814738B1 true KR100814738B1 (ko) 2008-03-19

Family

ID=24062032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010683A KR100814738B1 (ko) 2000-03-03 2001-03-02 컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법

Country Status (8)

Country Link
US (1) US6359937B1 (ko)
EP (1) EP1130864A2 (ko)
JP (1) JP3916875B2 (ko)
KR (1) KR100814738B1 (ko)
CN (1) CN1311573A (ko)
AU (1) AU2326301A (ko)
BR (1) BR0100824A (ko)
CA (1) CA2337927C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281626A1 (en) * 2006-06-05 2007-12-06 Dobosz Paul J Vehicle telematics satellite data transceiver utilizing fm radio circuitry
CN103071787A (zh) * 2012-12-30 2013-05-01 中银（宁波）电池有限公司 无汞锌粉的处理方法、电池锌膏及碱性电池
CN109600771B (zh) * 2018-11-26 2020-09-08 清华大学 一种WiFi设备到ZigBee设备的跨协议通信方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119426A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418818A (en) * 1992-09-22 1995-05-23 Glenayre Electronics, Inc. Digital signal processor exciter
US6032028A (en) * 1996-04-12 2000-02-29 Continentral Electronics Corporation Radio transmitter apparatus and method
US5960040A (en) * 1996-12-05 1999-09-28 Raytheon Company Communication signal processors and methods
US6025758A (en) * 1997-10-30 2000-02-15 Uniden San Diego Research & Development Center, Inc. Method and apparatus for performing digital data signal modulation
US6389078B1 (en) * 1997-11-03 2002-05-14 Harris Corporation Configurable circuits for field programmable radio frequency communications equipment and methods therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119426A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법

Also Published As

Publication number Publication date
AU2326301A (en) 2001-09-06
CN1311573A (zh) 2001-09-05
JP2001292186A (ja) 2001-10-19
EP1130864A2 (en) 2001-09-05
CA2337927C (en) 2005-10-04
KR20010087253A (ko) 2001-09-15
CA2337927A1 (en) 2001-09-03
JP3916875B2 (ja) 2007-05-23
US6359937B1 (en) 2002-03-19
BR0100824A (pt) 2001-10-30

Similar Documents

Publication Publication Date Title
RU2142205C1 (ru) Двухрежимная система связи с частотной модуляцией и с множественным доступом с кодовым разделением каналов
US5909471A (en) Method and system for rapid initial control signal detection in a wireless communications system
AU687537B2 (en) Diversity PI/4-DQPSK demodulation
US4290140A (en) Combined coherent frequency and phase shift keying modulation system
GB2285202A (en) Error detection system
EP0381637B1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
RU2113061C1 (ru) Способ получения информации о качестве сигнала и устройство для его осуществления
KR100814738B1 (ko) 컴퓨터 판독 가능 기록 매체, 신호 송수신 장치 및 그 방법
US9106485B1 (en) System and method for FSK demodulation
US20110133831A1 (en) Demodulator for Simultaneous Multi-Node Receiving and the Method Thereof
US4403333A (en) Method for recognizing digital information in transmission in mobile radio communications systems
CN101010871B (zh) 用于无线通信终端的接收机和方法
GB1594320A (en) Method and device for measuring the difference in envelope delay at the extreme frequences of channel passband in a data transmission system
US6687314B1 (en) Method and apparatus for performing analog mode operations when receiving data and signaling tones in a wireless TDMA system
Nolan et al. Modulation scheme recognition techniques for software radio on a general purpose processor platform
JPH066400A (ja) ビット尤度演算装置
JP3169755B2 (ja) デジタル位相変調信号を復調する方法及び装置
JPH06164663A (ja) 無線通信機
KR100360473B1 (ko) 디지탈신호수신시스템에있어서신호판정방법및장치
JPH06350663A (ja) 位相制御装置
JPH07107128A (ja) ディジタル変復調方法及びディジタル復調装置
JP2744542B2 (ja) デジタル信号受信装置
JPH09214569A (ja) Ｆｓｋベースバンド復調装置、並びに移動体通信システム
Clark et al. Design and performance of an adaptive MFSK HF terminal
KR20000062562A (ko) 수신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 12