KR100809940B1 - Surface mounting type diode and manufacturing method the same - Google Patents
Surface mounting type diode and manufacturing method the same Download PDFInfo
- Publication number
- KR100809940B1 KR100809940B1 KR1020070000270A KR20070000270A KR100809940B1 KR 100809940 B1 KR100809940 B1 KR 100809940B1 KR 1020070000270 A KR1020070000270 A KR 1020070000270A KR 20070000270 A KR20070000270 A KR 20070000270A KR 100809940 B1 KR100809940 B1 KR 100809940B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- external
- electrode
- external substrate
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 238000000576 coating method Methods 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 9
- 239000007788 liquid Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 14
- 238000005476 soldering Methods 0.000 claims description 14
- 239000011247 coating layer Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims 2
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000013035 low temperature curing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
도 1a 는 종래 다이오드의 구조를 나타낸 개략도1A is a schematic diagram showing the structure of a conventional diode
도 1b 는 종래 다이오드의 제작과정을 나타낸 흐름도Figure 1b is a flow chart showing the manufacturing process of the conventional diode
도 2 내지 도 6은 본 발명에 관한 도면으로서,2 to 6 are views of the present invention,
도 2 는 다이오드의 제작과정을 나타낸 흐름도2 is a flowchart illustrating a manufacturing process of a diode.
도 3a의 (가)와 (나)는 다이오드소자 및 외부기판 준비공정 중 다이오드소자의 구조를 나타낸 단면도 및 사시도3A and 3B are cross-sectional views and perspective views showing the structure of a diode device during a diode device and an external substrate preparation process
도 3b 는 다이오드소자 및 외부기판 준비공정 중 외부기판의 구조를 나타낸 사시도Figure 3b is a perspective view showing the structure of the external substrate during the diode device and the external substrate preparation process
도 4의 (가)와 (나)는 결합 및 고정공정을 통해 외부기판과 다이오드소자가 결합된 모습을 나타낸 단면도 및 사시도4A and 4B are cross-sectional views and perspective views showing a state in which an external substrate and a diode device are coupled through a coupling and fixing process;
도 5의 (가)와 (나)는 내부코팅 공정 과정을 나타낸 단면도 및 사시도5A and 5B are cross-sectional views and perspective views showing an internal coating process
도 6의 (가)와 (나)는 외부전극 형성공정을 나타낸 단면도6A and 6B are cross-sectional views illustrating an external electrode forming process.
도 7의 (가)와 (나)는 제작공정 중 식각공정이 더 추가된 것을 나타낸 흐름도 및 일부 확대단면도7 (a) and (b) are a flow chart and an enlarged cross-sectional view showing that the etching process is further added during the manufacturing process
<도면의 주요부분에대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
S100 : 다이오드소자 및 외부기판 준비공정 S100: Diode device and external board preparation process
S200 : 결합 및 고정 공정 S300 : 내부코팅 공정 S200: Bonding and Fixing Process S300: Internal Coating Process
S400 : 외부전극 형성공정 S500 : 식각공정 S400: External electrode forming process S500: Etching process
10 : 다이오드소자 20 : 외부기판 10: diode device 20: external substrate
20a : 제1외부기판 20b : 제2외부기판 20a: first
22 : 제1내부전극 22a : 제1직선전극부 22: first
22b : 제1중앙전극부 24 : 제2내부전극 22b: first central electrode portion 24: second internal electrode
24a : 제2직선전극부 24b : 제2중앙전극부 24a: second
30 : 솔더 40 : 코팅층 30
50 : 외부전극 50: external electrode
일반적으로 다이오드(diode)는 전파를 가청주파수(audio frequency)로 바꿔주는 검파용이나 과도한 서지전압(surge電壓) 을 흡수하는 역기전력 흡수용, 교류를 직류로 변환하는 정류용 등으로 사용된다.In general, diodes are used for detection for converting radio waves into an audio frequency, for absorbing back electromotive force for absorbing excessive surge voltage, and for rectifying AC to DC.
그 중 정류용 다이오드는 p형 반도체와 n형 반도체의 접합에 의해 구성되고 이러한 p-n형 접합 다이오드는 접합부분의 도핑(Doupping) 농도에 따라 공핍층 (Depletion layer)의 크기와 역회복시간, 순방향 전압강하, 항복전압등이 결정되는 특징이 있다. Among them, the rectifier diode is composed of a junction of a p-type semiconductor and an n-type semiconductor, and the pn-type junction diode has a size, reverse recovery time, and forward voltage of a depletion layer depending on the doping concentration of the junction. Dropping, breakdown voltage, etc. are determined.
그 중 스위칭 다이오드(fast recovery diode)는 역전압 인가 시 도통상태를 유지하는 스위칭 타임특성(Revers recovery time)이 스위칭파워에 맞도록 설계되어 있고, 이로 인해 스위칭 타임특성이 매우 빨라 다이오드의 과열을 방지 할 수 있는 장점에 의해 널리 사용되고 있다.Among them, the fast recovery diode is designed so that the reverse recovery time, which maintains the conduction state when the reverse voltage is applied, is adapted to the switching power.The fast recovery time prevents the diode from overheating. It is widely used by its advantages.
이러한 종래 스위칭 다이오드의 구조는 [도 1a]에 도시된 것처럼 크게 다이오드소자(10)와 외부케이스(90)로 구성된다.The structure of the conventional switching diode is largely composed of a
먼저 다이오드소자(10)는 실리콘 재의 저농도 에피텍셜층(epitaxial layer)(1)의 양측면에 n형 반도체(N)와 p형 반도체(P)가 각각 접촉되어 있고, 상기 n형 반도체(N)의 외측면에는 캐소드 전극(cathode electrode)(3)이 밀착되어 있으며 p형 반도체(P)의 외측면에는 에노드 전극(anode electrode)(2)이 구비되어 단자를 이루도록 구성되어 있다.First, in the
그리고 이러한 구조의 다이오드소자(10)의 외부에는 에폭시 수지를 몰딩한 형태의 외부케이스(90)가 다이오드소자(10)를 감싸도록 구비되어 있다. 더불어 상기 다이오드소자(10) 중 에노드 전극(2)과 캐소드 전극(3)에는 외부장치와의 연결을 위한 리드프레임(5)의 일단부가 연결되고, 상기 리드프레임(5)은 외부케이스(90)를 관통하여 외부로 노출된 형태로 이루어져 있다.The outer case 90 of the structure of the epoxy resin is formed on the outside of the
이러한 구성으로 이루어진 종래 다이오드의 제작과정은 [도 1b]처럼 크게 상기 다이오드소자를 제작하는 공정과, 제작된 다이오드소자에 리드프레임을 연결하 는 공정, 다이오드소자 외부에 외부케이스를 형성시키는 공정으로 이루어진다.The manufacturing process of the conventional diode having such a configuration consists of a process of manufacturing the diode device as large as [Fig. 1b], a process of connecting a lead frame to the fabricated diode device, a process of forming an outer case outside the diode device. .
이러한 구성 및 방법을 통해 제작된 종래 스위칭 다이오드는 상기한 장점에 반해 다음과 같은 문제점을 가지고 있다.Conventional switching diodes manufactured through such a configuration and method have the following problems in contrast to the above advantages.
먼저 외부케이스의 주재료인 에폭시 수지는 성형이 쉬운 장점은 있으나 재질 특성상 열 전도율이 워낙 낮기 때문에 전원을 인가할 경우 다이오드에서 발생된 열의 방출이 원활하게 이루어지지 못하게 된다.First of all, epoxy resin, which is the main material of the outer case, has an advantage of easy molding, but due to its low thermal conductivity, the heat generated from the diode is not smoothly applied when a power is applied.
따라서 다이오드가 지나치게 가열되어 다이오드의 기능적 신뢰도가 떨어질 뿐만 아니라 다이오드의 파손이 발생될 우려가 크다.Therefore, the diode is excessively heated, which lowers the functional reliability of the diode and may cause breakage of the diode.
더구나 최근에는 표면실장(surface mounting)공정 중 상기 다이오드를 솔더링(soldering)하는 과정에서 안전사고 및 환경문제를 해결하기 위해 납이 함유되지 않은 주석(Sn)-은(Ag)-구리(Cu)계 솔더로 대체되고 있는 추세이다.Moreover, in recent years, lead-free tin (Sn), silver (Cu), and copper (Cu) systems have been used to solve safety accidents and environmental problems during soldering of the diodes during surface mounting. It is being replaced by solder.
그런데 이처럼 납이 함유되지 않은 솔더는 기존에 비해 용융점이 20~30℃가 상승되므로 상승된 가열온도와 가열시간에 의해 외부케이스 또한 기존에 비해 자체 고온 내크랙성이 향상되어야 하고 리드프레임(5)과의 접착성 및 흡습성이 향상되어야 하는 조건이 발생된다.However, the solder containing no lead has a melting point of 20 to 30 ° C. higher than that of the conventional solder, and therefore, the outer case should also have improved internal high temperature crack resistance due to the increased heating temperature and heating time. The conditions in which the adhesiveness and hygroscopicity with and should improve are produced.
이의 해결을 위해 근래에는 탄성률과 열팽창계수가 낮아 고온에서도 내크랙성 및 흡습성이 보장되는 바이페닐(Biphenyl)계 에폭시수지등을 사용하거나, 외부케이스의 제조공정 중 결정형 실리카나 알루미나 또는 알루미늄 나이트라이드 등을 첨가하여 열전도율을 개선하고자 하려는 노력이 있긴 하였지만, 이 또한 기존에 비해 향상된 방열(放熱) 효과는 얻을 수 없을 뿐만 아니라, 오히려 내 충격성과 제반 물성의 균형이 저하되는 현상이 나타나는 부작용이 발생된다.In order to solve this problem, biphenyl-based epoxy resins, such as low elastic modulus and thermal expansion coefficient, which guarantee crack resistance and hygroscopicity even at high temperatures, or crystalline silica, alumina or aluminum nitride, etc. Efforts have been made to improve the thermal conductivity by the addition of this, but this also does not provide an improved heat dissipation effect, but rather a side effect of a reduction in the balance between impact resistance and physical properties.
그리고 이와 같은 방열에 관련된 문제점 외에 도면에 도시된 것처럼 표면실장을 위한 리드프레임이 외부로 돌출되어 있으므로 표면실장 시 실제 다이오드의 폭보다 넓은 범위의 설치면적을 차지하게 된다.In addition to the problems related to heat dissipation, as shown in the drawing, the lead frame for surface mounting protrudes to the outside, and thus occupies a wider installation area than the width of the actual diode when surface mounting.
또한 상기 리드프레임은 핀 형상이므로 쉽게 휘어지거나 부러지는 현상이 빈번하게 발생된다.In addition, since the lead frame has a pin shape, the lead frame is easily bent or broken frequently.
본 발명은 상기와 같은 종래 다이오드의 문제점을 해결하기 위하여 제안된 것으로서,The present invention is proposed to solve the problems of the conventional diode as described above,
첫째, 다이오드 자체에서 발생되는 열을 원활히 방출 할 수 있도록 하여 다이오드의 성능 저하 및 파손을 방지 할 수 있는 표면실장형 다이오드 및 그 제조방법을 제공하는 것을 목적으로 한다.First, it is an object of the present invention to provide a surface-mount diode and a method of manufacturing the same that can prevent the degradation and breakdown of the diode by allowing the heat generated from the diode itself to be smoothly discharged.
둘째, 리드프레임의 구조를 개선하여 다이오드의 크기를 최소화함으로써 표면실장 시 다이오드의 설치면적을 최소화 할 수 있는 표면실장형 다이오드 및 그 제조방법을 제공하는 것을 목적으로 한다.Secondly, an object of the present invention is to provide a surface mounted diode and a method of manufacturing the same, which can minimize the installation area of the diode when surface mounting by improving the structure of the lead frame to minimize the size of the diode.
셋째, 도포형태로 구비되는 외부전극을 통해 리드프레임의 기능을 대체함으로써 외부전극, 즉 리드프레임의 파손 및 변형을 방지할 수 있는 표면실장형 다이오드 및 그 제조방법을 제공하는 것을 목적으로 한다.Third, an object of the present invention is to provide a surface mounted diode and a method of manufacturing the same, which can prevent breakage and deformation of an external electrode, that is, a lead frame by replacing a function of the lead frame through an external electrode provided in an application form.
상기와 같은 목적을 달성하기 위하여 제안된 본 발명 표면실장형 다이오드 는 및 그 제조방법은,In order to achieve the above object, the present invention is a surface-mount diode and its manufacturing method,
다이오드소자 및 상기 다이오드소자와 접촉되도록 외부에 위치되는 외부케이스로 구성된 것을 기본구성으로 하되,The basic configuration is composed of a diode element and an outer case located outside to contact the diode element,
상기 외부케이스는 판재형태의 세라믹재질로 이루어진 외부기판으로 구성되고 상기 각 외부기판 사이에는 내부코팅층이 형성되어 있으며, 외부기판의 외부 테두리에는 외부전극이 형성되어 있는 것을 특징으로 한다.The outer case is composed of an outer substrate made of a ceramic material in the form of a plate, an inner coating layer is formed between each outer substrate, and an outer electrode is formed at an outer edge of the outer substrate.
그리고 이러한 특징을 갖는 다이오드의 제조방법은,And the method of manufacturing a diode having such a feature,
다이오드소자 및 세라믹재의 외부기판을 준비하는 공정과,Preparing an external substrate of a diode element and a ceramic material;
간격을 두고 대향되도록 외부기판을 위치시키고 외부기판 사이에 다이오드 소자를 위치시켜 다이오드 소자의 각 반도체가 각 외부기판과 연결되도록 결합 고정하는 공정과,Positioning the external substrates to face each other at intervals, and placing the diode elements between the external substrates so that each semiconductor of the diode devices is connected to and fixed to each external substrate;
상기 각 외부기판 사이의 간격내에 코팅액을 충전시키는 공정과,Filling the coating liquid within the gap between the respective outer substrates;
각 외부기판의 테두리면을 따라 외부전극을 형성시키는 공정으로 이루어진 것을 특징으로 한다.Characterized in that the step of forming an external electrode along the edge surface of each external substrate.
이하 도면에 예시된 구성을 참조하여 본 발명의 구체적인 구성 및 작용에 대한 실시예를 설명하도록 한다.Hereinafter, embodiments of a specific configuration and operation of the present invention will be described with reference to the configuration illustrated in the drawings.
본 발명의 다이오드의 제작방법은 [도 2]에 도시된 것처럼 크게 다이오드소자 및 외부기판 준비공정(S100)과 결합 및 고정공정(S200), 내부코팅공정(S300), 그리고 외부전극 형성공정(S400)으로 구성된다.The method of fabricating the diode of the present invention is largely as shown in FIG. It is composed of
상기 다이오드소자 및 외부기판 준비공정(S100)은 다이오드소자(10)와 외부기판(20)을 규격에 맞게 제작하는 단계인데, The diode device and the external substrate preparation process (S100) is a step of manufacturing the
먼저 상기 다이오드소자(10)는 [도 3a]에 도시된 것처럼 일반적인 p-n접합형 다이오드소자의 구조로써, n형 반도체(N) 상에 저농도 에피텍셜층(1)이 형성되고, 상기 에피텍셜층(1) 상에는 p형 반도체(P)가 위치되어 있다. First, as shown in FIG. 3A, the
그리고 상기 n형 반도체(N)의 바닥면에는 -극으로 사용되는 케소드 전극(3))이 접촉되어 있으며, p형 반도체(P)의 상면에는 +극으로 사용되는 애노드 전극(2)이 접촉되어 있는 형태로 이루어져 있다.The
이렇게 다이오드소자(10)를 제조하는 과정에서는 각 반도체(N)(P)간 접합부분의 도핑농도와 공핍층을 적절하게 조절함에 따라 적절한 항복 전압과 순방향 전압강하정도, 역회복시간을 가질 수 있도록 하는 것이 중요하다.In the process of manufacturing the
그리고 상기 외부케이스(20)는 상기 다이오드소자(10)를 보호함과 동시에 방열을 위한 구성요소로서, [도 3b]에 도시된 것처럼 상기 다이오드소자(10)의 면적보다 큰 면적의 판재형태로 이루어진 제1외부기판(20a)과 제2외부기판(20b)으로 구성되되, 상기 각 외부기판(20a)(20b)은 비(非) 전도성 세라믹재로 이루어진 것이 큰 특징이다.In addition, the
이렇게 각 외부기판(20a)(20b)을 세라믹재로 제작한 이유는 열 전도율이 높 아 본 발명의 핵심 해결과제인 다이오드의 방열 기능 수행에 적합할 뿐만 아니라 고온에서 잘 견딜 수 있어 솔더의 조성물질 개선에 의한 솔더링의 온도상승 시에도 영향을 받지 않기 때문이다. The reason why each of the
더불어 강도가 높아 외부충격에도 잘 견딜 수 있고 가공이 용이한 장점이 있다.In addition, it has high strength and can withstand external shocks and is easy to process.
이러한 각 외부기판(20a)(20b)은 세라믹 중 특정 재질에 한정되지 않고 산화알루미늄(Al2O3)등과 같이 앞에서 설명한 특징, 즉 고온강도와 고강도, 가공용이성을 동시에 가지고 있는 재질이라면 어떤 것이라도 선택적용이 가능하다.Each of the
그리고 제1외부기판(20a)의 하부면에는 다이오드소자(10)와 후술하는 +극 쪽 제1외부전극(52)간의 연결을 위한 제1내부전극(22)이 구비되고, 제2외부기판(20b)의 상부면에는 다이오드소자(10)와 -극 쪽 제2외부전극(54)간의 연결을 위한 제2내부전극(24)이 구비된다.In addition, a first
상기 1내부전극(22)은 은(Ag)계 재질로 이루어지되, 도면처럼 제1외부기판(20a)의 바닥 일단부에 박막형태로 도포되어 후술하는 제1외부전극(52)과 접촉되는 제1직선전극부(22a)와, 상기 제1직선전극부(22a)로 부터 제1외부기판(20a)의 바닥 중앙부 까지 일체로 연장되어 상기 다이오드소자(10)의 애노드전극(2)과 접촉되는 제1중앙전극부(22b)로 이루어져 있다.The first
그리고 제2내부전극(24)은 앞의 제1내부전극(22)과 동일한 형상으로 제2외부기판(20b)의 바닥 일단부에 박막형태로 도포되어 제2외부전극(54)과 접촉되는 제2직선전극부(24a)와, 상기 제2직선전극부(24a)로부터 제2외부기판(20b)의 상면 중앙 부 까지 일체로 연장되어 다이오드소자(10)의 케소드전극(3)과 접촉되는 제2중앙전극부(24b)로 이루어져 있다.The second
이때 상기 제1직선전극부(22a)와 제2직선전극부(24a)는 상호 반대방향에 위치되도록 하여 전원을 인가하였을 때 전류의 원활한 흐름이 이루어 질 수 있도록 한다.At this time, the first
이러한 구성으로 이루어진 각 외부기판(20a)(20b)과 다이오드소자(10)는 결합 및 고정공정(S200)을 통해 상호 결합되어 다이오드(100)의 기본구조를 이루게 된다.Each of the
상기 결합 및 고정공정(S200)은 구체적으로 외부케이스와 다이오드소자 간의 결합상태를 고정함과 동시에 각 내부전극(22)(24)과 다이오드소자(10)간의 전기적 연결 상태가 안정적으로 유지되도록 하기 위한 공정으로, 본 발명에서는 솔더링(soldering)작업을 통해 이루어지도록 하였다.The coupling and fixing step (S200) is specifically designed to stably maintain the coupling state between the outer case and the diode element and to maintain a stable electrical connection state between each of the
그 과정을 설명하면 먼저 [도 4]와 같이 상기 다이오드소자(10)의 상면에는 제1외부기판을 위치시켜 제1내부전극(22)의 제1중앙전극부(22b)와 애노드전극(2)가 맞닿도록 하고, 다이오드소자(10)의 하면에는 제2외부기판을 위치시켜 제2내부전극(24)의 제2중앙전극부(24b)와 캐소드전극(3)이 맞닿도록 한다.Referring to the process, first, as shown in FIG. 4, the first external substrate is positioned on the top surface of the
이때, 제1중앙전극부(22b)와 애노드전극(2) 사이, 그리고 제2중앙전극부(24b)와 케소드전극(3) 사이에 솔더링을 위한 솔더(solder)(30)를 위치시킨다.At this time, a
이때 사용되는 각 솔더는 상기 제1중앙전극부(22b)와 같은 형상의 원형박막 형태를 사용하고 전도성과 용융성을 고려하여 납(Pb)95% : 주석(Sn)2.5% : 은(Ag)2.5%의 함유율을 갖도록 이루어져 있다.In this case, each solder used is a circular thin film shape having the same shape as the first
하지만 환경문제와 안전사고를 감안하여 납을 빼고 주석(Sn)-은(Ag)-구리(Cu)만으로 조성 할 수도 있다.However, due to environmental problems and safety accidents, lead can be removed and tin (Sn)-silver (Ag)-copper (Cu) alone.
이러한 솔더(30)를 구성하는 조성물질과 조성비는 이에 한정되지 않고 전도성 및 솔더(30)의 용융성을 고려하여 다양하게 변형적용 할 수 있다.The composition and composition ratio constituting the
이렇게 각 솔더(30)의 배치가 완료되면 외부기판(20a)(20b)과 다이오드소자(10)의 결합체를 스크린프린터(screen printer)나 칩마운터(chip mounter)와 같은 고정지그(미도시)에 고정시킨 후 가열로 내로 이동시켜 솔더를 용융시키기 위한 가열작업을 실시한다.When the
이때 상기 가열온도는 최초 350℃로 시작하여 400℃, 450℃, 400℃, 350℃ 순으로 나누어 이루어지고, 소요 시간은 약 1시간 정도 실시된다.At this time, the heating temperature is first divided into 400 ℃, 450 ℃, 400 ℃, 350 ℃ in order starting from 350 ℃, the time required is about 1 hour.
즉 이처럼 다단 승온방식과 다단 하온방식을 통해 솔더의 용융이 이루어지도록 하여 급격한 가열온도의 변화에 따른 솔더의 용융 불량현상을 방지한다.That is to say that the melting of the solder through the multi-stage temperature rising method and the multi-stage lower temperature method to prevent the poor melting of the solder caused by the rapid change in the heating temperature.
이렇게 각 내부전극(22)(24) 및 다이오드소자(10)와 맞닿아 있는 솔더(30)가 용융됨에 따라 솔더(30)를 통해 내부전극(22)(24)과 다이오드소자(10) 간의 전기적 연결이 이루어진다.As the
이상 설명한 결합 및 고정공정(S200)은 솔더링 외에도 각 내부전극(22)(24)과 다이오드소자(10)를 동시소결하여 연결하는 방법이나 500℃ 이하의 온도에서 열처리를 통해 내부전극(22)(24)과 다이오드소자(10)를 연결하는 방법 등도 적용할 수 있다.The above-described coupling and fixing process (S200) is a method of simultaneously sintering each of the
이처럼 결합 및 고정공정(S200)이 완료되면 내부코팅공정(S300)을 실시한다.As such, when the bonding and fixing process S200 is completed, the inner coating process S300 is performed.
상기 내부코팅공정(S300)은 제1외부기판(20a)과 제2외부기판(20b) 사이 공간을 메워 다이오드소자(10)를 외부와 차단하여 보호하기 위한 공정이다.The internal coating process S300 is a process for blocking and protecting the
이를 위해, [도 5]에 도시된 것처럼 각 외부기판(20a)(20b) 사이의 공간에 실리콘(silicon)계 코팅액을 충전하여 코팅층(40)을 형성시킨다. 이때 코팅액이 각 외부기판(20a)(20b)의 테두리를 넘지 않도록 하여 후술하는 외부전극 형성공정(S400))에서 각 외부전극과 각 외부기판간의 접촉 불량을 방지한다.To this end, as shown in FIG. 5, the
이렇게 형성된 코팅층(40)은 약 150℃의 열로 건조하여 경화시킨다.The
이처럼 코팅액을 실리콘계를 적용한 이유는 고온경화 특성과 열전도특성 때문인데, 자세히 설명하면 후술하는 외부전극 형성공정(S400)에서 도포된 외부전극과 외부장치를 연결하는 2차솔더링 작업 중 솔더의 용융을 위한 가열이 필요하기 때문에 저온경화 특성을 갖는 코팅액을 사용하였을 경우에는 상기 가열온도에 의해 코팅층이 녹아버릴 수 있기 때문이다.The reason why the coating liquid is applied to the silicon system is due to high temperature curing characteristics and thermal conductivity characteristics, which will be described in detail below for melting the solder during the secondary soldering operation connecting the external electrode and the external device applied in the external electrode forming process (S400). This is because when the coating liquid having a low temperature curing property is used because the heating is required, the coating layer may be melted by the heating temperature.
반면에 이처럼 고온경화 특성을 갖는 실리콘계 코팅액을 사용함에 따라 솔더링 온도에서 코팅층의 경화가 오히려 더 활발히 이루어짐으로 코팅층의 훼손을 방지할 수 있다.On the other hand, by using a silicone-based coating liquid having a high temperature curing characteristics, it is possible to prevent the coating layer from being damaged by curing the coating layer more actively at the soldering temperature.
또한 실리콘계는 다른 종류에 비해 열전도성이 높기 때문에 전원에 의한 다이오드 자체에서 발생된 열을 용이하게 상기 각 외부기판으로 전달 할 수 있어 발 열에 의한 다이오드소자의 불량을 방지할 수 도 있다.In addition, since the silicon type has higher thermal conductivity than other types, heat generated from the diode itself by the power source can be easily transferred to the respective external substrates, thereby preventing failure of the diode device due to heat generation.
하지만 코팅층의 재료로 반드시 실리콘계로 한정되는 것은 아니라 고온경화 특성 및 열전도율이 높은 다른 재질의 코팅액 중에서 얼마든지 선택적용이 가능하다.However, the material of the coating layer is not necessarily limited to silicon, but may be selectively used among coating materials of other materials having high temperature hardening properties and high thermal conductivity.
이렇게 형성된 코팅층에 의해 다이오드소자의 사방이 외부와 차단되므로 외부충격에 의한 다이오드 소자의 파손을 막을 수 있게 된다.Since the coating layer formed as described above blocks all sides of the diode device from the outside, breakage of the diode device due to external impact can be prevented.
이상 내부코팅공정(S300)이 완료되면 외부전극 형성공정(S400)을 실시한다.When the internal coating process S300 is completed, the external electrode forming process S400 is performed.
상기 외부전극 형성공정(S400)은 다이오드소자(10)와 각 외부기판(20a)(20b) 간의 결합체를 외부장치와 전기적으로 연결시키기 위한 공정으로써,The external electrode forming process (S400) is a process for electrically connecting the assembly between the
[도 6]에 도시된 바와 같이 제1외부기판(20a) 중 제1직선전극부(22a)가 위치된 쪽의 테두리면에 제1외부전극(52)을 도포시켜 제1직선전극부(22a)의 일단부와 연결되도록 하고, 제2외부기판(20b) 중 제2직선전극부(24a)가 위치된 쪽의 테두리면에 제2외부전극(54)을 도포시켜 제2직선전극부(24a)의 일단부와 연결되도록 한다.As shown in FIG. 6, the first external electrode 52 is coated on the edge surface of the first
이처럼 제1,2 외부전극부(52)(54)와 제1,2직선전극부(22a)(24a), 즉 제1,2내부전극(22)(24)이 연결됨에 따라 전원인가 시 전류의 흐름이 제1외부전극(52)에서 제2외부전극(54)까지 원활하게 이루어진다.As such, when the first and second external electrode portions 52 and 54 and the first and second
상기 각 외부전극(52)(54)은 은(Ag)계 박막형 경화용 단자를 사용하는데, 이렇게 박막형태로 적용함에 따라 핀 형태로 돌출되어 리드프레임을 적용한 기존 다 이오드에 비해 다이오드 전체부피를 줄일 수 있는 장점이 있다.Each of the external electrodes 52 and 54 uses silver (Ag) thin film type hardening terminals. As the thin film type is applied, the external electrodes 52 and 54 protrude in the form of pins to reduce the total diode volume compared to the conventional diodes to which the lead frame is applied. There are advantages to it.
또한 핀 형태의 리드프레임처럼 쉽게 휘어지고 부러지는 것을 방지할 수 있다.It also prevents bending and breaking as easily as pin-shaped leadframes.
상기 각 외부전극(52)(54)은 제1외부기판(20a)과 제2외부기판(20b)에 모두 도포된 형태로도 제작할 수 있는데, 외부전극을 이처럼 위치시키더라도 어차피 각 외부기판(20a)(20b)은 부도체이므로 전원인가 시 쇼트현상은 발생되지 않는다.Each of the external electrodes 52 and 54 may be manufactured in the form of being coated on both the first
상기 외부전극 형성공정(S400)이 완료되면 각 제1,2외부전극을 PCB기판과 같은 외부장치에 연결하는 2차솔더링 공정을 실시하여 다이오드의 표면실장이 완료된다.When the external electrode forming process (S400) is completed, the surface mounting of the diode is completed by performing a secondary soldering process for connecting each of the first and second external electrodes to an external device such as a PCB substrate.
이때 앞에서 설명한 것처럼 2차솔더링을 위한 가열을 실시하더라도 코팅층은 그 재질의 특성상 녹는 현상이 발생되지 않게 된다.At this time, even if the heating for the secondary soldering as described above, the coating layer does not occur due to the nature of the melting phenomenon.
이상 설명한 바와 같이 본 발명은 종래 수지형태의 외부케이스를 열전도율이 우수한 세라믹재 외부기판(20a)(20b)으로 대체하고 다이오드로부터 돌출된 핀형태의 종래 리드프레임을 박막형태의 외부전극(52)(54)으로 대체할 수 있도록 전체 구조를 개선함으로써, 다이오드소자(10)의 방열효과를 높여 다이오드소자(10)의 훼손을 방지할 수 있을 뿐만 아니라 외부전극(52)(54)에 의한 다이오드 소자의 부피를 최소화 할 수 있으므로 제품의 단가를 낮출 수 있고 더불어 PCB기판 상의 표면실장 면적을 극대화 시킬 수 있는 특징을 갖고 있다.As described above, the present invention replaces the conventional resin-type outer case with the ceramic
본 발명은 상기 공정들 외에 다이오드소자에 기준 전압보다 큰 전압이 인가 되었을 때 발생되는 역방향 누설전류를 막기위한 식각(息角)공정(S500)을 추가 실시할 수도 있다.The present invention may further perform an etching process S500 to prevent reverse leakage current generated when a voltage greater than a reference voltage is applied to the diode device.
상기 식각공정(S500)은 결합 및 고정공정(S200)과 내부코팅공정(S300) 사이에 실시되는데, [도 7]처럼 식각액을 통해 다이오드소자(10)의 양 측면을 일정각도로 깍아내어 경사면이 형성되도록 한다.The etching process (S500) is carried out between the bonding and fixing process (S200) and the internal coating process (S300), as shown in Fig. 7 by scraping both sides of the
이때 사용되는 식각액은 불산과 질산은 1:5의 비율로 혼합한 형태이고 식각액의 온도는 약 21℃를 유지하도록 한다. At this time, the etchant used is a mixture of hydrofluoric acid and nitric acid in a ratio of 1: 5, and the temperature of the etchant is maintained at about 21 ° C.
이러한 식각액을 이용한 식각작업 시간은 약 210초 동안 이루어지고 식각작업이 완료되면 다이오드소자(10)에 묻어 있는 식각액을 증류수로 세척한 후 건조시킨다.Etching time using the etching solution is made for about 210 seconds and when the etching is completed, the etching solution buried in the
식각과정에서 경사면의 각도에 따라 전류의 흐름양이 결정되기 때문에 N반도체와 P형 반도체 간의 절연거리를 감안하여 약 110~150ㅀ의 각도가 형성되도록 한다.Since the amount of current flow is determined by the angle of the inclined surface during the etching process, an angle of about 110 to 150 ㅀ is formed in consideration of the insulation distance between the N semiconductor and the P-type semiconductor.
상기 식각과정은 일반적은 주지관용기술에 속하므로 더 이상의 설명은 생략한다. 따라서 식각과정은 앞의 방법에 한정되는 것이 아니라 기타 일반적인 식각방법 중 선택 적용이 가능하다.Since the etching process belongs to a general known technique, further description thereof will be omitted. Therefore, the etching process is not limited to the above method, but can be selected and applied from other general etching methods.
이하 도면을 참조하여 설명한 본 발명에 따른 표면실장형 다이오드 및 그 제작방법의 여러 특징들은 당업자에 의하여 다양하게 변형되고 조합되어 실시될 수 있으나, 이러한 변형 및 조합들이 세라믹재의 외부기판을 다이오드소자의 외부케이 스로 사용하여 방열효과를 높이고 전극의 구조를 개선하여 외부전극에 의한 다이오드의 전체 부피를 최소화 하는 구성 및 목적과 관련이 있을 경우에는 본 발명의 보호범위에 속하는 것으로 해석되어야 한다.Various features of the surface-mount diode and its manufacturing method according to the present invention described with reference to the drawings may be variously modified and combined by those skilled in the art, these modifications and combinations may be the external substrate of the ceramic material to the outside of the diode element When used as a case to increase the heat dissipation effect and to improve the structure of the electrode to minimize the total volume of the diode by the external electrode, and should be construed as belonging to the protection scope of the present invention.
이상에서 설명한 본 발명 표면실장형 다이오드 및 그 제작방법은,The surface-mounted diode of the present invention and the manufacturing method thereof described above are
첫째, 열전도율이 높은 세라믹재의 외부기판을 다이오드 소자의 외부케이스로 사용함으로써 전원인가 시 다이오드소자의 방열효과를 높일 수 있는 장점이 있다.First, by using an external substrate of a ceramic material having high thermal conductivity as an outer case of the diode device, there is an advantage that the heat dissipation effect of the diode device can be enhanced when power is applied.
둘째, 박막형태의 외부전극을 적용할 수 있으므로 다이오드의 전체부피를 줄일 수 있어 제품의 단가를 낮출 수 있을 뿐만 아니라 표면실장 시 다이오드가 차지하는 면적을 최소화 할 수 있으므로 보다 복잡한 형태의 실장작업도 가능하도록 할 수 있는 장점이 있다.Second, the external electrode in the form of a thin film can be applied to reduce the total volume of the diode, thereby lowering the unit cost of the product and minimizing the area occupied by the diode when mounting the surface, thus enabling more complex mounting work. There is an advantage to this.
셋째, 외부전극을 박막형태로 적용함에 따라 외부전극의 변형 및 파손을 방지할 수 있는 효과가 있다.Third, by applying the external electrode in the form of a thin film, there is an effect that can prevent deformation and breakage of the external electrode.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070000270A KR100809940B1 (en) | 2007-01-02 | 2007-01-02 | Surface mounting type diode and manufacturing method the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070000270A KR100809940B1 (en) | 2007-01-02 | 2007-01-02 | Surface mounting type diode and manufacturing method the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100809940B1 true KR100809940B1 (en) | 2008-03-17 |
Family
ID=39410534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070000270A KR100809940B1 (en) | 2007-01-02 | 2007-01-02 | Surface mounting type diode and manufacturing method the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100809940B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020117911A1 (en) * | 2018-12-07 | 2020-06-11 | Lam Research Corporation | Long-life extended temperature range embedded diode design for electrostatic chuck with multiplexed heaters array |
| JP7512279B2 (en) | 2018-12-07 | 2024-07-08 | ラム リサーチ コーポレーション | Long-life and extended temperature range buried diode design for electrostatic chucks with multiple heater arrays |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200405295Y1 (en) | 2005-10-17 | 2006-01-11 | 조인셋 주식회사 | Chip Typed Surge Arrester |
| KR20060103604A (en) * | 2005-03-28 | 2006-10-04 | 조인셋 주식회사 | Surface mount typed chip array and method for making the same |
-
2007
- 2007-01-02 KR KR1020070000270A patent/KR100809940B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060103604A (en) * | 2005-03-28 | 2006-10-04 | 조인셋 주식회사 | Surface mount typed chip array and method for making the same |
| KR200405295Y1 (en) | 2005-10-17 | 2006-01-11 | 조인셋 주식회사 | Chip Typed Surge Arrester |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020117911A1 (en) * | 2018-12-07 | 2020-06-11 | Lam Research Corporation | Long-life extended temperature range embedded diode design for electrostatic chuck with multiplexed heaters array |
| US11869794B2 (en) | 2018-12-07 | 2024-01-09 | Lam Research Corporation | Long-life extended temperature range embedded diode design for electrostatic chuck with multiplexed heaters array |
| JP7512279B2 (en) | 2018-12-07 | 2024-07-08 | ラム リサーチ コーポレーション | Long-life and extended temperature range buried diode design for electrostatic chucks with multiple heater arrays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5656907B2 (en) | Power module | |
| US9899345B2 (en) | Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power | |
| JP5602077B2 (en) | Semiconductor device | |
| JP2008545279A (en) | Schottky diode with improved surge capability | |
| US7586179B2 (en) | Wireless semiconductor package for efficient heat dissipation | |
| JP7163054B2 (en) | semiconductor equipment | |
| JP2007311441A (en) | Power semiconductor module | |
| KR20060084373A (en) | Semiconductor device and method for producing the same | |
| JP2016018866A (en) | Power module | |
| US9466542B2 (en) | Semiconductor device | |
| JP5895220B2 (en) | Manufacturing method of semiconductor device | |
| JP2022186839A (en) | Semiconductor device | |
| US20190051636A1 (en) | Semiconductor device | |
| JP2017034152A (en) | Power semiconductor device | |
| JP2012209470A (en) | Semiconductor device, semiconductor device module, and manufacturing method of the semiconductor device | |
| KR100809940B1 (en) | Surface mounting type diode and manufacturing method the same | |
| WO2023154646A1 (en) | Semiconductor package with creepage extension structures | |
| CN112786550B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| EP1970962B1 (en) | Semiconductor device | |
| CN111834307B (en) | Semiconductor module | |
| CN112530915B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| CN112889148B (en) | Power semiconductor device with free floating package concept | |
| CN218996706U (en) | Copper strip bonding type power module packaging structure for epoxy plastic package vehicle | |
| CN213212151U (en) | Semiconductor packaging structure | |
| JP7494521B2 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |