KR100809684B1 - 디바이스의 전원차단효과를 ｒｔｌ에서 검증할 수 있는 검증 장치 및 전원차단효과를 모델링 하는 방법 - Google Patents

Abstract

디바이스의 일반적인 특성 및 상기 디바이스가 사용하는 복수 개의 전원의 공급 및 차단에 따른 상기 디바이스의 특성을 RTL 레벨의 디바이스 모델에서 시뮬레이션 할 수 있는 디바이스의 전원 차단 효과를 RTL에서 검증하는 방법 및 디바이스의 전원 차단 효과를 RTL에서 모델링하는 방법이 개시된다. 상기 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델은, 디바이스 모델, 테스트입력신호 모델 및 테스트출력신호 모델을 구비한다. 상기 디바이스 모델은 복수 개의 전원을 이용하여 소정의 기능을 수행하고, 상기 복수 개의 전원이 모두 사용되는 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 포함하며 RTL(Register Transfer Level)로 기술된다. 상기 테스트입력신호 모델은, 상기 복수 개의 전원이 모두 사용되었을 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 검증하기 위하여 상기 디바이스 모델에 입력할 테스트 입력신호에 대하여 기술한다. 상기 테스트출력신호 모델은, 상기 테스트 입력신호에 응답하여 상기 디바이스 모델로부터 출력되어야 하는 테스트 출력신호에 대하여 기술한다.

Description

디바이스의 전원차단효과를 ＲＴＬ에서 검증할 수 있는 검증 장치 및 전원차단효과를 모델링 하는 방법{verification apparatus for verify the power off effect on Register Transfer Level and modeling method for power off effect}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 RTL을 이용하여 기술된 디바이스 모델을 논리 시뮬레이션 프로그램을 이용하여 검증하기 위한 검증 환경을 나타낸다.

도 2는 본 발명에 따른 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델의 블록 다이어그램이다.

도 3은 본 발명에 따른 전원차단효과를 모델링 하는 방법을 나타내는 신호 흐름도이다.

도 4는 전원차단효과를 기술하는 디바이스 내부의 논리 상태를 나타낸다.

본 발명은 서로 다른 전압준위를 가지는 복수 개의 전원들을 사용하는 디바이스의 검증(verify)에 관한 것으로서, 특히, 상기 복수 개의 전원들의 공급 및 차 단에 의한 동작특성을 RTL에서 검증할 수 있는 모델 및 RTL에서 전원차단효과를 모델링 하는 방법에 관한 것이다.

이동기기는 내장된 배터리를 사용하여 작동되기 때문에, 한정된 전력을 보유하고 있는 배터리를 효과적으로 장시간 사용하기 위해서는, 이동기기에서 소모되는 전력을 최소화하여야 한다. 대부분의 이동기기는 휴대하고 있는 모든 순간에 사용되는 것이 아니며, 실제로 사용되는 시간보다는 대기하는 시간이 더 길다는 특징이 있다. 이러한 이동기기의 특성을 고려하여 이동기기가 사용되고 있는 도중에는 모든 전원이 정상적으로 공급시키지만, 대기상태에 있을 경우에는 최소한의 전원만을 공급하고 그 외의 전원을 차단시킨다면 이동기기의 소모전력을 최소한으로 할 수 있다. 또한 이동기기를 구성하는 복수 개의 디바이스들에 공급되는 전원의 전압준위도 동일하게 하기보다는, 낮은 동작전압에서도 작동이 가능한 디바이스와 높은 동작전압에서만 작동이 가능한 디바이스를 구별하여 이들에 공급되는 전원을 구별함으로써 전체적인 소비전력을 감소시킬 수 있다.

따라서, 정상동작상태일 뿐만 아니라 대기상태에 있을 때에도 항상 공급하여야 하는 필수 전원과 정상동작상태에서는 공급되어야 하지만 대기상태일 때는 공급을 차단시켜도 문제가 없는 전원은 구별되어야 한다.

상술한 바와 같이 정상동작상태에서는 모든 전원이 정상적으로 공급되기 때문에 이동기기에 포함된 디바이스의 입출력 동작에 문제가 발생하지 않는다. 그러나, 대기상태에서 전원의 공급이 차단된 디바이스들의 입출력상태는, 이후에 정상동작상태로 전환되었을 때에 영향을 줄 수 있다. 전력소모를 최소한으로 하는 이동 기기를 설계할 때는, 상기 복수 개의 전원들에 대한 구별뿐만 아니라 전원이 공급되고 있을 경우와 차단되고 있을 경우 및 차단된 후 다시 공급되는 경우를 고려하여야 한다.

HDL을 이용하여 디바이스를 정의하는 단계는, 작용 레벨(Behavior Level), RTL 레벨(Register Transfer Level) 및 게이트 레벨(Gate Level)로 크게 구분할 수 있다. 작용 레벨은 디바이스의 기능상 특징을 중심으로 정의하며, 게이트 레벨은 디바이스의 기능을 실제로 구현할 실제의 게이트를 이용하여 디바이스를 정의한다. RTL 레벨은 작용 레벨 및 게이트 레벨의 중간 정도의 수준에서 디바이스를 정의한다. 본 명세서에서 HDL로 디바이스를 기술한다고 하면, 다른 특별한 언급이 없다면, RTL 레벨의 단계를 의미한다.

설계하고자 하는 디지털 시스템이 복수 개의 전원을 사용하는 경우, 복수 개의 전원을 공급하거나 차단하였을 때의 디바이스의 동작을 검증하기 위해서는 아래와 같은 5 단계의 과정을 거쳐 한다.

1. 디바이스 모델을 RTL로 정의한다.

2. 상기 디바이스 모델의 동작특성을 논리 시뮬레이션 프로그램(Logic Simulation Program)을 이용하여 검증한다.

3. 상기의 검증과정을 통해 확정된 디바이스 모델을 논리 합성기(Logic Synthesizer)에 입력하여 게이트 레벨의 디바이스 모델을 생성시킨다.

4. 생성된 게이트 레벨의 디바이스 모델의 동작특성을 논리 시뮬레이션 프로그램을 이용하여 검증한다.

5. 상기 검증과정을 통해 확정된 디바이스 모델에 적용되는 복수 개의 전원을 실제로 공급한 상태 및 차단한 상태를 구분하여 상기 게이트 레벨의 디바이스 모델의 동작특성을 논리 시뮬레이션 프로그램을 이용하여 검증한다.

도 1은 RTL을 이용하여 기술된 디바이스 모델을 논리 시뮬레이션 프로그램을 이용하여 검증하기 위한 검증 환경을 나타낸다.

도 1을 참조하면, 상기 검증 환경은, RTL로 기술된 디바이스 모델(110), 디바이스의 입력신호를 생성하는 모델(120) 및 디바이스의 출력신호를 확인하는 모델(130)을 구비한다.

RTL로 기술된 디바이스 모델(110)은, 소정의 기능을 수행하는 디바이스를 RTL로 기술한 모델이다. 디바이스의 입력신호를 생성하는 모델(120)은, RTL로 기술된 디바이스 모델(110)을 테스트하기 위한 테스트패턴을 생성한다. 디바이스의 출력신호를 확인하는 모델(130)은, 상기 테스트패턴에 응답하여 RTL로 기술된 디바이스 모델(110)이 출력하게 될 이상적인 응답패턴을 생성한다. 상기 응답패턴은 실제 RTL로 기술된 디바이스 모델(110)에서 출력되는 출력패턴과 비교하여 RTL로 기술된 디바이스 모델(110)의 유효성을 검증할 자료를 제공한다.

종래에는 RTL로 기술된 디바이스 모델(110)에는 전력이 차단되었을 경우에 대하여 기술되지 않았고, 디바이스의 입력신호를 생성하는 모델(120) 및 디바이스의 출력신호를 확인하는 모델(130)에서도 전력이 차단되었을 경우에 대한 데이터라 생성되지 않았기 때문에, 상술한 5단계 중 5번째의 단계가 필수적으로 수반되었다.

그런데, 논리 합성기를 사용하여 게이트 레벨의 디바이스 모델을 생성시키는 데는 상당한 시간이 소요되며, 생성된 게이트 레벨의 디바이스 모델의 동작을 논리 시뮬레이션 프로그램을 이용하여 검증하는 것도 상당한 시간이 소요된다. 특히, 5번째 단계에서, 복수 개의 전원의 공급 및 차단에 따른 게이트 레벨의 디바이스 모델의 동작을 검증하는 것도 무시할 수 없는 시간이 소요된다는 단점이 있다.

만일 5단계에서의 검증결과, 디바이스 모델이 전원을 차단 시켰을 때에 문제가 있다고 판단된 경우, 제1단계부터 다시 시작하여야 하기 때문에 설계 기간이 상당히 증가할 수 있는 단점이 있다.

따라서 상기 제5번째 단계의 시뮬레이션을 제2번째 단계에서 수행할 수 있다면, 설계 기간을 상당히 감축시킬 수 있다.

본 발명이 이루고자 하는 기술적 과제는, 디바이스의 일반적인 특성 및 상기 디바이스가 사용하는 복수 개의 전원의 공급 및 차단에 따른 상기 디바이스의 특성을 RTL 레벨의 디바이스 모델에서 시뮬레이션 할 수 있는 디바이스의 전원 차단 효과를 RTL에서 검증하는 방법을 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 디바이스의 전원 차단 효과를 RTL에서 모델링하는 방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델은, 디바이스 모델, 테스트입력신호 모델 및 테스트출력신호 모델을 구비한다.

상기 디바이스 모델은 복수 개의 전원을 이용하여 소정의 기능을 수행하고, 상기 복수 개의 전원이 모두 사용되는 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 포함하며 RTL(Register Transfer Level)로 기술된다. 상기 테스트입력신호 모델은, 상기 복수 개의 전원이 모두 사용되었을 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 검증하기 위하여 상기 디바이스 모델에 입력할 테스트 입력신호에 대하여 기술한다. 상기 테스트출력신호 모델은, 상기 테스트 입력신호에 응답하여 상기 디바이스 모델로부터 출력되어야 하는 테스트 출력신호에 대하여 기술한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 전원 차단 효과를 모델링 하는 방법은, 디바이스 모델을 설정하는 단계, 변수를 추출하는 단계 및 코드를 생성시키는 단계를 구비한다.

상기 디바이스 모델을 설정하는 단계는, 복수 개의 전원을 이용하여 소정의 기능을 수행하는 기능블록(Function Block)들을 정의하며, RTL(Register Transfer Level)로 기술된다. 상기 변수를 추출하는 단계는, 상기 디바이스 모델의 코드(Code)를 분석하여, 상기 복수 개의 전원 중에서 차단되는 전원을 사용하는 소정의 기능블록으로 선언된 변수를 추출한다. 상기 코드를 생성시키는 단계는, 해당 전원이 차단되었을 경우 상기 추출된 변수들이 소정의 논리 상태를 출력하도록 코드를 생성시킨다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명에 따른 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델의 블록 다이어그램이다.

도 2를 참조하면, 상기 모델은, 디바이스 모델(210), 테스트입력신호 모델(220) 및 테스트출력신호 모델(230)을 구비한다.

디바이스 모델(210)은, RTL(Register Transfer Level)로 기술되며, 복수 개의 전원을 이용하여 소정의 기능을 수행하고, 정상 디바이스 모델(211) 및 전원차단 디바이스 모델(212)을 구비한다. 정상 디바이스 모델(211)은, 복수 개의 전원을 모두 사용하여 디바이스가 정상적인 기능을 수행하는 가를 검증하기 위한 모델이다. 전원차단 디바이스 모델(212)은, 복수 개의 전원 중에서 일부의 전원이 차단되었을 때, 차단된 전원을 사용하는 기능블록들의 출력을 소정의 논리 상태로 강제로 변화시키는 것을 기술한 모델이다. 상기 기능블록들은 레지스터(Register)를 의미하고, 전원이 차단된 레지스터들이 출력하는 논리 상태는 전기적으로 하이 임피던스(High Impedance)이다.

테스트입력신호 모델(220)은, 상기 복수 개의 전원이 모두 사용되었을 경우 에 적용될 입력데이터를 생성하는 정상 입력데이터 블록(221) 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 검증하는 경우에 사용될 입력데이터를 생성하는 전원차단 입력데이터 블록(222)을 구비한다.

테스트출력신호 모델(230)은, 정상 입력데이터 블록(221)으로부터 인가되는 입력데이터에 응답하여 디바이스 모델(210)로부터 출력이 예상되는 데이터를 생성하는 정상 출력데이터 블록(231) 및 전원차단 입력데이터 블록(222)으로부터 인가되는 입력데이터에 응답하여 디바이스 모델(210)로부터 출력이 예상되는 데이터를 생성하는 전원차단 출력데이터 블록(232)을 구비한다.

이하에서 도 2에 도시된 본 발명에 따른 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델의 동작에 대하여 설명한다.

모든 전원이 공급되었을 정상동작상태에 대한 모델뿐만 아니라 전원의 일부가 차단되었을 대기상태에 대한 모델을 디바이스 모델(210)에 포함시킨다. 모든 전원이 공급되었을 정상동작상태에 대한 테스트입력신호뿐만 아니라 전원의 일부가 차단되었을 대기상태에 대한 테스트입력신호도 테스트입력신호 모델에 포함시킨다. 마지막으로 모든 전원이 공급되었을 정상동작상태에 대한 테스트출력신호뿐만 아니라 전원의 일부가 차단되었을 대기상태에 대한 테스트출력신호도 테스트출력신호 모델에 포함시킨다.

모든 전원이 공급되었을 정상동작상태에 대하여 검증하고자 하는 경우에는, 정상 디바이스 모델(211), 정상 입력데이터(221) 및 정상 출력데이터(231)를 이용하면 된다. 일부의 전원이 차단되었을 대기상태에 대하여 검증하고자 하는 경우에는, 전원차단 디바이스 모델(212), 전원차단 입력데이터 모델(222) 및 전원차단 출력데이터 모델(232)을 추가 이용하면 된다.

디바이스를 구성하는 기능블록들은 논리 게이트로만 구성된 논리 조합회로(Combinational Logic)와 논리 게이트뿐만 아니라 플립플롭(Flip-Flop)과 같은 저장기능을 가지는 회로를 구비하는 논리 순차회로(Sequential Logic)로 구분할 수 있다. 논리 게이트의 경우, 전원이 차단되면, 입력단자의 전압준위에 관계없이 출력의 전압준위가 미지의 상태(Unknown state)가 되며 전원이 공급되면 바로 입력신호에 응답하여 동작하게 된다. 그러나 논리 순차회로에 포함된 플립플롭 또는 레지스터(Register)는, 전원이 차단되면, 출력단자의 전압준위가 미지의 상태가 되며 전원이 공급된다고 하더라도 곧바로 일정한 전압준위를 갖게 되지 않는다.

상술한 바와 같이, 논리 조합회로와 논리 순차회로는 전원이 차단된 경우 및 전원이 복구된 경우가 서로 다르다. 따라서, RTL로 기술된 디바이스 모델 중 레지스터에 이러한 점을 반영하여야 하며 이하에서 이에 대해 설명한다.

RTL로 기술된 본 발명에 따른 정상 디바이스 모델(211, 도 2)에 포함된 레지스터들 중의 하나의 예를 기술한다.

1, module my_off(CLK, D, Q);

2, input CLK;

3, input D;

4, output Q;

5, reg Q;

6, always @(posedge CLK)

7, Q <= D;

8, endmodule

"my-off"로 명명된 레지스터(my_off, 라인 1)의 입력은 CLK, 및 D이고(라인 2, 3) 출력은 Q(라인 4)이다. 상기 모듈(module)이 레지스터(Register)라는 것을 라인 5에서 정의하며, 입력 중 CLK의 양의 에지(posedge)에 응답하여 입력 D가 출력 Q에 전달된다. 라인 8은 모듈의 정의가 끝났음을 의미한다.

RTL로 기술된 본 발명에 따른 전원차단 디바이스 모델(212, 도 2)의 일 예를 기술한다.

1, module power_off(power_enable);

2, input power_enable;

3, always @(power_enable)

if(power_enable == 0)

my_ff.Q <='z'

4, endmodule

전원차단 디바이스 모델은, power_enable이 "0" 상태가 되어 전원을 차단할 것을 지시할 경우, 해당 레지스터 my_ff의 출력 Q의 상태를 하이 임피던스 'z'상태로 강제로 할당하게 한다. 만일, power_enable이 다시 "1" 상태로 환원하며 전원을 공급할 것을 지시할 경우, 해당 레지스터 my_off의 출력 Q는 입력신호 CLK에 응답하여 입력 D의 값이 전달 될 것이다.

상술한 전원차단 디바이스 모델을 사용하면, 전원이 차단되었을 경우에도 디바이스의 동작특성을 RTL에서 검증할 수 있게 된다.

도 3은 본 발명에 따른 전원차단효과를 모델링 하는 방법을 나타내는 신호 흐름도이다.

도 3을 참조하면, 상기 전원차단효과를 모델링 하는 방법은, 디바이스 모델을 설정하는 단계(310), RTL 코드를 분석하는 단계(320), 레지스터를 추출하는 단계(330) 및 코드를 생성하는 단계(340)를 구비한다.

디바이스 모델을 설정하는 단계(310)에서는, 복수 개의 전원을 이용하여 소정의 기능을 수행하는 기능블록들을 RTL(Register Transfer Level)로 기술한다. 이 때 전원이 차단된 경우에 대한 기술은 없다. 기 설정된 디바이스 모델의 RTL 코드(Code)를 분석(320)하여, 복수 개의 전원 중에서 차단되는 전원을 사용하는 소정의 기능블록(Function Block)으로 선언된 변수를 추출(330)한다. 따라서 RTL 코드를 분석하는 단계(320) 및 레지스터를 추출하는 단계(330)는, 한마디로 변수를 추출하는 단계라 할 수 있다. 코드를 생성하는 단계(340)에서는, 해당 전원이 차단되었을 경우 상기 추출된 변수들이 소정의 논리 상태를 출력하도록 코드를 생성한다. 상기 코드를 이용하면 도 2에 도시된 전원차단 디바이스 모델(212)을 생성(350)할 수 있다.

여기서, 기능블록은 순차 논리회로를 구성하는 레지스터이고, 상기 레지스터가 출력하는 논리 상태가 전기적으로 하이 임피던스이다.

도 4는 전원차단효과를 기술하는 디바이스 내부의 논리 상태를 나타낸다.

도 4를 참조하면, 전원이 차단되었을 때 상기 디바이스의 내부의 논리 상태는, 논리 순차회로를 구성하는 레지스터들(410, 430)의 출력은 하이 임피던스(High Impedance) 상태 "z"로 강제로 할당되며, 논리 조합회로(Combinational Logic, 420)는 미지(Unknown)의 상태 "x"를 출력한다.

상술한 바와 같이, 설계하고자하는 기능을 RTL로 기술한 일반적인 디바이스 모델에 전원차단효과와 동일한 효과를 얻을 수 있는 전원차단 디바이스 모델을 추가함으로써, RTL 상태에서 전원차단에 따른 디바이스의 동작을 검증할 수 있게 된다. 여기서 전원차단 시의 테스트입력신호 및 상기 테스트입력신호에 응답하여 출력되는 테스트출력신호에 대한 모델을 구비하여야 함은 물론이다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 전원차단효과를 디바이스의 RTL에서 검증할 수 있는 모델 및 전원 차단 효과를 모델링 하는 방법은 RTL에서 기술된 디바이스 모델을 이용하여 복수 개의 전원이 차단되었을 경우에 대한 검증이 가능하므로, 설계 기간을 단축시켜 궁극적으로는 설계 비용을 감소시킬 수 있는 장점이 있다.

Claims (9)

1. 소정 디바이스의 전원 차단 효과를 검증하는 장치에 있어서,

   복수 개의 전원을 이용하여 상기 디바이스가 정상적으로 동작하는지를 검증하며, 상기 복수 개의 전원이 모두 사용되는 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우 각각의 회로 기능블록들을 포함하며, RTL(Register Transfer Level)로 구현된 디바이스 블록;

   상기 복수 개의 전원이 모두 사용되었을 경우 및 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우를 검증하기 위하여, 상기 디바이스 블록에 입력할 테스트 입력신호를 생성시키는 테스트입력신호 블록; 및

   상기 테스트 입력신호에 응답하여 상기 디바이스 블록으로부터 출력되어야 하는 테스트 출력신호를 생성시키는 테스트출력신호 블록을 구비하는 것을 특징으로 하는 검증 장치.
2. 제1항에 있어서, 상기 복수 개의 전원 중에서 일부의 전원이 차단된 경우에 대한 디바이스 블록은,

   복수 개의 전원 중에서 일부의 전원이 차단되었을 때, 차단된 전원을 사용하는 소정의 기능블록의 출력을 소정의 논리 상태로 강제로 변화시키는 것을 특징으로 하는 검증 장치.
3. 제2항에 있어서, 상기 소정의 기능블록은,

   순차 논리회로(Sequential Logic Circuit)의 구성요소인 것을 특징으로 하는 검증 장치.
4. 제3항에 있어서, 상기 순차 논리회로의 구성요소는,

   레지스터(Register)인 것을 특징으로 하는 검증 장치.
5. 제2항에 있어서, 상기 소정의 논리 상태는,

   전기적으로 하이 임피던스(High Impedance) 상태인 것을 특징으로 하는 검증 장치.
6. 복수 개의 전원을 이용하여 소정의 기능을 수행하는 기능블록을 RTL(Register Transfer Level)로 기술한 디바이스 모델을 설정하는 단계;

   상기 디바이스 모델을 분석하여, 상기 복수 개의 전원 중에서 차단되는 전원을 사용하는 소정의 기능블록(Function Block)으로 선언된 변수를 추출하는 단계; 및

   해당 전원이 차단되었을 경우 상기 추출된 변수들이 소정의 논리 상태를 출력하도록 코드를 생성시키는 단계를 구비하는 것을 특징으로 하는 전원 차단 효과를 모델링 하는 방법.
7. 제6항에 있어서, 상기 기능블록은,

   순차 논리회로의 구성요소인 것을 특징으로 하는 전원 차단 효과를 모델링 하는 방법.
8. 제7항에 있어서, 상기 순차 논리회로의 구성요소는,

   레지스터인 것을 특징으로 하는 전원 차단 효과를 모델링 하는 방법.
9. 제6항에 있어서, 상기 소정의 논리 상태는,

   하이 임피던스 인 것을 특징으로 하는 전원 차단 효과를 모델링 하는 방법.

Images