KR100806890B1 - Thin film transistor and fabricating method thereof - Google Patents

Thin film transistor and fabricating method thereof Download PDF

Info

Publication number
KR100806890B1
KR100806890B1 KR1020010036542A KR20010036542A KR100806890B1 KR 100806890 B1 KR100806890 B1 KR 100806890B1 KR 1020010036542 A KR1020010036542 A KR 1020010036542A KR 20010036542 A KR20010036542 A KR 20010036542A KR 100806890 B1 KR100806890 B1 KR 100806890B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
substrate
gate line
Prior art date
Application number
KR1020010036542A
Other languages
Korean (ko)
Other versions
KR20030001701A (en
Inventor
김보성
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010036542A priority Critical patent/KR100806890B1/en
Publication of KR20030001701A publication Critical patent/KR20030001701A/en
Application granted granted Critical
Publication of KR100806890B1 publication Critical patent/KR100806890B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 제조 공정을 단순화하기 위하여, 화소 전극을 이용한 전착 기술을 사용하여 색 필터를 형성한다. 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선이 형성되어 있고, 게이트선에 절연되게 교차하여 화소 영역을 정의하는 데이터선이 형성되어 있다. 화소 영역에는 게이트선 및 데이터선에 전기적으로 연결되는 박막 트랜지스터와 박막 트랜지스터에 연결되는 화소 전극이 형성되어 있으며, 화소 전극 위에는 색 필터가 전착되어 있다. 이러한 박막 트랜지스터 기판을 제조하기 위하여, 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극을 형성한 후, 화소 전극 위에 전착 기술을 사용하여 색 필터를 형성한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method of manufacturing the same, in order to simplify the manufacturing process, a color filter is formed using an electrodeposition technique using a pixel electrode. In the thin film transistor substrate according to the present invention, a gate line is formed on the substrate, and a data line is formed to cross the gate line insulated so as to define a pixel region. In the pixel region, a thin film transistor electrically connected to the gate line and the data line and a pixel electrode connected to the thin film transistor are formed, and a color filter is electrodeposited on the pixel electrode. In order to manufacture such a thin film transistor substrate, after forming a pixel electrode connected to the drain electrode of the thin film transistor, a color filter is formed on the pixel electrode by using an electrodeposition technique.

제조 공정 단순화, 전착 기술, 색 필터Simplify manufacturing processes, electrodeposition technology, color filters

Description

박막 트랜지스터 기판 및 그의 제조 방법 {THIN FILM TRANSISTOR AND FABRICATING METHOD THEREOF}Thin film transistor substrate and its manufacturing method {THIN FILM TRANSISTOR AND FABRICATING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 1 is a layout view of a thin film transistor substrate according to an embodiment of the present invention,

도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'을 따라 나타낸 단면도이고, FIG. 2 is a cross-sectional view of the substrate shown in FIG. 1 along a cutting line II-II '; FIG.

도 3a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하기 위한 첫 번째 제조 단계에서의 기판의 배치도이고, 3A is a layout view of a substrate in a first manufacturing step for manufacturing a thin film transistor substrate according to an embodiment of the present invention;

도 3b는 도 3a에 도시한 기판을 절단선 Ⅲb-Ⅲb'을 따라 나타낸 단면도이고, 3B is a cross-sectional view of the substrate shown in FIG. 3A along a cutting line IIIb-IIIb ',

도 4a는 도 3a의 다음 제조 단계에서의 기판의 배치도이고, 4A is a layout view of a substrate in the next manufacturing step of FIG. 3A,

도 4b는 도 4a에 도시한 기판을 절단선 Ⅳb-Ⅳb'을 따라 나타낸 단면도이고, 4B is a cross-sectional view of the substrate shown in FIG. 4A along a cutting line IVb-IVb '.

도 5a는 도 4a의 다음 제조 단계에서의 기판의 배치도이고, FIG. 5A is a layout view of a substrate in a subsequent manufacturing step of FIG. 4A,

도 5b는 도 5a에 도시한 기판을 절단선 Ⅴb-Ⅴb'을 따라 나타낸 단면도이고, FIG. 5B is a cross-sectional view of the substrate shown in FIG. 5A along a cutting line Vb-Vb ′,

도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고, FIG. 6A is a layout view of a substrate in a subsequent manufacturing step of FIG. 5A;

도 6b는 도 6a에 도시한 기판을 절단선 Ⅵb-Ⅵb'을 따라 나타낸 단면도이고, FIG. 6B is a cross-sectional view of the substrate shown in FIG. 6A along a cutting line VIb-VIb ′.

도 7a는 도 6a의 다음 제조 단계에서의 기판의 배치도이고, FIG. 7A is a layout view of a substrate in a subsequent manufacturing step of FIG. 6A,

도 7b는 도 7a에 도시한 기판을 절단선 Ⅶb-Ⅶb'을 따라 나타낸 단면도이고, FIG. 7B is a cross-sectional view of the substrate shown in FIG. 7A along a cutting line VIIb-VIIb ',

도 8a는 도 7a의 다음 제조 단계에서의 기판의 배치도이고, FIG. 8A is a layout view of a substrate in a subsequent manufacturing step of FIG. 7A, and FIG.

도 8b는 도 8a에 도시한 기판을 절단선 Ⅷb-Ⅷb'을 따라 나타낸 단면도이고, FIG. 8B is a cross-sectional view of the substrate shown in FIG. 8A along a cutting line VIIb-VIIb ',                 

도 9는 도 8b의 다음 제조 단계에서의 기판의 단면도이다. 9 is a cross-sectional view of the substrate at a subsequent stage of manufacture of FIG. 8B.

본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로 특히, 액정 표시 장치에 채용되는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate and a method for manufacturing the same, and more particularly, to a thin film transistor substrate for use in a liquid crystal display device and a manufacturing method thereof.

현재 널리 사용되고 있는 평판 표시 장치 중 하나인 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 구성되어 있고, 이들 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다. A liquid crystal display device, which is one of the widely used flat panel display devices, is composed of two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. By displaying, the image is displayed in such a manner as to adjust the amount of light transmitted through the liquid crystal layer.

통상의 액정 표시 장치는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판과 박막 트랜지스터 기판의 화소 전극과 대향되어 있는 공통 전극 및 적(R), 녹(G), 청(B)의 색 필터가 형성되는 있는 색 필터 기판을 포함하고 있다. A typical liquid crystal display device includes a thin film transistor substrate on which a plurality of wirings such as gate lines and data lines, pixel electrodes, and thin film transistors are formed, and a common electrode, red (R), and green (G) facing the pixel electrodes of the thin film transistor substrate. ) And a color filter substrate on which a blue (B) color filter is formed.

액정 표시 장치의 각 배선과 소자들은 통상의 반도체 제조 공정과 같이, 마스크를 이용한 사진 식각 공정을 통하여 제조된다. 사진 식각 공정시, 박막 트랜지스터 기판의 경우에는 통상적으로 5장 또는 6장의 마스크를 사용하며, 색 필터 기판의 경우에는 3장 또는 4장의 마스크를 사용한다. Each wire and elements of the liquid crystal display device are manufactured through a photolithography process using a mask, as in a conventional semiconductor manufacturing process. In the photolithography process, five or six masks are typically used for a thin film transistor substrate, and three or four masks are used for a color filter substrate.

사진 식각 공정은 소정의 패턴을 구비하는 마스크를 제작하는 공정, 감광막 패턴을 형성하는 사진 공정과 감광막 패턴을 식각 마스크로 하부막을 식각하는 식 각 공정 등 일련의 복잡한 공정을 통하여 진행된다. 따라서, 사진 식각 공정에 사용되는 마스크의 수를 줄임으로써 제조 공정을 단순화하는 것이 액정 표시 장치의 생산 비용을 줄이고 생산 수율을 향상시킨다는 점에서 요구된다. The photolithography process is performed through a series of complicated processes such as a process of manufacturing a mask having a predetermined pattern, a photo process of forming a photoresist pattern, and an etching process of etching a lower layer with the photoresist pattern using an etching mask. Therefore, simplifying the manufacturing process by reducing the number of masks used in the photolithography process is required in that it reduces the production cost of the liquid crystal display and improves the production yield.

본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그의 제조 방법을 제공하는 것이다. It is an object of the present invention to provide a thin film transistor substrate and a method of manufacturing the same, which can simplify the manufacturing process.

이러한 기술적 과제를 해결하기 위하여 본 발명에서는 화소 전극을 이용한 전착 기술을 사용하여 색 필터를 형성한다. In order to solve this technical problem, the present invention forms a color filter using an electrodeposition technique using a pixel electrode.

상세하게 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선이 형성되어 있고, 게이트선에 절연되게 교차하여 화소 영역을 정의하는 데이터선이 형성되어 있다. 화소 영역에는 게이트선 및 데이터선에 전기적으로 연결되는 박막 트랜지스터와 박막 트랜지스터에 연결되는 화소 전극이 형성되어 있으며, 화소 전극 위에는 색 필터가 전착되어 있다. In detail, in the thin film transistor substrate according to the present invention, a gate line is formed on the substrate, and a data line defining an area of the pixel by crossing the gate line insulated from each other is formed. In the pixel region, a thin film transistor electrically connected to the gate line and the data line and a pixel electrode connected to the thin film transistor are formed, and a color filter is electrodeposited on the pixel electrode.

여기서, 화소 전극은 투과창을 가지는 반사 전극과 투명 전극이 적층된 이중층 구조로 형성될 수 있으며, 화소 전극 간의 영역에 형성되는 블랙 매트릭스를 더 포함할 수 있다. The pixel electrode may be formed in a double layer structure in which a reflective electrode having a transmission window and a transparent electrode are stacked. The pixel electrode may further include a black matrix formed in a region between the pixel electrodes.

또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여는, 우선, 기판 위에 게이트선, 게이트선에 절연되게 교차하여 화소 영역을 정의하는 데이터선, 화소 영역에 게이트선 및 데이터선에 전기적으로 연결되는 박막 트랜지스터를 형성 한다. 이어, 박막 트랜지스터를 포함하는 기판을 덮는 보호막을 형성한 후, 보호막에 박막 트랜지스터의 드레인 전극을 드러내는 접촉 구멍을 형성한다. 이어, 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한 후, 화소 전극 위에 전착 기술을 사용하여 색 필터를 형성한다. In addition, to manufacture a thin film transistor substrate according to the present invention, first, a data line defining an area of a pixel by crossing the gate line and the gate line to be insulated from the substrate, and electrically connected to the gate line and the data line in the pixel area. Form a thin film transistor. Subsequently, after forming a protective film covering the substrate including the thin film transistor, a contact hole for exposing the drain electrode of the thin film transistor is formed in the protective film. Subsequently, after forming the pixel electrode connected to the drain electrode through the contact hole, a color filter is formed on the pixel electrode by using an electrodeposition technique.

여기서, 전착 기술은 게이트선에 게이트 온 전압을 인가한 후, 데이터선을 통하여 화소 전극에 전착용 전압을 인가하여 진행할 수 있다. Here, the electrodeposition technique may be performed by applying a gate-on voltage to the gate line and then applying an electrodeposition voltage to the pixel electrode through the data line.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 절단선 Ⅱ-Ⅱ'에 따른 박막 트랜지스터 기판의 단면도이다. 1 is a layout view of a thin film transistor substrate according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate taken along the cutting line II-II ′ of FIG. 1.

절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 게이트선(22)에 주사 신호를 전달하는 게이트 패드(24) 및 게이트선(22)으로부터 돌출되어 있는 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)이 형성되어 있다. The gate line 22 and the gate line 22 which are formed at one end of the gate line 22 and the gate line 22 extending in the horizontal direction on the insulating substrate 10 to transfer the scanning signal to the gate line 22. Gate wirings 22, 24, and 26 are formed including the gate electrode 26 protruding from the top.

게이트 배선(22, 24, 26)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 게이트 배선(22, 24, 26)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.The gate wirings 22, 24, and 26 are advantageously formed of a low resistance metal material in order to be applied to a large area liquid crystal display device. In addition, the gate wirings 22, 24, and 26 may be formed in a single layer structure, or may be formed in a double layer structure or more. In the case of the single layer structure, the chromium or chromium alloy, molybdenum or molybdenum alloy, aluminum or aluminum alloy may be formed. Silver or a silver alloy is used, and when formed in a double layer structure, at least one of the two layers is preferably formed of a low resistance metal material.

절연 기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 게이 트 배선(22, 24, 26, 27, 29)을 덮고 있다.The gate insulating film 30 made of silicon nitride or the like covers the gate wirings 22, 24, 26, 27, and 29 on the insulating substrate 10.

게이트 절연막(30) 상부에는 게이트 전극(26)에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴(55, 56)이 각각 형성되어 있다.A semiconductor pattern 42 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30, and an amorphous silicon or the like doped with a high concentration of impurities is formed on the semiconductor pattern 42. Resistive contact patterns 55 and 56 are formed, respectively.

게이트 절연막(30) 위에는 가로 방향으로 뻗어 있는 게이트선(22)에 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)의 일단에 형성되어 데이터선(62)에 영상 신호를 전달하는 데이터 패드(64), 데이터선(62)에 연장되어 하나의 저항성 접촉층(55)에 접촉되어 있는 소스 전극(65) 및 소스 전극(65)에 대응하여 다른 하나의 저항성 접촉층(56)에 접촉되어 있는 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)이 형성되어 있다. On the gate insulating layer 30, the data line 62 and the data line 62 defining the pixel area are intersected with the gate line 22 extending in the horizontal direction, and the image signal is transmitted to the data line 62. The resistive contact layer 56 corresponding to the source electrode 65 and the source electrode 65 extending from the data pad 64, the data line 62, and in contact with the resistive contact layer 55. Data wirings 62, 64, 65, and 66 are formed including the drain electrodes 66 in contact with each other.

데이터 배선(62, 64, 65, 66)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.The data lines 62, 64, 65, and 66 are advantageously formed of a low resistance metal material in order to be applied to a large area liquid crystal display. In addition, the data lines 62, 64, 65, and 66 may also be formed in a single layer structure or in a double layer structure or the same as the gate lines 22, 24, and 26. Chromium or chromium alloys, molybdenum or molybdenum alloys, aluminum or aluminum alloys, or silver or silver alloys are used, and when formed in a double layer structure, at least one of the two layers is preferably formed of a low resistance metal material.

여기서, 게이트 전극(26), 반도체 패턴(42), 소스 전극(65) 및 드레인 전극(66)은 박막 트랜지스터(TFT)를 구성한다. Here, the gate electrode 26, the semiconductor pattern 42, the source electrode 65, and the drain electrode 66 constitute a thin film transistor TFT.                     

데이터 배선(62, 64, 65, 66) 및 박막 트랜지스터(TFT) 상부에는 유기 물질로 이루어지되, 그의 상부가 요철 형상으로 패터닝된 보호막(70)이 형성되어 있다. A passivation layer 70 formed of an organic material on the data lines 62, 64, 65, and 66 and a thin film transistor TFT is patterned to have an uneven shape.

보호막(70)에는 드레인 전극(66) 및 데이터 패드(64)를 각각 드러내는 제1 및 제2 접촉 구멍(72, 74)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 형성되어 있다. In the passivation layer 70, first and second contact holes 72 and 74 exposing the drain electrode 66 and the data pad 64, respectively, are formed, and the gate pad 24 is exposed together with the gate insulating layer 30. The third contact hole 76 is formed.

보호막(70) 위에는 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되되, 알루미늄 또는 알루미늄 합금과 같이 반사 특성이 우수한 금속 물질로 이루어진 반사 전극(80)과 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 투명 전극(90)이 적층되어 이루어진 이중층 구조의 화소 전극(P)이 형성되어 있다. 이 때, 반사 전극(80)은 이중층 구조의 하층에 위치하되, 화소 영역의 하부에서 투과창(H)을 가지도록 패터닝되어 있고, 투명 전극(90)은 이중층 구조의 상층에 위치하되, 화소 영역의 전체 면적을 자치하고 있어서, 반투과 반사형의 화소 전극(P)을 구현한다. 이 때, 화소 전극(P)은 보호막(70) 표면의 요철 형상에 따라 그의 표면이 요철 형상을 가지게 되어 반사 전극(80)의 반사 효율을 높일 수 있다. The protective electrode 70 is connected to the drain electrode 66 through the first contact hole 72, and includes a reflective electrode 80 made of a metal material having excellent reflective properties such as aluminum or an aluminum alloy, and a transparent conductive material such as ITO or IZO. A double layer pixel electrode P formed by stacking transparent electrodes 90 made of a material is formed. In this case, the reflective electrode 80 is positioned below the double layer structure, and is patterned to have a transmission window H under the pixel area, and the transparent electrode 90 is positioned above the double layer structure, but the pixel area Since the total area of the cell is autonomous, the transflective pixel electrode P is realized. In this case, the pixel electrode P may have a concave-convex shape in accordance with the concave-convex shape of the surface of the protective film 70, thereby improving the reflection efficiency of the reflective electrode 80.

또한, 보호막(70) 위에는 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)를 덮되, 투명 도전 물질로 이루어진 보조 게이트 패드 및 보조 데이터 패드(94, 96)가 형성되어 있다. In addition, the passivation layer 70 covers the data pad 64 and the gate pad 24 through the second and third contact holes 74 and 76, and the auxiliary gate pad and the auxiliary data pad 94 made of a transparent conductive material. 96) is formed.

화소 전극(P)의 투명 전극(90) 위에는 적색, 녹색, 청색 중 하나의 색을 가지는 색 필터(100)가 형성되어 있고, 화소 전극(P) 간의 영역에는 즉, 데이터선(62) 및 게이트선(22)에 중첩하는 유기 흑색 유지로 이루어진 블랙 매트릭 스(BM)가 형성되어 있다. The color filter 100 having one of red, green, and blue colors is formed on the transparent electrode 90 of the pixel electrode P, and that is, the data line 62 and the gate in the region between the pixel electrodes P. The black matrix BM which consists of organic black fats and oils which overlaps the line 22 is formed.

이와 같이, 블랙 매트릭스(BM)가 박막 트랜지스터 기판에 형성되기 때문에, 액정 표시 장치의 제작 공정 중 색 필터 기판과 박막 트랜지스터 기판을 합착하는 과정에서 야기되는 얼라인 마진을 고려할 필요가 없어서 개구율을 높일 수가 있다. As such, since the black matrix BM is formed on the thin film transistor substrate, it is not necessary to consider the alignment margin caused in the process of bonding the color filter substrate and the thin film transistor substrate during the manufacturing process of the liquid crystal display device, thereby increasing the aperture ratio. have.

이러한 화소 전극(P)과 블랙 매트릭스(BM)를 유기 보호막(110)이 덮고 있다. The organic passivation layer 110 covers the pixel electrode P and the black matrix BM.

상술한 본 발명의 실시예에 따른 박막 트랜지스터 기판에서, 유기 보호막(70)이 평탄하게 형성되고, 화소 전극(P)이 투명 전극(90)만으로 이루어져 있다면, 통상의 투과형 액정 표시 장치에 채용되는 기판이 된다. In the thin film transistor substrate according to the embodiment of the present invention described above, if the organic protective film 70 is formed flat and the pixel electrode P is composed of only the transparent electrode 90, the substrate employed in a typical transmissive liquid crystal display device. Becomes

또한, 화소 전극(P)이 투과창(H)이 없는 반사 전극(80)만으로 이루어져 있다면, 통상의 반사형 액정 표시 장치에 채용되는 기판이 된다. 이 경우, 보조 데이터 및 게이트 패드(94. 96)은 반사 전극(80) 형성용 물질로 형성될 수 있다. In addition, if the pixel electrode P consists only of the reflective electrode 80 which does not have the transmission window H, it becomes a board | substrate employ | adopted in the normal reflective liquid crystal display device. In this case, the auxiliary data and the gate pads 94. 96 may be formed of a material for forming the reflective electrode 80.

그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 3a 내지 도 9 및 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다. Next, a method of manufacturing the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 9 and FIGS. 1 and 2.

우선, 도 3a 및 3b에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금 혹은, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)을 형성한다. First, as shown in FIGS. 3A and 3B, a metal layer made of aluminum or an aluminum alloy, chromium or chromium alloy, molybdenum or molybdenum alloy, titanium or titanium alloy, or tantalum or tantalum alloy is deposited on the insulating substrate 10. The metal layer is patterned by a photolithography process to form gate wirings 22, 24, and 26 including the gate lines 22, the gate pads 24, and the gate electrodes 26.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층의 삼층막을 연속하여 적층한 후, 불순물이 도핑된 반도 체층 및 반도체층을 사진 식각 공정에 의하여 패터닝하여 게이트 전극(26)에 대응하는 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다. Next, as illustrated in FIGS. 4A and 4B, after the three-layer films of the gate insulating film 30, the semiconductor layer, and the semiconductor layer doped with impurities are sequentially stacked, the semiconductor layer and the semiconductor layer doped with impurities are subjected to a photolithography process. Patterning is performed to form the ohmic contact layer pattern 52 and the semiconductor pattern 42 corresponding to the gate electrode 26.

다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30) 및 반도체 패턴(42) 위에 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)을 형성한다. Next, as shown in FIGS. 5A and 5B, a metal layer made of chromium or chromium alloy, molybdenum or molybdenum alloy, titanium or titanium alloy, tantalum or tantalum alloy is deposited on the gate insulating layer 30 and the semiconductor pattern 42. Subsequently, the metal layer is patterned by a photolithography process to form the data lines 62, 64, 65, and 66 including the data line 62, the data pad 64, the source electrode 65, and the drain electrode 66. Form.

이어, 데이터 배선을 마스크로하여 저항성 접촉층 패턴(52)을 식각하여 소스 전극(65)에 접촉하는 저항성 접촉층(55)과 드레인 전극(65)에 접촉하는 저항성 접촉층(56)으로 분리한다. Subsequently, the ohmic contact layer pattern 52 is etched using the data wiring as a mask to separate the ohmic contact layer 55 contacting the source electrode 65 and the ohmic contact layer 56 contacting the drain electrode 65. .

다음, 도 6a 및 도 6b에 도시한 바와 같이, BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene)와 같은 아크릴계 유기 물질로 이루어진 유기막을 도포한 후, 사진 식각 공정에 의하여 유기막을 패터닝하여 드레인 전극(66)을 드러내는 제1 접촉 구멍(72), 데이터 패드(64)을 드러내는 제2 접촉 구멍(74) 및 게이트 패드(24) 위의 게이트 절연막(30) 부분을 드러내는 구멍이 있고, 상부가 요철 형상으로 패터닝되는 유기 보호막(70)을 형성한다. Next, as shown in FIGS. 6A and 6B, an organic film made of an acrylic organic material such as bisbenzocyclobutene (BCB) or perfluorocyclobutene (PFCB) is coated, and then the drain electrode 66 is formed by patterning the organic film by a photolithography process. A first contact hole 72 that exposes, a second contact hole 74 that exposes the data pad 64, and a hole that exposes a portion of the gate insulating film 30 on the gate pad 24, and the upper portion is patterned into an uneven shape. An organic protective film 70 is formed.

이어, 유기 보호막(70)을 마스크로하여 게이트 패드(24) 위의 게이트 절연막(30) 부분을 식각하여, 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 유기 보호막(70)과 게이트 절연막(30)에 형성한다. Subsequently, a portion of the gate insulating layer 30 on the gate pad 24 is etched using the organic protective layer 70 as a mask, and the third contact hole 76 exposing the gate pad 24 is exposed to the organic protective layer 70 and the gate. It is formed in the insulating film 30.

상술한 바와 같은 유기 보호막(70)을 형성하기 위하여, 도포된 유기막에 두 번의 노광 공정을 연속 진행하는데, 제1 노광 공정을 통하여 제1 접촉 구멍(72), 게이트 패드(24) 및 데이터 패드(64)를 드러내는 제2 빛 제3 접촉 구멍(74, 76)을 정의하도록 선택 노광하고, 제2 노광 공정을 통하여 유기막의 상부가 요철 형상으로 패터닝되게 하는 통상의 엠보싱(embossing) 노광을 유기막 전체에 진행한다. 이후, 상술한 바와 같이, 두 번의 노광 공정을 연속적으로 진행한 유기막을 현상하면, 도면에 도시한 바와 같은 패턴을 가지는 유기 보호막(70)을 형성할 수 있다.In order to form the organic passivation layer 70 as described above, two exposure processes are successively performed on the applied organic film, and the first contact hole 72, the gate pad 24, and the data pad are subjected to the first exposure process. Selective exposure to define a second light third contact hole 74, 76 exposing 64, and an organic film subjected to conventional embossing exposure that causes the top of the organic film to be patterned into an uneven shape through the second exposure process. Proceed to the whole. Thereafter, as described above, when the organic film that has undergone two exposure processes is developed, an organic protective film 70 having a pattern as shown in the drawing may be formed.

다음, 도 7a 및 도 7b에 도시한 바와 같이, 유기 보호막(70)이 형성된 결과의 기판 위에 반사 특성이 우수한 금속 물질 예를 들어, 알루미늄 또는 알루미늄 합금을 증착한 후, 사진 식각하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되되, 화소 영역의 하부에 투과창(H)이 있는 반사 전극(80)을 형성한다.Next, as shown in FIGS. 7A and 7B, a metal material having excellent reflection characteristics, for example, aluminum or an aluminum alloy is deposited on the resulting substrate on which the organic protective film 70 is formed, and then photo-etched to form a first contact hole. A reflective electrode 80 having a transmission window H is connected to the drain electrode 66 through the pixel electrode 72.

이어, 반사 전극(80) 및 유기 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 증착한 후, 사진 식각하여 투명 전극(90)을 형성한다. 이 때, 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드 및 게이트 패드(64, 24)에 연결되는 보조 데이터 패드 및 보조 게이트 패드(94, 96)를 함께 형성한다. Subsequently, a transparent conductive material such as ITO or IZO is deposited on the reflective electrode 80 and the organic passivation layer 70, and then photo-etched to form the transparent electrode 90. At this time, the auxiliary data pads and the auxiliary gate pads 94 and 96 which are connected to the data pads and the gate pads 64 and 24 through the second and third contact holes 74 and 76 are formed together.

본 발명의 실시예에서 투명 전극(90)은 그의 하부에 접촉하고 있는 반사 전극(80)과 함께 이충층 구조의 화소 전극(P)을 이룬다.In the embodiment of the present invention, the transparent electrode 90 forms a pixel electrode P having a double layer structure together with the reflective electrode 80 contacting the lower portion thereof.

여기서, 반사 전극(80)을 투과창(H)이 없는 상태로 형성하고, 투명 전극(90)을 형성하지 않음으로써, 화소 전극(P)을 반사 전극(80)만으로하여 형성할 수 있다. 이 경우, 보조 데이터 및 게이트 패드(94. 96)는 반사 전극(80) 형성용 물질로 형성한다. In this case, the reflective electrode 80 may be formed without the transmission window H, and the transparent electrode 90 may not be formed, thereby forming the pixel electrode P using only the reflective electrode 80. In this case, the auxiliary data and the gate pads 94. 96 are formed of a material for forming the reflective electrode 80.                     

또한, 반사 전극(80)을 형성하지 않고 투명 전극(90)만을 형성함으로써, 화소 전극(P)을 투명 전극(90)만으로 형성할 수 있다. In addition, by forming only the transparent electrode 90 without forming the reflective electrode 80, the pixel electrode P can be formed only by the transparent electrode 90.

이어, 도 8a 및 도 8b에 도시한 바와 같이, 흑색 유기 물질을 기판 전면에 도포한 후, 선택 노광 및 현상하여, 게이트선(22) 및 데이터선(62)에 중첩하는 블랙 매트릭스(BM)를 형성한다. 이 때, 블랙 매트릭스(BM)는 게이트선(22) 및 데이터선(62)에서 빛이 반사되는 것을 막는 차광 기능을 역할 이외에 소정의 높이 이상을 형성할 경우, 스페이서의 기능을 한다. Subsequently, as shown in FIGS. 8A and 8B, after the black organic material is coated on the entire surface of the substrate, the black matrix BM overlapping the gate line 22 and the data line 62 is selectively exposed and developed. Form. At this time, the black matrix BM functions as a spacer when forming a predetermined height or more in addition to a light blocking function of preventing light from being reflected from the gate line 22 and the data line 62.

다음, 도 9에 도시한 바와 같이, 전착 공정에 의하여 투명 전극(90) 위에 적색(R), 녹색(G), 청색(B)의 색 필터(100)를 화소셀 별로 순차 형성한다.Next, as illustrated in FIG. 9, the color filters 100 of red (R), green (G), and blue (B) are sequentially formed for each pixel cell on the transparent electrode 90 by the electrodeposition process.

전착 공정은 기판 위에 도전층을 증착한 후 패터닝하여 이 도전막 위에 전기 적으로 착색층을 형성하는 기술을 사용한다. 구체적으로는, 전하를 가지고 있는 가용성 수지에 안료를 분산한 전착 용액에서 전착용 극판과 대향 전극과의 사이에 전압을 인가하여 전착용 극판에 소정 두께의 착색층을 형성함으로써 색 필터를 형성한다. The electrodeposition process uses a technique of depositing a conductive layer on a substrate and then patterning to form an electrically colored layer on the conductive film. Specifically, a color filter is formed by forming a colored layer having a predetermined thickness on the electrode plate for electrodeposition by applying a voltage between the electrode plate for electrodeposition and the counter electrode in the electrodeposition solution in which the pigment is dispersed in a charge-soluble resin.

본 발명에서는 전착용 극판이라 할 수 있는 투명 전극(90)이 형성된 기판을 안료, 계면활성제, 전도성 고분자 등이 분산 혼합된 용액 속에 침수시킨 후, 투명 전극(90)을 애노드로 사용하고, 투명 전극(90)에 대향되는 대향 전극(도시하지 않음)을 캐쏘드로 사용하여, 적색, 녹색, 청색의 세가지 안료 중 하나, 예를 들어, 적색 안료를 안료를 투명 전극(90) 위에 착색시킴으로써, 적색의 색 필터를 제작한다. 이어, 마찬가지 방법으로 녹색 및 청색의 안료를 다른 투명 전극 위에 착색시 킴으로써, 녹색 및 청색의 색 필터를 순차적으로 제작한다.In the present invention, after the substrate on which the transparent electrode 90, which is called electrode plate for electrodeposition, is formed is immersed in a solution in which pigments, surfactants, conductive polymers and the like are dispersed and mixed, the transparent electrode 90 is used as an anode, and the transparent electrode Using a counter electrode (not shown) opposite to 90 as the cathode, one of three pigments of red, green, and blue, for example, a red pigment, is colored onto the transparent electrode 90 to produce a red Create a color filter. Subsequently, green and blue color filters are sequentially produced by coloring the green and blue pigments on the other transparent electrodes in a similar manner.

이 때, 블랙 매트릭스(BM)는 투명 전극(90) 간의 영역에 형성되어 있어서, 전착 공정 중 안료가 투명 전극(90) 이외의 영역에 착색되는 것을 방지하는 방지막의 기능을 한다. At this time, the black matrix BM is formed in the region between the transparent electrodes 90, and functions as a prevention film which prevents the pigment from coloring in regions other than the transparent electrode 90 during the electrodeposition process.

본 발명에서는 투명 전극(90)에 소정의 전압을 인가하기 위하여, 게이트 배선과 데이터 배선을 이용한다. 즉, 기판 위의 모든 게이트선(22)에 게이트 패드(24)를 통하여 게이트 온 전압을 인가하여 모든 박막 트랜지스터를 온 상태로 만든 후, 특정의 색을 색 필터가 형성될 화소셀이 연결되어 있는 데이터선(62)에 데이터 패드(64)를 통하여 전착용 전압을 인가한다. 전착용 전압은 데이터선(62), 소스 전극(65) 및 드레인 전극(66)을 지나 화소 전극(P)의 반사 전극(80) 및 투명 전극(90)에 인가된다. 동시에 대향 전극(도시하지 않음)에 또 다른 전압을 걸어서 전착 용액 중에서 투명 전극과 대향 전극과의 전압 차이에 의하여 전착 용액의 안료를 투명 전극(90) 위에 소정 두께로 착색시킴으로써 색 필터를 제작한다. In the present invention, a gate wiring and a data wiring are used to apply a predetermined voltage to the transparent electrode 90. That is, all the thin film transistors are turned on by applying a gate-on voltage to all the gate lines 22 on the substrate through the gate pads 24, and then the pixel cells to which the color filters are to be formed have a specific color. The electrodeposition voltage is applied to the data line 62 through the data pad 64. The electrodeposition voltage is applied to the reflective electrode 80 and the transparent electrode 90 of the pixel electrode P after passing through the data line 62, the source electrode 65, and the drain electrode 66. At the same time, another voltage is applied to the counter electrode (not shown) to produce a color filter by coloring the pigment of the electrodeposition solution to a predetermined thickness on the transparent electrode 90 by the voltage difference between the transparent electrode and the counter electrode in the electrodeposition solution.

이와 같은 색 필터 제작 공정은 투명 전극 위에 전착 기술에 의하여 안료를 착색시키면 되므로, 색 필터용 유기막을 도포한 후, 마스크를 이용하여 선택 노광 및 현상하여 색 필터를 제작하는 통상의 공정에 비하여, 공정 단순화에 있어서, 유리하다. Such a color filter manufacturing step is required to color the pigment on the transparent electrode by an electrodeposition technique, so that after applying the organic film for color filters, selective exposure and development using a mask to produce a color filter, the process For simplicity, it is advantageous.

이어, 투명 전극(90) 위에 형성된 색 필터(100)의 안료를 지지해주는 유기막(110)을 얇게 도포하여, 도 2에 보인 바와 같은 단면 구조를 가지는 박막 트랜지스터 기판을 제작한다. Subsequently, a thin film of the organic layer 110 supporting the pigment of the color filter 100 formed on the transparent electrode 90 is manufactured to manufacture a thin film transistor substrate having a cross-sectional structure as shown in FIG. 2.

상술한 바와 같이, 본 발명에서는 별도의 패턴을 형성하거나 추가의 공정을 진행하지 않고서 화소 전극을 이용한 전착 기술에 의하여 색 필터를 형성하므로, 제조 공정을 단순화할 수 있다.


As described above, in the present invention, the color filter is formed by the electrodeposition technique using the pixel electrode without forming a separate pattern or performing an additional process, thereby simplifying the manufacturing process.


Claims (7)

기판; Board; 상기 기판 위에 형성되는 게이트선; A gate line formed on the substrate; 상기 게이트선에 절연되게 교차하여 화소 영역을 정의하는 데이터선; A data line insulated from and intersecting the gate line to define a pixel area; 상기 화소 영역에 상기 게이트선 및 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터; A thin film transistor electrically connected to the gate line and the data line in the pixel area; 상기 박막 트랜지스터 위에 형성되어 있는 유기 절연막;An organic insulating layer formed on the thin film transistor; 상기 유기 절연막 위에 형성되어 있고 상기 박막 트랜지스터에 연결되어 있으며 투과창을 가지는 반사 전극 및 상기 반사 전극 위에 형성되어 있는 투명 전극을 포함하는 화소 전극; 그리고 A pixel electrode formed on the organic insulating layer and connected to the thin film transistor and including a reflective electrode having a transmission window and a transparent electrode formed on the reflective electrode; And 상기 화소 전극 위에 전착되어 있는 색 필터A color filter electrodeposited on the pixel electrode 를 포함하는 Containing 반투과형 박막 트랜지스터 기판. Transflective thin film transistor substrate. 삭제delete 제1항에서, In claim 1, 상기 화소 전극 간의 영역에 형성되는 블랙 매트릭스를 더 포함하는 반투과형 박막 트랜지스터 기판.A semi-transmissive thin film transistor substrate further comprising a black matrix formed in the region between the pixel electrode. 기판 위에 게이트선, 게이트선에 절연되게 교차하여 화소 영역을 정의하는 데이터선, 화소 영역에 상기 게이트선 및 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계; Forming a thin film transistor electrically connected to the gate line and the data line in the pixel region, the data line defining a pixel region by crossing the gate line and the gate line insulated from each other; 상기 박막 트랜지스터를 포함하는 기판을 덮는 유기 절연막을 형성하는 단계; Forming an organic insulating layer covering the substrate including the thin film transistor; 상기 유기 절연막에 상기 박막 트랜지스터의 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계; Forming a contact hole in the organic insulating layer to expose a drain electrode of the thin film transistor; 상기 유기 절연막 위에 투과창을 가지는 반사 전극을 형성하는 단계;Forming a reflective electrode having a transmission window on the organic insulating layer; 상기 반사 전극 위에 투명 전극을 형성하는 단계; 그리고Forming a transparent electrode on the reflective electrode; And 상기 투명 전극 위에 전착 기술을 사용하여 색 필터를 형성하는 단계Forming a color filter on the transparent electrode using an electrodeposition technique 를 포함하는 Containing 반투과형 박막 트랜지스터 기판의 제조 방법. Method for manufacturing a transflective thin film transistor substrate. 제4항에서, In claim 4, 상기 전착 기술은 상기 게이트선에 게이트 온 전압을 인가한 후, 상기 데이터선을 통하여 상기 화소 전극에 전착용 전압을 인가하여 진행하는 반투과형 박막 트랜지스터 기판의 제조 방법. The electrodeposition technique is a method of manufacturing a transflective thin film transistor substrate by applying a gate-on voltage to the gate line, and then applying an electrodeposition voltage to the pixel electrode through the data line. 제1항에서, In claim 1, 상기 유기 절연막은 요철 형상의 표면을 가지는 반투과형 박막 트랜지스터 기판.The organic insulating layer is a semi-transmissive thin film transistor substrate having a concave-convex surface. 제4항에서, In claim 4, 상기 유기 절연막에 접촉 구멍을 형성하는 단계에서 상기 유기 절연막의 표면을 요철 형상으로 패터닝하는 반투과형 박막 트랜지스터 기판의 제조 방법.And forming a contact hole in the organic insulating film to pattern the surface of the organic insulating film into an uneven shape.
KR1020010036542A 2001-06-26 2001-06-26 Thin film transistor and fabricating method thereof KR100806890B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036542A KR100806890B1 (en) 2001-06-26 2001-06-26 Thin film transistor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036542A KR100806890B1 (en) 2001-06-26 2001-06-26 Thin film transistor and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20030001701A KR20030001701A (en) 2003-01-08
KR100806890B1 true KR100806890B1 (en) 2008-02-22

Family

ID=27711134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036542A KR100806890B1 (en) 2001-06-26 2001-06-26 Thin film transistor and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR100806890B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055874A (en) * 1991-06-28 1993-01-14 Casio Comput Co Ltd Production of substrate for liquid crystal display element
JPH05257137A (en) * 1992-03-13 1993-10-08 Nec Corp Color liquid crystal display device
JPH06186544A (en) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd Reflection type liquid crystal display device
JPH10319430A (en) * 1997-05-15 1998-12-04 Sharp Corp Liquid crystal display device
KR19990048366A (en) * 1997-12-09 1999-07-05 윤종용 Manufacturing method of thin film transistor substrate for liquid crystal display device
KR19990079891A (en) * 1998-04-10 1999-11-05 윤종용 Reflective Liquid Crystal Display and Manufacturing Method Thereof
JP2000162625A (en) * 1998-11-26 2000-06-16 Sanyo Electric Co Ltd Color reflection type liquid crystal display device and its production

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055874A (en) * 1991-06-28 1993-01-14 Casio Comput Co Ltd Production of substrate for liquid crystal display element
JPH05257137A (en) * 1992-03-13 1993-10-08 Nec Corp Color liquid crystal display device
JPH06186544A (en) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd Reflection type liquid crystal display device
JPH10319430A (en) * 1997-05-15 1998-12-04 Sharp Corp Liquid crystal display device
KR19990048366A (en) * 1997-12-09 1999-07-05 윤종용 Manufacturing method of thin film transistor substrate for liquid crystal display device
KR19990079891A (en) * 1998-04-10 1999-11-05 윤종용 Reflective Liquid Crystal Display and Manufacturing Method Thereof
JP2000162625A (en) * 1998-11-26 2000-06-16 Sanyo Electric Co Ltd Color reflection type liquid crystal display device and its production

Also Published As

Publication number Publication date
KR20030001701A (en) 2003-01-08

Similar Documents

Publication Publication Date Title
US7858452B2 (en) Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor
KR101197223B1 (en) An array substrate for trans-flective liquid crystal display device and fabrication method of the same
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
JP4875482B2 (en) Method for manufacturing reflective liquid crystal display device
KR101100674B1 (en) Method of fabricating of an array substrate for LCD with color-filter on TFT
JP4799481B2 (en) Manufacturing method of liquid crystal display device
KR100750872B1 (en) Array substrate for Liquid crystal display and method for fabricating thereof
KR20030030564A (en) method for fabricating a Transflective liquid crystal display device and the same
KR20010046652A (en) liquid crystal display with color filter and method for fabricating the same
KR20060119218A (en) The substrate for lcd and method for fabricating of the same
KR100646790B1 (en) Thin film transistor panel and fabricating method thereof
KR100806890B1 (en) Thin film transistor and fabricating method thereof
KR100648422B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100719265B1 (en) Array plate for liquid crystal display device and fabricating method thereof
KR100840315B1 (en) Color filter plate, method for fabricating the plate and liquid crystal display
KR100930921B1 (en) Array substrate for reflective transmissive liquid crystal display device and manufacturing method thereof
KR100806884B1 (en) Liquid crystal display
KR100816332B1 (en) Liquid crystal display
KR100743418B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR20030025516A (en) A thin film transistor panels for liquid crystal display for reflection type and methods for manufacturing the same
KR100848086B1 (en) Liquid crystal display
KR100631372B1 (en) method for fabricating array substrate for liquid crystal display
KR20160135898A (en) Liquid crystal display device
KR100767376B1 (en) A thin film transistor panels for liquid crystal display for reflection type
KR20020013308A (en) a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee