KR100806784B1 - Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same - Google Patents
Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same Download PDFInfo
- Publication number
- KR100806784B1 KR100806784B1 KR1020060137569A KR20060137569A KR100806784B1 KR 100806784 B1 KR100806784 B1 KR 100806784B1 KR 1020060137569 A KR1020060137569 A KR 1020060137569A KR 20060137569 A KR20060137569 A KR 20060137569A KR 100806784 B1 KR100806784 B1 KR 100806784B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- substrate
- plating liquid
- flow rate
- plating solution
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
Description
도 1 및 도 2는 종래 기술에 따른 기판 도금 장치의 구조를 나타낸 도면,1 and 2 is a view showing the structure of a substrate plating apparatus according to the prior art,
도 3은 본 발명의 일 실시예에 따른 기판 도금 장치의 구조를 나타낸 단면도,3 is a cross-sectional view showing the structure of a substrate plating apparatus according to an embodiment of the present invention;
도 4는 본 발명의 일 실시예에 따른 도금액 분사관의 구조를 나타낸 도면,4 is a view showing the structure of a plating liquid injection tube according to an embodiment of the present invention;
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 기판 도금 장치를 이용한 반도체 소자의 금속 배선 형성 방법을 나타낸 공정 단면도이다.5A to 5C are cross-sectional views illustrating a method of forming metal wirings of a semiconductor device using a substrate plating apparatus according to an exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
314: 도금액 분사관 314a: 경계막314: plating
340: 도금액 공급관 342: 유량 측정기340: plating liquid supply pipe 342: flow meter
344: 필터 346: 펌프344: filter 346: pump
330: 도금액 저류조330: plating liquid storage tank
본 발명은 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 더욱 상세하게는 금속 배선 형성시 기판의 중심과 가장자리 간의 균일도를 개선하기 위한 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.The present invention relates to a substrate plating apparatus and a method of forming metal wirings of a semiconductor device using the same, and more particularly, to a substrate plating apparatus and a metal wiring of a semiconductor device using the same to improve the uniformity between the center and the edge of the substrate when the metal wiring is formed. It relates to a forming method.
반도체 장치에 배선을 형성하는 기존의 한 공정은, 배선 트렌치 (Interconnect Trench) 및 접촉 구멍 내에 금속, 즉 전기도체를 채우는 다마신 공정(Damascene Process)이다. 상기 다마신 공정에 따르면, 내부층 유전체(Interlayer Dielectric) 내에 형성된 배선 트렌치 및 접촉 구멍은 알루미늄, 은 및 구리 등과 같은 금속으로 채워지고, 그 후 임의의 초과 금속 퇴적물이 화학적 기계적 폴리싱(Chemical Mechanical Polishing) 공정에 의하여 제거되어 내부층 유전체를 평탄화한다.One existing process for forming wiring in a semiconductor device is a damascene process in which a metal, i.e., an electrical conductor, is filled in interconnect trenches and contact holes. According to the damascene process, the wiring trenches and contact holes formed in the interlayer dielectric are filled with metals such as aluminum, silver, copper, and the like, after which any excess metal deposits are subjected to chemical mechanical polishing. It is removed by the process to planarize the inner layer dielectric.
최근에는, 반도체 기판 상에 배선 회선을 형성하는 금속 물질로서, 알루미늄이나 알루미늄 합금 대신에, 낮은 전기 저항률 및 전기이동(Electromigration)에 대한 높은 저항을 갖는 구리를 이용하는 것이 일반화된 추세이다. 이러한 구리 배선은 CVD(Chemical Vapor Deposition), 스퍼터링(Sputtering) 및 도금에 의해 이루어질 수 있다. 어떠한 경우에 있어서도, 구리막은 기판의 전체 표면 상에 퇴적되고, 그 후 CMP 공정에 의하여 원하지 않는 구리 퇴적물을 기판에서 제거한다.Recently, as a metal material for forming wiring lines on a semiconductor substrate, instead of aluminum or an aluminum alloy, it is a general trend to use copper having low electrical resistivity and high resistance to electromigration. Such copper wiring may be made by chemical vapor deposition (CVD), sputtering, and plating. In any case, a copper film is deposited on the entire surface of the substrate, after which unwanted copper deposits are removed from the substrate by a CMP process.
도 1 및 도 2는 종래 기술에 따른 기판 도금 장치의 구조를 나타낸 도면이다.1 and 2 is a view showing the structure of a substrate plating apparatus according to the prior art.
도 1에 도시된 바와 같이, 기판 도금 장치는 위쪽으로 향하는 피도금면을 갖 는 기판(W)을 고정시키는 기판 홀더(40)와, 상기 기판 홀더(40)를 둘러싸는 하우징(41)을 가진다. 기판 홀더(40)는 수직형 실린더(42)에 의하여 수직 이동이 가능하고, 회전모터(43)에 의해 하우징(41)과 일체로 그 자체축을 중심으로 회전 가능하다. 탄성 물질의 시일 링(44)은 하우징(41)의 상단에 탑재되고 안쪽 및 아래쪽으로 연장된다. 기판(W)을 고정하고 있는 기판 홀더(40)는, 상기 기판(W)의 도금될 상부면의 주변 에지가 시일 링(44)에 대해 가압될 때까지 상승된다. 따라서, 기판(W)에 대해 고정된 시일 링(44)은 도금액이 주변으로 흩어지는 것을 방지한다.As shown in FIG. 1, the substrate plating apparatus has a
하우징(41) 위에는 수직형 실린더(45)에 의하여 수직 이동이 가능하고 스윙모터(46)에 의하여 각이동이 가능한 스윙 아암(45)이 위치한다. 스윙 아암(47)은 그것의 자유단으로부터 아래쪽으로 매달린 도금셀(50)을 지지한다. 상기 도금셀(50)은 도금액을 도금셀(50)로 공급하고 도금액을 도금셀(50)로부터 배출시키는 도금액 공급/배출관(48) 및 도금셀(50)로부터 가스를 배출시키는 가스 배출관(49)에 연결된다.Above the
도 2에 도시된 바와 같이, 도금셀(50)은 그 안에 형성된 하부 개방 끝단을 갖는 실링 부재(52)와, 상기 실링 부재(52)의 내부 원주면과 밀접하게 접촉하여 실링 부재(52)의 상부 끝단부에 배치되는 판형 양극(54)을 구비한다. 상기 양극(54)의 하부면에는 다공성 세라믹 물질과 같은 판형 다공성 물질로 만들어진 도금액 유지 부재(56)가 제공된다. 음극 전극(58)은 상기 실링 부재(52)의 원주면 상에 배치된다. 상기 양극(54) 및 도금액 유지 부재(56)는 도금액을 공급하고 배출하기 위하여 그것을 통해 수직으로 형성된 도금액 공급/배출 구멍(60)을 구비한다. 도금액 공급/배출 구멍(60)은 도금액 공급/배출관(48)에 연결된다. 상기 양극(54)은 또한 실링 부재(52)의 내부로부터 공기와 같은 가스를 배출하기 위하여 그것을 통해 수직으로 형성된 가스 배출 구멍(62)을 구비한다. 가스 배출 구멍(62)은 가스 배출관(49)에 연결된다.As shown in FIG. 2, the
도금셀(50)의 하부 개방 끝단이 소정의 압력하에서 기판(W)의 상부면(피도금면)에 대하여 가압되면, 실링 부재(52)의 하부 선단이 기판(W)의 피도금면과 밀폐되듯이 접촉되어, 상기 실링 부재(52) 내에 밀봉된 공간(64)을 형성한다. 이때, 음극 전극(58)의 하부 선단은 기판(W)의 피도금면 상의 시드층에 전기적으로 접속된다.When the lower open end of the
실링 부재(52)의 선단이 기판(W)의 피도금면과 밀폐되듯이 접촉되어 있는 동안, 금속 도금액(예를 들면, 구리 도금액)은 도금액 공급/배출 구멍(60)을 통해 공급된다. 이제, 밀봉된 공간(64) 내에 있는 공기와 같은 가스가 가스 배출 구멍(62)을 통해 배출되고, 밀봉된 공간(64)은 금속 도금액으로 채워진다. 그 후, 양극(54) 및 음극 전극(58) 사이의 도금 전원(66)으로부터 소정의 DC 도금전압이 인가되고, 도금 전류가 양극(54)과 기판(W)의 시드층 사이에 흐르게 되어, 밀봉된 공간(64)을 대면하는 시드층의 표면 영역(피도금면) 상에 도금된 금속막(예를 들면, 구리-도금막)을 형성한다.While the tip of the sealing
상술된 바와 같이, 도금셀(50)의 실링 부재(52)의 선단은 기판(W)의 상부면(피도금면)과 접촉되어 밀봉된 소형 공간(64)을 형성하고, 기판(W)의 전기적 도금을 위하여 상기 밀봉된 공간(64) 내로 도금액이 도입된다. 도금액이 유지되는 기 판(W)의 표면 영역 상에 도금막을 형성하기 위하여, 상기 도금액이 기판(W)의 피도금면 영역 내에서만 유지될 수 있도록, 실링 부재(52)의 선단에 의해 둘러싸인 영역은 기판(W)의 피도금면 영역과 동일하게 만들어진다.As described above, the tip of the sealing
도금액은 밀봉된 공간(64) 내에 밀봉되므로, 양극과 기판이 도금액 내에서 서로를 향하여 배치되는 종래의 도금장치와는 다르게, 양극(54)의 주위부에서의 전기장 강도가 약하지 않다. 양극(54)과 상기 양극(54)을 향하는 기판(W)의 시드층 사이의 전기장 강도를 균일하게 하는 것이 용이하고, 기판(W)의 피도금면 영역에서만 균일한 두께의 도금막을 형성하는 것이 용이해진다.Since the plating liquid is sealed in the sealed
도금액 공급/배출 구멍(60)은 양극(54)과 도금액 유지 부재(56)를 통해 형성되고, 상기 배출 구멍(62)은 양극(54)을 통해 형성된다. 그 결과, 금속 도금액이 도금액 공급/배출 구멍(60)을 통해 실링 부재(52) 내의 밀봉된 공간(64)으로 공급되면, 상기 밀봉된 공간(64) 내의 공기와 같은 가스가 상기 배출 구멍(62)을 통해 배출된다. 밀봉된 공간(64) 내의 가스는 금속 도금액과 원활하게 교체될 수 있다. 상기 가스는 금속 도금액에 남아있는 것이 방지되므로, 기판(W)상에 고품질 도금막이 형성될 수 있다.The plating liquid supply /
음극 전극(58)은 실링 부재(52)의 원주면 상에 배치되어, 상기 실링 부재(52)의 외부에서 기판(W)의 피도금면상의 시드층에 전기적으로 접속된다. 따라서, 음극 전극(58)은 도금액에 노출되지 않는다. 그 결과, 음극 전극(58)은 도금액에 의해 부식되는 것이 방지되어, 음극 전극(58)의 표면 상에는 도금된 금속막이 퇴적되지 않을 것이다.The
하지만, MEMS(Micro Electro Mechanical System) 등에 이용되는 두꺼운 구리막을 도금할 경우 고속 도금(High Speed Plating)을 시도하기 위한 제한 전류(Limiting Current)를 높이기 위해 웨이퍼 회전 속도(Wafer Rotating Speed)를 늘리거나 웨이퍼 표면의 도금액 내 구리 이온 농도를 높이기 위해 도금액의 흐름율(Flow Rate)을 높여야 하는데, 이때 웨이퍼의 중심과 가장자리 간의 균일도(Uniformity)가 떨어지는 문제점이 발생한다.However, when plating a thick copper film used for a micro electro mechanical system (MEMS), the wafer rotation speed or the wafer rotation speed may be increased to increase the limiting current for high speed plating. In order to increase the concentration of copper ions in the plating liquid on the surface, the flow rate of the plating liquid must be increased, which causes a problem of uniformity between the center and the edge of the wafer.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 금속 배선 형성시 기판의 중심과 가장자리 간의 균일도를 개선하기 위한 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선 형성 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and to provide a substrate plating apparatus for improving the uniformity between the center and the edge of the substrate when forming the metal wiring and a method for forming a metal wiring of the semiconductor device using the same There is this.
본 발명의 다른 목적은 금속 배선의 신뢰성을 향상시키고, 금속 배선 내에 존재하는 마이크로 보이드(Micro Void)를 효과적으로 제거하기 위한 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선 형성 방법을 제공한다.Another object of the present invention is to provide a substrate plating apparatus for improving the reliability of metal wiring and effectively removing micro voids present in the metal wiring, and a method of forming metal wiring of a semiconductor device using the same.
이와 같은 목적을 달성하기 위한 본 발명은, 도금액을 유지하는 도금조; 상기 도금조의 상부에 위치하여 기판이 자유롭게 착탈되고, 모터의 구동에 따라 수평 방향으로 회전하는 기판유지부; 상기 도금조의 바닥면에 대해 소정 간격으로 이격되어 수평으로 배치되고, 상기 도금액에 침지되어 양극 전극이 되는 양극판; 상기 도금조의 바닥에 연결되고, 내부에 다수의 경계막을 포함하여 기판을 중심으로 다 수의 영역으로 나누어지며, 상기 다수의 영역에 대해 상기 도금액의 흐름율(Flow Rate)을 제어하여 상기 도금액을 분사하는 도금액 분사관; 상기 다수의 영역 각각에 연결되어 유량 측정기 및 펌프에 의해 상기 다수의 영역에 공급되는 도금액의 흐름율을 제어하는 다수의 도금액 공급관; 및 상기 다수의 도금액 공급관을 통하여 도금액을 공급하는 도금액 저류조를 포함한다.The present invention for achieving the above object is a plating bath for holding a plating solution; A substrate holding part located on an upper portion of the plating bath and freely detachable from the substrate and rotating in a horizontal direction according to the driving of the motor; A positive electrode plate horizontally spaced at a predetermined interval from the bottom surface of the plating bath and immersed in the plating solution to be a positive electrode; It is connected to the bottom of the plating bath, is divided into a plurality of areas around the substrate including a plurality of boundary membranes therein, and spraying the plating liquid by controlling the flow rate (flow rate) of the plating liquid for the plurality of areas Plating liquid injection tube to be; A plurality of plating liquid supply pipes connected to each of the plurality of regions to control a flow rate of the plating liquid supplied to the plurality of regions by a flow meter and a pump; And a plating liquid storage tank for supplying a plating liquid through the plurality of plating liquid supply pipes.
또한, 본 발명은, 반도체 기판의 영역별로 도금액의 흐름율을 다르게 하여 도금액을 분사하는 기판 도금 장치를 이용한 반도체 소자의 금속 배선 형성 방법에 있어서, (a) 반도체 기판 상에 도전층 및 산화막을 순차적으로 증착하는 단계; (b) 상기 반도체 기판에 콘택홀 및 배선용 홈을 형성하는 단계; (c) 상기 콘택홀 및 상기 배선용 홈이 형성된 반도체 기판 상에 배리어 층 및 시드층을 형성하는 단계; (d) 상기 기판 도금 장치를 이용하여 상기 반도체 기판의 중심으로 갈수록 상기 도금액의 흐름율을 높게 하고, 상기 반도체 기판의 가장자리로 갈수록 상기 도금액의 흐름율을 낮게 하여 상기 배리어층 및 상기 시드층이 형성된 반도체 기판 전면에 도금액을 분사하여 금속층을 형성하는 단계; 및 (e) 화학적기계적연마(CMP: Chemical Mechanical Polishing) 공정을 이용하여 상기 산화막 및 상기 금속층의 표면을 평탄화하는 단계를 포함한다.In addition, the present invention provides a method for forming a metal wiring of a semiconductor device using a substrate plating apparatus for injecting a plating liquid by varying the flow rate of the plating liquid for each region of the semiconductor substrate, wherein (a) a conductive layer and an oxide film are sequentially formed on the semiconductor substrate. Depositing with; (b) forming a contact hole and a wiring groove in the semiconductor substrate; (c) forming a barrier layer and a seed layer on the semiconductor substrate on which the contact hole and the wiring groove are formed; (d) the flow rate of the plating liquid is increased by using the substrate plating apparatus toward the center of the semiconductor substrate, and the flow rate of the plating liquid is lowered toward the edge of the semiconductor substrate to form the barrier layer and the seed layer. Spraying a plating liquid on the entire surface of the semiconductor substrate to form a metal layer; And (e) planarizing the surfaces of the oxide film and the metal layer using a chemical mechanical polishing (CMP) process.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
도 3은 본 발명의 일 실시예에 따른 기판 도금 장치의 구조를 나타낸 단면도이다.3 is a cross-sectional view showing the structure of a substrate plating apparatus according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 기판 도금 장치는 위쪽으로 개구하여 내부에 도금액을 유지하는 원통 형상의 도금조(310), 아래쪽을 향해 유지하여 기판(W)이 자유롭게 착탈되는 기판유지부(320) 및 도금조(310)의 바닥면에 대해 소정 간격으로 이격되어 수평으로 배치되고, 도금액에 침지되어 양극 전극이 되는 평판 형상의 양극판(312) 등을 포함한다.As shown in FIG. 3, the substrate plating apparatus has a
도금조(310)의 바닥 중앙에는 위쪽을 향해 도금액을 분사하는 도금액 분사관(314)이 연결되고, 도금액 분사관(314)은 도금조(310)의 내부를 위쪽으로 연장하여 양극판(312)에 형성된 중앙구(312a) 내를 관통한다. 도금조(310)의 상부 바깥쪽에는 도금액받이(316)가 배치된다. 도금액 분사관(314)은 도금액 저류조(330)로부터 연장되어 유량 측정기(Flow Meter)(342), 필터(344) 및 펌프(346)가 설치된 도금액 공급관(340)에 연결되고, 도금액 저류조(330)는 도금액받이(316)로부터 연장되는 도금액 복귀관(350)에 연결된다. 여기서, 도금액 분사관(314)은 원통 형상으로 이루어지고, 내부에 다수의 원형 경계막(314a)을 포함하여 기판(W)을 중심으로 다수의 영역으로 나누어지며, 다수의 영역별로 도금액의 흐름율(Flow Rate)을 다르게 하여 도금액을 분사한다. 자세하게는, 도금액 분사관(314)은 도금액 공급관(340)에 설치된 유량 측정기(342) 및 펌프(346)에 의해 각 영역에 공급되는 도금액의 흐름율을 제어하고, 기판(W)의 중심으로 갈수록 도금액의 흐름율을 높게 하며 기판(W)의 가장자리로 갈수록 도금액의 흐름율을 낮게 한다. 본 발명의 일 실시예 에 따른 도금액 분사관(314)의 구조에 대해서는 도 4에서 상세하게 설명하기로 한다.A plating
또한, 도금조(310)의 하부에는 도금액 분사관(314)을 따라 아래쪽으로 연장 돌출된 도금액 유출구(318)가 설치되고, 도금액 유출구(318)에는 내부에 개폐밸브 (362)와 필터(364)가 설치된 도금액 유출관(360)의 일단이 연결되고, 도금액 유출관(360)의 타단은 도금액 저류조(330)에 연결된다. In addition, a plating
또한, 펌프(346)의 구동에 따라 도금액이 도금액 공급관(340)을 통하여 도금액 분사관(314)으로부터 위쪽으로 분사되어 도금조(310) 내의 도금액 중에 도금액의 분류가 형성되고, 도금조(310)에서 흘러넘친 도금액은 도금액받이(316)로 회수되어 도금액 저류조(330) 내로 유입되고, 개폐밸브(362)를 개방함으로써 도금조(310)의 바닥부의 도금액이 자중에 의해 필터(364)로 운반되며, 필터(364)에서 여과되어 도금액 저류조(330) 내로 유입된다. In addition, as the
기판유지부(320)는 내부에 모터(322)와 누름판 승강기구(324)를 수납하여 상단에 기판유지부승강기구(372)를 구비한 구동부(370)로부터 아래쪽으로 연장되는 회전축(374)의 하단에 연결되고, 이 구동부(370)는 수평 방향으로 연장되는 지지암(376)의 자유끝단부에 연결된다. 이에 따라 기판유지부(320)에 의해 유지되는 기판(W)은 모터(322)의 구동에 따라 수평 방향으로 회전하고, 기판유지부승강기구(378)의 작동에 의해 상하로 승강하게 된다. The
기판유지부(320)는 내부에 수용하는 기판(W)의 지름보다 약간 큰 지름의 원통 형상의 기판유지케이스(320a), 기판유지케이스(320a)의 내부에 배치되어 기 판(W)의 지름과 대략 동일한 지름의 원판 형상의 기판누름판(320b)으로 구성된다. 여기서, 기판누름판(320b)은 회전축(320c)의 내부에 삽입되어 연장됨이 바람직하다.The
도 4는 본 발명의 일 실시예에 따른 도금액 분사관의 구조를 나타낸 도면이다.4 is a view showing the structure of a plating liquid injection tube according to an embodiment of the present invention.
도 4에 도시된 바와 같이, (a)는 도금액 분사관(314)의 구조를 나타낸 단면도로서, 도금액 분사관(314)은 원통 형상으로 이루어지고, 내부에 설치된 다수의 원형 경계막(314a)에 의해 기판(W)을 중심으로 다수의 영역으로 나누어진다. 여기서, 원형 경계막(314a)은 하나의 도금액 분사관(314) 내에 3 내지 10 개로 설치됨이 바람직하다.As shown in FIG. 4, (a) is a cross-sectional view showing the structure of the plating
또한, 다수의 영역은 별개의 도금액 공급관(340)에 연결되고, 도금액 공급관(340)에 설치된 유량 측정기(342) 및 펌프(346)에 의해 각 영역에 공급되는 도금액의 흐름율을 제어하게 된다. 예컨대, 기판(W)의 중심으로 갈수록 도금액의 흐름율을 높게 하고, 기판(W)의 가장자리로 갈수록 도금액의 흐름율을 낮게 한다. 여기서, 도금액의 흐름율은 1~100 lpm(Liter per Meter)으로 제한하도록 한다.In addition, the plurality of regions are connected to separate plating
(b) 도금액 분사관(314)의 구조를 나타낸 평면도로서, 원통 형상으로 이루어진 도금액 분사관(314) 내에 다수의 원형 경계막(314a)이 설치되어 있고, 다수의 원형 경계막(314a)에 의해 도금액 분사관(314)이 기판(W)을 중심으로 다수의 영역으로 나누어지게 된다.(b) A plan view showing the structure of the plating
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 기판 도금 장치를 이용한 반도체 소자의 금속 배선 형성 방법을 나타낸 공정 단면도이다.5A to 5C are cross-sectional views illustrating a method of forming metal wirings of a semiconductor device using a substrate plating apparatus according to an exemplary embodiment of the present invention.
도 5a에 도시된 바와 같이, 반도체 회로 소자가 형성된 반도체 기판(510) 상에 도전층(520) 및 SiO2로 이루어지는 산화막(530)을 순차적으로 증착한 후, 리소그래피 공정 및 에칭 공정을 이용하여 콘택홀(540) 및 배선용 홈(550)을 형성하고, 콘택홀(540) 및 배선용 홈(550)이 형성된 반도체 기판(510) 상에 TiN 등으로 이루어지는 배리어층(560) 및 시드층(570)을 형성한다.As illustrated in FIG. 5A, an
도 5b에 도시된 바와 같이, 본 발명에 따른 기판 도금 장치를 이용하여 금속층(580)(예컨대, 구리 등)을 형성한다. 이때, 기판 도금 장치는 반도체 기판(510)의 중심으로 갈수록 도금액(예컨대, 구리)의 흐름율을 높게 하고, 반도체 기판(510)의 가장자리로 갈수록 도금액의 흐름율을 낮게 하여 배리어층(560) 및 시드층(570)이 형성된 반도체 기판(510) 전면에 도금액을 분사하게 된다. 여기서, 시드층(570)은 0~1000Å 두께로 형성됨이 바람직하다.As shown in Fig. 5B, a metal layer 580 (e.g., copper) is formed using the substrate plating apparatus according to the present invention. In this case, the substrate plating apparatus increases the flow rate of the plating liquid (for example, copper) toward the center of the
도 5c에 도시된 바와 같이, 화학적기계적연마(CMP: Chemical Mechanical Polishing) 공정에 의해 산화막(530) 상에 퇴적한 금속층(580)을 제거하고, 콘택홀(540) 및 배선용 홈(550)에 충전된 금속층(580)과 산화막(530)의 표면을 평탄화한다.As shown in FIG. 5C, the
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따 라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속 배선 형성시 반도체 기판의 영역별로 도금액의 흐름율을 제어함으로써, 금속 배선 형성시 기판의 중심과 가장자리 간의 금속층의 균일도를 개선할 수 있고, 시드층 두께가 300 Å 이하로 매우 얇은 경우에도 균일한 금속층을 얻을 수 있으며, MEMS(Micro Electro Mechanical System) 기술에서 필요로 하는 수십 ㎛의 금속층을 형성할 때, 고속 도금(High Speed Plating)을 이용하여 균일한 금속층을 구현할 수 있는 효과가 있다.As described above, according to the present invention, by controlling the flow rate of the plating liquid for each region of the semiconductor substrate during the formation of the metal wiring, the uniformity of the metal layer between the center and the edge of the substrate during the formation of the metal wiring can be improved, and the seed layer thickness is increased. A uniform metal layer can be obtained even when very thin (less than 300 kW), and when forming a metal layer of several tens of micrometers required by MEMS (Micro Electro Mechanical System) technology, a uniform metal layer is used by high speed plating. There is an effect that can be implemented.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137569A KR100806784B1 (en) | 2006-12-29 | 2006-12-29 | Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137569A KR100806784B1 (en) | 2006-12-29 | 2006-12-29 | Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100806784B1 true KR100806784B1 (en) | 2008-02-27 |
Family
ID=39383138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060137569A KR100806784B1 (en) | 2006-12-29 | 2006-12-29 | Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100806784B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940009600B1 (en) * | 1991-07-13 | 1994-10-15 | 금성일렉트론 주식회사 | Metal wiring method of semiconductor device |
JPH11238704A (en) | 1998-02-23 | 1999-08-31 | Ideya:Kk | Method and device for plating wiring grooves of semiconductor substrate |
KR20010029906A (en) * | 1999-07-08 | 2001-04-16 | 마에다 시게루 | Plating apparatus, plating method, plating process equipment |
KR20010110445A (en) * | 1999-12-24 | 2001-12-13 | 마에다 시게루 | Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof |
-
2006
- 2006-12-29 KR KR1020060137569A patent/KR100806784B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940009600B1 (en) * | 1991-07-13 | 1994-10-15 | 금성일렉트론 주식회사 | Metal wiring method of semiconductor device |
JPH11238704A (en) | 1998-02-23 | 1999-08-31 | Ideya:Kk | Method and device for plating wiring grooves of semiconductor substrate |
KR20010029906A (en) * | 1999-07-08 | 2001-04-16 | 마에다 시게루 | Plating apparatus, plating method, plating process equipment |
KR20010110445A (en) * | 1999-12-24 | 2001-12-13 | 마에다 시게루 | Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6416647B1 (en) | Electro-chemical deposition cell for face-up processing of single semiconductor substrates | |
US6143155A (en) | Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly | |
US7008871B2 (en) | Selective capping of copper wiring | |
US6632335B2 (en) | Plating apparatus | |
US6121152A (en) | Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly | |
JP4034655B2 (en) | Method and apparatus for electrodepositing a uniform thin film onto a substrate with minimal edge exclusion | |
WO1999065071A1 (en) | Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly | |
KR20010014062A (en) | Electro-chemical deposition system and method of electroplating on substrates | |
WO2004057060A2 (en) | Multi-chemistry electrochemical processing system | |
US6802947B2 (en) | Apparatus and method for electro chemical plating using backside electrical contacts | |
US20090020434A1 (en) | Substrate processing method and substrate processing apparatus | |
US7901550B2 (en) | Plating apparatus | |
US6723224B2 (en) | Electro-chemical polishing apparatus | |
US20090095634A1 (en) | Plating method | |
TW200413576A (en) | Tilted electrochemical plating cell with constant wafer immersion angle | |
KR100806784B1 (en) | Apparatus for plating wafer and method for manufacturing metal line of semiconductor device by using the same | |
KR101170765B1 (en) | Apparatus and method for plating substrate | |
US20060219566A1 (en) | Method for fabricating metal layer | |
JP2006152415A (en) | Plating apparatus and plating method | |
JP2007254882A (en) | Electroplating device and electroplating method | |
JP2001024307A (en) | Plating equipment | |
US20030201170A1 (en) | Apparatus and method for electropolishing a substrate in an electroplating cell | |
JP3715846B2 (en) | Board plating equipment | |
JP2005163080A (en) | Plating apparatus and plating method | |
JP2003027288A (en) | Plating equipment and plating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |