KR100806606B1 - Method for fabricating the same of semiconductor device in contact hole - Google Patents
Method for fabricating the same of semiconductor device in contact hole Download PDFInfo
- Publication number
- KR100806606B1 KR100806606B1 KR1020060060330A KR20060060330A KR100806606B1 KR 100806606 B1 KR100806606 B1 KR 100806606B1 KR 1020060060330 A KR1020060060330 A KR 1020060060330A KR 20060060330 A KR20060060330 A KR 20060060330A KR 100806606 B1 KR100806606 B1 KR 100806606B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- pattern
- hard mask
- mask
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 게이트하드마스크의 손실을 방지와 동시에 콘택 낫오픈 문제를 방지하는 반도체 소자의 콘택홀 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 전극, 질화막계 제1하드마스크와 카본이 함유된 제2하드마스크가 순차로 적층된 패턴을 형성하는 단계, 상기 패턴을 포함하는 전면에 절연층을 형성하는 단계, 상기 절연층 상에 콘택홀예정지역을 오픈시키는 질화막마스크패턴을 형성하는 단계, 상기 질화막마스크패턴을 식각마스크로 상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계를 포함하고, 상기한 본 발명은게이트패턴의 최상층에 산화막과의 높은 선택비를 갖는 카본을 함유한 실리콘카바이드계열의 하드마스크를 추가로 형성하여 콘택홀 형성 후 잔류하는 게이트하드마스크 두께의 확보 및 프로파일의 개선과 동시에 콘택홀의 낫오픈 문제를 해결하여 후속 공정 진행 마진 증가 및 소자의 신뢰성 향상에 효과가 있다.The present invention provides a method for manufacturing a contact hole of a semiconductor device which prevents a loss of a gate hard mask and at the same time prevents contact open problems. The present invention provides an electrode, a nitride film-based first hard mask and carbon on a semiconductor substrate. Forming a pattern in which the second hard masks are sequentially stacked; forming an insulating layer on the entire surface including the pattern; and forming a nitride layer mask pattern on the insulating layer to open a contact hole region. And etching the insulating layer with a self-aligned contact etch using the nitride mask pattern as an etch mask to form a contact hole self-aligned to the pattern. Gate hard remaining after contact hole formation by additional formation of silicon carbide-based hard mask containing carbon with selectivity As well as securing the thickness of the mask and improving the profile, it solves the problem of opening of the contact hole, thereby increasing the margin of the subsequent process and improving the reliability of the device.
자기정렬콘택, 식각선택비, 평탄화, 게이트패턴, 실리콘카바이드 Self-aligned contacts, etch selectivity, planarization, gate pattern, silicon carbide
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도,1A to 1C are cross-sectional views illustrating a method for manufacturing a contact hole in a semiconductor device according to the prior art;
도 2a 내지 도 2c는 도 1a 내지 도 1c의 TEM사진,Figure 2a to 2c is a TEM picture of Figures 1a to 1c,
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a contact hole in a semiconductor device according to a preferred embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
31 : 반도체 기판 32 : 게이트절연막31
33 : 게이트전극 34 : 제1하드마스크33: gate electrode 34: first hard mask
35 : 제2하드마스크 36 : 스페이서35: second hard mask 36: spacer
37 : 절연층 38 : 마스크패턴37: insulating layer 38: mask pattern
39 : 콘택홀 40A : 랜딩플러그콘택39:
반도체 소자 공정시 마스크공정의 오버레이(Over Lay)문제와 패터닝한계(Patterning Limit)를 해결하기 위해 질화막(Nitride)과 산화막(Oxide)의 선택비를 이용하여 게이트상부를 질화막으로 보호하고, 산화막을 식각하여 콘택(Contact)을 오픈하는 자기정렬콘택(Self Aligned Contact;SAC)공정이 실시되고 있다.In order to solve the overlay problem and the patterning limit of the mask process during the semiconductor device process, the upper part of the gate is protected by the nitride film using the selectivity of nitride and oxide and the oxide is etched. The Self Aligned Contact (SAC) process of opening a contact is performed.
자기정렬콘택 레시피(Recipe)의 특성상 라인 패턴(Line Pattern) 상부 질화막에 충분한 폴리머(Polymer)가 형성되는 경우 질화막 프로파일(Profile)이 점점 작아지고 오픈능력이 뛰어난 레시피를 선호하게 되면서 라인패턴 상부는 자기정렬콘택 식각시 특징적인 요철('')형 프로파일을 갖게 된다. Due to the nature of the self-aligned contact recipe, when sufficient polymer is formed in the upper nitride film of the line pattern, the nitride film profile becomes smaller and the open pattern is preferred. Characteristic irregularities when etching alignment contacts (' You have a ')' profile.
도 1a 내지 도 1c와 도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도와 TEM사진이다.1A to 1C and 2A to 2C are cross-sectional views and TEM photographs for explaining a method of manufacturing a semiconductor device according to the prior art.
도 1a 및 도 2a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트층간절연막(12)을 형성하고, 복수개의 게이트패턴(13)을 형성한다. 여기서, 게이트패턴(13)은 게이트전극과 게이트하드마스크가 순차로 적층된 구조로 형성된다.As shown in FIGS. 1A and 2A, a gate interlayer
이어서, 게이트패턴(13)을 포함한 전면에 스페이서(14)를 형성하고, 게이트패턴(13) 사이를 채울때까지 층간절연막(15)을 형성한다. 이어서, 층간절연막(15) 상에 자기정렬콘택 예정지역이 오픈된 마스크패턴(16)을 형성한다.Subsequently, a
도 1b 및 도 1c에 도시된 바와 같이, 마스크패턴(16)을 식각마스크로 게이트패턴(13) 사이 층간절연막(15)을 식각하여 자기정렬콘택 홀(17)을 형성한다.1B and 1C, the self-aligned
도 2b와 도 2c를 참조하면, 도 1b와 도 1c에서의 공정 후 형성되는 반도체 소자의 모습을 알 수 있다.Referring to FIGS. 2B and 2C, it can be seen that a semiconductor device is formed after the process of FIGS. 1B and 1C.
위와 같이, 종래 기술은 패턴상부가 라운드(Round)한 형태로 형성되어 상대적으로 어깨쪽 프로파일에 증착되는 폴리머의 양이 작고 구조적으로 스페이서질화막(Sidewall Nitride)과 게이트하드마스크의 물리적 접합이 존재하여 취약하기 때문에, 게이트패턴(13)의 어깨부분에 폴리머가 부족하여 게이트하드마스크가 손상되는 문제(P)가 발생한다.As described above, the prior art is formed by rounding the upper part of the pattern so that the amount of polymer deposited on the shoulder profile is relatively small and structurally weak due to the physical bonding between the spacer nitride and the gate hard mask. Therefore, a problem P occurs in that the gate hard mask is damaged due to insufficient polymer in the shoulder portion of the
상기한 자기정렬콘택 식각시 형성되는 요철('')자형 프로파일을 개선하기 위해 다량의 폴리머를 발생시키는 선택비가 높은 조건으로 식각을 진행할 경우, 높은 폴리머를 형성시키는 공정(High Polymer Process)은 콘택 오픈(Contact Open)능력이 현저히 떨어지기 때문에 실시하기 어려운 문제점이 있다.Unevenness formed during the self-aligned contact etching (' If the etching process is performed under the condition of high selectivity that generates a large amount of polymer to improve the shape profile, the high polymer process is performed because the contact open ability is significantly reduced. There is a difficult problem.
또한, 소자(Device)의 집적도가 증가함에 따라 도전체의 선폭은 계속 감소해왔고 선폭 감소 및 프로파이르이 영향으로 자기정렬콘택 식각시 발생하는 하드마스크손실량과 스페이서손실량이 더욱 증가하는 경향이 있다. 이런 형상 역시 하드마스크보호를 위해 고선택비를 위한 다량의 폴리머를 형성시키는 조건의 레시피를 사용해야 하지만 오픈능력의 감소를 수반하므로 개선이 어려운 문제점이 있다.In addition, as the degree of integration of devices increases, the line width of the conductor continues to decrease, and the amount of hard mask loss and spacer loss that occurs during etching of the self-aligned contact due to the decrease in the line width and propylene tends to increase. This shape also needs to use the recipe of the conditions to form a large amount of polymer for high selectivity for hard mask protection, but there is a problem that is difficult to improve because it is accompanied by a decrease in the open capacity.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트하드마스크의 손실을 방지와 동시에 콘택 낫오픈 문제를 방지하는 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and an object thereof is to provide a method for manufacturing a contact hole of a semiconductor device which prevents a loss of a gate hard mask and at the same time prevents a contact open problem.
본 발명에 의한 반도체 소자의 콘택홀 제조방법은 반도체 기판 상부에 전극, 질화막계 제1하드마스크와 카본이 함유된 제2하드마스크가 순차로 적층된 패턴을 형성하는 단계, 상기 패턴을 포함하는 전면에 절연층을 형성하는 단계, 상기 절연층 상에 콘택홀예정지역을 오픈시키는 질화막마스크패턴을 형성하는 단계, 상기 질화막마스크패턴을 식각마스크로 상기 절연층을 자기정렬콘택식각으로 식각하여 상기 패턴에 자기정렬되는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a contact hole of a semiconductor device according to the present invention includes forming a pattern in which an electrode, a nitride-based first hard mask and a carbon-containing second hard mask are sequentially stacked on a semiconductor substrate, and the front surface including the pattern. Forming an insulating layer on the insulating layer, forming a nitride mask pattern for opening a contact hole expected region on the insulating layer, etching the insulating layer with a self-aligned contact etch using the nitride mask pattern as an etch mask, Forming a contact hole that is self-aligned.
특히, 제2하드마스크는 카본을 함유한 실리콘카바이드(Silicon Carbide) 계열의 절연물질로 형성하되, SiC, SiCN 및 SiCO의 그룹 중에서 선택된 어느 하나로 형성한다.In particular, the second hard mask is formed of a silicon carbide-based insulating material containing carbon, but is formed of any one selected from the group of SiC, SiCN, and SiCO.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다. 3A to 3E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상에 게이트절연막(32)을 형성한다. 여기서, 반도체 기판(31)은 소자분리막과 웰(well)이 포함되어 있고, 게이트 절연막(32)은 열산화막으로 형성할 수 있다.As shown in FIG. 3A, a
이어서, 게이트절연막(32) 상에 게이트전극(33), 제1하드마스크(34)와 제2하드마스크(35)가 적층된 라인패턴(Line Pattern)의 게이트패턴(G)을 형성한다. 여기서, 게이트전극(33)은 폴리실리콘과 금속물질의 적층구조로 형성할 수 있는데, 예컨대 금속물질은 텅스텐 또는 텅스텐실리사이드를 사용한다. 또한, 제1하드마스크(34)는 예컨대 실리콘질화막(Si3N4)으로 형성한다.Subsequently, a gate pattern G of a line pattern in which the
특히, 제2하드마스크(35)는 후속 콘택홀 형성시 제1하드마스크(34)의 손실을 방지하기 위한 보호층역할을 하므로, 후속 절연층 식각시 산화막 레시피에 대한 식각내성이 뛰어난 물질로 형성한다. 이때, 제2하드마스크(35)를 형성하는 물질은 카본을 함유한 실리콘카바이드(Silicon Carbide) 계열의 절연물질로 형성하되, 예컨대 SiC, SiCN 및 SiCO의 그룹 중에서 선택된 어느 하나로 형성한다. 또한, 제2하드마스크(35)는 화학기상증착법(Chemical Vapor Deposition;CVD), 물리적기상증착법(Physical Vapor Deposition;PVD) 또는 분자선에피택시(Molecular Beam Epitaxy;MBE) 중에서 어느 하나의 방법으로 형성한다.In particular, since the second
이어서, 게이트패턴(G)을 포함하는 전면에 스페이서(36)를 형성한다. 여기서, 스페이서(36)는 게이트패턴(G)을 보호하기 위한 것으로, 예컨대 질화막으로 형성할 수 있다.Subsequently, a
도 3b에 도시된 바와 같이, 게이트패턴(G) 사이를 채울때까지 스페이서(36) 상에 절연층(37)을 형성한다. 여기서, 절연층(37)은 게이트패턴(G)간의 절연 및 후 속 비트라인과의 층간절연을 위한 것으로, 갭필(Gap Fill)공정에 적용가능한 모든 물질을 포함하되 예컨대 산화막으로 형성하고, 바람직하게는 BPSG, SOG 또는 HDP산화막 중에서 어느 하나로 형성한다.As shown in FIG. 3B, the
이어서, 절연층(37) 상에 콘택홀 예정지역이 오픈된 마스크패턴(38)을 형성한다. 여기서, 마스크패턴(38)은 절연층(37) 상에 마스크물질, 예컨대 질화막, 폴리실리콘 또는 카본(Carbon) 중에서 어느 하나로 형성하고, 마스크물질 상에 감광막을 도포하고 노광 및 현상으로 콘택홀 예정지역을 오픈시키는 감광막패턴을 형성한 후, 감광막패턴을 식각마스크로 마스크물질을 식각하여 형성한다. 이때, 감광막패턴은 산소스트립으로 제거한다. Subsequently, a
또한, 마스크패턴(38)에 의해 정의된 콘택홀 예정지역은 랜딩플러그콘택홀(Landing Plug Contact Hole; LPC Hole) 예정지역이다.In addition, the contact hole planned area defined by the
이어서, 마스크패턴(38)을 식각마스크로 자기정렬콘택(Self Aligned Contact;SAC)식각공정을 실시한다.Subsequently, a self-aligned contact (SAC) etching process is performed using the
도 3c에 도시된 바와 같이, 자기정렬콘택식각공정을 실시하여 콘택홀(39) 즉, 랜딩플러그콘택홀을 형성한다. 여기서, 자기정렬콘택식각공정은 불소계 플라즈마 예컨대, CxFy(x,y는 1 ∼ 10)를 주식각가스로 실시한다. CxFy가스로는 C3F3, C2F4, C2F6, C3F8, C4F6, C5F8 및 C5F10의 그룹 중에서 선택된 어느 하나로 실시한다. 또한, 여기에 자기정렬콘택식각공정시 폴리머를 발생시키기 위한 가스 CaHbFc(a,b,c는 1 ∼ 10)가스와 O2를 첨가한다. CaHbFc가스로는 CH2F2, C3HF5 및 CHF3 의 그룹 중에서 선택된 어느 하나로 실시한다. 그리고, 이때 캐리어가스로 He, Ne, Ar 및 Xe 의 그룹 중에서 선택된 어느 하나의 비활성 가스를 사용한다.As shown in FIG. 3C, the self-aligned contact etching process is performed to form the
콘택홀(39)의 형성이 완료되는 시점에서 게이트패턴(G)의 상부가 일부 손실(Damage, 'D')된다. 그러나, 게이트패턴(G)의 최상층에 산화막질의 절연층(37)과 선택비가 높은 제2하드마스크(35)를 형성하였기 때문에, 낫오픈 문제가 발생하지 않도록 충분한 식각을 실시하여도 제1하드마스크(34)는 손실되지 않는다.When the formation of the
즉, 실리콘카바이드계열의 제2하드마스크(35)의 경우 질화막질의 제1하드마스크(34)보다 산화막 식각 레시피에 대한 식각 내성이 뛰어나기 때문에 제2하드마스크(35)는 제1하드마스크(34)보다 식각선택비가 높다. 따라서 제2하드마스크(35)의 하부에 위치한 제1하드마스크(34)의 손실을 방지하고, 또한 게이트하드마스크로 제1 및 제2하드마스크(34, 35)의 적층구조를 형성하여 질화막질의 제1하드마스크(34)만 단일막으로 형성한 종래의 게이트패턴구조에 비하여 제1하드마스크(34) 및 스페이서(36)의 손실을 더욱 감소시킬 수 있다.That is, in the case of the silicon carbide-based second
도 3d에 도시된 바와 같이, 콘택홀(39)을 채울때까지 도전물질(40)을 형성한다. 여기서, 도전물질(40)은 콘택플러그 즉, 랜딩플러그콘택(Landing Plug Contact;LPC)를 형성하기 위한 것으로, 예컨대 폴리실리콘으로 형성한다.As shown in FIG. 3D, the
도 3e에 도시된 바와 같이, 제1하드마스크(34)를 타겟으로 평탄화를 실시하여 랜딩플러그콘택(40A)을 형성한다. 여기서, 평탄화는 화학적기계적연마(Chemical Mechanical Polishing;CMP)공정으로 실시하되, 제1하드마스크(34)의 표면이 드러날때까지 즉, 제1하드마스크(34) 상부의 제2하드마스크(35)가 제거될때까지 실시한 다. 또한, 평탄화를 실시하기 전에 플러그형성을 위한 에치백(Etch Back)공정을 실시할 수 있다. As shown in FIG. 3E, planarization is performed on the first
평탄화가 완료되는 시점에서, 랜딩플러그콘택(40A)의 형성과 동시에 제2하드마스크(35)은 모두 제거되고, 제1하드마스크(34)와 스페이서(36)의 손실없는 게이트패턴(G1)이 형성된다. 또한, 각 랜딩플러그콘택(40A)간의 분리(Isolation)가 완료된다.At the time when the planarization is completed, all of the second
상기한 본 발명은, 게이트패턴의 최상층에 산화막과의 높은 선택비를 갖는 카본을 함유한 실리콘카바이드계열의 제2하드마스크를 추가로 형성하여 콘택홀 식각공정을 실시하므로써, 제1하드마스크 및 스페이서의 손실을 방지하여 제1하드마스크 두께의 확보 및 프로파일 개선과 동시에 콘택홀의 낫오픈 문제를 해결할 수 있는 장점이 있다.According to the present invention, the first hard mask and the spacer are formed by additionally forming a second carbide mask of silicon carbide-based silicon containing carbon having a high selectivity with respect to the oxide film on the uppermost layer of the gate pattern. By preventing the loss of the first hard mask thickness and improvement of the profile and at the same time has the advantage that can solve the problem of opening the contact hole.
또한, 본 발명의 바람직한 실시예는 게이트패턴에 대해 설명하였지만, 게이트패턴 외에 비트라인 패턴등 라인패턴(Line Pattern)과 자기정렬콘택(SAC)식각공정의 레시피를 적용하는 모든 구조에서도 적용이 가능하다.In addition, although the preferred embodiment of the present invention has been described with respect to the gate pattern, it can be applied to any structure that applies the recipe of the line pattern and the self-aligned contact (SAC) etching process, such as the bit line pattern. .
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 게이트패턴의 최상층에 산화막과의 높은 선택비를 갖는 카본을 함유한 실리콘카바이드계열의 하드마스크를 추가로 형성하여 콘택홀 형성 후 잔류하는 게이트하드마스크 두께의 확보 및 프로파일의 개선과 동시에 콘택홀의 낫오픈 문제를 해결하여 후속 공정 진행 마진 증가 및 소자의 신뢰성 향상에 효과가 있다.According to the present invention, a silicon carbide-based hard mask containing carbon having a high selectivity with respect to an oxide film is further formed on the uppermost layer of the gate pattern to secure the thickness of the gate hard mask remaining after forming the contact hole and to improve the profile. At the same time, it solves the problem of opening of contact hole, which is effective in increasing process progress margin and improving device reliability.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060060330A KR100806606B1 (en) | 2006-06-30 | 2006-06-30 | Method for fabricating the same of semiconductor device in contact hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060060330A KR100806606B1 (en) | 2006-06-30 | 2006-06-30 | Method for fabricating the same of semiconductor device in contact hole |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080001884A KR20080001884A (en) | 2008-01-04 |
KR100806606B1 true KR100806606B1 (en) | 2008-02-25 |
Family
ID=39213766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060060330A KR100806606B1 (en) | 2006-06-30 | 2006-06-30 | Method for fabricating the same of semiconductor device in contact hole |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100806606B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030096660A (en) | 2002-06-17 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
KR20040001940A (en) | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
KR20070040596A (en) | 2005-10-12 | 2007-04-17 | 주식회사 하이닉스반도체 | Method for forming contact hole in semiconductor device |
KR20070066460A (en) | 2005-12-22 | 2007-06-27 | 주식회사 하이닉스반도체 | Method for forming storage node hole in semiconductor device |
-
2006
- 2006-06-30 KR KR1020060060330A patent/KR100806606B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030096660A (en) | 2002-06-17 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
KR20040001940A (en) | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
KR20070040596A (en) | 2005-10-12 | 2007-04-17 | 주식회사 하이닉스반도체 | Method for forming contact hole in semiconductor device |
KR20070066460A (en) | 2005-12-22 | 2007-06-27 | 주식회사 하이닉스반도체 | Method for forming storage node hole in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20080001884A (en) | 2008-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7923784B2 (en) | Semiconductor device having saddle fin-shaped channel and method for manufacturing the same | |
US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
TW202018764A (en) | Methods for forming integrated circuit structure | |
KR100981530B1 (en) | Semiconductor device and method for manufacturing the same | |
KR100806606B1 (en) | Method for fabricating the same of semiconductor device in contact hole | |
KR20090106159A (en) | Method for manufacturing semiconductor device by over etch | |
KR20080001883A (en) | Method for fabricating the same of semiconductor device in contact hole | |
KR20070093794A (en) | Method for forming contact plug in semiconductor device | |
KR100945225B1 (en) | Method for fabrication of semiconductor device | |
US20090032900A1 (en) | Method of protecting shallow trench isolation structure and composite structure resulting from the same | |
US20230282488A1 (en) | Self-Aligned Double Patterning | |
KR100832018B1 (en) | Semiconductor device and method for manufacturing the same | |
KR100745058B1 (en) | Method for forming self align contact hole of semiconductor device | |
KR100835506B1 (en) | Manufacturing method of semiconductor device | |
KR20090078109A (en) | Manufacturing method of semiconductor device | |
KR100649971B1 (en) | Method for forming contact plug of semiconductor device | |
KR20080100548A (en) | Method for forming contact in semiconductor device | |
KR100780614B1 (en) | Method for fabricating semiconductor device | |
KR100673883B1 (en) | Method for forming contact plug of semiconductor device | |
KR100744002B1 (en) | Method for fabricating the same of semiconductor device | |
KR20070088244A (en) | Method for fabricating the same of semiconductor device with self aligned contact | |
KR100753033B1 (en) | Method for fabricating semiconductor device | |
KR100772532B1 (en) | Method for manufacturing semiconductor device | |
KR20080050694A (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |