KR100753033B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100753033B1 KR100753033B1 KR1020050049304A KR20050049304A KR100753033B1 KR 100753033 B1 KR100753033 B1 KR 100753033B1 KR 1020050049304 A KR1020050049304 A KR 1020050049304A KR 20050049304 A KR20050049304 A KR 20050049304A KR 100753033 B1 KR100753033 B1 KR 100753033B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal silicide
- layer
- forming
- hard mask
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
본 발명은 반도체 장치의 소자분리막으로 인해 활성영역의 범위가 실질적으로 좁아지지 않도록 할 수 있는 반도체 장치의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 금속실리사이드막을 형성하는 단계; 상기 금속실리사이드막상에 하드마스크막을 형성하는 단계; 상기 하드마스크막상에 소자분리영역을 위한 감광막패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 하드마스크막을 패터닝하는 단계; 상기 패터닝된 하드마스크막을 이용하여 상기 금속실리사이드막과 기판의 소정깊이까지 선택적으로 제거하여 소자분리용 트랜치를 형성하는 단계; 및 상기 트랜치에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하며, 상기 트랜치에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하며, 상기 금속실리사이드막이 선택적으로 제거될 때에는 제거되는 영역의 하단부의 폭이 상단부의 폭보다 더 증가될 수 있도록 산소/Cl2와 HBr 혼합개스를 사용하여 공정을 진행하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.The present invention is to provide a method of manufacturing a semiconductor device that can be prevented from substantially narrowing the range of the active region due to the device isolation film of the semiconductor device, the present invention comprises the steps of forming a metal silicide film on the substrate; Forming a hard mask layer on the metal silicide layer; Forming a photoresist pattern for device isolation regions on the hard mask layer; Patterning the hard mask layer using the photoresist pattern; Forming a device isolation trench by selectively removing the metal silicide layer and a predetermined depth by using the patterned hard mask layer; And forming an isolation layer by filling an insulating layer in the trench, and forming an isolation layer by embedding an insulation layer in the trench, wherein the lower portion of the region to be removed when the metal silicide layer is selectively removed. Provided is a method for manufacturing a semiconductor device, characterized in that the process is carried out using oxygen / Cl 2 and HBr mixed gas so that the width can be increased more than the width of the upper end.
반도체, 소자분리막, 실리콘질화막, 폴리실리콘막, 하드마스크. Semiconductor, device isolation film, silicon nitride film, polysilicon film, hard mask.
Description
도1a 내지 도1d는 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도.1A to 1D are cross-sectional views showing a method for manufacturing a semiconductor device according to the prior art.
도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.
도3은 본 발명에 의해 제조된 반도체 장치의 전자현미경사진.3 is an electron micrograph of a semiconductor device produced by the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30 : 기판 31 : 금속실리사이드막30
32 : 실리콘질화막 33 : 감광막 패턴32
34 : 소자분리용 트랜치 35 : 소자분리막34
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 소자분리막 제조방 법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a device isolation film.
반도체 장치를 제조할 때에는 패턴에 대응하는 마스크를 제조한다음, 기판상에 감광막을 도포하고, 마스크를 이용한 사진식각공정으로 도포된 감광막을 패터닝한다.In manufacturing a semiconductor device, a mask corresponding to a pattern is manufactured, and then a photoresist film is applied onto the substrate, and the photoresist film applied by the photolithography process using the mask is patterned.
이어서 패터닝된 감광막을 이용하여 하부구조를 건식각 또는 습식각을 이용하여 패터닝하게 된다. 이어서 감광막 패턴을 제거한다. 이어서 다음 패터닝된 층을 형성하고, 전술한 과정을 반복하게 된다.Subsequently, the substructure is patterned using dry or wet etching using the patterned photoresist. Subsequently, the photoresist pattern is removed. The next patterned layer is then formed, and the above process is repeated.
한편, 반도체 장치를 제조하는데 먼저 하는 공정은 소자가 형성될 영역을 정의하고, 소자가 형성되지않는 영역 즉 소자분리영역을 형성하는 공정이다.On the other hand, the first step in manufacturing a semiconductor device is a process of defining a region where a device is to be formed and forming a region where the device is not formed, that is, a device isolation region.
소자분리영역에 형성되는 소자분리막은 이웃한 소자와 소자 사이에 물리적 단절 및 전기적 절연을 이루기 위한 막이다.The device isolation film formed in the device isolation region is a film for physical disconnection and electrical insulation between neighboring devices and devices.
전통적으로 소자리막은 LOCOS 방식으로 형성하여 왔다. LOCOS 방식은 소자분리영역에 산화막을 성장시켜 일정한 두께의 막을 형성하도록 하는 것인데, 상단부와 하단부에 거의 같은 두께로 막이 성장되는 것이 특징이다. Traditionally, the elementary film has been formed by the LOCOS method. In the LOCOS method, an oxide film is grown in a device isolation region to form a film having a predetermined thickness, and the film is grown to the same thickness at the upper and lower ends.
그러나, LOCOS 방식의 소자분리막은 일명 버즈비크(bird's beak)라고 불리는 현상, 즉 소자분리막의 경계지점에서 소자가 형성될 영역까지 일정부분 침범하는 현상이 생겨서 고집적화된 반도체 장치에서는 적용하기가 어려운 점이 있다.However, the LOCOS type isolation layer is called a bird's beak, that is, a phenomenon in which the device is partially invaded from the boundary point of the isolation layer to the region where the device is to be formed is difficult to apply in a highly integrated semiconductor device. .
이를 해결하고자, 고안된 것이 STI방식의 소자분리막이다. STI 방식의 소자분리막은 소자분리영역에 일정한 트랜치를 형성하고, 그 형성된 트랜치에 절연물질을 매립시키는 방법이다.In order to solve this problem, the device isolation film of the STI method is designed. The device isolation film of the STI method is a method of forming a constant trench in the device isolation region and embedding an insulating material in the formed trench.
도1a 내지 도1d는 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도이다.1A to 1D are cross-sectional views showing a process for manufacturing a semiconductor device according to the prior art.
도1에 도시된 바와 같이, 종래기술에 의한 반도체 장치의 제조방법은 먼저 기판(10)상에 실리콘질화막(11)을 형성하고, 그 상부에 폴리실리콘막(12)을 형성한다.As shown in FIG. 1, in the conventional method of manufacturing a semiconductor device, a
이어서, 폴리실리콘막(12) 상에 감광막 패턴(13)을 형성한다.Subsequently, the
이어서 도1b에 도시된 바와 같이, 감광막 패턴(13)을 식각마스크로 하여 폴리실리콘막(12)와 실리콘질화막(11)을 선택적으로 제거하고, 기판의 소정깊이까지 제거하여 소자분리막이 형성될 트랜치(14)를 형성한다.Subsequently, as shown in FIG. 1B, a trench in which the device isolation layer is to be formed by selectively removing the
이 때에 형성된 트랜치의 측멱을 살펴보면, 폴리실리콘막(12)이 있는 부분은 수직으로 형성되나, 실리콘질화막(11)이 있는 측면은 폴리실리콘막(12)과의 식각선택비 부족으로 경사를 진 형태를 띠게 된다.Looking at the side of the trench formed at this time, the portion with the
이어서 도1c에 도시된 바와 같이, 폴리실리콘막(12)을 제거하고, 트랜치(14)에 HDP(high density plasma) 방식으로 실리콘산화막을 매립시켜 소자분리막(15)을 형성한다.Subsequently, as shown in FIG. 1C, the
이어서 도1d에 도시된 바와 같이, 인산용액을 이용하여 실리콘질화막(11)을 제거하고, 기판 전면에 폴리실리콘막(16)을 형성한다.Subsequently, as shown in FIG. 1D, the
이상과 같이 반도체 장치를 제조하게 되면, 소자분리막의 상단부의 측면이 활성영역쪽으로 기울어진 상태이기 때문에 활성영역이 실질적으로 좁아지게 된다.When the semiconductor device is manufactured as described above, since the side surface of the upper end of the device isolation film is inclined toward the active region, the active region is substantially narrowed.
또한, 활성영역이 좁아지기 때문에 그 영향으로 인해 활성영역상에 보이드 (Void)즉, 심(seam)이 존재하게 된다.In addition, since the active region is narrowed, a void, ie, a seam, exists on the active region due to its influence.
이러한 심은 이후 적층되는 막에 의해서도 완벽하게 채워지지 않아 소자의 신뢰성에 문제가 생길 수 있다.Such shims may not be completely filled by the later stacked film, which may cause a problem in device reliability.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 반도체 장치의 소자분리막으로 인해 활성영역의 범위가 실질적으로 좁아지지 않도록 할 수 있는 반도체 장치의 제조방법을 제공함을 목적으로 한다.The present invention has been proposed to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device, which can prevent the active region from being substantially narrowed due to the device isolation film of the semiconductor device.
본 발명은 기판상에 금속실리사이드막을 형성하는 단계; 상기 금속실리사이드막상에 하드마스크막을 형성하는 단계; 상기 하드마스크막상에 소자분리영역을 위한 감광막패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 하드마스크막을 패터닝하는 단계; 상기 패터닝된 하드마스크막을 이용하여 상기 금속실리사이드막과 기판의 소정깊이까지 선택적으로 제거하여 소자분리용 트랜치를 형성하는 단계; 및 상기 트랜치에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하며, 상기 금속실리사이드막이 선택적으로 제거될 때에는 제거되는 영역의 하단부의 폭이 상단부의 폭보다 더 증가될 수 있도록 산소/Cl2와 HBr 혼합개스를 사용하여 공정을 진행하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다. The present invention comprises the steps of forming a metal silicide film on the substrate; Forming a hard mask layer on the metal silicide layer; Forming a photoresist pattern for device isolation regions on the hard mask layer; Patterning the hard mask layer using the photoresist pattern; Forming a device isolation trench by selectively removing the metal silicide layer and a predetermined depth by using the patterned hard mask layer; And embedding an insulating film in the trench to form an isolation layer, and when the metal silicide film is selectively removed, oxygen / Cl 2 and HBr so that the width of the lower end of the region to be removed may be increased more than the upper end. Provided is a method of manufacturing a semiconductor device, characterized in that the process is performed using a mixed gas.
본 발명은 소자분리막을 형성하는 데 있어서, 베리어막의 일부와 식각공정조 건을 변경시켜 프로파일을 개선시킴으로서, 소자분리막에 의해 활성영역의 영역이 줄어들지 않도록 하기 위한 발명이다.The present invention improves the profile by changing a part of the barrier film and the etching process conditions in forming the device isolation film, so that the area of the active region is not reduced by the device isolation film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.
도2a에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 제조방법은 기판(30)상에 금속실리사이드막(31)을 형성하고, 그 상부에 실리콘질화막(32)을 형성하고, 그 상부에 감광막 패턴(33)을 형성한다. 여기서 도시하지는 않았지만 약 100Å 정도의 두께로 기판과 금속실리사이드막의 사이에 완충용 산화막을 형성할 수 있다. 여기서 금속실리사이드는 텅스텐실리사이드막 또는 티타늄실리사이드막을 사용한다.As shown in FIG. 2A, in the method of manufacturing a semiconductor device according to the present embodiment, a
이어서 도2b에 도시된 바와 같이, 감광막 패턴(33)을 이용하여 실리콘질화막(32)를 패터닝한다. 따라서 감광막 패턴(33)으로 하단의 하나의 막만을 패터닝하기 때문에 충분한 마진으로 인해 패터닝된 부분의 측벽이 수직으로 될 수 있다.Subsequently, as shown in FIG. 2B, the
이어서 패터닝된 실리콘질화막(32)을 이용하여 그 하단에 있는 금속과 기판의 소정 깊이까지 선택적으로 제거하여 트랜치(34)를 형성한다.Subsequently, the
이 때 패터닝된 금속실리사이드막의 단면이 하단부로 갈수록 넓어지도록 O2/HBr/Cl2 가스를 이용하여 실리사이막을 패터닝한다.At this time, the silicide film is patterned using O 2 / HBr / Cl 2 gas so that the cross section of the patterned metal silicide film becomes wider toward the lower end.
여기서 금속실리사이드막을 식각하는 공정은 실리콘질화막에 대한 식각율은 낮고 금속실리사이드막의 경사면을 보다 네거티브하게 만들며 동시에 하부 기판의 실리콘 표면은 식각되지 않게 하기 위해 산소/Cl2와 HBr 혼합개스를 사용한다.Here, the etching process of the metal silicide layer uses oxygen / Cl 2 and HBr mixed gas to lower the etch rate of the silicon nitride layer and to make the inclined surface of the metal silicide layer more negative, while preventing the silicon surface of the lower substrate from being etched.
산소/Cl2와 HBr 혼합개스의 경우 실리콘질화막에 대한 낮은 식각율과 높은 산화막과의 식각선택비를 보여주면서 과도식각시 실리콘막에 대한 래터럴(lateral)한 특성을 보여준다.In case of oxygen / Cl 2 and HBr mixed gas, the etch rate of the silicon nitride film and the etch selectivity of the oxide film are high, and the lateral characteristics of the silicon film during the transient etching are shown.
HBr 가스는 50 ~ 200 sccm, 산소는 3 ~ 7sccm, Cl2 가스는 5 ~ 10sccm으로 플로우시키고, 이 때 하부의 완충용 산화막과의 선택비는 10:1의 고 선택비를 보여주며, 금속실리사이드막의 두께 100 ~ 500%까지 과도 식각을 진행한다.The HBr gas flows from 50 to 200 sccm, oxygen from 3 to 7 sccm, and Cl2 gas from 5 to 10 sccm. At this time, the selectivity with the lower buffer oxide film shows a high selectivity of 10: 1. Overetch to 100 ~ 500% thickness.
이러한 과도식각으로 금속실리사이드막에 대한 래터럴한 식각을 유도하면서 실리콘 기판의 손실을 방지하게 된다. 이 후 실리콘 기판을 선택적으로 제거할 때에는 Cl2 유량을 증가시켜 실리콘 식각율을 증가시킴으로서 트랜치를 형성할 수 있게 된다.Such overetching induces lateral etching of the metal silicide layer while preventing the loss of the silicon substrate. Thereafter, when the silicon substrate is selectively removed, a trench may be formed by increasing the Cl 2 flow rate to increase the silicon etch rate.
이어서 도2c에 도시된 바와 같이, 실리콘질화막(32)을 제거하고 트랜치(34)에 HDP 산화막을 매립시켜 소자분리막을 형성한다.Subsequently, as shown in FIG. 2C, the
소자분리막은 HDP 산화막을 트랜치(34)에 매립될 수 있도록 형성하고, 화학적기계적연마 공정으로 트랜치(34) 이외의 영역에 형성된 산화막을 제거함으로서 형성한다.The device isolation film is formed by embedding the HDP oxide film in the
이어서 도2d에 도시된 바와 같이, 화학적기계적 연마 공정시 베리어막으로 사용된 금속실리사이드막은 NH4OH/H2O2/H2O 혼합용액을 사용하여 40 ~ 100 ℃의 온도로 제거한다.Then, as shown in Figure 2d, the metal silicide film used as the barrier film in the chemical mechanical polishing process is removed at a temperature of 40 ~ 100 ℃ using NH 4 OH / H 2 O 2 / H 2 O mixed solution.
이어서 다음공정을 위한 폴리실리콘막을 형성한다.Next, a polysilicon film for the next step is formed.
이 때 소자분리막의 상단부가 액티브영역을 침범하지 않기 때문에 액티브영역이 실질적으로 면적이 줄어드는 현상이 제거되었으며, 이전에 생겼던 보이드가 제거된다.At this time, since the upper end of the device isolation layer does not invade the active region, the phenomenon in which the active region is substantially reduced is eliminated, and voids previously generated are removed.
도3은 본 발명에 의해 제조된 반도체 장치의 전자현미경사진이다. 도3은 실리콘기판상에 실리사이드 막과 실리콘질화막이 차례로 적층되어 있는 사진이다.3 is an electron micrograph of a semiconductor device manufactured by the present invention. 3 is a photograph in which a silicide film and a silicon nitride film are sequentially stacked on a silicon substrate.
도3에서와 같이 금속실리사이드막의 경사면이 활성영역쪽으로 기울어져 있지 않아, 최종 형성된 소자분리막의 경사면도 활성영역쪽으로 기울어져 있지 않게 된다.As shown in FIG. 3, the inclined surface of the metal silicide film is not inclined toward the active region, so that the inclined surface of the finally formed device isolation film is not inclined toward the active region.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의해서 반도체 공정을 진행하게 되면, 소자분리막이 최종적으로 완성되었을 때 상단부의 경사면이 활성영역으로 기울어지지 않게 되어, 활성영역의 면적을 실질적으로 줄어들게 하는 문제점이 제거된다. 또한, 후속공정에서 진행하는 폴리실리콘막을 형성할 때에 보이드를 방지할 수 있다.According to the present invention, when the device isolation layer is finally completed, the inclined surface of the upper end is not inclined to the active region, thereby eliminating the problem of substantially reducing the area of the active region. Further, voids can be prevented when forming the polysilicon film to be advanced in the subsequent step.
따라서 반도체 장치의 제조공정상 신뢰성 향상을 기대할 수 있다.Therefore, the reliability improvement in the manufacturing process of a semiconductor device can be expected.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050049304A KR100753033B1 (en) | 2005-06-09 | 2005-06-09 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050049304A KR100753033B1 (en) | 2005-06-09 | 2005-06-09 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060128118A KR20060128118A (en) | 2006-12-14 |
| KR100753033B1 true KR100753033B1 (en) | 2007-08-30 |
Family
ID=37730831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050049304A KR100753033B1 (en) | 2005-06-09 | 2005-06-09 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100753033B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960026729A (en) * | 1994-12-15 | 1996-07-22 | 김주용 | Device Separating Method of Semiconductor Device |
| KR980006090A (en) * | 1996-06-29 | 1998-03-30 | ||
| KR980006108A (en) * | 1996-06-29 | 1998-03-30 | 김주용 | Method of forming an element isolation film of a semiconductor device |
| KR20000037460A (en) * | 2000-04-25 | 2000-07-05 | 주진용 | Method for service of gratuitous on-line game |
-
2005
- 2005-06-09 KR KR1020050049304A patent/KR100753033B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960026729A (en) * | 1994-12-15 | 1996-07-22 | 김주용 | Device Separating Method of Semiconductor Device |
| KR980006090A (en) * | 1996-06-29 | 1998-03-30 | ||
| KR980006108A (en) * | 1996-06-29 | 1998-03-30 | 김주용 | Method of forming an element isolation film of a semiconductor device |
| KR20000037460A (en) * | 2000-04-25 | 2000-07-05 | 주진용 | Method for service of gratuitous on-line game |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060128118A (en) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| KR100733446B1 (en) | Method for fabricating the same of semiconductor device with recess gate of flask shape | |
| JP3407023B2 (en) | Method for manufacturing semiconductor device | |
| TWI378508B (en) | Oxide pattern forming method and patterning method of semiconductor device | |
| KR100753033B1 (en) | Method for fabricating semiconductor device | |
| KR100419815B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100691939B1 (en) | Manufacturing method of flash memory device | |
| KR101006508B1 (en) | Method for forming element isolation layer of semiconductor device | |
| JP2006128613A (en) | Manufacture of semiconductor element | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100979233B1 (en) | Method for forming element isolation layer of semiconductor device | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JP2005317736A (en) | Method for manufacturing semiconductor device | |
| KR100353821B1 (en) | method of fabricating semiconductor device using trench type isolation process | |
| KR100673195B1 (en) | Method of forming a gate pattern in flash memory device | |
| CN108807267B (en) | Semiconductor device and method for manufacturing the same | |
| KR100792439B1 (en) | Method for manufacturing recess gate in semiconductor device | |
| JP2006351890A (en) | Method of manufacturing element isolation structure unit | |
| KR100587607B1 (en) | Method for manufacturing semiconductor device | |
| KR100923761B1 (en) | Method for forming shallow trench isolation | |
| KR100575616B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR100760829B1 (en) | Dual trench isolation method and fabrication method of flash memory device using active area etching method | |
| JP2006108423A (en) | Manufacturing method of isolation structure | |
| KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR20060113265A (en) | Method for manufacturing semiconductor device using recess gate process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |