KR100804458B1 - 트랜지스터 및 트랜지스터 제조 방법 - Google Patents
트랜지스터 및 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100804458B1 KR100804458B1 KR1020060060225A KR20060060225A KR100804458B1 KR 100804458 B1 KR100804458 B1 KR 100804458B1 KR 1020060060225 A KR1020060060225 A KR 1020060060225A KR 20060060225 A KR20060060225 A KR 20060060225A KR 100804458 B1 KR100804458 B1 KR 100804458B1
- Authority
- KR
- South Korea
- Prior art keywords
- formation region
- gate electrode
- isolation film
- element formation
- thickness
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 141
- 238000002955 isolation Methods 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 50
- 239000012212 insulator Substances 0.000 claims description 35
- 238000002513 implantation Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 63
- 229910052710 silicon Inorganic materials 0.000 abstract description 63
- 239000010703 silicon Substances 0.000 abstract description 63
- 230000000694 effects Effects 0.000 abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 20
- 239000010410 layer Substances 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
소자 형성 영역의 반도체 기판의 표면의 근방에 불순물을 부가하므로, 소자 형성 영역은, 소자 분리막으로부터 더 먼 위치에서보다 소자 분리막에 더 근접한 위치에서 더 높은 농도를 갖는다.
상기 트랜지스터에 의하면, 게이트 전극은, 소자 분리막과 게이트 절연물과의 사이의 경계에서의 두께가, 그 경계로부터 게이트 절연물 측을 향하여 떨어진 위치에서의 두께보다 더 크다. 따라서, 예를 들어, 이온 주입 프로세스로 게이트 전극과 게이트 절연물을 통해, 소자 형성 영역의 반도체 기판에 불순물을 도입함으로써, 소자 분리막에 인접한 소자 형성 영역의 부분인 단부에서의 반도체 기판의 표면 근방의 불순물 농도를, 자기-정렬 방식으로, 소자 분리막으로부터 떨어진 소자 형성 영역의 부분에서의 반도체 기판의 표면 근방의 불순물 농도보다 더 크게 설정할 수 있다. 결과로서, 소자 형성 영역의 단부에서의, 임계 전압의 국부 감소로 인한 기생 트랜지스터의 발생을 방지할 수 있어, 소자 형성 영역에 형성되는 소스와 드레인으로 구성된 트랜지스터에 대해, 인버스 협채널 효과 및 킹크 특성을 방지할 수 있다.
상기 실시형태에 의하면, 소자 형성 영역의 단부에서, 임계 전압의 국부 감소로 인한 기생 트랜지스터의 발생을 방지할 수 있다. 따라서, 소자 형성 영역에 형성된 소스와 드레인으로 구성된 트랜지스터에 대해, 인버스 협채널 효과와 킹크 특성을 방지할 수 있다.
여기서, 소자 형성 영역의 반도체 기판에 대하여, 소자 분리막으로부터 먼 부분은, 반도체 기판상의 게이트 전극이 폭 방향으로 균일한 두께를 갖는 영역에 포함된 부분을 지칭하지만, 소자 분리막에 근접한 부분은, 반도체 기판상의 게이트 전극이 균일한 두께보다 더 큰 두께를 갖는 영역에 포함된 부분을 지칭한다.
본 발명의 일 실시형태에서, 소자 형성 영역의 반도체 기판의 표면의 근방에 불순물을 부가하므로, 소자 형성 영역은, 소자 분리막으로부터 더 먼 위치에서보다 소자 분리막에 더 근접한 위치에서 더 높은 농도를 갖는다.
상기 실시형태에 의하면, 소자 형성 영역의 단부에서, 임계 전압의 국부 감소로 인한 기생 트랜지스터의 발생을 방지할 수 있다. 따라서, 소자 형성 영역에 형성된 소스와 드레인으로 구성된 트랜지스터에 대해, 인버스 협채널 효과와 킹크 특성을 방지할 수 있다.
여기서, 소자 형성 영역의 반도체 기판에 대하여, 소자 분리막으로부터 먼 부분은, 반도체 기판상의 게이트 전극이 폭 방향으로 균일한 두께를 갖는 영역에 포함된 부분을 지칭하지만, 소자 분리막에 근접한 부분은, 반도체 기판상의 게이트 전극이 균일한 두께보다 더 큰 두께를 갖는 영역에 포함된 부분을 지칭한다.
Claims (5)
- 반도체 기판상에 제공된 소자 형성 영역;절연막으로 형성되어, 상기 소자 형성 영역을 한정하는 소자 분리막;상기 소자 형성 영역에 형성된 게이트 절연물; 및상기 게이트 절연물상에 형성되어, 상기 소자 분리막상에서 연재하는 게이트 전극을 포함하며,상기 게이트 전극이 연재하는 상기 소자 분리막의 표면은, 상기 게이트 절연물의 표면보다 두께 방향으로 더 높게 형성되고,상기 소자 분리막과 상기 게이트 절연물과의 사이의 경계에서의 상기 게이트 전극의 두께는, 상기 경계로부터 상기 게이트 절연물 측을 향하여 떨어진 위치에서의 상기 게이트 전극의 두께보다 더 크며,상기 소자 형성 영역의 상기 반도체 기판의 표면 근방에 불순물을 부가하여, 상기 소자 형성 영역이, 상기 소자 분리막으로부터 더 먼 부분에서보다 상기 소자 분리막에 더 근접한 부분에서 더 높은 농도를 갖는 트랜지스터.
- 반도체 기판상에 제공된 소자 형성 영역;절연막으로 형성되어, 상기 소자 형성 영역을 한정하는 소자 분리막;상기 소자 형성 영역에 형성된 게이트 절연물; 및상기 게이트 절연물상에 형성되어, 상기 소자 분리막상에서 연재하는 게이트 전극을 포함하며,상기 게이트 전극이 연재하는 상기 소자 분리막의 표면은, 상기 게이트 절연물의 표면보다 두께 방향으로 더 높게 형성되며,상기 소자 분리막은, 평면도로 관측할 때, 상기 소자 분리막이 상기 게이트 절연물과 인접한 경계에서보다 내측에 제공되는, 상기 경계에서보다 두께 방향으로 더 높게 형성되어 상기 반도체 기판의 평면 방향으로 연재하는 평탄부를 가지며,상기 게이트 전극이 연재하는 상기 소자 분리막의 표면과 상기 게이트 절연물의 표면과의 사이의 높이 차 (A), 상기 소자 분리막의 상기 평탄부의 선단으로부터 상기 경계까지의 폭 방향 거리 (B), 및 상기 소자 형성 영역의 상기 게이트 전극의 두께 (D) 가 다음의 수학식 (1), 즉,D > B … (1)과 수학식 (2), 즉A/D+(1-(B/D)2)0.5 > 1 … (2)를 만족하는, 트랜지스터.
- 제 2 항에 있어서,상기 소자 형성 영역의 상기 반도체 기판의 표면 근방에 불순물을 부가하여, 상기 소자 형성 영역이, 상기 소자 분리막으로부터 더 먼 부분에서보다 상기 소자 분리막에 더 근접한 부분에서 더 높은 농도를 갖는, 트랜지스터.
- 반도체 기판상에 제 1 산화물을 형성하는 단계;상기 제 1 산화물상에 질화물을 형성하는 단계;상기 반도체 기판에 도달하도록, 상기 질화물과 상기 제 1 산화물을 통해 연재하는 트렌치를 형성하는 단계;상기 트렌치에 노출된 상기 반도체 기판의 표면상에 제 2 산화물을 형성하는 단계;상기 트렌치를 채우며, 상기 질화물의 표면과 실질적으로 동일 평면에 있는표면을 갖는 제 1 절연막을 형성하는 단계;상기 반도체 기판의 상기 표면이 노출되도록 상기 질화물과 상기 제 1 산화물을 제거하는 단계;상기 반도체 기판의 상기 노출면 상에 제 2 절연막을 형성하는 단계;다음의 수학식 (3), 즉D > B … (3)과, 수학식 (4), 즉A/D+(1-(B/D)2)0.5 > 1 … (4)를 만족하도록, 상기 제 1 절연막과 상기 제 2 절연막상에 전기 도전층을 형성하는 단계; 및이온 주입 프로세스로, 상기 도전층과 상기 제 2 절연막을 통해, 상기 반도체 기판에 불순물을 도입하는 제 1 불순물 부가 단계를 포함하며,상기 수학식에서, A 는, 상기 도전층이 연재하는 상기 제 1 절연막의 표면과 상기 제 2 절연막의 표면과의 사이의 높이 차를 나타내며, B 는, 상기 제 1 절연막이 상기 제 2 절연막과 인접한 경계로부터, 평면도로 관측할 때, 상기 경계보다 내측에 제공되는, 상기 경계에서보다 두께 방향으로 더 높게 형성되어 평면 방향으로 연재하는 평탄부의 선단까지의 폭 방향 거리를 나타내며, D 는, 상기 제 2 절연막상의 상기 도전층의 두께를 나타내는, 트랜지스터 제조 방법.
- 제 4 항에 있어서,주입 에너지, 불순물 주입량 및 불순물 중 적어도 하나가 상기 제 1 불순물 부가 단계의 이온 주입 프로세스와 다른 이온 주입 프로세스로, 상기 반도체 기판에 불순물을 도입하는 제 2 불순물 부가 단계를 더 포함하는, 트랜지스터 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005193782A JP2007012988A (ja) | 2005-07-01 | 2005-07-01 | トランジスタ及びトランジスタの製造方法 |
JPJP-P-2005-00193782 | 2005-07-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070003652A KR20070003652A (ko) | 2007-01-05 |
KR100804458B1 true KR100804458B1 (ko) | 2008-02-20 |
Family
ID=37693358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060060225A KR100804458B1 (ko) | 2005-07-01 | 2006-06-30 | 트랜지스터 및 트랜지스터 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7560775B2 (ko) |
JP (1) | JP2007012988A (ko) |
KR (1) | KR100804458B1 (ko) |
TW (1) | TWI325637B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
US8785291B2 (en) | 2011-10-20 | 2014-07-22 | International Business Machines Corporation | Post-gate shallow trench isolation structure formation |
US8466496B2 (en) | 2011-11-17 | 2013-06-18 | International Business Machines Corporation | Selective partial gate stack for improved device isolation |
CN107611168B (zh) * | 2017-08-24 | 2020-07-10 | 长江存储科技有限责任公司 | 一种消除体效应中窄沟道效应影响的mos器件结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316223A (ja) * | 1995-05-16 | 1996-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3127893B2 (ja) | 1998-07-07 | 2001-01-29 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
US6277697B1 (en) * | 1999-11-12 | 2001-08-21 | United Microelectronics Corp. | Method to reduce inverse-narrow-width effect |
KR100386946B1 (ko) * | 2000-08-01 | 2003-06-09 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치의 형성방법 |
JP4665141B2 (ja) * | 2001-06-29 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
KR100487532B1 (ko) * | 2002-07-29 | 2005-05-03 | 삼성전자주식회사 | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 |
US7071515B2 (en) * | 2003-07-14 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Narrow width effect improvement with photoresist plug process and STI corner ion implantation |
-
2005
- 2005-07-01 JP JP2005193782A patent/JP2007012988A/ja active Pending
-
2006
- 2006-06-29 TW TW095123555A patent/TWI325637B/zh not_active IP Right Cessation
- 2006-06-30 KR KR1020060060225A patent/KR100804458B1/ko active IP Right Grant
- 2006-07-03 US US11/478,854 patent/US7560775B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316223A (ja) * | 1995-05-16 | 1996-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7560775B2 (en) | 2009-07-14 |
US20070023792A1 (en) | 2007-02-01 |
TW200707743A (en) | 2007-02-16 |
JP2007012988A (ja) | 2007-01-18 |
TWI325637B (en) | 2010-06-01 |
KR20070003652A (ko) | 2007-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
US5082794A (en) | Method of fabricating mos transistors using selective polysilicon deposition | |
US6225173B1 (en) | Recessed channel structure for manufacturing shallow source/drain extensions | |
KR100398874B1 (ko) | 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법 | |
US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
US20070210357A1 (en) | Mosfet having recessed channel and method of fabricating the same | |
US8227316B2 (en) | Method for manufacturing double gate finFET with asymmetric halo | |
US7670914B2 (en) | Methods for fabricating multiple finger transistors | |
JP2006032958A (ja) | 低および高電圧トランジスタを備える半導体デバイスのための方法および装置 | |
US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
US7605045B2 (en) | Field effect transistors and methods for fabricating the same | |
JP4489467B2 (ja) | 半導体装置の形成方法 | |
EP1528599A2 (en) | Method for fabricating a semiconductor transistor device | |
US7169676B1 (en) | Semiconductor devices and methods for forming the same including contacting gate to source | |
US5834350A (en) | Elevated transistor fabrication technique | |
KR100804458B1 (ko) | 트랜지스터 및 트랜지스터 제조 방법 | |
KR100465055B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
US6432781B2 (en) | Inverted MOSFET process | |
US11640979B2 (en) | Method of manufacturing semiconductor device | |
US6913959B2 (en) | Method of manufacturing a semiconductor device having a MESA structure | |
US20050095764A1 (en) | Triple-gate mosfet transistor and methods for fabricating the same | |
KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
JP2000188325A (ja) | 半導体装置の製造方法 | |
KR20060067372A (ko) | 낮은 게이트 저항을 갖는 모스 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160211 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170203 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180202 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 12 |