KR100800985B1 - 역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템 - Google Patents

역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템 Download PDF

Info

Publication number
KR100800985B1
KR100800985B1 KR1020057019242A KR20057019242A KR100800985B1 KR 100800985 B1 KR100800985 B1 KR 100800985B1 KR 1020057019242 A KR1020057019242 A KR 1020057019242A KR 20057019242 A KR20057019242 A KR 20057019242A KR 100800985 B1 KR100800985 B1 KR 100800985B1
Authority
KR
South Korea
Prior art keywords
pilot
signal
input
coupled
phase
Prior art date
Application number
KR1020057019242A
Other languages
English (en)
Other versions
KR20050119204A (ko
Inventor
리차드 네일. 브레이스웨이트
Original Assignee
파워웨이브 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워웨이브 테크놀로지스, 인크. filed Critical 파워웨이브 테크놀로지스, 인크.
Publication of KR20050119204A publication Critical patent/KR20050119204A/ko
Application granted granted Critical
Publication of KR100800985B1 publication Critical patent/KR100800985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication

Abstract

기지국 송신기 신호들이 전송 경로들의 쌍들 사이에서 역상 파일럿들의 사용을 통해 더 효율적으로 결합된다. 결합기(118)에서, 결합기에 진입하는 2개의 전송 경로들의 진폭, 위상, 및 지연이 매칭될 때, 파일럿들은 소거될 것이다. 그 결과, 파일럿들은 정렬이 올바르지 않을 때를 제외하고는 출력에 나타나지 않을 것이다. 결합기 출력에서 잔류 파일럿을 검출함으로써, 전송 경로들 중 하나를 다른 경로들에 매칭하는 정렬을 조절하기 위해 이러한 정보가 사용된다. 진폭, 위상, 및 지연에 대한 조절들은 파일럿 주입 후에 입력 신호 상에서 수행된다.
진폭, 위상, 지연, 파일럿

Description

역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템{Multi-transmitter communication system employing anti-phase pilot signals}
본 출원은 2003년 4월 10일 출원된 가출원 일련 번호 제60/462,148호의 이익을 35 USC 119(e) 하에서 청구하고, 상기 출원서의 공개는 그 전체가 참조로 포함된다.
본 발명은 무선 통신 시스템들 및 방법들의 분야에 관한 것으로, 특히, 셀룰러 기지국 전송에 관한 것이다. 특히, 본 발명은 이용 가능한 무선 주파수(RF) 전력을 증가시키기 위해, 전송 모듈들의 일부인 전력 증폭기들의 출력들을 결합하기 위한 시스템들 및 방법들에 관한 것이다.
셀룰러 기지국들에서, 전력 증폭기들의 RF 출력들은 안테나에 전달될 전력을 증가시키기 위해 종종 결합된다. 전력 증폭기들이 동일한 신호를 증폭하므로, 진폭, 위상, 및 지연에 관하여 전력 증폭기들의 전송 특성들이 매칭될 때 결합하는 것이 가장 효율적이다. 이러한 조건들 하에서, 결합기는 '정렬된다(aligned)'고 불린다. 그러나, 실제로, 이러한 다중-송신기 시스템들을 완벽하게 정렬되도록 유지하는 것은 어렵다. 송신기들을 완전히 동일하게 만드는 것은 불가능하므로, 동작 조건들 내의 변화들이 2개의(또는 그 이상) 송신기들에 약간 상이하게 영향을 미칠 것이다. 예컨대, 온도 또는 입력 전력 레벨들이 변화하면서, 송신기들은 통상적으로 약간 상이하게 응답할 것이고, 이는 출력 결합기에서 어긋남(misalignment)을 야기한다. 이어서, 상기 어긋남은 파괴적(destructive) 신호 결합 및 낭비 전력을 야기한다. 또한, 원하지 않는 신호 왜곡이 도입될 수 있다.
따라서, 다중-송신기 시스템들의 정렬을 유지하기 위한 효율적이고 저렴한 방법을 위한 필요성이 현재 존재한다.
제 1 양상에서, 본 발명은 무선 통신 시스템을 제공하고, 상기 시스템은, 통신 신호를 수신하기 위한 입력, 상기 입력에 결합되고 제 1 전력 증폭기를 포함하는 제 1 신호 전송 경로, 및 상기 입력에 결합되고 제 2 전력 증폭기를 포함하는 제 2 신호 전송 경로를 포함한다. 제 1 신호 전송 경로는 제 1 파일럿 신호를 수신하는 제 1 파일럿 신호 입력을 포함하고, 제 2 신호 전송 경로는 제 1 파일럿 신호와 위상이 다른 제 2 파일럿 신호를 수신하는 제 2 파일럿 신호 입력을 포함한다. 결합기는 더 높은 전력 출력을 제공하기 위해 제 1 및 제 2 신호 전송 경로들의 출력을 결합한다. 파일럿 검출기는 결합기의 출력에 결합되고, 신호 전송 경로들의 어긋남에 대응하는 어떤 소거되지 않은 파일럿 신호를 검출한다.
무선 통신 시스템의 바람직한 실시예에서, 신호 조절기(signal adjuster)가 신호 전송 경로의 이득, 위상 또는 지연 중 적어도 하나를 조절하기 위해 제 1 또는 제 2 신호 전송 경로에 제공된다. 제어 프로세서는 파일럿 검출기 및 신호 조절기에 결합되고, 검출된 파일럿 신호를 최소화하기 위해 신호 조절기를 제어한다. 입력 통신 신호는 디지털 신호일 수 있고, 제 1 및 제 2 신호 전송 경로들 각각은 제 1 및 제 2 전력 증폭기와 입력 사이에 결합된 디지털-아날로그 변환기 및 업 변환기를 각각 더 포함한다. 이 실시예에서, 제 1 및 제 2 파일럿 신호들은 디지털 신호들인 것이 바람직하다. 대안적으로, 입력 통신 신호는 아날로그 RF 신호일 수 있다. 이러한 아날로그 RF 입력 신호 실시예에서, 제 1 및 제 2 신호 전송 경로들 중 적어도 하나는 입력과 전력 증폭기 사이에 결합된, 다운 변환기, 아날로그-디지털 변환기, 디지털-아날로그 변환기, 및 업 변환기를 선택적으로 더 포함할 수 있다.
파일럿 검출기의 여러 실시예들이 이용될 수 있다. 예컨대, 파일럿 검출기는 다운 변환기, 대역통과 필터, 및 신호 전력 검출기를 포함할 수 있다. 아날로그-디지털 변환기는 다운 변환기와 대역통과 필터 사이에 결합될 수 있고, 파일럿 전력 검출이 디지털 도메인에서 수행될 수 있다. 대안적으로, 파일럿 전력 검출은 아날로그 도메인에서 수행될 수 있고, 아날로그-디지털 변환기가 신호 전력 검출기의 출력에 결합될 수 있다. 대안적인 실시예에서, 파일럿 검출기는 결합기의 출력을 수신하는 제 1 입력, 제 1 파일럿 신호를 수신하는 제 2 입력, 및 상관 검출기를 포함할 수 있다. 예컨대, 상관 검출기는 제 1 입력에 결합된 제 1 필터, 제 2 입력에 결합된 제 2 필터, 및 제 1 및 제 2 필터들의 출력들을 혼합하기 위한 혼합기를 포함할 수 있다. 파일럿 검출기는 제 1 입력과 제 1 필터 사이에 결합된 다운 변환기 및 아날로그-디지털 변환기를 더 포함할 수 있다. 더 상세한 예로서, 상관 검출기는 제 1 입력에 결합된 제 1 고속 푸리에 변환 회로(Fast Fourier Transform circuit), 제 2 입력에 결합된 제 2 고속 푸리에 변환 회로, 제 1 고속 푸리에 변환 회로의 출력에 결합된 제 1 가중 회로(weighting circuit), 제 2 고속 푸리에 변환 회로의 출력에 결합된 제 2 가중 회로, 및 제 1 및 제 2 가중 회로들의 출력들에 결합된 혼합기를 포함할 수 있다.
다른 양상에서, 본 발명은 다중-송신기 통신 시스템을 제공하며, 상기 다중-송신기 통신 시스템은, 통신 신호를 수신하기 위한 입력, 상기 입력에 결합되고 전력 증폭기를 각각 포함하는 복수의 송신기 모듈들, 및 복수의 송신기 모듈들의 출력들을 수신 및 결합하는 결합기를 포함한다. 파일럿 신호 소스는 복수의 송신기 모듈들에 결합되고, 관련 위상들을 갖는 각각의 복수의 파일럿 신호들을 제공함으로써, 송신기 모듈들이 정렬될 때, 위상이 다른 방식(out of phase manner)으로 결합기에서 결합된다.
다중-송신기 통신 시스템의 바람직한 실시예에서, 파일럿 신호 소스는 별 구성(star configuration)에서, 하나의 송신기 모듈에 복수의 파일럿 신호들을 제공하고, 나머지 복수의 송신기 모듈들에 역상 파일럿 신호들을 제공한다. 대안적으로, 파일럿 신호 소스는 링 구성(ring configuration)에서, 파일럿 신호들을 복수의 송신기 모듈들에 균등하게 제공할 수 있다. 파일럿 신호 소스는 파일럿 신호들을 송신기 모듈들의 쌍들에 제공하는 것이 바람직하다. 송신기 모듈들 중 적어도 하나는 2 이상의 파일럿 신호들을 수신하고, 역상 파일럿 쌍들이 2 이상의 나머지 송신기 모듈들에서 나타나는 것이 바람직하다. 또한, 파일럿 신호들은 다중화될 수 있는 것이 바람직하다.
또 다른 양상에서, 본 발명은 통신 시스템을 정렬하기 위한 방법을 제공하고, 상기 방법은, 입력 신호를 수신 및 증폭하는 각각의 병렬 신호 경로들에 적어도 제 1 및 제 2 전력 증폭기 모듈들, 및 상기 증폭기 모듈 출력 신호들을 결합하는 결합기를 포함한다. 상기 방법은 시스템이 정렬될 때, 파일럿 신호들이 위상이 다르게 결합되도록, 병렬 신호 경로들 중 각각의 경로들에 위상이 다른 파일럿 신호들을 제공하는 단계를 포함한다. 상기 방법은 결합기 출력에서 잔류 파일럿 신호를 검출하는 단계, 및 검출된 파일럿 신호를 최소화하기 위해 상기 신호 경로들 중 적어도 하나를 조절하는 단계를 더 포함한다.
통신 시스템을 정렬하기 위한 방법의 바람직한 실시예에서, 잔류 파일럿 신호를 검출하는 단계는 파일럿 신호 전력을 검출하는 단계를 포함할 수 있다. 대안적으로, 잔류 파일럿 신호를 검출하는 단계는 파일럿 신호와 결합기 출력 사이의 상관을 검출하는 단계를 포함할 수 있다. 신호 경로들 중 적어도 하나를 조절하는 단계는 신호 경로들 중 적어도 하나의 이득, 위상 또는 지연을 변경하는 단계를 포함하는 것이 바람직하다. 더 상세히, 상기 조절 단계는 이득, 위상 또는 지연을 변경하고, 원하는 조절 방향을 결정하기 위해 파일럿 전력을 모니터링하는 단계를 포함하는 것이 바람직하다. 이득, 위상, 또는 지연은 검출된 파일럿 전력이 최소에 도달할 때까지 원하는 방향의 증분들로 조절되는 것이 바람직하다. 파일럿 신호와 결합기 출력 사이의 상관이 검출되는 실시예에서, 상관은 복소수이고, 신호 경로들 중 적어도 하나를 조절하는 단계는 신호 경로들 중 적어도 하나의 전송 특성을 검출된 상관을 사용하여 증분적으로 조절하는 단계를 포함할 수 있다. 증분의 조절은 복소수의 크기에 비례하는 스텝 크기, 및 복소수의 부호에 대응하는 방향을 이용할 수 있다. 상관을 검출하는 단계는 파일럿 및 결합기 출력을 필터링하고, 2개의 필터링된 신호들을 혼합하는 단계를 포함할 수 있다.
본 발명의 다른 특징들 및 이점들은 이후의 본 발명의 상세한 설명으로부터 명료해질 것이다.
도 1a는 무선 전송 시스템의 블록도.
도 1b는 본 발명의 바람직한 실시예에 따른, 결합기 정렬 제어 시스템의 블록도.
도 2는 도 1b의 결합기 정렬 제어 시스템에서 이용된 파일럿 검출기의 제 1 실시예를 도시한 도면.
도 3은 도 1b의 결합기 정렬 제어 시스템에서 이용된 파일럿 검출기의 제 2 실시예를 도시한 도면.
도 4는 도 1b의 결합기 정렬 제어 시스템에서 이용된 파일럿 검출기의 제 3 실시예를 도시한 도면.
도 5는 본 발명의 본 발명의 바람직한 실시예에 따른 정렬 알고리즘의 흐름도.
도 6은 링 구성에서 다중 송신기 모듈들을 이용하는 본 발명의 대안적인 실시예의 무선 전송 시스템의 블록도.
도 7은 별 구성에서 다중 송신기 모듈들을 이용하는 본 발명의 대안적인 실시예의 무선 전송 시스템의 블록도.
도 8은 아날로그 RF 입력 신호를 수신하도록 적응된 본 발명의 대안적인 실시예의 무선 전송 시스템의 블록도.
도 1a 및 도 1b를 참조하여, 본 발명에 따른 다중-송신기 통신 시스템이 예시된다. 도 1a는 기본 다중-송신기 구조를 예시하고, 도 1b는 결합기 정렬 제어 시스템을 예시한다. 도 1a는 결합된 2개의 송신기들을 갖는 시스템을 예시하지만, 2개 이상의 송신기들이 또한 결합될 수 있다. 3개 이상의 송신기 모듈들을 결합하는 보다 일반적인 경우가 도 6 및 도 7에 관련하여 하기에서 논의된다.
도 1a 및 1b는 디지털 입력 통신 신호와의 사용을 위해 적응된 다중-송신기 통신 시스템(100)을 예시한다(아날로그 입력 신호를 수신하는 대안적인 실시예가 도 8에 관련하여 아래 기술될 것이다). 2개의 송신기 모듈들(102, 104)은 입력(101)에서 제공되는 입력 신호 xin(kT)를 수신 및 증폭한다. 전력 증폭기들(106, 108)은 디지털-아날로그 변환기들(DAC's)(110, 112) 및 업-변환기들(114, 116)과 함께 각각의 송신기 모듈들에 통합된다. 따라서, 송신기 모듈들은 디지털 입력 및 RF 출력을 갖는다. 송신기 모듈들의 출력들은 증가된 전력을 위해 결합기(118)에서 결합되고, 출력 xcomb(t)가 제공된다.
개별 신호 전송 특성들은 신호가 최적의 결합을 위한 디지털 형태인 동안 조절될 수 있다. 결합기 효율을 최대화하기 위해, 송신기 모듈들 사이의 진폭, 위상, 및 지연의 차이가 최소화되어야 한다. 이들 특성들은 정렬 조절기 회로(120)에 의해 조절된다. 어긋남을 측정하고 정렬 조절을 제어하기 위해, 파일럿 신호가 송신기 모듈 신호 경로들 둘 다 내의 파일럿 결합기들(122, 124)에서 디지털적으로 발생된다. 진폭, 위상, 및 지연이 매칭된다면 결합기(118) 후의 잔류 파일럿이 0이 되도록, 파일럿들은 반대 위상들을 갖고 있으며, 이는 도 1a의 파일럿 신호들 p(kT) 및 -p(kT)에 의해 도시된 바와 같다. 방향성 커플러(directional coupler)(126)(예컨대, 20 dB 결합비)가 결합 후의 파일럿의 잔류를 측정하려고, xout으로 표시된 출력 신호의 일부를 추출하기 위해 사용된다. 출력에서 검출된 어떠한 잔류 파일럿 에너지는 어긋남의 역할일 것이다.
도 1b를 참조하여, 결합기 정렬 제어 시스템(130)이 블록도로 예시된다. 제어 시스템(130)은 커플러(126)로부터 샘플링된 출력 xout을 수신하고, 그 출력 내의 어떤 잔류 파일럿 신호도 검출하는 파일럿 검출기 회로(132)를 이용한다. 파일럿 검출기(132)의 여러 특정 실시예들이 아래 기술될 것이다. 파일럿 검출기(132)는 검출된 잔류 파일럿을 표현하는 디지털 신호를 프로세서(136)에 라인(134)을 통해 제공한다. 프로세서(136)는 검출된 파일럿(134)을 최소화하기 위해 조절 설정들을 정렬 조절기(120)(도 1a)에 제공한다. 특히, 디지털 이득(dα), 위상(dθ), 및 지연(dτ) 설정들이 검출된 파일럿을 최소화하기 위해 2개의 신호 경로들 중 적어도 하나 상의 신호를 제어하고, 결합기(118)(도 1a)에서 신호들을 정렬하기 위해 제공될 수 있다. 프로세서(136)는 검출된 파일럿을 모니터링하면서 이득, 위상, 및 지연을 조절하기 위해, 아래 기술된 적절한 탐색 알고리즘을 이용할 수 있고, 최소 설정들을 찾아 볼 수 있다. 또한, 도시된 바와 같이, 프로세서(136)는 역상 파일럿 신호들 p(kT) 및 -p(kT)를 디지털적으로 발생할 수 있다. 또한, 디지털 파일럿은 신호 xout 내의 잔류 파일럿의 상관 검출을 사용하는 파일럿 검출기(132)의 실시예의 파일럿 검출기(132)에 제공될 수 있다(점선(140))(이 실시예는 도 4에 관련하여 아래 기술된다).
결합기(118)에서의 최적 결합을 위해 송신기들을 정렬하기 위한 역상 파일럿들의 사용은 뒤따르는 시스템을 통하는 신호 흐름들에 의해 더 명료해질 수 있다. 개별 송신기 경로의 RF 출력은 다음과 같다.
Figure 112005057103263-pct00001
(식1)
여기서, ti 및 Gi는 송신기 모듈 i의 지연 및 복소 이득이고; xin(t) 및 p(t)는 각각 아날로그로 변환되고 RF로 업-변환된 후의 입력 및 파일럿 신호들이다. 복소 이득은 αi 및 θi로서 아래 각각 기술된, 진폭 및 위상 성분들을 포함한다.
Figure 112005057103263-pct00002
(식2)
송신기 모듈 1이 기준으로서 사용된다고 가정하면(편의를 위해 t1=0으로 설정), 결합된 출력은,
Figure 112005057103263-pct00003
(식3)
여기서,
Figure 112005057103263-pct00004
(식4)
Figure 112005057103263-pct00005
(식5)
Figure 112005057103263-pct00006
(식6)
Figure 112005057103263-pct00007
(식7)
그리고, dτ= t2-t1; 및 (dα+jdθ) = (α2-α1 + jθ2-jθ1)이고, 이는 (G2/G1)-1 과 대략 동일하다. 지연들이 매칭된 경우에 대해(dτ=0), 진폭 및 위상 어긋남들, dα및 dθ는 결합기 출력에 나타나는 잔류 파일럿 신호에 비례한다. 작은 지연 어긋남들 및 협대역 파일럿 신호에 대해, (식7)이 다음과 같이 재작성될 수 있다.
Figure 112005057103263-pct00008
(식8)
여기서 ωp는 파일럿의 중심 RF 주파수이다.
어긋남의 측정은 결합기 출력 신호로부터 xD(t) 성분을 추출하는 것에 기초한다. 추출은 근사(식8)를 개별적으로 유효하게 만드는 대역통과 필터들의 세트를 사용하는 것이 바람직하다. 출력 샘플에서 파일럿을 검출하기 위한 방법은 전력 검출기 또는 상관 중 하나와 조합된 협대역 처리를 이용하는 것이 바람직하다.
도 2에 도시된 파일럿 검출기(132)의 제 1 실시예에서, 협대역 전력 검출은 샘플링된 RF 신호, xout(kT)로부터 파일럿을 고립시키기 위해 필터링을 사용한다. 도시된 바와 같이, 출력 샘플링된 신호는 로컬 오실레이터(LO)(202) 및 혼합기(204)를 포함하는 다운 변환기(200)를 사용하여 더 낮은 주파수로 먼저 다운-변환된다. 그 다음에, 다운 변환된 신호는 아날로그-디지털 변환기(ADC)(206)에 의해 디지털(샘플링된) 표맷으로 변환된다. 그 다음에, 디지털 신호 처리가 필터에 적용되고, 파일럿 신호를 전력 검출한다. 이 처리는 대역통과 필터(208) 및 전력 검출기(210)에 의해 제공될 수 있고, 이는 분리 회로들일 수 있거나 또는 이 처리는 DSP(digital signal processor)에서 구현될 수 있다. 검출된 파일럿 전력은 다음과 같다.
Figure 112005057103263-pct00009
(식9)
여기서 xout(kT)는 다운-변환되고 디지털화된 출력 샘플이고, L{}은 입력 신호를 노치(notch)하는 선형 필터링 동작이다. 즉, 다음과 같다.
Figure 112005057103263-pct00010
(식10)
및
Figure 112005057103263-pct00011
(식11)
파일럿 신호 및 필터는 (식10) 및 (식11)을 만족시키기 위해 선택되어야 한다. 필터(208)는 주파수 오프셋(offset)되는 협대역 필터들의 세트인 것이 바람직하다. 필터들은 파일럿 호핑(hopping)이 사용된다면 인에이블(enable)되거나 또는 디스에이블(disable)될 수 있다. 출력 전력은 라인(134) 상의 디지털 신호로서 프로세서(136)에 출력된다(도 1a).
파일럿 검출기(132)의 제 2 대안적인 실시예는 도 3에 도시된다. 샘플링된 출력 xout(t)는 로컬 오실레이터(302) 및 혼합기(304)를 포함하는 다운 변환기(300)에 의해 다운-변환된다. 그 다음에, 다운 변환된 신호는 대역통과 필터(306)에 의해 필터링되고, 파일럿 신호의 전력은 전력 검출기(308)에 의해 검출된다. 이들 처리들은 아날로그 도메인에서 수행되지만, (식9) 내지 (식11)에 관련하여 상술된 동일한 기본 검출 기능을 구현할 수 있다. 샘플링된 출력 신호가 다운 변환 및 필터링되고, 파일럿 전력이 검출된 후, 전력 검출기(308)의 출력이 ADC(310)에 의해 디지털 포맷으로 변환되고, 라인(134) 상에 출력된다.
도 2 및 도 3에 관련하여 기술된 파일럿 검출기의 2개의 실시예들의 다수의 이형들이 존재하고, 이는 당업자에게 명백할 것이다. 예컨대, 필터링 및 검출이 제 2 실시예 내의 다운 변환을 제거하여, RF 신호 상에 직접적으로 수행될 수 있다.
파일럿 검출기(132)의 제 3 실시예에서, 상관 방법이 이용될 수 있다. 상관 방법은 다음과 같다.
Figure 112005057103263-pct00012
(식12)
여기서 τ는 파일럿 주입 및 출력 샘플 사이의 공칭 시간 지연(nominal time delay)이고, L{}은 선형 동작을 표현한다. 입력 신호와 출력 샘플 사이의 공칭 시간 지연은 (식13)을 최대화한다.
Figure 112005057103263-pct00013
(식13)
(식12)에서 사용된 선형 동작들은 협대역 근사가 사용되도록 대역통과 필터링을 포함할 수 있다((식8) 참조). 파일럿 및 선형 동작들은 각각의 n에 대해 (식14) 및 (식15)를 만족하도록 선택된다.
Figure 112005057103263-pct00014
(식14)
및
Figure 112005057103263-pct00015
(식15)
일반적으로, 여러 상관들 Cn은 최소화 프로세스에서 기울기 방향(gradient direction)을 추정하기 위한 충분한 정보를 얻기 위해 상이한 필터들을 사용하여 계산된다.
협대역 필터들의 세트를 구현하는 한가지 방법은 디지털 푸리에 변환(DFT)을 사용하는 것이고, 고속 푸리에 변환(FFT)을 사용하는 것이 바람직하다. 파일럿 검출기(132)에 대한 상관 접근법의 FFT 구현은 도 4에 도시된다. 도 4에 도시된 바와 같이, 파일럿 검출기는 출력 내의 잔류 파일럿의 상관 검출을 수행하기 위해, 파일럿 신호 p(kT)(도 1b에 도시된 프로세서(136)로부터의) 및 샘플링된 출력 xout(t) 둘 다를 수신한다. 샘플링된 출력이 로컬 오실레이터(402) 및 혼합기(404)를 포함하는 다운 변환기(400), 및 아날로그-디지털 변환기(406)를 포함하는 제 1 신호 경로 상에 제공된다. 상관을 수행하기 위한 원하는 수의 샘플들은 예컨대 시프트 레지스터 또는 다른 데이터 누산기(408)에서 누산되고, FFT 기능이 분리 회로일 수 있거나 또는 DSP에서 구현될 수 있는 FFT 회로(410)에 의해 샘플링된 신호 상에 구현된다. 제 2 신호 경로에서, 파일럿은 제 1 신호 경로 상의 지연을 매칭하기 위해 적절한 지연 회로(412)에 의해 지연된다. 그 다음에, 원하는 수의 파일럿 샘플들은 누산기(414)에서 누산되고, FFT 기능은 회로(416)에 의해 수행된다. 출력 샘플 및 파일럿 둘 다에 FFT를 적용한 후, 입력 및 파일럿 신호들의 가장 좋은 분리를 얻기 위해 푸리에 계수들은 Hn(kΔω)를 사용하여 가중된다. 이 가중은 필터링과 동등하고, 도 4에서 회로들(418, 420)로 표시된 분리 필터들 또는 DSP를 사용하여 구현될 수 있다. 여러 필터들이 진폭, 위상, 및 지연 어긋남들을 해소하기 위한 정보를 제공하기 위해 이용될 수 있다. 필터링된 파일럿 성분의 컨주게이트(conjugate)는 DSP 또는 다른 디지털 회로(422)에 의해 발생된다. 상기 컨주게이트는 필터링된 출력 샘플과 곱셈기(426)에서 곱해지고, 그 결과는 상관을 얻기 위해 가산 회로(428)에서 가산된다.
더 상세히, xout(t), p(t), 및 필터 임펄스 응답의 FFT는 각각 Xout(kΔω), P(kΔω), 및 Hn(kΔω)으로 표시된다. (식12)의 상관은 다음과 같이 재작성될 수 있다.
Figure 112005057103263-pct00016
(식16)
E[Cn]으로 표시된 (식16)의 예측된 값은 다음과 같다.
Figure 112005057103263-pct00017
(식17)
(식17)은 다음의 (식18)을 가정한 것이다.
Figure 112005057103263-pct00018
(식18)
p(kT) 및 Hn(kΔω)의 적당한 선택들은 상술된 조건, (식18)이 유효함을 보장한다. FFT가 2m 계수들을 포함할지라도, 일반적으로 2m 유효 상관들이 존재하지 않는다. (식16)의
Figure 112007046968273-pct00019
의 다수의 개별 계수들은 입력 신호의 존재를 측정하고, (식18)에 나열된 요구조건을 만족시키지 않는다.
Figure 112007046968273-pct00020
에 의해 제공된 적당한 필터링(가중된)은 입력 신호로부터 잔류 파일럿을 고립시키기 위해 중요하다.
파일럿 전력 검출 및 상관 방법들 둘 다는 파일럿 및 입력 신호가 동일한 대역폭을 공유하도록 허용하기 위해 확장될 수 있다. 스펙트럼 스프레딩(spectral spreading), 주파수 호핑, 또는 코드 도메인 다중화가 파일럿이 이용가능한 스펙트럼을 공유하면서 입력 신호에 직교함을 보장하기 위해 사용될 수 있다. 즉, 파일럿은 알려진 시간 구간에 걸쳐 입력 신호에 직교하는 알려진 스프레딩 또는 코드 시퀀스이다. 디스프레딩(de-spreading) 시퀀스가 파일럿 검출의 일부로서 포함된다. 파일럿 전력 검출의 사용의 경우에 대해, 디스프레딩 동작이 대역통과 필터링(도 2 참조) 전에 적용된다. 상관 방법에 대해, 디스프레딩은 FFT(또는 필터링) 동작(도 4 참조) 전에 파일럿 및 출력 신호들 둘 다에 적용된다.
어긋남이 측정되면, 송신기 신호 경로들 중 하나(또는 둘 다)의 전송 특성이 조절된다. 도 1a는 주입된 파일럿 후에, 디지털-아날로그(DAC) 변환기(112) 전에, 송신기 2의 경로에서 조절이 이루어지는 것을 도시한다. 이 예에서, 송신기 1은 기준 전송 기능으로서 사용된다. 그러나, 진폭, 위상, 및 지연의 기준 값들이 특정된다면 송신기 경로들 둘 다를 조절하는 것이 필요할 수 있다.
결합 후의 가장 좋은 파일럿 소거를 초래하는 정렬을 위해, 진폭, 위상, 및 지연 설정들의 3차원 공간을 탐색하기 위해 알고리즘이 이용된다. 바람직한 알고리즘은 측정이 파일럿 전력 검출을 사용하여 얻어졌는지 또는 상관 접근법들을 사용하여 얻어졌는지에 따라 좌우된다. 알고리즘들 둘 다는 평균하여 잔류 파일럿 전력을 감소시키는 정렬 설정들의 시퀀스를 생성하여, 최적 설정으로 수렴하는, 사실상 반복이다.
파일럿 전력 검출을 사용하는 기본 정렬 프로세스 흐름이 도 5에 도시된다. 파일럿 전력 검출의 경우에 대해, 정렬 조절은 하향 방향을 추정하고 파일럿 전력을 최소화하도록 설계된 탐색 기술을 이용하는 것이 바람직하다. 500에서, 정렬 프로세스가 예컨대 시스템 개시에서 또는 큰 잔류 파일럿 전력이 검출될 때 시작한다. 알려진 방식으로 진폭, 위상, 및/또는 지연 제어들 중 어느 것을 변경하는 것이 다음으로 수행되고(502), 잔류 파일럿 전력의 영향을 측정한다(504). 이는 하향 방향을 제공한다. 정렬의 변화가 잔류 파일럿 전력을 감소시키면, 선택된 하향 방향은 유효하다고 여겨진다(506). 정렬은 잔류 파일럿 전력이 감소하는 한, 하향 방향의 증분들(스텝들)로 조절된다. 이 프로세스는 선택된 방향에 대해 파일럿 전력의 최소에 도달했음을 510에서 결정할 때까지 지속한다. 최소에 도달하면, 512에서, 프로세스 흐름은 모든 방향들이 탐색되었는지 검사한다. 결정이 '아니오' 라면, 전체 최소에 도달하기 위해, 502 내지 510에 관련하여 기술된 바와 같이 다른 방향들을 선택 및 탐색하도록 처리를 진행한다. 일반적으로, 적어도 3개의 방향 탐색들이 전체 최소에 도달하기 위해 요구되고, 각각의 차원에 대해 하나씩 요구된다(일부 구현들에서, 진폭, 위상, 및 지연 시프터들의 실제 구현들에 존재하는 교차-상관들을 극복하기 위해 더 많은 탐색들이 방향들을 교번하여 요구될 수 있다). 방향들을 선택하는 한가지 방법은 각각의 좌표(α, θ, τ)를 개별적으로 탐색하는 것이다. 모든 방향들이 탐색되고 파일럿 전력이 전체 최소라면, 프로세스는 예컨대 파일럿 전력의 증가에 의해 어긋남이 검출될 때와 같은 새로운 정렬 처리가 시작할 때까지 514에서 종료한다. 당업자에 의해 알려진, 스텝 크기 선택과 같은 이러한 전력 최소화 알고리즘에 관한 다수의 알려진 구현 상세들이 존재한다. 특히, 피드 포워드 보상된 전력 증폭기들에서 사용된 정렬 알고리즘들의 당업자는 여러 구현 상세들 및 도 5의 기본 알고리즘의 변화들을 인식할 것이다.
상술된 전력 최소화에서, 3개의 파라미터들을 검출하기에 충분한 '농후함(richness)'을 갖는 파일럿 신호를 선택하는 것이 중요하다. 협대역 검출의 중심 주파수는 위상 및 지연 어긋남들을 해소하기 위해 변화될 필요가 있다. 즉, 파일럿을 위한 단일 톤(tone)은 파일럿의 전력 레벨을 최소화하는 것이 2개의 파라미터들(이득 및 위상)만을 억제하기 때문에 충분하지 못하다. 제 2 톤 또는 광대역폭 파일럿이 지연을 억제하기 위해 이용되는 것이 바람직하다. 파일럿 전력 검출의 제 1 실시예에 대해(도 2 참조), DSP 처리를 동시에 사용하는 여러 대역통과 필터들을 구현함으로써 요구된 주파수 다이버시티(diversity)를 얻는 것이 가능하다. 도 3에 도시된 제 2 실시예에 대해, 파일럿 발생 및 검출의 빈도는 주파수 다이버시티를 얻기 위해 시간을 지나 호핑할 수 있다.
상관이 잔류 파일럿을 검출하기 위해 사용될 때, 스텝 크기 및 하향 정보가 측정들로부터 이용 가능하다. 즉, 주어진 하향 방향을 시험할 필요가 없다. 각각의 상관, Cn은 부호 정보를 포함하는 2개의 측정들을 제공하는 복소수이다. 스텝 크기는 진폭에 비례하고, 부호는 하향 방향을 표시한다. 전력 최소화 경우에서와 같이, 주파수 다이버시티는 위상 및 지연 어긋남들 둘 다를 해소하기 위해 요구된다. 상이한 필터들을 선택함으로써, 부가적인 독립 측정들이 FFT-기반 상관들로부터 이용 가능하다. 결과로서, 기울기 하향 방향 및 스텝 크기를 추정하기 위해 이용 가능한 충분한 정보가 존재한다. 일반적으로, 2개의 독립 상관들이 이용 가능하다면(필터들이 상이한 중심 주파수들을 갖는), 상관들의 합(C1 + C2)은 진폭 및 위상을 억제하고, 차이(C1 - C2)는 지연(및 주파수에 걸친 진폭 경도)을 억제할 것이다.
다음으로, 결합되는 3개 이상의 송신기 모듈들의 경우가 도 6 및 도 7에 관련하여 기술될 것이다. 3개 이상의 송신기 모듈들을 결합하는 경우에 대해, 2개의 방법들이 이용될 수 있다. 제 1 방법은 모듈들의 정렬을 위해 사용하는 것이고, 제 2 방법은 불균형들을 검출하기 위해 사용된다.
3개 이상의 송신기들을 정렬하기 위해, 모듈들은 쌍-방식(pair-wise) 세트들로서 다루어질 수 있다. 송신기 모듈 쌍들 사이의 어긋남을 추정함으로써, 송신기들의 세트가 공통 기준에 정렬될 수 있다. 송신기 모듈들 중 적어도 하나는 나머지 모듈들 중 2개(또는 그 이상)의 모듈들에서 역상 파일럿 쌍들이 나타나는 2개(또는 그 이상)의 파일럿 신호들을 가질 수 있다. 파일럿 신호들을 다중화함으로써, 원하는 역상 쌍들을 생성하는 것이 가능하다. 다중화는 시간-도메인 다중화, 주파수-도메인 다중화, 코드-도메인 다중화, 또는 상술된 기술들의 조합들과 같은 표준 방법들을 사용하여 성취될 수 있다.
도 6 및 도 7을 참조하여, 3개 이상의 송신기 모듈들에 적절한 2개의 상이한 구현들이 예시된다. 먼저 도 6을 참조하면, 4개의 송신기 모듈 통신 시스템의 제 1 구현이 예시된다. 4개의 송신기 모듈들(602, 604, 606, 및 608)은 입력(600)에서 입력 신호를 수신 및 증폭하고, 증폭된 신호들은 결합기(610)에서 결합된다. 출력은 커플러(612)에 의해 샘플링되고, 샘플링된 출력 xout(t)는 정렬 제어 시스템에 제공되며, 이 정렬 제어 시스템은 상술된 도 1b에 대응할 수 있지만, 도 6의 신호들로부터 명백해질 부가 파일럿 출력들 및 조절기 설정들 출력들이 더 포함된다. 도 6의 4개의 신호 경로들의 각각은 파일럿 입력들(614, 616, 618, 및 620)에서 결합된 개별 파일럿 신호를 수신한다. 신호 경로들 중 적어도 3개의 신호 경로들은 잔류 파일럿 전력을 최소화함으로써 최적의 결합을 위한 4개의 신호 경로들을 정렬하기 위해 제어 시스템 프로세서로부터 이득, 위상, 및 지연 신호들을 수신하는 정렬 조절기 회로들(622, 624, 626)을 포함한다.
도 7은 파일럿 신호들이 분배되는 수단 이외의 모든 점에서 도 6에 대응한다(도면 번호를 표시하는 첫번째 번호 이외의 동일한 번호들이 동일한 요소들에 대해 이용되고, 그 요소들은 개별적으로 따로 기술되지 않는다). 역상 파일럿 쌍들을 할당할 때, 파일럿들을 도 6에 도시된 링 패턴으로 송신기 모듈들 사이에서 균등하게 분배하는 것이 가능하고, 또는 모든 파일럿들을 도 7에 도시된 별(star) 패턴으로 나머지 모듈들의 각각에 할당된 개별 파일럿 쌍들을 갖는 하나의 모듈에 할당하는 것이 가능하다. 별 패턴들은 명확한 기준을 생성하여, 각각의 송신기 모듈이 기준 모듈(도 7의 송신기 1)에 동조(tune)될 수 있도록 허용한다. 그러나, 별 패턴들은 기준 송신기 모듈이 누산된 파일럿 에너지로 인해 비례하지 않는 증가를 가질 것이기 때문에, 주파수 또는 코드 도메인 파일럿 다중화에서는 비추천된다. 그러나, 시간 다중화된 파일럿들에 대해, 링 또는 별 패턴 쌍 접근법들 사이에 전력 증폭기 전력의 차이가 없다.
정렬이 성취되면, 파일럿 에너지는 결합기에서 소실된 낭비된 전력을 표현하므로, 파일럿 신호들의 최소 수를 사용하는 것을 원하게 된다. 이러한 경우들에서, 단일 '그룹' 파일럿이 각각의 송신기 모듈에서 사용되지만, 개별 파일럿 위상들은 모든 모듈들이 매칭될 때 결합기에서의 파일럿들의 벡터 합이 0이 되도록 오프셋된다. 결합 후에 어긋남들이 잔류 파일럿 에너지의 존재에 의해 검출되면, 정렬 프로세스는 상술된 쌍-방식 파일럿 접근법을 사용하여 개시된다. 개별 송신기 모듈들을 그룹 파일럿을 사용하여 정렬하는 것이 가능할지라도, 쌍-방식 접근법보다 어렵고 바람직하지 않다.
도 8을 참조하여, 아날로그 RF 입력 통신 신호를 수신하는 다중-송신기 통신 시스템의 실시예가 예시된다. 2개의 송신기 모듈들이 예시되지만, 3개 이상의 모듈들도 이용될 수 있고 이러한 실시예들의 구현은 도 6 및 도 7의 상술된 바로부터 당업자에 명백할 것이다. 도시된 바와 같이, 입력(800)에 제공된 입력 RF 신호는 RF 분배기(802)에 의해 2개의 송신기 모듈들에 대응하는 2개의 신호 경로들로 분배된다. 아날로그 역상 파일럿 신호들은 결합기들(804, 806)에서 2개의 신호 경로들에 결합된다. 파일럿 신호는 프로세서(808)에 의해 디지털적으로 발생되고 D-A 변환기(810)에 의해 아날로그 형태로 변환되며 업 변환기(852)에 의해 RF로 업 변환될 수 있다. 역상 신호는 인버터(812)에 의해 업 변환기(852)의 출력으로부터 간단하게 생성될 수 있다. 각각의 신호 경로는 전력 증폭기(PA)(814, 816)를 각각 포함하고, 상기 전력 증폭기(814, 816)의 출력들은 결합기(818)에서 결합된다. 결합된 출력 신호는 커플러(820)에 의해 샘플링된다. 샘플링된 출력은 결합기 정렬의 제어를 위해 어떤 잔류 파일럿 신호도 검출하도록 처리된다. 더 상세히, 샘플링된 출력은 다운 변환기(822)에 의해 다운 변환되고, 다운 변환된 신호는 필터링되고, 파일럿 전력이 도 2 및 도 3에 관하여 상술된 바와 같이 구현될 수 있는 회로 블록(824)에 의해 검출된다. 대안적으로, 디지털 상관 검출이 도 4에 관하여 상술된 바와 같이 이용될 수 있다. 그 다음에, 검출된 파일럿이 아날로그-디지털 변환기(826)를 통해 프로세서(808)에 제공된다. 프로세서(808)는 검출된 파일럿을 최소화하기 위해, 도 5에 관하여 상술된 탐색 알고리즘을 수행하고 디지털-아날로그 변환기들(830, 832, 834)을 통해 조절 설정들 dα1, dθ1, dτ1 을 RF 정렬 조절기(828)에 제공할 수 있고, 결합기(818)에서 신호 정렬을 최적화한다. RF 정렬 조절기(828)는 피드 포워드 증폭기들의 정렬에서 사용되는 타입의 잘 알려진 이득, 위상, 및 그룹 지연 회로들을 포함할 수 있다.
도 8의 통신 시스템의 신호 경로들 둘 다가 전적으로 아날로그 RF이고, 2개의 경로들의 정렬이 상술된 바와 같이 제어될지라도, 제 2 경로의 선택적 부가 디지털 스테이지가 도 8에 도시된다. 이는 아날로그 다운 변환기(838) 및 아날로그-디지털 변환기(840)를 포함하는 디지털 변환기 스테이지(836)와, 디지털 조절기 회로(842)와, 디지털-아날로그 변환기(846), 업 변환기(848), 및 전력 증폭기(816)를 포함하는 아날로그 모듈(844)을 포함한다. 이러한 구성은 디지털 조절기 신호들 dα2, dθ2, 및 dτ2가 프로세서(808)로부터 디지털 조절기 회로(842)에 제공되도록 한다. 디지털 조절기 신호들은 파일럿을 감소시키기 위해 출력 xout(t)를 더 정렬하기 위해 사용될 수 있고, 또는 아날로그 조절기 신호들 대신 사용될 수 있다. 또한, 이들 신호들은 증폭기 전달 특성에 의해 도입된 비선형성들을 보상하기 위해, 전력 증폭기(816)로의 입력을 전치 왜곡시키기(predistort) 위해 이용될 수 있다. 이와 관련하여, 샘플링된 출력 xout(t)는 ADC(850)에 의해 디지털 형태로 변환될 수 있고, 상기 출력의 왜곡 성분을 결정하고 갱신된 전치 왜곡 계수들을 계산하기 위해 프로세서(808)에 의해 사용될 수 있다. 다양한 디지털 전치 왜곡 접근법들 및 알고리즘들이 당분야에 알려져 있고, 이들은 프로세서(808)에 의해 구현될 수 있다. 파일럿 검출을 위해 상관 방법을 사용할 때, ADC(850)에 의해 출력된 신호 xout(kT)는 (식14) 또는 (식18)이 유효한지 결정하기 위해 또한 사용될 수 있다. 즉, 파일럿의 주파수가 시간 지연, 진폭, 및 위상 차이들을 해소하기 위해 필요한 주파수 다이버시티를 얻기 위해 변화될 때, 신뢰성 있는 측정들을 보장하기 위해 (식14)가 시험되는 것이 바람직하다. 시험이 실패한다면, 다른 주파수가 시도될 수 있다.
상기 구현들의 여러 조합들이 본원에서 이용될 수 있고 함축됨을 당업자는 인식할 것이다. 예컨대, 디지털 스테이지는 도 8의 시스템의 경로들 둘 다에 제공될 수 있고, 경로들 둘 다는 결합기 정렬과 결합한 디지털 전치 왜곡을 포함할 수 있다. 유사하게, 도 1a 및 도 1b에 관련하여 기술된 디지털 입력 신호의 경우에서, 디지털 전치 왜곡 동작은 조절기(120)에 의해 제공된 디지털 정렬 조절과 결합될 수 있다. 특정 구현들의 여러 부가 조합들이 당업자에 또한 명백할 것이다.
따라서, 기술된 특정 실시예들은 사실상 제한하려는 의미가 아니고, 본 발명 은 상세히 기술하기에는 너무 많은 다수의 특정 구현들을 커버한다.

Claims (30)

  1. 무선 통신 시스템에 있어서,
    통신 신호를 수신하는 입력;
    상기 입력에 결합된 제 1 신호 전송 경로로서, 제 1 파일럿 신호를 수신하는 제 1 파일럿 신호 입력, 및 제 1 전력 증폭기를 포함하는, 상기 제 1 신호 전송 경로;
    상기 입력에 결합된 제 2 신호 전송 경로로서, 상기 제 1 신호 전송 경로와 독립적으로 결합되고 상기 제 1 파일럿 신호와 위상이 다른 제 2 파일럿 신호(a second pilot signal out of phase)를 수신하는 제 2 파일럿 신호 입력, 및 제 2 전력 증폭기를 포함하는, 상기 제 2 신호 전송 경로;
    상기 제 1 및 제 2 신호 전송 경로들의 출력을 결합하는 결합기; 및
    소거되지 않은 파일럿 신호를 검출하는, 상기 결합기의 출력에 결합된 파일럿 검출기를 포함하고,
    상기 제 1 및 제 2 파일럿 신호들은 상기 제 1 및 제 2 전력 증폭기들 전에 그들 각각의 신호 전송 경로에서 발생되는, 무선 통신 시스템.
  2. 제 1 항에 있어서,
    상기 신호 전송 경로의 이득, 위상, 또는 지연 중 적어도 하나를 조절하는, 상기 제 1 또는 제 2 신호 전송 경로 내의 신호 조절기를 더 포함하는, 무선 통신 시스템.
  3. 제 2 항에 있어서,
    상기 검출된 파일럿 신호를 최소화하도록 상기 신호 조절기를 제어하는, 상기 파일럿 검출기 및 상기 신호 조절기에 결합된 제어 프로세서를 더 포함하는, 무선 통신 시스템.
  4. 제 1 항에 있어서,
    상기 입력 통신 신호는 디지털 신호이고, 상기 제 1 및 제 2 신호 전송 경로들 각각은 상기 입력과 상기 제 1 및 제 2 전력 증폭기 사이에 결합된 디지털-아날로그 변환기 및 업 변환기를 더 포함하는, 무선 통신 시스템.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 파일럿 신호들은 디지털 신호들인, 무선 통신 시스템.
  6. 제 1 항에 있어서,
    상기 입력 통신 신호는 아날로그 RF 신호인, 무선 통신 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 신호 전송 경로와 상기 제 2 신호 전송 경로 중 적어도 하나는 상기 입력과 상기 전력 증폭기 사이에 결합된 다운 변환기, 아날로그-디지털 변환기, 디지털-아날로그 변환기, 및 업 변환기를 더 포함하는, 무선 통신 시스템.
  8. 제 1 항에 있어서,
    상기 파일럿 검출기는 다운 변환기, 대역통과 필터, 및 신호 전력 검출기를 포함하는, 무선 통신 시스템.
  9. 제 8 항에 있어서,
    상기 다운 변환기와 상기 대역통과 필터 사이에 결합된 아날로그-디지털 변환기를 더 포함하는, 무선 통신 시스템.
  10. 제 8 항에 있어서,
    상기 신호 전력 검출기의 출력에 결합된 아날로그-디지털 변환기를 더 포함하는, 무선 통신 시스템.
  11. 제 1 항에 있어서,
    상기 파일럿 검출기는 상기 결합기의 출력을 수신하는 제 1 입력, 상기 제 1 파일럿 신호를 수신하는 제 2 입력, 및 상관 검출기를 포함하는, 무선 통신 시스템.
  12. 제 11 항에 있어서,
    상기 상관 검출기는 상기 제 1 입력에 결합된 제 1 필터, 상기 제 2 입력에 결합된 제 2 필터, 및 상기 제 1 및 제 2 필터들의 출력들을 혼합하는 혼합기를 포함하는, 무선 통신 시스템.
  13. 제 12 항에 있어서,
    상기 파일럿 검출기는 상기 제 1 입력과 상기 제 1 필터 사이에 결합된 다운 변환기 및 아날로그-디지털 변환기를 더 포함하는, 무선 통신 시스템.
  14. 제 11 항에 있어서,
    상기 상관 검출기는 상기 제 1 입력에 결합된 제 1 고속 푸리에 변환 회로, 상기 제 2 입력에 결합된 제 2 고속 푸리에 변환 회로, 상기 제 1 고속 푸리에 변환 회로의 출력에 결합된 제 1 가중 회로, 상기 제 2 고속 푸리에 변환 회로의 출력에 결합된 제 2 가중 회로, 및 상기 제 1 및 제 2 가중 회로들의 출력들에 결합된 혼합기를 포함하는, 무선 통신 시스템.
  15. 다중-송신기 통신 시스템에 있어서,
    통신 신호를 수신하는 입력;
    전력 증폭기를 각각 포함하는, 상기 입력에 결합된 복수의 송신기 모듈들;
    상기 복수의 송신기 모듈들의 출력들을 수신 및 결합하는 결합기; 및
    상기 복수의 송신기 모듈들에 결합된 파일럿 신호 소스로서, 상기 송신기 모듈들이 정렬될 때, 위상이 다른 방식(out of phase manner)으로 상기 결합기에서 결합하도록 관련 위상들을 갖는 복수의 파일럿 신호들 각각을 제공하는, 상기 파일럿 신호 소스를 포함하고,
    상기 복수의 파일럿 신호들은 상기 전력 증폭기들 전에 그들 각각의 송신기 모듈들에서 발생되는, 다중-송신기 통신 시스템.
  16. 제 15 항에 있어서,
    상기 파일럿 신호 소스는 별 구성(star configuration)에서, 복수의 파일럿 신호들을 하나의 송신기 모듈에 제공하고, 역상 파일럿 신호들을 나머지 복수의 송신기 모듈들에 제공하는, 다중-송신기 통신 시스템.
  17. 제 15 항에 있어서,
    상기 파일럿 신호 소스는 링 구성에서(ring configuration), 상기 파일럿 신호들을 상기 복수의 송신기 모듈들에 균등하게 제공하는, 다중-송신기 통신 시스템.
  18. 제 15 항에 있어서,
    상기 파일럿 신호 소스는 상기 파일럿 신호들을 상기 복수의 송신기 모듈들의 쌍들에 제공하는, 다중-송신기 통신 시스템.
  19. 제 18 항에 있어서,
    상기 송신기 모듈들 중 적어도 하나는 2개 이상의 파일럿 신호들을 수신하고, 역상 파일럿 쌍들은 2개 이상의 상기 나머지 송신기 모듈들에 나타나는, 다중-송신기 통신 시스템.
  20. 제 19 항에 있어서,
    상기 파일럿 신호들은 다중화되는, 다중-송신기 통신 시스템.
  21. 입력 신호를 수신 및 증폭하는 각각의 병렬 신호 경로들 내의 적어도 제 1 및 제 2 전력 증폭기 모듈들, 및 상기 증폭기 모듈 출력 신호들을 결합하는 결합기를 포함하는 통신 시스템을 정렬하는 방법에 있어서,
    상기 시스템이 정렬될 때, 파일럿 신호들이 위상이 다르게 결합되도록, 상기 병렬 신호 경로들 각각에 위상이 다른 파일럿 신호들을 제공하는 단계;
    상기 결합기 출력에서 잔류 파일럿 신호를 검출하는 단계; 및
    상기 검출된 파일럿 신호를 최소화하기 위해 상기 신호 경로들 중 적어도 하나를 조절하는 단계를 포함하고,
    상기 파일럿 신호들은 상기 제 1 및 제 2 전력 증폭기 모듈들 전에 그들 각각의 병렬 신호 경로들에서 발생되는, 통신 시스템 정렬 방법.
  22. 제 21 항에 있어서,
    상기 검출 단계는 파일럿 신호 전력을 검출하는 단계를 포함하는, 통신 시스템 정렬 방법.
  23. 제 21 항에 있어서,
    상기 검출 단계는 상기 파일럿 신호와 상기 결합기 출력 사이의 상관을 검출하는 단계를 포함하는, 통신 시스템 정렬 방법.
  24. 제 22 항에 있어서,
    상기 조절 단계는 상기 신호 경로들 중 적어도 하나의 이득, 위상, 또는 지연을 변경하는 단계를 포함하는, 통신 시스템 정렬 방법.
  25. 제 24 항에 있어서,
    상기 조절 단계는 이득, 위상, 또는 지연을 변경하고, 원하는 조절 방향을 결정하기 위해 파일럿 전력을 모니터링하는 단계를 포함하는, 통신 시스템 정렬 방법.
  26. 제 25 항에 있어서,
    상기 조절 단계는 상기 검출된 파일럿 전력이 최소에 도달할 때까지, 상기 원하는 방향의 증분들로 이득, 위상, 또는 지연을 조절하는 단계를 더 포함하는, 통신 시스템 정렬 방법.
  27. 제 23 항에 있어서,
    상기 검출된 상관은 복소수이고, 상기 조절 단계는 상기 신호 경로들 중 적어도 하나의 전송 특성을 상기 검출된 상관을 이용하여 증가적으로 조절하는 단계를 포함하는, 통신 시스템 정렬 방법.
  28. 제 27 항에 있어서,
    상기 증분 조절은 상기 복소수의 크기에 비례하는 스텝 크기를 이용하는, 통신 시스템 정렬 방법.
  29. 제 28 항에 있어서,
    상기 증분 조절은 상기 복소수의 부호에 대응하는 방향을 이용하는, 통신 시스템 정렬 방법.
  30. 제 23 항에 있어서,
    상기 상관을 검출하는 단계는 상기 파일럿 및 상기 결합기 출력을 필터링하고, 상기 2개의 필터링된 신호들을 혼합하는 단계를 포함하는, 통신 시스템 정렬 방법.
KR1020057019242A 2003-04-10 2004-04-07 역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템 KR100800985B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US46214803P 2003-04-10 2003-04-10
US60/462,148 2003-04-10
US10/818,546 US7110739B2 (en) 2003-04-10 2004-04-05 Multi-transmitter communication system employing anti-phase pilot signals
US10/818,546 2004-04-05

Publications (2)

Publication Number Publication Date
KR20050119204A KR20050119204A (ko) 2005-12-20
KR100800985B1 true KR100800985B1 (ko) 2008-02-11

Family

ID=33135253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019242A KR100800985B1 (ko) 2003-04-10 2004-04-07 역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템

Country Status (4)

Country Link
US (1) US7110739B2 (ko)
EP (1) EP1614244B1 (ko)
KR (1) KR100800985B1 (ko)
WO (1) WO2004093326A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242722B2 (en) * 2003-10-17 2007-07-10 Motorola, Inc. Method and apparatus for transmission and reception within an OFDM communication system
US7236753B2 (en) * 2003-12-29 2007-06-26 Intel Corporation Direct outphasing modulator
US7362168B2 (en) * 2005-05-05 2008-04-22 Audera International Sales Inc. Audio amplifier
EP1897225A4 (en) * 2005-06-30 2014-04-23 Nokia Solutions & Networks Oy TRANSMITTER DELAY AND PHASE ADJUSTMENT
FI20055367A0 (fi) * 2005-06-30 2005-06-30 Nokia Corp Lähettimen viive ja vaiheen säätö
GB2428168A (en) * 2005-07-06 2007-01-17 Motorola Inc A transmitter splits a signal into a plurality of sub-signals, each containing a plurality of sub-carriers, and amplifies each sub-signal separately.
US20070183386A1 (en) * 2005-08-03 2007-08-09 Texas Instruments Incorporated Reference Signal Sequences and Multi-User Reference Signal Sequence Allocation
US20080007453A1 (en) 2006-06-12 2008-01-10 Bill Vassilakis Smart antenna array over fiber
US7881401B2 (en) * 2006-11-17 2011-02-01 Infineon Technologies Ag Transmitter arrangement and signal processing method
EP2017956A1 (en) * 2007-07-18 2009-01-21 Nokia Siemens Networks Oy Radio signal amplifying device and method for generating and for amplifying a radio frequency signal
GB0724917D0 (en) * 2007-12-20 2008-01-30 Nokia Corp A transmitter
US7936214B2 (en) * 2008-03-28 2011-05-03 Medtronic, Inc. Third order derivative distortion cancellation for ultra low power applications
US8995691B2 (en) * 2008-07-14 2015-03-31 Audera Acoustics Inc. Audio amplifier
US8706062B1 (en) * 2008-12-19 2014-04-22 Scintera Networks, Inc. Self-adaptive power amplification
US8699880B2 (en) * 2010-01-21 2014-04-15 Ciena Corporation Optical transceivers for use in fiber optic communication networks
US8049650B2 (en) * 2010-03-19 2011-11-01 National Yunlin University Of Science And Technology Method for testing a high-speed digital to analog converter based on an undersampling technique
US8526895B2 (en) 2010-09-29 2013-09-03 Aviat U.S., Inc. Systems and methods of transmitter protection for wireless communications
WO2012044856A1 (en) * 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for providing signals of multiple active wireless transmitters
US8929480B2 (en) 2011-06-03 2015-01-06 Asahi Kasei Microdevices Corporation Transmitter
KR102268110B1 (ko) * 2014-08-05 2021-06-22 삼성전자주식회사 데이터를 변조하는 방법 및 장치 및 기록 매체
US9735742B2 (en) * 2015-07-21 2017-08-15 The Boeing Company Multi-port amplifier utilizing an adjustable delay function
JP7018346B2 (ja) * 2018-03-30 2022-02-10 日本無線株式会社 無線システム、遅延誤差検出装置、及び遅延誤差検出方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208204B1 (en) 1998-12-14 2001-03-27 Ntt Mobile Communications Network, Inc. Feedforward amplifier
US20020008577A1 (en) * 2000-05-19 2002-01-24 Spectrian Corporation High linearity multicarrier RF amplifier
US6553211B1 (en) 1998-08-20 2003-04-22 Lucent Technologies Inc. Method and apparatus for adjusting pilot signal relative to input signal
US6674324B1 (en) 2000-08-24 2004-01-06 Lucent Technologies Inc. System and method for producing an amplified signal using plurality of amplitudes across spectrum

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681695A (en) * 1969-09-02 1972-08-01 Raytheon Co Multipath compensation system
SE361802B (ko) * 1973-01-31 1973-11-12 Ericsson Telefon Ab L M
US3896395A (en) * 1974-07-18 1975-07-22 Bell Telephone Labor Inc Linear amplification using quantized envelope components to phase reverse modulate quadrature reference signals
US4090147A (en) * 1977-07-20 1978-05-16 Bell Telephone Laboratories, Incorporated Interferometric amplifier
CA1266707A (en) * 1985-12-16 1990-03-13 Steve S. Yang Method of calibrating and equalizing a multi-channel automatic gain control amplifier
US5913152A (en) * 1995-12-29 1999-06-15 Solid Electronics Labs FM composite signal processor
US6054896A (en) * 1998-12-17 2000-04-25 Datum Telegraphic Inc. Controller and associated methods for a linc linear power amplifier
US6275106B1 (en) * 2000-02-25 2001-08-14 Spectrian Corporation Spectral distortion monitor for controlling pre-distortion and feed-forward linearization of rf power amplifier
WO2001099316A1 (en) * 2000-06-16 2001-12-27 Fujitsu Limited Multi-carrier amplifier
US6934341B2 (en) * 2000-08-29 2005-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for plurality signal generation
US6452446B1 (en) * 2000-12-29 2002-09-17 Spectrian Corporation Closed loop active cancellation technique (ACT)-based RF power amplifier linearization architecture
US6748024B2 (en) * 2001-03-28 2004-06-08 Nokia Corporation Non-zero complex weighted space-time code for multiple antenna transmission
WO2003003569A1 (en) * 2001-06-29 2003-01-09 Remec, Inc. Balanced distortion reduction circuit
US6614298B2 (en) * 2001-08-13 2003-09-02 Soma Networks, Inc. Apparatus and method for controlling adaptive circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553211B1 (en) 1998-08-20 2003-04-22 Lucent Technologies Inc. Method and apparatus for adjusting pilot signal relative to input signal
US6208204B1 (en) 1998-12-14 2001-03-27 Ntt Mobile Communications Network, Inc. Feedforward amplifier
US20020008577A1 (en) * 2000-05-19 2002-01-24 Spectrian Corporation High linearity multicarrier RF amplifier
US6674324B1 (en) 2000-08-24 2004-01-06 Lucent Technologies Inc. System and method for producing an amplified signal using plurality of amplitudes across spectrum

Also Published As

Publication number Publication date
KR20050119204A (ko) 2005-12-20
EP1614244A4 (en) 2010-05-05
WO2004093326A2 (en) 2004-10-28
US20040204100A1 (en) 2004-10-14
EP1614244B1 (en) 2014-12-31
WO2004093326A3 (en) 2005-07-07
EP1614244A2 (en) 2006-01-11
US7110739B2 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
KR100800985B1 (ko) 역상 파일럿 신호들을 이용하는 다중-송신기 통신 시스템
US20180070394A1 (en) Adapter and Associated Method for Full-Duplex Wireless Communication
CN100477489C (zh) 使用fft处理器的正交解调器
TW445702B (en) Methods and apparatus for adaptive adjustment of feed-forward linearized amplifiers
US7907678B2 (en) Power series predistorter and control method thereof
US6448939B2 (en) Array antenna receiving apparatus
KR101097093B1 (ko) 멱급수형 디지털 프리디스토터 및 그 제어 방법
US20040228422A1 (en) Digital convertible radio SNR optimization
US20060062324A1 (en) Distortion compensation quadrature modulator and radio transmitter
US6654618B2 (en) Variation compensating unit
US20030199257A1 (en) Spurious energy correlation for control of linear power amplifiers
WO2020021628A1 (ja) アレーアンテナの校正装置及び校正方法、アレーアンテナ、並びにプログラム
JP3764662B2 (ja) Ｏｆｄｍ信号受信回路及びｏｆｄｍ信号送受信回路
US20060165199A1 (en) Communication device
JP2005348236A (ja) アレーアンテナ送信装置及び受信装置並びにキャリブレーション方法
US6545487B1 (en) System and method for producing an amplified signal with reduced distortion
CN101390360A (zh) 同相和正交路径失衡补偿
EP1189339A1 (en) System and method for producing a pilot signal in a distortion reduction system
JP4253445B2 (ja) 偏差補償装置
KR100737621B1 (ko) 고주파 신호 송신기의 신호변환기 및 컴바인 성능 개선방법
EP1079516A2 (en) Alternating gain and phase control system and method
JP3239926B2 (ja) 歪補償回路
WO2020144889A1 (ja) 制御装置及び無線通信装置
JP4025219B2 (ja) アレイアンテナ通信装置
JP4194404B2 (ja) アレイアンテナ通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee