KR100798583B1 - Apparatus and method of serial communication interface - Google Patents

Apparatus and method of serial communication interface Download PDF

Info

Publication number
KR100798583B1
KR100798583B1 KR1020010077265A KR20010077265A KR100798583B1 KR 100798583 B1 KR100798583 B1 KR 100798583B1 KR 1020010077265 A KR1020010077265 A KR 1020010077265A KR 20010077265 A KR20010077265 A KR 20010077265A KR 100798583 B1 KR100798583 B1 KR 100798583B1
Authority
KR
South Korea
Prior art keywords
data
board
serial
read
write
Prior art date
Application number
KR1020010077265A
Other languages
Korean (ko)
Other versions
KR20030046927A (en
Inventor
한승곤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010077265A priority Critical patent/KR100798583B1/en
Publication of KR20030046927A publication Critical patent/KR20030046927A/en
Application granted granted Critical
Publication of KR100798583B1 publication Critical patent/KR100798583B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Abstract

본 발명은 CPU보드와 로컬 보드 사이의 직렬 통신 인터페이스 장치에 관한 것이다.The present invention relates to a serial communication interface device between a CPU board and a local board.

본 발명은 CPU보드와 로컬 보드를 어드레스 라인, 데이터 라인, 클럭라인을 포함하는 직렬 케이블로 연결하고, 이 직렬 케이블을 통한 CPU보드와 로컬 보드 사이의 통신을 위하여, 로컬 보드의 선택을 위한 보드ID와 해당 로컬 보드에 대한 데이터의 직렬 혹은 병렬 전송의 선택 정보, 그리고 데이터 입력/출력(라이트/리드) 선택정보와 해당 로컬 보드의 포트 선택을 위한 포트ID 정보를 포함하는 헤드 스트림(Head Stream)이 정의된다. CPU에서 특정 보드의 특정 포트에 데이터를 기록하거나 읽기 위해서 어드레스 라인을 통해 상기 ID 등을 포함하는 헤드 스트림을 전송하고, 해당 로컬 보드는 자신의 ID에 따라 해당 데이터를 받아 기록처리하거나 출력해서 CPU가 읽어가도록 한다.The present invention connects the CPU board and the local board with a serial cable including an address line, a data line, and a clock line, and for communication between the CPU board and the local board through the serial cable, a board ID for selecting a local board. And a head stream including selection information of serial or parallel transmission of data to the local board, data input / output (write / lead) selection information, and port ID information for port selection of the corresponding local board. Is defined. In order to read or write data to a specific port of a specific board, the CPU transmits a head stream including the ID and the like through an address line. Read it.

인터페이스, 데이터 통신, CPU, 로컬 보드Interface, data communication, CPU, local board

Description

직렬 통신 인터페이스 장치와 방법{APPARATUS AND METHOD OF SERIAL COMMUNICATION INTERFACE}Serial communication interface device and method {APPARATUS AND METHOD OF SERIAL COMMUNICATION INTERFACE}

도1은 종래의 CPU보드와 로컬 보드 사이의 인터페이스 구성을 나타낸 블럭도1 is a block diagram showing an interface configuration between a conventional CPU board and a local board

도2는 본 발명의 직렬 통신 인터페이스 장치의 개념 및 그 실시예를 나타낸 블럭도Fig. 2 is a block diagram showing the concept of the serial communication interface device of the present invention and its embodiment.

도3은 본 발명의 직렬 통신 인터페이스를 위한 프로토콜의 실시예를 나타낸 타이밍도3 is a timing diagram illustrating an embodiment of a protocol for a serial communication interface of the present invention.

도4a,도4b는 본 발명의 직렬 통신 인터페이스 장치의 동작을 설명하기 위한 타이밍도4A and 4B are timing diagrams for explaining the operation of the serial communication interface device of the present invention.

도5는 본 발명의 직렬 통신 인터페이스 장치에서 로컬 보드의 인터페이스부의 내부 구성을 나타낸 실시예의 블럭도Figure 5 is a block diagram of an embodiment showing the internal configuration of the interface unit of the local board in the serial communication interface device of the present invention;

도6은 본 발명의 직렬 통신 인터페이스 장치에 따른 케이블 접속 방법의 예를 나타낸 도면6 is a view showing an example of a cable connection method according to the serial communication interface device of the present invention;

본 발명은 직렬 통신 인터페이스 장치와 직렬 통신 인터페이스 제어방법에 관한 것이다. 특히 본 발명은 CPU보드와 다수의 로컬 보드 사이에서 데이터 등의 송수신(Read/Write)을 위한 직렬 인터페이스에 관한 것으로서, CPU보드와 로컬 보드를 직렬 통신 케이블로 연결하고 CPU보드에서 각각의 로컬 보드에 할당된 ID, 직렬/병렬 선택 정보, 리드/라이트 선택 정보, 해당 로컬 보드의 포트 어드레스 등을 제공하여 해당 로컬 보드로 데이터를 전송하거나(Write), 해당 로컬 보드로부터 데이터를 수신(Read)할 수 있도록 한 직렬 통신 인터페이스 장치와 그 통신 제어방법에 관한 것이다.The present invention relates to a serial communication interface device and a serial communication interface control method. In particular, the present invention relates to a serial interface for transmitting / receiving data (read / write) between a CPU board and a plurality of local boards, and connecting the CPU board and the local board with a serial communication cable and connecting the CPU board and each local board to each local board. You can send data to the local board or read data from the local board by providing the assigned ID, serial / parallel selection information, read / write selection information, and port address of the local board. The present invention relates to a serial communication interface device and a communication control method thereof.

종래의 CPU보드와 로컬 보드 사이의 인터페이스 구성의 예를 도1에 나타내었다. 일반적으로 CPU보드(1)와 로컬 보드(2)를 연결함에 있어 CPU로 제어해야 할 IC들이 많고 또한 제어 대상 보드들이 여러 개의 보드로 분산되어 있는 경우가 많기 때문에 이러한 시스템에서는 CPU보드(1)에서 여러 제어 대상 보드로 분산하여 커넥터를 연결해야 한다. 따라서, CPU보드와 로컬 보드를 연결하기 위한 커넥터 수의 증가와 케이블 수의 증가가 따르고, CPU에서 일괄적으로 제어 대상 보드에 대한 데이터 관리 및 제어를 수행하기가 매우 번거롭게 된다.An example of an interface configuration between a conventional CPU board and a local board is shown in FIG. In general, there are many ICs that need to be controlled by the CPU in connecting the CPU board (1) and the local board (2), and the boards to be controlled are often distributed among several boards. The connectors must be connected by distributing them to multiple controlled boards. Therefore, an increase in the number of connectors and an increase in the number of cables for connecting the CPU board and the local board, and it becomes very cumbersome to perform data management and control on the control target board in the CPU collectively.

즉, CPU에서 제어해야 할 제어 대상 보드가 여러 개로 분산되어 있는 시스템에서는 다양한 형태의 여러 커넥터를 일일이 지정하여 연결할 수밖에 없었고, 각각의 로컬 보드마다에 적절하게 설계된 커넥터를 이용해서 각각의 로컬 보드를 제어해야 하므로 제어의 불편함과 데이터 관리의 번거로움이 따른다. 또한 커넥터 제조에 있어서도 규격화, 표준화가 어려워지며 각각의 로컬 보드마다 적당한 커넥터의 선정, 그리고 해당 커넥터를 이용한 각각의 로컬 보드마다에 적당한 제어 및 데이 터 관리 등이 따라야 하고, 이러한 점은 시스템 조립 상의 번거로움과 PCU 포트에 대한 부담의 증가로 이어졌다.In other words, in a system in which the CPU-controlled boards are distributed in multiple systems, various connectors of various types have to be designated and connected individually, and each local board is controlled by using connectors appropriately designed for each local board. This has to be inconvenient in control and cumbersome in data management. In addition, it is difficult to standardize and standardize connector manufacturing, and to select a suitable connector for each local board, and to control and manage data appropriately for each local board using the corresponding connector. This has led to an increase in burden on the roaming and PCU ports.

본 발명은 CPU보드와 제어 대상 보드(로컬 보드)를 직렬 인터페이스의 형태로 연결하고, CPU보드에서 제어 대상인 로컬 보드에 대한 ID와 데이터 통신 제어정보를 데이터와 함께 클럭에 동기시켜 전송해 줌으로써, 필요한 데이터의 리드/라이트(READ/WRITE)를 하나의 규격화된 케이블을 이용해서 간편하게 수행할 수 있도록 한 직렬 통신 인터페이스 장치와 그 방법을 제공한다.According to the present invention, a CPU board and a control target board (local board) are connected in the form of a serial interface, and the ID and data communication control information for the local board to be controlled in the CPU board are transmitted together with the data in synchronization with a clock. The present invention provides a serial communication interface device and a method for easily reading and writing data using a single standardized cable.

본 발명은 CPU보드와 제어 대상 보드(로컬 보드)를 규격화된 하나의 직렬 케이블을 이용해서 연결하고, 각각의 로컬 보드에 대한 ID와 데이터의 직렬 또는 병렬 선택 정보 및, 데이터의 리드/라이트 선택 정보, 그리고 해당 로컬 보드의 포트 선택 정보를 상기 직렬 케이블을 이용해서 전송해 줌으로써 해당 로컬 보드의 해당 포트를 액세스(ACCESS)하여 필요한 데이터의 리드/라이트 및 직렬 혹은 병렬 처리를 가능하게 하는 직렬 통신 인터페이스 장치와 그 방법을 제공한다.The present invention connects a CPU board and a control target board (local board) using a standardized serial cable, and serial or parallel selection information of ID and data for each local board, and read / write selection information of data. And a serial communication interface device that transmits port selection information of the corresponding local board by using the serial cable to access (ACCESS) the corresponding port of the corresponding local board to enable read / write and serial or parallel processing of necessary data. And how to do it.

본 발명의 직렬 통신 인터페이스 장치는, 타겟 보드로의 데이터 리드/라이트 및, 데이터의 직렬/병렬 처리를 위한 제어정보를 출력하는 CPU보드와, 상기 CPU보드에서 출력된 제어정보에 따라 선택적으로 동작하여 데이터의 리드/라이트 및, 데이터의 직렬/병렬 처리를 수행하며 타겟 보드에 탑재된 인터페이스 수단과, 상기 CPU보드와 상기 타겟 보드의 인터페이스 수단을 연결하여 상기 데이터 리드/라이트 및 직렬/병렬 처리를 위한 제어정보와 데이터를 전달하기 위한 직렬 케이블을 포함하여 이루어지는 것을 특징으로 한다.The serial communication interface device of the present invention selectively operates according to a data read / write to a target board, a CPU board for outputting control information for serial / parallel processing of data, and a control information output from the CPU board. Interface for data read / write and serial / parallel processing of data, and interface means mounted on a target board, and interface means of the CPU board and the target board to connect the data means for data read / write and serial / parallel processing. It characterized in that it comprises a serial cable for transmitting control information and data.

또한 본 발명의 직렬 통신 인터페이스 방법은, 타겟 보드들과 직렬 케이블로 연결된 CPU보드에서 직렬 케이블의 어드레스 라인을 통하여 헤드 스트림을 출력하는 단계, 상기 어드레스 라인을 통해 전달되는 헤드 스트림의 ID정보에 따라 특정 로컬 보드 및 그 보드내의 포트(디바이스) 선택과 데이터의 직렬/병렬 처리 및 리드/라이트가 선택되는 단계, 상기 선택된 로컬 보드 및 그 보드 내의 포트에 대하여 상기 직렬/병렬 및 리드/라이트 선택정보에 따른 데이터의 직렬 리드 또는 라이트, 병렬 리드 또는 라이트가 실행되는 단계로 이루어진 것을 특징으로 한다.In addition, the serial communication interface method of the present invention, outputting the head stream through the address line of the serial cable from the CPU board connected to the target board and the serial cable, according to the identification information of the head stream transmitted through the address line Selecting a local board and a port (device) within the board and serial / parallel processing and data read / write of the data; according to the serial / parallel and read / write selection information for the selected local board and the port in the board. Characterized in that the step of performing a serial read or write, parallel read or write of data.

상기한 바와 같이 이루어지는 본 발명의 직렬 통신 인터페이스 장치와 직렬 통신 인터페이스 방법을 첨부된 도면을 참조하여 상세하게 설명한다.The serial communication interface device and the serial communication interface method of the present invention made as described above will be described in detail with reference to the accompanying drawings.

도2는 본 발명의 직렬 통신 인터페이스 장치의 개념 및 그 실시예를 나타낸 블럭도로서, CPU보드(3)와 로컬 보드(타겟 보드)(4)가 직렬 케이블(5)로 연결되어 있다. 상기 직렬 케이블(5)은 접지선(GROUND), 어드레스 선(ADDRESS LINE), 데이터 선(DATA LINE), 클럭 선(CLOCK LINE)으로 이루어지며, 로컬 보드(4)에는 상기 케이블(5)을 통해 CPU보드(3)와 연결되고 CPU보드로부터 로컬보드(4)로의 데이터 라이트나 CPU보드에서의 데이터 리드를 위한 인터페이스부(4a)가 포함되고, 이 인터페이스부(4a)를 통해서 내부의 각 회로부(IC)(4b)와 CPU보드(3) 사이의 데이터 리드/라이트가 이루어지게 된다. 여기서 어드레스 선(ADDRESS LINE)에 실리는 정보는 인터페이스부(IC)와 그 인터페이스부의 출력포트 선택, 데이터 리드 또는 라이트 선 택, 인터페이스부의 출력 포트를 병렬 또는 직렬로 선택하는데, 병렬/직렬 선택은 인터페이스부의 출력포트로 제어해야 할 IC들이 경우에 따라서 I2C나 3라인 또는 병렬로 되어 있기 때문에 이 것에 대응하기 위함이다. 데이터 선(DATA LINE)은 인터페이스부의 출력포트로 데이터를 내보내거나 데이터를 읽어 들이는 라인이며, 클럭 선(CLOCK LINE)은 어드레스나 데이터가 전달될 수 있도록 하기 위한 동기신호를 공급하게 된다.Fig. 2 is a block diagram showing the concept and embodiment of the serial communication interface device of the present invention, in which a CPU board 3 and a local board (target board) 4 are connected by a serial cable 5. The serial cable 5 is composed of a ground line GROUND, an address line ADDRESS LINE, a data line DATA, a clock line CLOCK LINE, and a local board 4 to the CPU through the cable 5. An interface portion 4a for connecting to the board 3 and writing data from the CPU board to the local board 4 or reading data from the CPU board is included, and through the interface portion 4a, each circuit portion (IC) therein is included. 4b and the data read / write between the CPU board 3 are made. In this case, the information displayed on the address line is used to select an interface port (IC) and an output port of the interface part, data lead or write selection, and an output port of the interface part in parallel or serial. This is because the ICs to be controlled by the negative output port are I 2 C or 3 lines or parallel in some cases. The data line is a line for sending data to or reading data from an output port of the interface unit, and the clock line supplies a synchronization signal for transmitting an address or data.

도3은 본 발명의 직렬 통신 인터페이스를 위한 프로토콜의 실시예를 나타낸 도면이다. 도3에 나타낸 바와 같이 본 발명에 따른 직렬 통신 인터페이스를 위하여 상기 케이블(5)을 통해서 다음과 같은 신호 전송이 이루어져야 한다. 어드레스 선(ADDRESS LINE)을 통해서는 직렬 통신 인터페이스를 위한 제어 정보로서 헤드 스트림(HAED STREAM)이 전송된다. 헤드 스트림은 6비트(BIT5-BIT0)로 이루어진다. 이 6비트 중에서 상위 4개 비트(BIT5-BIT2)는 로컬 보드에 탑재된 인터페이스부를 선택하기 위한 ID비트이고, 비트1(BIT1)은 병렬/직렬 선택을 위한 데이터이며, 비트0(BIT0)은 데이터의 입력/출력(Write/Read)의 선택을 위한 데이터이다.3 illustrates an embodiment of a protocol for a serial communication interface of the present invention. As shown in Fig. 3, the following signal transmission should be made through the cable 5 for the serial communication interface according to the present invention. A head stream HAED STREAM is transmitted as control information for the serial communication interface through the address line. The head stream consists of 6 bits (BIT5-BIT0). Of these 6 bits, the upper four bits (BIT5-BIT2) are ID bits for selecting the interface unit mounted on the local board, bit 1 (BIT1) is data for parallel / serial selection, and bit 0 (BIT0) is data. Data for selecting the input / output of the (Write / Read).

도4a는 본 발명의 직렬 통신 인터페이스 장치에 의해서 이루어지는 CPU보드로부터 로컬 보드로의 데이터 라이트 동작을 설명하기 위한 타이밍도이고, 도4b는 CPU보드에서 로컬 보드로부터 데이터를 리드하기 위한 동작 타이밍도이다.Fig. 4A is a timing diagram for explaining the data write operation from the CPU board to the local board made by the serial communication interface device of the present invention. Fig. 4B is an operation timing diagram for reading data from the local board in the CPU board.

CPU보드(3)는 어드레스 선(ADDRESS LINE)을 통해서 도3에 나타낸 헤드 스트림(HEAD STREAM)을 출력하는데, 이 헤드 스트림의 상위 4개 비트(BIT5-BIT2)를 이 용해서 데이터 라이트를 위한 로컬 보드 및 출력포트 선택정보, 직렬 혹은 병렬 선택정보, 그리고 리드/라이트 선택정보를 차례로 출력한다. 즉, CPU보드(3)에서 특정 로컬 보드를 선택하기 위한 ID비트(BIT5-BIT2)를 출력하면 다수의 로컬 보드내의 각각의 인터페이스부(4a) 중에서 상기 ID비트에 해당되는 로컬 보드의 인터페이스부만 동작하게 된다. 이 것은 각각의 인터페이스부 마다 고유의 ID를 미리 설정해 놓고, 인터페이스부에서는 상기 ID비트를 디코딩해서 자신의 ID와 일치하는 경우에만 해당 인터페이스부(IC)가 선택되어 동작하도록 하는 것이다. The CPU board 3 outputs the head stream HEAD STREAM shown in FIG. 3 through an address line. The upper four bits of the head stream BIT5-BIT2 are used to write data locally. Outputs board and output port selection information, serial or parallel selection information, and read / write selection information in order. That is, if the CPU board 3 outputs the ID bits BIT5-BIT2 for selecting a specific local board, only the interface part of the local board corresponding to the ID bit among the interface parts 4a in the plurality of local boards is output. It will work. This sets a unique ID for each interface unit in advance, and the interface unit decodes the ID bit so that the interface unit IC is selected and operated only when it matches the ID.

이와 같이 CPU보드(3)에서 로컬보드의 인터페이스부를 선택하는 ID값을 어드레스 선(ADDRESS LINE)을 통해서 출력하고, 데이터를 병렬 혹은 직렬로 할 것인가의 여부를 선택하는 비트1(BIT1)값을 '0' 또는 '1'로 세팅하여 병렬 또는 직렬 데이터를 결정해 준다. 또한, 데이터를 라이트할 것인가 혹은 리드할 것인가를 결정하는 비트0(BIT0)값을 '0' 또는 '1'로 세팅하여 데이터 라이트 또는 데이터 리드를 결정해 준다.In this way, the CPU board 3 outputs an ID value for selecting an interface portion of the local board through an address line, and selects a bit 1 (BIT1) value for selecting whether data should be parallel or serial. Set to 0 'or' 1 'to determine parallel or serial data. In addition, a bit 0 (BIT0) value for determining whether to write or read data is set to '0' or '1' to determine data write or data read.

이와 같이 CPU보드(3)에서 특정한 로컬보드(4)의 인터페이스부(4a)를 선택하고, 데이터의 병렬/직렬, 리드/라이트를 결정하는 헤드 스트림을 어드레스 선(ADDRESS LINE)을 통해서 출력하여 데이터 라이트 또는 리드를 위한 준비를 마친다. In this way, the CPU board 3 selects the interface section 4a of the specific local board 4, and outputs the head stream for determining the parallel / serial and read / write of the data through the address line. Finish preparing for the light or lead.

데이터 라이트 시에는 도4a에 나타낸 바와 같이 인터페이스부(4a)가 데이터 선(DATA LINE)을 통해서 제공되는 데이터들을 모두 받게 되면, 그 다음 타이밍에서 다시 어드레스 선(ADDRESS LINE)을 통해서 인터페이스부(4a)의 출력포트를 선택할 수 있는 어드레스 데이터를 받고, 각 어드레스에 해당되는 출력포트 즉, 로컬보드 내의 특정 IC(4b)를 동작시키게 되는데, CPU가 직접 각각의 IC(4b)들을 제어하는 경우보다는 통신속도가 늦기는 하지만 시간 단축을 위하여 어드레스 데이터를 모두 받을 때까지 데이터 선(DATA LINE)을 통해서 받은 데이터는 내부의 데이터 버퍼에 저장하게 된다. 위와 같은 어드레스 및 데이터 전송이 이루어질 때 클럭 선(CLOCK LINE)을 통해서 공급되는 클럭신호에 의해서 어드레스 및 데이터 전송의 동기가 이루어지게 된다.At the time of data writing, as shown in FIG. 4A, when the interface unit 4a receives all data provided through the data line DATA line, the interface unit 4a through the address line ADDRESS LINE again at the next timing. It receives the address data from which the output port can be selected, and operates the output port corresponding to each address, that is, the specific IC 4b in the local board, which is faster than the CPU directly controlling the respective ICs 4b. Although the data is delayed, the data received through the data line is stored in the internal data buffer until all the address data is received. When the above address and data transfer are performed, the address and data transfer are synchronized by the clock signal supplied through the clock line.

한편, 로컬보드의 인터페이스부(4a)의 버퍼에 저장된 데이터는 먼저 들어온 헤드 스트림의 비트1(BIT1)에 의해서 병렬로 해당 IC(4b)에 보내질 것인지 혹은 직렬로 보내질 것인지가 결정되므로, 병렬로 보내지는 경우에는 계속해서 병렬 전송으로 설정해 주면서 데이터 패키지(DATA PACKAGE)를 보내고, 마지막 패키지에서 직렬로 선택하면 인터페이스부(4a)의 출력포트에서 동시에 데이터가 해당 IC(4b)로 보내지게 된다. 물론 이 경우에 있어서 각각 개별적으로 해당 IC에 데이터를 보내는 경우에는 데이터 패키지에서 직렬전송으로 선택하면 될 것이다. On the other hand, the data stored in the buffer of the interface board 4a of the local board is sent in parallel because it is determined whether to be sent to the corresponding IC 4b in parallel or serially by bit 1 (BIT1) of the head stream that has been input first. In this case, the data package (DATA PACKAGE) is sent while setting to parallel transmission continuously, and when the serial package is selected in the last package, data is simultaneously sent to the corresponding IC 4b from the output port of the interface unit 4a. Of course, in this case, if you send data to the IC individually, you can select serial transmission in the data package.

CPU보드(3)에서 임의의 로컬보드(4)로부터 데이터를 읽어올 경우에도 상기한 바와 같이 어드레스 선(ADDRESS LINE)을 통해서 헤드 스트림을 출력하여 해당 로컬보드의 인터페이스부(4a)를 선택하고 직렬 혹은 병렬 선택과 함께, 데이터 리드를 선택하여 줌으로써 도4b에 나타낸 바와 같이 임의의 로컬보드로부터 읽기를 원하는 IC의 데이터를 읽어올 수 있게 된다. 이 동작은 상기 데이터 라이트의 경우와 유사함을 알 수 있다. In the case where the CPU board 3 reads data from any local board 4, as described above, the head stream is output through the address line to select the interface unit 4a of the local board, and serial Alternatively, by selecting the data lead together with the parallel selection, as shown in Fig. 4B, it is possible to read the data of the IC desired to be read from any local board. It can be seen that this operation is similar to the case of the data write.                     

도5는 본 발명의 직렬 통신 인터페이스 장치에서 로컬 보드의 인터페이스부의 실시예로서, 상기 도3에서 설명한 ID비트를 이용해서 인터페이스부가 선택되기 위한 ID비교기(6)와, 어드레스 및 데이터 입력을 위한 입력포트(7)와, 상기 어드레스 데이터를 저장하기 위한 어드레스 버퍼(8)와, 데이터 저장을 위한 데이터 버퍼(9)와, 상기 어드레스 버퍼(8)에 저장된 어드레스 값에 따라 입/출력 버퍼를 선택하기 위한 버퍼 선택부(10)와, 상기 버퍼 선택부(10)의 제어를 받아 데이터 전송을 수행하기 위한 데이터 전송부(11)와, 상기 데이터 전송부(11)의 제어를 받아 기록 데이터 또는 읽기 데이터를 입/출력하기 위한 입/출력 버퍼(12a) 및, 입/출력 선택 제어를 위한 스위칭 제어부(12b)와, 특정 IC(4b)로 데이터 출력을 위한 출력포트(13)를 포함하여 이루어지고 있다.FIG. 5 is an embodiment of an interface unit of a local board in the serial communication interface device of the present invention. An ID comparator 6 for selecting an interface unit using the ID bits described in FIG. 3 and an input port for inputting an address and data. (7), an address buffer 8 for storing the address data, a data buffer 9 for data storage, and an input / output buffer for selecting an input / output buffer according to the address value stored in the address buffer 8 A buffer selector 10, a data transmitter 11 for performing data transfer under the control of the buffer selector 10, and write data or read data under the control of the data transmitter 11. An input / output buffer 12a for input / output, a switching control unit 12b for input / output selection control, and an output port 13 for outputting data to a specific IC 4b.

도5를 참조하여 인터페이스부의 동작을 상세하게 설명하면 다음과 같다.The operation of the interface unit will be described in detail with reference to FIG. 5 as follows.

ID비교기(6)에서는 헤드 스트림의 ID비트(BIT5-BIT2)를 자신의 설정된 ID와 비교함으로써 동작 여부를 결정하게 된다. 예를 들어 로컬보드1의 인터페이스 IC1과 로컬보드2의 인터페이스 IC2가 있다고 할 때, 인터페이스 IC1은 '0001'로 ID값을 설정해주고, 인터페이스 IC2는 '0010'로 ID값을 설정해 주었다고 가정한다. 여기서 각각의 인터페이스 IC의 ID값은 해당 IC의 ID포트3/2/1/0(ID PORT3∼ID PORT0)을 각각 '0001h', '0010h'로 설정해 줌으로써 정해진다. 그리고 로컬보드1 및 로컬보드2의 각각의 인터페이스 IC1, IC2에서는 CPU보드에서 어드레스 선을 통하여 공급되는 ID비트(BIT5∼BIT2)를 ID 비교기(6)에서 자신의 설정된 ID값과 비교하고 그 값이 일치하는지의 여부에 따라 동작 여부가 결정된다. 즉, CPU보드에서 ID비트(BIT5∼BIT2)를 '0001'로 출력하면 인터페이스 IC1이 동작할 것이고, CPU보드에서 ID비트(BIT5∼BIT2)를 '0010'으로 출력하면 인터페이스 IC2가 동작할 것이며, 선택된 인터페이스IC의 해당 포트에 대한 동작 여부도 마찬가지로 결정될 것이다.The ID comparator 6 determines whether to operate by comparing the ID bits (BIT5-BIT2) of the head stream with its own set ID. For example, suppose that there is an interface IC1 of the local board 1 and an interface IC2 of the local board 2, it is assumed that the interface IC1 sets the ID value to '0001' and the interface IC2 sets the ID value to '0010'. Here, the ID value of each interface IC is determined by setting ID ports 3/2/1/0 (ID PORT3 to ID PORT0) of the corresponding IC to '0001h' and '0010h', respectively. In each interface IC1 and IC2 of the local board 1 and the local board 2, the ID bits (BIT5 to BIT2) supplied from the CPU board through the address line are compared with their own set ID values in the ID comparator 6, and the value is changed. Whether or not the operation is determined according to the match. That is, if the ID bits (BIT5∼BIT2) are output as '0001' from the CPU board, the interface IC1 will operate.If the ID bits (BIT5∼BIT2) are output as '0010' from the CPU board, the interface IC2 will operate. The operation of the corresponding port of the selected interface IC will be determined as well.

다음에는 데이터 라이트 동작과 데이터 리드 동작으로 나누어 도5의 인터페이스부의 동작을 설명한다.Next, the operation of the interface unit of FIG. 5 will be described by dividing the data write operation and the data read operation.

[데이터 라이트(Data Write) 동작][Data Write Operation]

CPU보드(3)에서 특정 로컬 보드 내의 특정 IC에 데이터를 직렬 혹은 병렬로 기록하는 경우이다.The CPU board 3 writes data in series or in parallel to a specific IC in a specific local board.

CPU보드(3)에서 출력되는 어드레스, 데이터, 클럭은 입력포트(7)를 통해서 로컬 보드에 공급된다. 이 때 CPU보드(3)에서 헤드 스트림으로 보내는 어드레스 데이터의 ID비트에 의해서 해당 로컬 보드의 인터페이스 IC가 선택되고(ID 비교기(6)의 동작 설명 참조), 어드레스 데이터는 어드레스 버퍼(8)에 저장되며 데이터는 데이터 버퍼(9)에 저장된다. 즉, 선택되어진 인터페이스 IC는 헤드 스트림의 LSB(BIT0) 까지 데이터를 모두 받게 되면 다시 어드레스 라인을 통해서 그 인터페이스 IC의 출력포트를 선택할 수 있는 어드레스 데이터를 받고, 각각의 어드레스에 해당되는 출력포트를 동작시키게 되며, 이 때 시간을 단축하기 위하여 어드레스 데이터를 모두 받을 때까지 데이터 라인(DATA LINE)을 통해서 받은 데이터는 데이터 버퍼(9)에 미리 저장해 둔다. 이렇게 하면 선택된 로컬보드의 인터페이스 IC 출력포트의 선택과 함께, 미리 데이터 버퍼(9)에 저장해 놓은 데이터를 처리(라이트)할 수 있게 되므로 데이터 라이트에 소요되는 시간을 줄일 수 있다.The address, data, and clock output from the CPU board 3 are supplied to the local board through the input port 7. At this time, the interface IC of the corresponding local board is selected by the ID bits of the address data sent from the CPU board 3 to the head stream (see operation description of the ID comparator 6), and the address data is stored in the address buffer 8. The data is stored in the data buffer 9. That is, when the selected interface IC receives all the data up to LSB (BIT0) of the head stream, it receives address data to select the output port of the interface IC through the address line and operates the output port corresponding to each address. At this time, the data received through the data line (DATA LINE) is stored in the data buffer 9 in advance until all the address data is received in order to shorten the time. This makes it possible to process (write) the data stored in the data buffer 9 together with the selection of the interface IC output port of the selected local board, thereby reducing the time required for data writing.

그리고, 어드레스 라인을 통해서 공급되는 헤드 스트림의 병렬/직렬 선택 비트(BIT1)에 의해서 데이터를 병렬로 처리할 것인지 혹은 직렬로 처리할 것인지가 결정되고, 헤드 스트림의 LSB(BIT0)에 의해서 데이터 라이트가 설정될 것이다.The parallel / serial selection bit (BIT1) of the head stream supplied through the address line determines whether data is processed in parallel or serially, and the data write is performed by the LSB (BIT0) of the head stream. Will be set.

상기 데이터 버퍼(9)에 저장된 데이터를 병렬로 보낼 경우에는 헤드 스트림의 비트1(BIT1)에 의해서 계속해서 병렬로 선택하면서 데이터 패키지를 보내고, 마지막 패키지에서 직렬로 선택을 하면 출력포트(13)에서 동시에 데이터가 보내지게 되며, 각각 개별적으로 데이터를 보내는 경우에는 각 데이터 패키지에서 직렬로 선택을 하면 된다. 즉, 어드레스 버퍼(8)에 저장된 어드레스 데이터의 출력포트 선택 데이터에 의해서 버퍼 선택부(10)가 데이터 전송부(11)를 통해 입/출력 버퍼(12a) 중에서 (선택된)출력포트에 해당되는 버퍼를 선택하게 되고, 데이터 버퍼(9)에 저장된 데이터는 직렬 혹은 병렬로 해당 입/출력 버퍼(12a)를 통해서 출력포트(13)로 출력되며, 이 때 상기 헤드 스트림의 LSB(BIT0)에 의해서 데이터 라이트(데이터 입력)가 선택되므로 이 LSB(BIT0)에 의해서 입/출력 스위칭 제어부(12b)가 입/출력 버퍼(12a)를 데이터 입력(데이터 라이트)으로 스위칭 제어함으로써 직렬 혹은 병렬로 상기 선택된 포트에 해당하는 버퍼를 통해 해당 데이터가 출력(라이트)되는 것이다.In the case of sending data stored in the data buffer 9 in parallel, the data package is sent while continuously selecting in parallel by bit 1 (BIT1) of the head stream. Data is sent at the same time, and if you are sending data individually, you can select serially in each data package. That is, a buffer corresponding to the output port (selected) of the input / output buffer 12a is selected by the buffer selection unit 10 through the data transfer unit 11 by the output port selection data of the address data stored in the address buffer 8. The data stored in the data buffer 9 is output to the output port 13 through the corresponding input / output buffer 12a in serial or parallel, and at this time by the LSB (BIT0) of the head stream. Since the write (data input) is selected, the input / output switching control unit 12b switches the input / output buffer 12a to the data input (data write) by the LSB (BIT0) so that the selected port can be connected to the selected port in series or in parallel. The data is output (written) through the corresponding buffer.

[데이터 리드(Data Read) 동작][Data Read Operation]

CPU보드(3)에서 특정 로컬 보드의 IC로부터 데이터를 읽어내는 동작이다.The CPU board 3 reads data from the IC of a specific local board.

CPU보드(3)에서 출력되는 어드레스, 데이터, 클럭은 입력포트(7)를 통해서 로컬 보드에 공급된다. 이 때 CPU보드(3)에서 헤드 스트림으로 보내는 어드레스 데이터의 ID비트에 의해서 해당 로컬 보드의 인터페이스 IC가 선택되고(ID 비교기(6)의 동작 설명 참조), 선택되어진 인터페이스 IC는 헤드 스트림의 LSB(BIT0) 까지 데이터를 모두 받게 되면 다시 어드레스 라인을 통해서 그 인터페이스 IC의 출력포트를 선택할 수 있는 어드레스 데이터를 받고, 각각의 어드레스에 해당되는 출력포트를 동작시키게 된다.The address, data, and clock output from the CPU board 3 are supplied to the local board through the input port 7. At this time, the interface IC of the corresponding local board is selected by the ID bits of the address data sent from the CPU board 3 to the head stream (see the operation description of the ID comparator 6). When the data is received up to BIT0), the address data to select the output port of the interface IC is received again through the address line, and the output port corresponding to each address is operated.

그리고, 어드레스 라인을 통해서 공급되는 헤드 스트림의 병렬/직렬 선택 비트(BIT1)에 의해서 데이터를 병렬로 처리할 것인지 혹은 직렬로 처리할 것인지가 결정되고, 헤드 스트림의 LSB(BIT0)에 의해서 데이터 리드가 설정될 것이다.The parallel / serial selection bit (BIT1) of the head stream supplied through the address line determines whether data is processed in parallel or serially, and the data read is performed by the LSB (BIT0) of the head stream. Will be set.

이와 같이 하여, 어드레스 버퍼(8)에 저장된 어드레스 데이터의 출력포트 선택 데이터에 의해서 버퍼 선택부(10)가 데이터 전송부(11)를 통해 입/출력 버퍼(12a) 중에서 (선택된)포트에 해당되는 버퍼(12a)를 선택하게 되고, 이 때 상기 헤드 스트림의 LSB(BIT0)에 의해서 데이터 리드(데이터 출력)가 선택되었으므로 이 LSB(BIT0)에 의해서 입/출력 스위칭 제어부(12b)가 입/출력 버퍼(12a)를 데이터 출력(데이터 리드)으로 스위칭 제어함으로써 직렬 혹은 병렬로 상기 선택된 포트에 해당하는 버퍼를 통해 해당 데이터가 데이터 전송부(11)와 데이터 버퍼(9)를 통해서 데이터 라인(DATA LINE)에 실려서 CPU가 읽어갈 수 있게 되는 것이다.In this way, the buffer selecting section 10 corresponds to the (selected) port of the input / output buffer 12a through the data transfer section 11 by the output port selection data of the address data stored in the address buffer 8. The buffer 12a is selected. At this time, since the data read (data output) is selected by the LSB (BIT0) of the head stream, the input / output switching control unit 12b is input / output buffered by the LSB (BIT0). By switching and controlling 12a to a data output (data lead), the data is transferred through the data transfer unit 11 and the data buffer 9 through the buffer corresponding to the selected port in series or in parallel. Will be read by the CPU.

도6은 본 발명의 직렬 통신 인터페이스 장치에 따른 케이블 접속 방법의 예를 나타낸 도면으로서, 하나의 규격화된 케이블로 CPU보드와 여러 개의 로컬 보드를 간편하게 접속할 수 있도록 하였다. 즉, 인터페이스 보드(14)에 케이블 어댑터(15)를 이용해서, 상기한 본 발명에 따라 규격화된 케이블 어셈블리(16)를 접속함으로써 CPU보드와 여러 개의 로컬 보드들을 쉽게 연결할 수 있고 또한 제어도 규격화된 포맷에 따라 일괄적으로 수행할 수 있음을 보여준다.6 is a view showing an example of a cable connection method according to the serial communication interface device of the present invention, it is possible to easily connect the CPU board and several local boards with one standardized cable. That is, by using the cable adapter 15 to the interface board 14, by connecting the cable assembly 16 standardized in accordance with the present invention described above, the CPU board and several local boards can be easily connected and the control is standardized. It can be done in batches according to the format.

본 발명의 직렬 인터페이스 장치에 따르면 하나의 규격화된 케이블로 CPU와 여러 개의 분산된 로컬보드들을 연결하여 제어 및 데이터 관리를 쉽게 할 수 있을 뿐만 아니라, 인터페이스 IC는 포트 확장성이 있기 때문에 표준화된 인터페이스 IC를 설정해 놓으면 CPU의 포트에 대한 부담도 줄일 수 있다.According to the serial interface device of the present invention, the standardized interface IC is not only easy to control and data management by connecting the CPU and several distributed local boards with one standardized cable, but also the interface IC has port expandability. Setting this will also reduce the load on the CPU port.

또한, 기존에는 다양한 규격의 커넥터들을 일일이 지정해서 CPU 보드와 로컬 보드를 연결해야 했지만 본 발명에서는 커넥터의 제조에 있어서도 규격화를 이룰 수 있고, 규격화된 케이블-커넥터를 이용해서 CPU 보드와 로컬 보드의 접속 및 조립을 용이하게 할 수 있다.







In addition, in the past, it was necessary to designate various connectors to connect the CPU board and the local board, but in the present invention, the standardization can be achieved in the manufacture of the connector, and the connection of the CPU board and the local board using a standardized cable connector And assembly can be facilitated.







Claims (6)

타겟 보드로의 데이터 리드/라이트 및, 데이터의 직렬/병렬 처리를 위한 제어정보를 출력하는 CPU보드와, 상기 CPU보드에서 출력된 제어정보에 따라 선택적으로 동작하여 데이터의 리드/라이트 및, 데이터의 직렬/병렬 처리를 수행하며 타겟 보드에 탑재된 인터페이스 수단과, 상기 CPU보드와 상기 타겟 보드의 인터페이스 수단을 연결하여 상기 데이터 리드/라이트 및 직렬/병렬 처리를 위한 제어정보와 데이터를 전달하기 위한 직렬 케이블을 포함하여 이루어지는 것을 특징으로 하는 직렬 통신 인터페이스 장치.A CPU board that outputs data read / write to a target board and control information for serial / parallel processing of data, and selectively operates according to the control information output from the CPU board to read / write data and Serial for performing serial / parallel processing and connecting the interface means mounted on the target board and the interface means of the CPU board and the target board to transfer control information and data for the data read / write and serial / parallel processing. Serial communication interface device comprising a cable. 제 1 항에 있어서, 상기 직렬 케이블이 상기 제어정보 및 데이터를 전달하기 위하여 어드레스 라인, 데이터 라인, 클럭신호 라인을 포함하는 것을 특징으로 하는 직렬 통신 인터페이스 장치.2. The serial communication interface device of claim 1, wherein the serial cable includes an address line, a data line, and a clock signal line for transferring the control information and data. 제 1 항에 있어서, 상기 CPU보드와 복수 개의 타겟 보드를 직렬로 순차접속하기 위한 직렬 케이블 접속용 어댑터를 더 포함하여 이루어지는 것을 특징으로 하는 직렬 통신 인터페이스 장치.The serial communication interface device according to claim 1, further comprising a serial cable connection adapter for sequentially connecting the CPU board and the plurality of target boards in series. 제 2 항에 있어서, 상기 어드레스 라인을 통해 전달되는 제어정보가 로컬 보드 및 그 보드내의 제어 대상 디바이스를 선택하기 위한 ID정보와, 데이터의 직렬 또는 병렬 처리를 선택하기 위한 정보와, 데이터의 리드 또는 라이트를 선택하기 위한 정보를 포함하는 것을 특징으로 하는 직렬 통신 인터페이스 장치.The method of claim 2, wherein the control information transmitted through the address line includes ID information for selecting a local board and a device to be controlled in the board, information for selecting serial or parallel processing of data, read data or And a information for selecting a light. 제 1 항에 있어서, 상기 인터페이스 수단이, 해당 보드 및 출력포트를 선택받기 위한 ID의 비교수단과, 상기 직렬 케이블을 통해서 전달되는 어드레스 데이터를 저장하기 위한 어드레스 버퍼 및 이 어드레스 데이터에 따라 데이터 입출력 버퍼를 선택하기 위한 버퍼 선택수단과, 상기 직렬 케이블을 통해서 리드 혹은 라이트될 데이터를 저장하는 데이터 버퍼 및 상기 데이터 버퍼를 통해 데이터를 전송할 데이터 전송수단과, 상기 데이터 전송수단에 연결되어 로컬 보드내의 특정 포트(디바이스)로의 데이터 입출력이 이루어지기 위한 입/출력 버퍼와, 상기 입/출력 버퍼를 입력 또는 출력 경로로 스위칭하기 위한 버퍼 스위칭수단을 포함하여 이루어지는 것을 특징으로 하는 직렬 통신 인터페이스 장치.2. The data input / output buffer according to claim 1, wherein said interface means includes means for comparing an ID for selecting a corresponding board and an output port, an address buffer for storing address data transferred through said serial cable, and a data input / output buffer in accordance with the address data. A buffer selecting means for selecting a data source, a data buffer for storing data to be read or written through the serial cable, a data transmitting means for transmitting data through the data buffer, and a specific port connected to the data transmitting means. And an input / output buffer for performing data input / output to the (device), and buffer switching means for switching the input / output buffer to an input or output path. 타겟 보드들과 직렬 케이블로 연결된 CPU보드에서 직렬 케이블의 어드레스 라인을 통하여 헤드 스트림을 출력하는 단계, 상기 어드레스 라인을 통해 전달되는 헤드 스트림의 ID정보에 따라 특정 로컬 보드 및 그 보드내의 포트(디바이스) 선택과 데이터의 직렬/병렬 처리 및 리드/라이트가 선택되는 단계, 상기 선택된 로컬 보드 및 그 보드 내의 포트에 대하여 상기 직렬/병렬 및 리드/라이트 선택정보에 따른 데이터의 직렬 리드 또는 라이트, 병렬 리드 또는 라이트가 실행되는 단계로 이루어진 것을 특징으로 하는 직렬 통신 인터페이스 방법.Outputting the head stream through the address line of the serial cable from the CPU board connected to the target board with the serial cable, the specific local board and the port (device) in the board according to the ID information of the head stream transmitted through the address line Selection and serial / parallel processing and read / write of data, serial read or write of data according to the serial / parallel and read / write selection information for the selected local board and ports in the board, parallel read or Serial communication interface method characterized in that the step of executing the write.
KR1020010077265A 2001-12-07 2001-12-07 Apparatus and method of serial communication interface KR100798583B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010077265A KR100798583B1 (en) 2001-12-07 2001-12-07 Apparatus and method of serial communication interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010077265A KR100798583B1 (en) 2001-12-07 2001-12-07 Apparatus and method of serial communication interface

Publications (2)

Publication Number Publication Date
KR20030046927A KR20030046927A (en) 2003-06-18
KR100798583B1 true KR100798583B1 (en) 2008-01-28

Family

ID=29573591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077265A KR100798583B1 (en) 2001-12-07 2001-12-07 Apparatus and method of serial communication interface

Country Status (1)

Country Link
KR (1) KR100798583B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354240B1 (en) * 2019-10-29 2022-01-21 (주)파인디어칩 Integrated circuit and system control apparatus comprising the integrated circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133068A (en) * 1987-11-18 1989-05-25 Ricoh Co Ltd Data communication system
JPH05252227A (en) * 1992-01-08 1993-09-28 Canon Inc Serial communication equipment
KR950020197A (en) * 1993-12-27 1995-07-24 양승택 Communication circuit between master and slave processors
KR970049471A (en) * 1995-12-22 1997-07-29 김광호 Board selector of communication module
KR20000018869A (en) * 1998-09-03 2000-04-06 서평원 Ipc(inter processor communication) system and a method thereof in an exchange
KR20050060688A (en) * 2003-12-17 2005-06-22 엘지전자 주식회사 Dual bus controlling device of the node-b in the umts using a high speed serial line

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133068A (en) * 1987-11-18 1989-05-25 Ricoh Co Ltd Data communication system
JPH05252227A (en) * 1992-01-08 1993-09-28 Canon Inc Serial communication equipment
KR950020197A (en) * 1993-12-27 1995-07-24 양승택 Communication circuit between master and slave processors
KR970049471A (en) * 1995-12-22 1997-07-29 김광호 Board selector of communication module
KR20000018869A (en) * 1998-09-03 2000-04-06 서평원 Ipc(inter processor communication) system and a method thereof in an exchange
KR20050060688A (en) * 2003-12-17 2005-06-22 엘지전자 주식회사 Dual bus controlling device of the node-b in the umts using a high speed serial line

Also Published As

Publication number Publication date
KR20030046927A (en) 2003-06-18

Similar Documents

Publication Publication Date Title
KR0157924B1 (en) Data transfer system and its method
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
RU2216879C2 (en) Multiple-source video signal distribution concentrator
US10437772B2 (en) Addressing of slave devices on a single wire communications bus through register map address selection
EP0529677B1 (en) Multi-channel interface for use in microcomputer
WO1995019596A1 (en) Addressable communication port expander
RU2001101915A (en) VIDEO DISTRIBUTION HUB OF THE MULTIPLE SOURCES
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
KR100798583B1 (en) Apparatus and method of serial communication interface
US6532239B1 (en) Transmission/reception concurrent matching apparatus for TDM channels and method thereof
EP0830766A1 (en) A digital data bus system including arbitration
US4910509A (en) Bus expander for digital TV receiver
US6026094A (en) Digital data bus system including arbitration
CN100361433C (en) Communication device using three step communication buffer storage
JP2008040575A (en) Serial data transfer device and serial data transfer method
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
KR100876624B1 (en) Collective cradle with searchable karaoke selection remote control
GB2214334A (en) Integrated circuit
US6757752B2 (en) Micro controller development system
KR100295683B1 (en) General call acknowledge apparatus and method for inter-integrated circuit
KR100783758B1 (en) Method for the communication of expansion modules
US6216194B1 (en) Information processing unit for separately controlling a plurality of shared buses
KR100320563B1 (en) Apparatus for controlling Memory and I/O port interface
EP0526765A1 (en) Transmission apparatus having a function for broadcast communication
KR100192523B1 (en) Facsimile and message transmission method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee