KR100790214B1 - Cmos image sensor and method of manufacturing the same - Google Patents

Cmos image sensor and method of manufacturing the same Download PDF

Info

Publication number
KR100790214B1
KR100790214B1 KR1020010068942A KR20010068942A KR100790214B1 KR 100790214 B1 KR100790214 B1 KR 100790214B1 KR 1020010068942 A KR1020010068942 A KR 1020010068942A KR 20010068942 A KR20010068942 A KR 20010068942A KR 100790214 B1 KR100790214 B1 KR 100790214B1
Authority
KR
South Korea
Prior art keywords
gate
reset transistor
image sensor
region
cmos image
Prior art date
Application number
KR1020010068942A
Other languages
Korean (ko)
Other versions
KR20030037855A (en
Inventor
이상주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010068942A priority Critical patent/KR100790214B1/en
Publication of KR20030037855A publication Critical patent/KR20030037855A/en
Application granted granted Critical
Publication of KR100790214B1 publication Critical patent/KR100790214B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 리셋트랜지스터를 오프시킬 때 발생되는 센싱영역의 포텐셜변화로 인한 리셋노이즈를 억제할 수 있는 CMOS 이미지 센서 및 그 제조방법을 제공한다. 본 발명에 따른 CMOS 이미지 센서는 센싱영역 및 전원전압과 각각 접속되어, 온되는 경우 센싱영역에 저장된 전자를 전원전압으로 배출시키는 리셋트랜지스터를 포함하고, 리셋트랜지스터의 게이트 산화막은 전원전압에 인접한 부분보다 센싱영역에 인접한 부분에서 더 두꺼운 두께를 갖는 것을 특징으로 한다.
The present invention provides a CMOS image sensor capable of suppressing reset noise due to a potential change in a sensing region generated when the reset transistor is turned off, and a method of manufacturing the same. The CMOS image sensor according to the present invention includes a reset transistor connected to a sensing area and a power supply voltage, respectively, and configured to discharge electrons stored in the sensing area to a power supply voltage when the CMOS image sensor is turned on. It is characterized by having a thicker thickness in the portion adjacent to the sensing area.

이미지 센서, 리셋트랜지스터, 센싱영역, 포텐셜, 리셋노이즈, 게이트 산화막Image sensor, reset transistor, sensing area, potential, reset noise, gate oxide

Description

씨모스 이미지 센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME} CMOS image sensor and its manufacturing method {CMOS IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME}             

도 1은 일반적인 CMOS 이미지 센서의 단위화소 회로도.1 is a unit pixel circuit diagram of a general CMOS image sensor.

도 2는 종래의 CMOS 이미지센서의 리셋트랜지스터의 단면도.2 is a cross-sectional view of a reset transistor of a conventional CMOS image sensor.

도 3은 도 2의 리셋트랜지스터의 온/오프 동작에 따른 포텐셜을 나타낸 도면.FIG. 3 is a diagram illustrating potentials of on / off operations of the reset transistor of FIG. 2. FIG.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 CMOS 이미지센서의 리셋트랜지스터 제조방법을 설명하기 위한 단면도.4A to 4C are cross-sectional views illustrating a method of manufacturing a reset transistor of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 5는 도 4의 리셋트랜지스터의 온 동작에 따른 포텐셜을 나타낸 도면.FIG. 5 is a view illustrating a potential according to an on operation of the reset transistor of FIG. 4. FIG.

도 6은 도 4의 리셋트랜지스터의 오프 동작에 따른 포텐셜을 나타낸 도면.
FIG. 6 is a view illustrating a potential according to an off operation of the reset transistor of FIG. 4. FIG.

※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing

41 : 반도체 기판 42 : 필드산화막41 semiconductor substrate 42 field oxide film

43 : 게이트 산화막 44 : 게이트 43: gate oxide film 44: gate

45 : 포토레지스트 패턴 46 : N형 불순물 이온45 photoresist pattern 46 N-type impurity ion

47 : 스페이서 48 : 드레인 47: spacer 48: drain                 

49 : 소오스 50 : 채널영역 49: source 50: channel area

SR : 센싱영역 VDD : 전원전압SR: Sensing area VDD: Power supply voltage

Rx : 리셋트랜지스터
Rx: Reset Transistor

본 발명은 씨모스(complementary metal oxide semiconductor; CMOS) 이미지 센서(image sensor) 기술에 관한 것으로, 특히 리셋 노이즈를 억제할 수 있는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a complementary metal oxide semiconductor (CMOS) image sensor technology, and more particularly, to a CMOS image sensor capable of suppressing reset noise and a method of manufacturing the same.

CMOS 이미지 센서는 TV나 비디오(Video) 등을 주축으로 한 기존 이미지센서 시장에서의 성장뿐만 아니라 컴퓨터(Computer) 산업과 통신산업 등의 발달에 따른 디지털 스틸 카메라(Digital Still Camera), PC 카메라, 디지털 캠코더(Camcoder), PCS 시장의 성장에 비례하여 수요의 증대가 기대되며, 또한, 비디오 게임(Video Game) 기기, 경비용 카메라(Security Camera), 의료용 마이크로 카메라(Micro Camera), HDTV 등의 분야에서도 수요증가가 예상되고 있다.CMOS image sensor is not only the growth in the existing image sensor market centered on TV or video, but also digital still camera, PC camera, digital Demand is expected to grow in proportion to the growth of the camcorder and PCS market, and also in the fields of video game devices, security cameras, medical micro cameras and HDTVs. Demand is expected to increase.

도 1은 상기한 CMOS 이미지 센서의 단위화소(pixel) 회로도로서, 도 1에 도시된 바와 같이, 단위화소는 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성되어 있다. 또한, 4개의 트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(MD), 및 셀렉트트랜지스터(Sx)로 이루어 져 있고, 센싱영역(SR)인 플로팅확산영역에는 캐패시턴스(Cfd)가 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드 트랜지스터가 형성되어 있다.FIG. 1 is a pixel circuit diagram of the CMOS image sensor. As shown in FIG. 1, a unit pixel includes one photodiode PD and four MOS transistors. The four transistors are composed of a transfer transistor (Tx), a reset transistor (Rx), a drive transistor (MD), and a select transistor (Sx), and a capacitance (Cfd) is provided in a floating diffusion region, which is a sensing region (SR). The load transistor is formed outside the unit pixel to read an output signal.

여기서, 리셋트랜지스터(Rx)는 센싱영역(SR) 및 전원전압(VDD)과 각각 접속되어, 온(ON)되는 경우에는 센싱영역(SR)에 저장되어 있는 전자를 전원전압(VDD)으로 배출시키고, 오프(OFF)되는 경우에는 리셋트랜지스터(Rx)의 게이트 하부의 채널영역에 있는 전자가 순간적으로 센싱영역(SR)과 전원전압(VDD) 중 한쪽으로 이동한다. Here, the reset transistor Rx is connected to the sensing region SR and the power supply voltage VDD, respectively, and when turned on, discharges electrons stored in the sensing region SR to the power supply voltage VDD. When the signal is turned off, electrons in the channel region under the gate of the reset transistor Rx move to one of the sensing region SR and the power supply voltage VDD.

도 2 및 도 3은 이러한 리셋트랜지스터(Rx)의 동작을 설명하기 위한 도면으로서, 도 2는 리셋트랜지스터(Rx)의 단면도이고, 도 3은 리셋트랜지스터(Rx)의 온/오프(ON/OFF) 동작에 따른 포텐셜을 나타낸 도면이다.2 and 3 are diagrams for explaining the operation of the reset transistor (Rx), Figure 2 is a cross-sectional view of the reset transistor (Rx), Figure 3 is on / off (ON / OFF) of the reset transistor (Rx). It is a figure which shows the potential according to operation.

도 2에 도시된 바와 같이, 리셋트랜지스터(Rx)는 필드산화막(2)에 의해 리셋트랜지스터 영역이 정의된 반도체 기판(1), 기판(1) 상에 형성된 게이트(4)와, 게이트(4) 양측의 기판(1) 내에 형성되고 센싱영역(SR) 및 전원전압(VDD)으로서의 드레인 및 소오스(6, 7)로 구성되어 있다. 또한, 게이트(4)와 기판(1) 사이에는 게이트 산화막(3)이 개재되며, 게이트(4)의 양측에는 스페이서(5)가 형성되어 있다.As shown in FIG. 2, the reset transistor Rx includes a semiconductor substrate 1 in which a reset transistor region is defined by a field oxide film 2, a gate 4 formed on the substrate 1, and a gate 4. It is formed in the substrate 1 on both sides, and is comprised of the sensing area SR and the drain and source 6 and 7 as a power supply voltage VDD. In addition, a gate oxide film 3 is interposed between the gate 4 and the substrate 1, and spacers 5 are formed on both sides of the gate 4.

이때, 리셋트랜지스터(Rx)를 오프시키게 되면, 도 2 및 도 3에 도시된 바와 같이, 게이트(4) 하부의 채널영역(8)의 전자가 센싱영역(SR) 및 전원전압(VDD) 중 한쪽으로 이동하게 되는데, 예컨대 전자가 전원전압(VDD)으로 이동하는 경우 전원전압(VDD)의 포텐셜은 변화가 없는 반면, 전자가 센싱영역(SR)으로 이동하는 경우에는 센싱영역(SR)의 포텐셜이 낮아지게 된다. At this time, when the reset transistor Rx is turned off, as shown in FIGS. 2 and 3, the electrons of the channel region 8 under the gate 4 are either one of the sensing region SR and the power supply voltage VDD. For example, when the electron moves to the power supply voltage VDD, the potential of the power supply voltage VDD remains unchanged, whereas when the electron moves to the sensing area SR, the potential of the sensing area SR is changed. Will be lowered.                         

그러나, 리셋트랜지스터(Rx)의 게이트(4) 하부의 전자가 항상 일정한 양만큼 센싱영역(SR)으로 이동하는 것은 아니기 때문에, 센싱영역(SR)을 리셋시킬때마다 센싱영역의 포텐셜(potential)이 달라지는 문제가 발생하며, 이러한 포텐셜 변동은 리셋 노이즈를 발생시키는 원인으로 작용하게 된다. However, since the electrons under the gate 4 of the reset transistor Rx do not always move to the sensing area SR by a predetermined amount, the potential of the sensing area is changed every time the sensing area SR is reset. There is a problem that changes, and this potential fluctuation causes a reset noise.

또한, 이러한 이미지 센서는 용도에 따라 그 수를 달리하여 하나 이상의 단위화소로 이루어지기 때문에 각각의 단위화소에서 발생하는 리셋노이즈가 모여지게 되면, 결국 이미지 센서의 특성을 열화시키는 문제를 일으키게 된다.
In addition, since the number of the image sensor is composed of one or more unit pixels according to the use, the number of reset noises generated in each unit pixel causes a problem of deteriorating the characteristics of the image sensor.

본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리셋트랜지스터를 오프시킬 때 발생되는 센싱영역의 포텐셜변화로 인한 리셋노이즈를 억제할 수 있는 CMOS 이미지 센서를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a CMOS image sensor capable of suppressing reset noise due to a potential change in a sensing region generated when the reset transistor is turned off.

또한, 본 발명의 다른 목적은 상기한 CMOS 이미지 센서의 제조방법을 제공하는 것이다.
In addition, another object of the present invention is to provide a method of manufacturing the CMOS image sensor.

상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 CMOS 이미지 센서는 센싱영역 및 전원전압과 각각 접속되어, 온되는 경우 센싱영역에 저장된 전자를 전원전압으로 배출시키는 리셋트랜지스터를 포함하고, 리셋트랜지스터의 게이트 산화막은 전원전압에 인접한 부분보다 센싱영역에 인접한 부분에서 더 두꺼운 두께를 갖는 것을 특징으로 한다.In order to achieve the object of the present invention, the CMOS image sensor according to the present invention includes a reset transistor connected to the sensing area and the power supply voltage, respectively, and discharges the electrons stored in the sensing area to the power supply voltage when turned on, the reset transistor The gate oxide film has a thicker thickness in a portion adjacent to the sensing region than in a portion adjacent to the power supply voltage.

또한, 상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 CMOS 이미지 센서는 필드 산화막에 의해 리셋트랜지스터 영역이 정의된 제 1 도전형의 반도체 기판; 리셋트랜지스터 영역 상에 형성된 게이트 산화막; 게이트 산화막 상에 형성된 게이트; 게이트 측벽에 형성된 스페이서; 게이트 양측의 기판에 형성된 제 2 도전형의 센싱영역 및 전원전압으로서의 드레인 및 소오스; 및 게이트 하부에 형성되는 채널영역을 포함하고, 게이트 산화막은 전원전압에 인접한 부분보다 센싱영역에 인접한 부분에서 더 두꺼운 두께를 갖는 것을 특징으로 한다.In addition, in order to achieve the object of the present invention, a CMOS image sensor according to the present invention comprises a semiconductor substrate of a first conductivity type in which a reset transistor region is defined by a field oxide film; A gate oxide film formed on the reset transistor region; A gate formed on the gate oxide film; A spacer formed on the gate sidewall; A sensing region of the second conductivity type formed on the substrate on both sides of the gate, and a drain and a source as a power supply voltage; And a channel region formed under the gate, wherein the gate oxide film has a thicker thickness at a portion adjacent to the sensing region than at a portion adjacent to the power supply voltage.

또한, 상기 본 발명의 다른 목적을 달성하기 위하여, 본 발명에 따른 CMOS 이미지 센서의 제조방법은 제 1 도전형 반도체 기판 상에 필드산화막을 형성하여 리셋트랜지스터 영역을 정의하는 단계; 영역 상에 리셋트랜지스터의 게이트 산화막 및 게이트를 순차적으로 형성하는 단계; 게이트의 일부분으로 제 2 도전형 불순물 이온을 주입하는 단계; 기판을 열처리하여 게이트의 일부분 하부의 게이트 산화막 두께를 성장시키는 단계; 게이트 양측의 기판에 제 2 도전형 LDD 영역을 형성하는 단계; 게이트 측벽에 스페이서를 형성하는 단계; 및 스페이서 양측의 LDD 영역으로 제 2 도전형 고농도 불순물을 주입하여, 센싱영역 및 전원전압으로서의 드레인 및 소오스를 형성하는 단계를 포함하고, 게이트의 일부분은 센싱영역과 인접한 부분인 것을 특징으로 한다.In addition, in order to achieve the above object of the present invention, a method of manufacturing a CMOS image sensor according to the present invention comprises the steps of defining a reset transistor region by forming a field oxide film on the first conductivity type semiconductor substrate; Sequentially forming a gate oxide film and a gate of the reset transistor on the region; Implanting second conductivity type impurity ions into a portion of the gate; Heat treating the substrate to grow a gate oxide thickness below a portion of the gate; Forming a second conductivity type LDD region on the substrate on both sides of the gate; Forming a spacer on the gate sidewall; And implanting a second conductivity type high concentration impurity into the LDD regions on both sides of the spacer to form a drain and a source as a sensing region and a power supply voltage, wherein a portion of the gate is adjacent to the sensing region.

여기서, 제 1 도전형은 P형이고, 제 2 도전형은 N형이다.Here, the first conductivity type is P type and the second conductivity type is N type.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.                     

도 4a 내지 도 4c는 본 발명의 실시예에 따른 CMOS 이미지 센서의 리셋트랜지스터의 제조방법을 설명하기 위한 단면도이고, 도 5 및 도 6은 본 발명에 따른 CMOS 이미지 센서의 리셋트랜지스터를 온/오프시켰을 때의 포텐셜을 각각 나타낸다.4A to 4C are cross-sectional views illustrating a method of manufacturing a reset transistor of a CMOS image sensor according to an exemplary embodiment of the present invention, and FIGS. 5 and 6 illustrate a reset transistor of a CMOS image sensor turned on / off. Potential of each is shown.

먼저, 도 4a 내지 도 4c를 참조하여 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명한다.First, a manufacturing method of a CMOS image sensor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4A to 4C.

도 4a를 참조하면, P형 반도체 기판(41) 상에 필드산화막(42)을 형성하여 리셋트랜지스터 영역을 정의하고, 상기 영역 상에 리셋트랜지스터(Rx; 도 1 참조)의 게이트 산화막(43) 및 게이트(44)를 순차적으로 형성한다. 그 다음, 기판(41) 상부에 센싱영역(SR; 도 1 참조)에 인접한 리셋트랜지스터(Rx)의 게이트(44) 일부분이 노출되도록 포토레지스트 패턴(45)을 형성한 후, 노출된 게이트(44)의 상기 일부분으로 N형 불순물 이온(46)을 주입한다.Referring to FIG. 4A, a field oxide film 42 is formed on a P-type semiconductor substrate 41 to define a reset transistor region, and a gate oxide film 43 of a reset transistor Rx (see FIG. 1) is formed on the region. The gate 44 is formed sequentially. Next, the photoresist pattern 45 is formed on the substrate 41 to expose a portion of the gate 44 of the reset transistor Rx adjacent to the sensing region SR (see FIG. 1), and then the exposed gate 44 is exposed. N-type impurity ions 46 are implanted into the portion of.

그리고 나서, 공지된 방법으로 포토레지스트 패턴(45)을 제거하고, 기판(41)의 표면결함을 제거하기 위하여 소정을 열처리공정을 수행한다. 이때, 게이트(44)의 일부분에 주입된 N형 불순물 이온에 의해 게이트(44)의 상기 일부분 하부의 게이트 산화막(43)이 성장하여, 도 4b에 도시된 바와 같이, 센싱영역(SR)에 인접한 부분의 게이트 산화막(43) 두께가 두꺼워진다. Then, the photoresist pattern 45 is removed by a known method, and a predetermined heat treatment process is performed to remove surface defects of the substrate 41. At this time, the gate oxide film 43 under the portion of the gate 44 is grown by the N-type impurity ions implanted in the portion of the gate 44, and as shown in FIG. 4B, adjacent to the sensing region SR. The thickness of the gate oxide film 43 in the portion becomes thick.

도 4c를 참조하면, 공지된 LDD 공정을 수행하여 게이트(44) 양측의 기판에 N형 LDD 영역을 형성하고, 스페이서 공정으로 게이트(44)의 측벽에 절연막으로 이루어진 스페이서(47)를 형성한다. 그 후, 스페이서(47) 양측의 상기 LDD 영역으로 고농도 N형 불순물을 주입하여, 센싱영역(SR) 및 전원전압(VDD)으로서의 N형 드레인 및 소오스(48, 49)를 형성한다.Referring to FIG. 4C, an N-type LDD region is formed on a substrate on both sides of the gate 44 by performing a known LDD process, and a spacer 47 formed of an insulating layer is formed on the sidewall of the gate 44 by a spacer process. Thereafter, high concentration N-type impurities are implanted into the LDD regions on both sides of the spacer 47 to form N-type drains and sources 48 and 49 as the sensing region SR and the power supply voltage VDD.

다음으로, 도 4c와 도 5 및 도 6을 참조하여 상술한 CMOS 이미지 센서의 리셋트랜지스터의 동작을 설명한다.Next, the operation of the reset transistor of the CMOS image sensor described above will be described with reference to FIGS. 4C, 5, and 6.

도 4c에 도시된 바와 같이, 본 발명에 따른 리셋트랜지스터(Rx)의 게이트 산화막(43)은 전원전압(VDD)에 인접한 부분보다 센싱영역(SR)에 인접한 부분에서 더 두꺼운 두께를 갖는다. 즉, 본 발명은 트랜지스터의 게이트에 가해지는 전압이 동일한 경우 게이트 산화막 두께가 두꺼울수록 채널 포텐셜이 낮아지는 특성을 이용한 것으로, 센싱영역(SR)에 인접한 부분의 게이트 산화막(43)의 두꺼운 두께에 의해, 예컨대 리셋트랜지스터를 온시키는 경우에는, 도 5에 도시된 바와 같이, 채널영역(50)의 포텐셜이 전원전압(VDD)으로 갈수록 커지게 되어, 리셋트랜지스터를 오프시키는 경우, 도 6에 도시된 바와 같이, 전자가 센싱영역(SR)으로 이동하는 것 없이 전원전압(VDD)으로만 선택적으로 이동하여 배출된다.As shown in FIG. 4C, the gate oxide layer 43 of the reset transistor Rx according to the present invention has a thickness thicker in the region adjacent to the sensing region SR than in the region adjacent to the power supply voltage VDD. That is, according to the present invention, when the voltage applied to the gate of the transistor is the same, the channel potential becomes lower as the thickness of the gate oxide film becomes thicker, and the thickness of the gate oxide film 43 in the portion adjacent to the sensing region SR is reduced. For example, when the reset transistor is turned on, as shown in FIG. 5, the potential of the channel region 50 becomes larger toward the power supply voltage VDD, and when the reset transistor is turned off, as shown in FIG. 6. Likewise, the electrons are selectively moved to the power supply voltage VDD without being moved to the sensing region SR and are discharged.

따라서, 센싱영역의 포텐셜 변화가 방지되고, 이러한 포텐셜 변화로 인해 야기되는 리셋노이즈가 억제됨으로써, 결국 이미지 센서의 특성열화를 방지할 수 있다.Therefore, the potential change of the sensing area is prevented, and the reset noise caused by the potential change is suppressed, thereby preventing deterioration of characteristics of the image sensor.

즉, 본 발명에 의하면 리셋트랜지스터의 게이트 산화막 두께를 전원전압에 인접한 부분보다 센싱영역에 인접한 부분을 더 두껍게 하여, 리셋트랜지스터를 온시키는 경우 센싱영역의 채널 포텐셜을 낮게 함으로써, 리셋트랜지스터의 오프시에 센싱영역으로의 전자이동을 방지하고 전원전압 영역으로만 선택적으로 전자를 배출 시킬 수 있다.That is, according to the present invention, when the reset transistor is turned on, the gate oxide film thickness of the reset transistor is made thicker than the portion adjacent to the power supply voltage, and the channel potential of the sensing region is lowered when the reset transistor is turned on, so that the reset transistor is turned off. It prevents electrons from moving to the sensing area and can selectively discharge electrons into the power supply voltage area.

본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the technical spirit of the present invention.

전술한 본 발명은 센싱영역의 포텐셜 변화가 방지되고, 이러한 포텐셜 변화로 인해 야기되는 리셋노이즈가 억제됨으로써, 결국 이미지 센서의 특성 열화를 방지할 수 있는 효과를 얻을 수 있다.
According to the present invention described above, the potential change of the sensing area is prevented, and the reset noise caused by the potential change is suppressed, thereby resulting in an effect of preventing the deterioration of characteristics of the image sensor.

Claims (5)

삭제delete 삭제delete 삭제delete 제 1 도전형 반도체 기판 상에 필드산화막을 형성하여 리셋트랜지스터 영역을 정의하는 단계;Defining a reset transistor region by forming a field oxide film on the first conductivity type semiconductor substrate; 상기 영역 상에 리셋트랜지스터의 게이트 산화막 및 게이트를 순차적으로 형성하는 단계;Sequentially forming a gate oxide film and a gate of a reset transistor on the region; 상기 게이트의 일부분으로 제 2 도전형 불순물 이온을 주입하는 단계; Implanting second conductivity type impurity ions into a portion of the gate; 상기 기판을 열처리하여 상기 게이트의 상기 일부분 하부의 게이트 산화막 두께를 성장시키는 단계; Heat treating the substrate to grow a gate oxide thickness below the portion of the gate; 상기 게이트 양측의 기판에 제 2 도전형 LDD 영역을 형성하는 단계;Forming a second conductivity type LDD region on the substrate on both sides of the gate; 상기 게이트 측벽에 스페이서를 형성하는 단계; 및 Forming a spacer on the gate sidewall; And 상기 스페이서 양측의 상기 LDD 영역으로 제 2 도전형 고농도 불순물을 주입하여, 센싱영역 및 전원전압으로서의 드레인 및 소오스를 형성하는 단계를 포함하고, Implanting a second conductivity type high concentration impurity into the LDD regions on both sides of the spacer to form a drain and a source as a sensing region and a power supply voltage; 상기 게이트의 일부분은 상기 센싱영역과 인접한 부분인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And a portion of the gate is a portion adjacent to the sensing region. 제 4 항에 있어서, The method of claim 4, wherein 상기 제 1 도전형은 P형이고, 상기 제 2 도전형은 N형인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And the first conductivity type is P type and the second conductivity type is N type.
KR1020010068942A 2001-11-06 2001-11-06 Cmos image sensor and method of manufacturing the same KR100790214B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010068942A KR100790214B1 (en) 2001-11-06 2001-11-06 Cmos image sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010068942A KR100790214B1 (en) 2001-11-06 2001-11-06 Cmos image sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20030037855A KR20030037855A (en) 2003-05-16
KR100790214B1 true KR100790214B1 (en) 2008-01-02

Family

ID=29568223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010068942A KR100790214B1 (en) 2001-11-06 2001-11-06 Cmos image sensor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100790214B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812175B2 (en) 2021-05-07 2023-11-07 Samsung Electronics Co., Ltd. Image sensor and method of operating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784873B1 (en) * 2006-08-14 2007-12-14 삼성전자주식회사 Cmos image sensor and method of forming the same
KR100847845B1 (en) * 2008-04-07 2008-07-23 동부일렉트로닉스 주식회사 CMOS Image Sensor and Method of Manufaturing Thereof
KR102185277B1 (en) 2014-02-25 2020-12-01 삼성전자 주식회사 CMOS Image Sensor Having A Transfer Gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039142A (en) * 1996-11-27 1998-08-17 문정환 Solid-state imaging device
KR19990029424A (en) * 1997-09-03 1999-04-26 가네꼬 히사시 Solid state imaging device and manufacturing method thereof
KR20000010191A (en) * 1998-07-30 2000-02-15 김영환 Cmos image sensor and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039142A (en) * 1996-11-27 1998-08-17 문정환 Solid-state imaging device
KR19990029424A (en) * 1997-09-03 1999-04-26 가네꼬 히사시 Solid state imaging device and manufacturing method thereof
KR20000010191A (en) * 1998-07-30 2000-02-15 김영환 Cmos image sensor and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812175B2 (en) 2021-05-07 2023-11-07 Samsung Electronics Co., Ltd. Image sensor and method of operating the same

Also Published As

Publication number Publication date
KR20030037855A (en) 2003-05-16

Similar Documents

Publication Publication Date Title
US8772844B2 (en) Solid-state imaging device
US7928485B2 (en) Solid-state imaging apparatus and method for producing the same
JP4486985B2 (en) Solid-state imaging device and electronic information device
US20060286708A1 (en) Image sensor and pixel having an optimized floating diffusion
US20060226438A1 (en) Solid-state imaging device
US7825444B2 (en) Image sensor pixel having a lateral doping profile formed with indium doping
KR100790228B1 (en) Cmos image sensor
CN100433290C (en) Producing method for complementary metal oxide semiconductor image sensor
KR20070110767A (en) Solid-state imaging device
US8129765B2 (en) CMOS image sensor with photo-detector protecting layers
KR100790214B1 (en) Cmos image sensor and method of manufacturing the same
JP2007073544A (en) Solid state imaging device and its manufacturing method
JP2006310835A (en) Cmos image sensor and manufacturing method therefor
KR100700268B1 (en) Cmos image sensor and method of manufacturing the same
KR100521968B1 (en) Cmos image sensor and method of manufacturing the same
KR20020017747A (en) Method for forming image sensor capable of improving characteristics of photodiode
JP2007150361A (en) Method of manufacturing solid state imaging device
KR100483541B1 (en) Cmos image sensor and method of manufacturing the same
US20070111359A1 (en) Solid-state image pickup device and method for manufacturing the same
KR100670510B1 (en) Method for fabricating cmos image sensor
KR20050093061A (en) Cmos image sensor and method for fabricating the same
KR20020049860A (en) CMOS Image Sensor
KR101266249B1 (en) Pixel in cmos image sensor and fabricting method thereof
KR100718774B1 (en) Method for fabricating cmos image sensor
KR20040093971A (en) Cmos image sensor and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee