KR100784099B1 - Method for forming wiring in semiconductor device - Google Patents
Method for forming wiring in semiconductor device Download PDFInfo
- Publication number
- KR100784099B1 KR100784099B1 KR1020060095989A KR20060095989A KR100784099B1 KR 100784099 B1 KR100784099 B1 KR 100784099B1 KR 1020060095989 A KR1020060095989 A KR 1020060095989A KR 20060095989 A KR20060095989 A KR 20060095989A KR 100784099 B1 KR100784099 B1 KR 100784099B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- amorphous
- wiring
- tungsten
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배선의 저항을 줄여 전기적인 특성을 향상시키기 위한 반도체 소자의 배선 형성방법에 관한 것으로, 소정의 구조물이 형성된 반도체 기판상에 비정질 실리사이드막 또는 비정질 TiSiN막을 형성하는 단계와, 비정질 실리사이드막 또는 비정질 TiSiN막상에 배선용 도전막을 형성하는 단계를 포함한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor device for reducing electrical resistance and improving electrical characteristics, the method comprising: forming an amorphous silicide film or an amorphous TiSiN film on a semiconductor substrate on which a predetermined structure is formed; And forming a conductive film for wiring on the amorphous TiSiN film.
비정질 실리사이드막, 그레인 사이즈, 비저항 Amorphous silicide film, grain size, resistivity
Description
도 1은 언더 레이어(under layer)의 종류에 따른 PVD 텅스텐의 비저항(Rs)을 측정한 그래프1 is a graph measuring the specific resistance (Rs) of PVD tungsten according to the type of under layer
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 배선 형성공정 단면도2A to 2D are cross-sectional views of a wiring forming process of a semiconductor device according to a first exemplary embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 반도체 소자의 배선 형성공정 단면도3A to 3C are cross-sectional views of a wiring forming process of a semiconductor device according to a second exemplary embodiment of the present invention.
도 4는 종래 기술 및 본 발명에 의해 형성된 배선의 비저항(Rs)을 비교한 그래프Figure 4 is a graph comparing the specific resistance (Rs) of the wiring formed by the prior art and the present invention
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
11 : 접착층 12 : 배리어 금속막11
13 : 비정질 실리사이드막 또는 비정질 TiSiN막13: amorphous silicide film or amorphous TiSiN film
14 : 오믹 콘택층 15 : 배선용 도전막14: ohmic contact layer 15: conductive film for wiring
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 배선의 저항을 줄일 수 있도록 한 반도체 소자의 배선 형성방법에 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor element, and more particularly to a method for forming a wiring of a semiconductor element to reduce the resistance of the wiring.
반도체 소자의 선폭 미세화 및 집적도 증가에 따라 기존의 RIE(Reactive Ion Etch) 공정을 이용한 배선 형성 방법으로는 요구되는 배선 선폭을 만족시킬 수 없게 되었다. 따라서, 현재에는 다마신(damascene)법을 이용한 배선 형성 방법이 널리 사용되고 있다. As the line width of semiconductor devices becomes smaller and the degree of integration increases, the wiring formation method using the conventional reactive ion etching (RIE) process cannot satisfy the required wiring line width. Therefore, the wiring formation method using the damascene method is widely used now.
다마신(damascene)법에 의한 배선 형성방법의 경우, RIE(Reactive Ion Etching)법 적용시와는 달리 트렌치(trench) 및 콘택(contact) 형태로 형성되어 있는 패턴 지역에 배선 물질을 증착, 매립해야 한다. In the case of the damascene method, the wiring material must be deposited and buried in a pattern region formed in trench and contact form unlike the RIE (Reactive Ion Etching) method. do.
일반적으로 반도체 소자에서는 텅스텐(W)을 주배선재료용 도전막으로 사용하고 있는데, 텅스텐의 경우 증착 가스로 WF6을 사용하기 때문에 텅스텐을 형성하기 전에 텅스텐보다 저항이 비교적 높은 TiN, TaN, TiW 등으로 배리어 금속막(barrier metal layer)을 필히 증착하여야 한다. 현재에는 배선 미세화의 영향으로 스텝 커버리지(step coverage)가 우수한 화학기상증착(Chemical Vapor Deposition)법에 의한 TiN을 주로 사용하고 있다. In general, semiconductor devices use tungsten (W) as the conductive film for the main wiring material. Tungsten uses WF 6 as the deposition gas, and thus, TiN, TaN, TiW, etc., which have a higher resistance than tungsten before forming tungsten, are used. As a result, a barrier metal layer must be deposited. Currently, TiN is mainly used by chemical vapor deposition, which has excellent step coverage due to the miniaturization of wiring.
그리고, TiN막을 형성하기 전에 전기적 오믹 콘택(ohmic contact)을 위한 TiSix를 형성하고 접착력(adhesion)을 개선하기 위한 목적으로 접착층인 Ti막을 증 착하는 것이 일반적인 방법이다. In addition, before forming the TiN film, a general method is to deposit a Ti film, which is an adhesive layer, for the purpose of forming TiSi x for electrical ohmic contact and improving adhesion.
이와 같은 Ti/TiN막을 주배선재료용 도전막인 텅스텐(W)을 증착하기 전에 일정 두께 이상 증착하여야 하는데, 실제 배선 구조에서는 이러한 Ti/TiN막이 상당한 두께를 차지한다. 특히, 다마신법은 RIE법과 달리 이미 형성된 트렌치에 Ti/TiN막과 텅스텐막을 형성하므로 Ti/TiN막이 3차원적인 구조를 갖게 되어 Ti/TiN막이 차지하는 비중이 더욱 크다. 또한, 배선 구조가 미세화될 수록 Ti/TiN막이 차지하는 비중은 더욱 커지게 되며 주배선재료용 도전막인 텅스텐의 증착 및 매립 불량을 초래하여 주배선재료용 도전막의 체적 감소, 주배선재료용 도전막 내에 보이드(void) 형성 등의 문제가 유발된다. 그 결과, 배선 저항이 증가되어 전기적인 특성이 악화되게 된다. Such a Ti / TiN film should be deposited over a certain thickness before depositing tungsten (W), which is a conductive film for the main wiring material, and in the actual wiring structure, the Ti / TiN film occupies a considerable thickness. In particular, since the damascene method forms a Ti / TiN film and a tungsten film in the trenches which are already formed, unlike the RIE method, the Ti / TiN film has a three-dimensional structure and thus the Ti / TiN film has a larger specific gravity. In addition, as the wiring structure becomes finer, the specific gravity of the Ti / TiN film becomes larger, resulting in poor deposition and embedding of tungsten, a conductive film for the main wiring material, resulting in a decrease in volume of the conductive film for the main wiring material and a conductive film for the main wiring material. Problems such as void formation in the interior are caused. As a result, the wiring resistance is increased and the electrical characteristics are deteriorated.
주배선재료용 도전막의 매립 특성 및 전기적 특성 개선을 위해서 가장 쉽고 확실한 방법은 배리어 금속막의 두께를 감소시키어 주배선재료용 도전막이 차지하는 비중을 증가시키면 되지만, 배리어 금속막의 두께가 임계두께 이하로 될 경우에는 배리어 금속막 원래의 목적을 상실하게 되어, 주배선재료용 도전막인 텅스텐 증착시 사용되는 WF6 가스에 의한 저항증가 문제, WF6 가스가 반도체 기판에 침투하는 F 어택(attack) 문제, Ti막과 WF6이 폭발적인 반응을 하는 W 볼케이노(volcano) 문제 등이 야기되어 진다.In order to improve the embedding and electrical properties of the conductive film for the main wiring material, the easiest and most reliable method is to reduce the thickness of the barrier metal film to increase the specific gravity of the conductive film for the main wiring material, but when the thickness of the barrier metal film becomes less than the critical thickness, The original purpose of the barrier metal film is lost, and there is an increase in resistance caused by the WF 6 gas used in the deposition of tungsten, the conductive film for the main wiring material, an F attack problem in which the WF 6 gas penetrates into the semiconductor substrate, and Ti. This can lead to problems with the W volcano, where the membrane and WF 6 react explosively.
요컨대, 트렌치의 피치(pitch)는 일정한 값으로 고정되어 있고 배리어 금속막의 두께는 임계 두께 이상 유지되어야 하므로 결국 주배선재료용 도전막 자체의 비저항을 개선하는 방법이 간구되어야 할 필요가 있다.In short, since the pitch of the trench is fixed at a constant value and the thickness of the barrier metal film must be maintained above the critical thickness, a method of improving the specific resistance of the conductive film for the main wiring material itself needs to be sought.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 주배선재료용 도전막을 형성하기 전에 비정질 실리사이드막 또는 비정질 TiSiN막을 형성하여 후속 주배선재료용 도전막 형성을 위한 핵 생성시 핵의 분산을 가져오게하므로, 그 위에 증착되는 주배선재료용 도전막의 비저항을 감소시키어 배선의 저항을 줄일 수 있도록 한 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, and before forming the conductive film for the main wiring material, an amorphous silicide film or an amorphous TiSiN film is formed to form a nucleus for forming the conductive film for the subsequent main wiring material. It is an object of the present invention to provide a method for forming a wiring of a semiconductor device in which the resistance of the wiring can be reduced by reducing the specific resistance of the conductive film for the main wiring material deposited thereon.
본 발명에 따른 반도체 소자의 배선 형성방법은 반도체 기판상에 비정질 실리사이드막 또는 비정질 TiSiN막을 형성하는 단계와, 상기 비정질 실리사이드막 또는 비정질 TiSiN막상에 배선용 도전막을 형성하는 단계를 포함한다. A method for forming a wiring of a semiconductor device according to the present invention includes forming an amorphous silicide film or an amorphous TiSiN film on a semiconductor substrate, and forming a wiring conductive film on the amorphous silicide film or an amorphous TiSiN film.
상기 비정질 실리사이드막 또는 비정질 TiSiN막을 형성하기 전에 상기 반도체 기판 상에 접착층을 형성하는 단계와, 상기 접착층 상에 배리어 금속막을 형성하는 단계를 더 포함한다. 상기 접착층은 Ti로 형성하고, 상기 배리어 금속막은 TiN, TaN 및 TiW 중 어느 하나로 형성한다. Forming an adhesive layer on the semiconductor substrate before forming the amorphous silicide film or amorphous TiSiN film, and further comprising forming a barrier metal film on the adhesive layer. The adhesive layer is formed of Ti, and the barrier metal film is formed of any one of TiN, TaN, and TiW.
상기 비정질 실리사이드막 또는 비정질 TiSiN막을 형성한 후에 상기 접착층과 상기 반도체 기판의 계면에 오믹 콘택층을 형성하는 단계를 더 포함한다. 상기 오믹 콘택층은 열처리 공정으로 상기 접착층의 금속이온과 상기 반도체 기판의 실리콘이온을 반응시키어 형성되는 실리사이드막이다. And forming an ohmic contact layer at an interface between the adhesive layer and the semiconductor substrate after forming the amorphous silicide layer or the amorphous TiSiN layer. The ohmic contact layer is a silicide layer formed by reacting metal ions of the adhesive layer with silicon ions of the semiconductor substrate by a heat treatment process.
*상기 오믹 콘택층을 형성하기 위한 상기 열처리 공정은 급속열처리 방식으로 600 내지 900℃의 온도에서 10 내지 30초간 실시한다. * The heat treatment process for forming the ohmic contact layer is performed for 10 to 30 seconds at a temperature of 600 to 900 ℃ by a rapid heat treatment method.
상기 비정질 실리사이드막은 비정질 WSix막이다. 상기 비정질 WSix막은 소오스 가스로 사일렌(SiH4)과 WF6을 사용하여 형성한다.The amorphous silicide film is an amorphous WSix film. The amorphous WSix film is formed by using silica (SiH 4 ) and WF 6 as a source gas.
한편, 상기 비정질 실리사이드막은 350 내지 500℃의 온도에서 화학기상증착법, 원자층증착법 및 물리기상증착법 중 어느 하나를 이용하여 형성하고, 화학기상증착법을 이용하는 경우에는 상기 비정질 실리사이드막을 80 내지 150Å의 두께로 형성하고, 원자층증착법을 이용하는 경우에는 상기 비정질 실리사이드막을 10 내지 100Å의 두께로 형성한다.On the other hand, the amorphous silicide film is formed using any one of the chemical vapor deposition method, atomic layer deposition method and physical vapor deposition method at a temperature of 350 to 500 ℃, when using the chemical vapor deposition method, the amorphous silicide film to a thickness of 80 ~ 150Å When the atomic layer deposition method is used, the amorphous silicide film is formed to a thickness of 10 to 100 GPa.
상기 배선용 도전막은 상기 비정질 실리사이드막 또는 비정질 TiSiN막상에 텅스텐의 핵을 생성한 후, 화학기상증착법 및 물리기상증착법 중 어느 하나로 H2와 WF6 가스를 사용하여 텅스텐을 증착하여 형성한다.The wiring conductive film is formed by depositing tungsten on the amorphous silicide film or the amorphous TiSiN film, and depositing tungsten using H 2 and WF 6 gas using one of chemical vapor deposition and physical vapor deposition.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.
도 1은 언더 레이어(under layer)의 종류에 따른 텅스텐의 비저항(Rs)을 측정한 그래프이다.FIG. 1 is a graph measuring the specific resistance (Rs) of tungsten according to the type of under layer.
도 1을 참조하면, Ti/TiN막상에 형성되는 물리기상증착(Physical Vapor Deposition : PVD) 텅스텐막의 경우 비저항값이 매우 큰 반면, 열산화막(Thermal ox), 플라즈마 강화(Plasma Enhanced) 질화막(PE-nitride), Ti/TiN/WSix막상에 형성되는 PVD 텅스텐막의 경우, 낮은 비저항값을 갖는다.Referring to FIG. 1, a physical vapor deposition (PVD) tungsten film formed on a Ti / TiN film has a very high specific resistance, whereas a thermal oxidized film and a plasma enhanced nitride film (PE— nitride), a PVD tungsten film formed on a Ti / TiN / WSix film has a low specific resistance value.
이에, 본 발명은 Ti/TiN막상에 비정질 WSix막을 형성하여 후속 텅스텐의 핵 생성시 핵의 분산을 가져오게 하므로, 그 위에 증착되는 텅스텐의 그레인 사이즈를 증가시켜 비저항이 낮은 텅스텐막을 형성함으로써 배선의 저항을 낮추고자 한다. 비정질 WSix막 대신에 비정질 TiSiN막을 사용해도 텅스텐의 핵 생서시 핵의 분산이 이루어 진다.Therefore, the present invention forms an amorphous WSix film on the Ti / TiN film, resulting in dispersion of the nucleus upon nucleation of the tungsten, thereby increasing the grain size of the tungsten deposited thereon to form a tungsten film having a low specific resistance, thereby providing resistance to wiring. I want to lower it. The use of an amorphous TiSiN film in place of the amorphous WSix film also results in dispersion of the nucleus during tungsten nucleation.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 배선 형성공정 단면도이다.2A through 2D are cross-sectional views illustrating a wiring forming process of a semiconductor device in accordance with a first embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(10)상에 접착층(11), 배리어 금속막(12) 및 비정질 실리사이드막 또는 비정질 TiSiN막(13)을 순차적으로 형성한다.Referring to FIG. 2A, an
접착층(11)은 Ti로 형성하며, 배리어 금속막(12)은 TiN, TaN 및 TiW 중 어느 하나를 사용한다. 비정질 실리사이드막(13)은 비정질 WSix막이다. 비정질 WSix 막(13)은 350 내지 550℃의 온도에서 소오스 가스로 사일렌(SiH4)과 WF6을 사용하여 형성하며, 증착 방법으로는 CVD(Chemical Vapor Deposition)법, ALD(Atomic Layer Deposition)법 및 PVD(Physical Vapor Deposition)법 중 어느 하나를 사용함이 바람직하다. CVD법을 이용하는 경우에는 80 내지 150Å의 두께로 형성하고, ALD법을 이용하는 경우에는 10 내지 100Å의 두께로 형성하도록 한다.The
비정질 WSix막(13)은 후속 텅스텐 핵 생성시 핵의 분산을 가져오고, 그 위에 증착되는 벌크 텅스텐(bulk W)의 그레인 사이즈(grain size)를 증가시켜 비저항을 감소시키는 역할을 한다.The amorphous WSix
도 2b를 참조하면, 접착층(11)과 반도체 기판(10)의 계면에 오믹 콘택층(14)을 형성한다. 오믹 콘택층(14)은 열처리 공정을 실시하여 형성되는데, 접착층(11)이 티타늄(Ti)으로 형성된 경우 접착층(11)의 티타늄(Ti)이온과 반도체 기판(10)의 실리콘(Si)이온을 반응시키어 금속 실리사이드막인 티타늄 실리사이드(TiSix)막으로 형성된다. 열처리 공정은 RTP(Rapid Thermal Process)방식으로 실시하는 것이 바람직하며, 이때 공정 온도를 600 내지 900℃로 하고, 공정 시간을 10 내지 30초로 설정하는 것이 좋다.Referring to FIG. 2B, an
도 2c를 참조하면, 비정질 실리사이드막 또는 비정질 TiSiN막(13)상에 배선용 도전막(15)을 형성한다. Referring to FIG. 2C, the wiring
배선용 도전막(15)은 비정질 실리사이드막 또는 비정질 TiSiN막(13) 상에 텅스텐의 핵을 먼저 생성한 후, H2와 WF6을 플로우시켜 텅스텐을 증착하여 형성한다. 텅스텐의 핵 생성시 비정질 실리사이드막 또는 비정질 TiSiN막(13) 상에서 텅스텐의 핵 분산이 일어나게 되고, 분산된 텅스텐 핵을 중심으로 텅스텐이 증착되므로, 그레인 사이즈가 큰 텅스텐막을 얻을 수 있다. 그레인 사이즈가 큰 텅스텐막은 그레인 사이즈가 작은 텅스텐막보다 비저항이 낮기 때문에 배선의 저항을 낮출 수 있게 된다. 텅스텐막은 CVD 또는 PVD 방법으로 텅스텐을 증착하여 형성한다. The wiring
도 2d를 참조하면, 식각 공정으로 배선용 도전막(15), 비정질 실리사이드막 또는 비정질 TiSiN막(13), 배리어 금속막(12), 접착층(11) 및 오믹 콘택층(14)을 패터닝하고 전면에 절연막(16)을 형성한 다음 배선용 도전막(15)이 노출되도록 절연막(16)을 평탄화시키어, 본 발명의 제 1 실시예에 따른 배선 형성 공정을 완료한다.Referring to FIG. 2D, the wiring
도 3a 내지 도 3b는 본 발명의 제 2 실시예에 따른 반도체 소자의 배선 형성 공정 단면도로, 듀얼 다마신 공정에 적용한 경우를 나타낸다.3A to 3B are cross-sectional views of a wiring forming process of a semiconductor device according to a second exemplary embodiment of the present invention, and show a case in which the dual damascene process is applied.
도 3a를 참조하면, 반도체 기판(20)상에 제 1 층간절연막(21)과 식각정지막(22)과 제 2 층간절연막(23)을 순차 형성하고, 제 2 층간절연막(23)과 식각정지막(22)에 트렌치(24a)를 형성하고, 제 1 층간절연막(21)에 콘택홀(24b)을 형성하여 듀얼 다마신 구조(24)를 형성한다. 여기서, 제 1 및 제 2 층간절연막(21 및 23)은 산화막으로 형성하고, 식각정지막(22)은 제 2 층간절연막(23)에 트렌치(24a)를 형성하기 위한 식각 공정시 제 1 층간절연막(21)의 어택을 방지하기 위한 것으로 질화막으로 형성한다.Referring to FIG. 3A, the first
듀얼 다마신 구조(24)를 포함한 전면에 접착층(25), 배리어 금속막(26) 및 비정질 실리사이드막 또는 비정질 TiSiN막(27)을 순차적으로 형성한다.The
접착층(25)은 Ti로 형성하며, 배리어 금속막(26)은 TiN, TaN 및 TiW 중 어느 하나를 사용한다. 비정질 실리사이드막(27)은 비정질 WSix막이다. 비정질 WSix막(27)은 350 내지 550℃의 온도에서 소오스 가스로 사일렌(SiH4)과 WF6을 사용하여 형성하며, 증착 방법으로는 CVD(Chemical Vapor Deposition)법, ALD(Atomic Layer Deposition)법 및 PVD(Physical Vapor Deposition)법 중 어느 하나를 사용함이 바람직하다. CVD법을 이용하는 경우에는 80 내지 150Å의 두께로 형성하고, ALD법을 이용하는 경우에는 10 내지 100Å의 두께로 형성하도록 한다.The
비정질 WSix막(27)은 후속 텅스텐 핵 생성시 핵의 분산을 가져오고, 그 위에 증착되는 벌크 텅스텐(bulk W)의 그레인 사이즈(grain size)를 증가시켜 비저항을 감소시키는 역할을 한다.The
도 3b를 참조하면, 접착층(25)과 반도체 기판(20)의 계면에 오믹 콘택층(28)을 형성한다. 오믹 콘택층(28)은 열처리 공정을 실시하여 형성되는데, 접착층(25)이 티타늄(Ti)으로 형성된 경우 접착층(25)의 티타늄(Ti)이온과 반도체 기판(20)의 실리콘(Si)이온을 반응시키어 금속 실리사이드막인 티타늄 실리사이드(TiSix)막으로 형성된다. 열처리 공정은 RTP(Rapid Thermal Process)방식으로 실시하는 것이 바람직하며, 이때 공정 온도를 600 내지 900℃로 하고, 공정 시간을 10 내지 30초로 설정하는 것이 좋다.Referring to FIG. 3B, an
도 3c를 참조하면, 비정질 실리사이드막 또는 비정질 TiSiN막(27)상에 배선 용 도전막(29)을 형성한다. 이어, 제 2 층간절연막(23)이 노출되도록 배선용 도전막(29)을 평탄화시키어 배선을 형성한다. Referring to FIG. 3C, the wiring
배선용 도전막(29)은 비정질 실리사이드막 또는 비정질 TiSiN막(27) 상에 텅스텐의 핵을 먼저 생성한 후, H2와 WF6을 플로우시켜 텅스텐을 증착하여 형성한다. 텅스텐의 핵 생성시 비정질 실리사이드막 또는 비정질 TiSiN막(27) 상에서 텅스텐의 핵 분산이 일어나게 되고, 분산된 텅스텐 핵을 중심으로 텅스텐이 증착되므로, 그레인 사이즈가 큰 텅스텐막을 얻을 수 있다. 그레인 사이즈가 큰 텅스텐막은 그레인 사이즈가 작은 텅스텐막보다 비저항이 낮기 때문에 배선의 저항을 낮출 수 있게 된다. 텅스텐막은 CVD 또는 PVD 방법으로 텅스텐을 증착하여 형성한다. 다마신 구조느 갭필 마진이 부족하므로 스텝 커버리지 특성이 우수한 CVD법을 사용하는 것이 바람직하다.The wiring
이상으로 본 발명의 제 2 실시예에 따른 반도체 소자의 배선 형성 공정을 완료한다. 상기 제 2 실시예에서는 듀얼 다마신 구조에 배선을 형성하는 공정에 대해서 언급하였으나, 싱글 다마신(single damascene), 트리플 다마신(triple damascene) 등의 구조에도 적용 가능하다.This completes the wiring forming step of the semiconductor device according to the second embodiment of the present invention. In the second embodiment, the process of forming the wiring in the dual damascene structure is described, but it is also applicable to the structures such as single damascene, triple damascene, and the like.
도 4는 종래 기술 및 본 발명에 의해 형성된 배선의 비저항(Rs)을 비교한 그래프이다.4 is a graph comparing the specific resistance (Rs) of the wiring formed by the prior art and the present invention.
도 4를 참조하면, 종래 기술의 경우 배선의 비저항이 270ohm/square 정도로 높았으나, 본 발명의 경우 180ohm/square 정도로, 배선의 비저항을 확연히 낮출 수 있음을 알 수 있다.Referring to FIG. 4, in the prior art, the specific resistance of the wiring was about 270 ohm / square, but in the case of the present invention, the specific resistance of the wiring can be clearly reduced.
상술한 바와 같이, 본 발명은 배선용 도전막인 텅스텐막을 형성하기 전에 비정질 실리사이드막 또는 TiSiN막을 형성하여 후속 텅스텐의 핵생성시 핵의 분산을 가져오게 하고 그 위에 증착되는 텅스텐의 그레인 사이즈를 증가시켜 텅스텐의 비저항을 줄일 수 있다. 따라서, 배선 저항을 낮출 수 있어 소자의 전기적 특성을 향상시킬 수 있다. As described above, the present invention forms an amorphous silicide film or TiSiN film before forming the tungsten film, which is a wiring conductive film, resulting in dispersion of nuclei during subsequent nucleation of tungsten and increasing the grain size of tungsten deposited thereon Can reduce the specific resistance. Therefore, the wiring resistance can be lowered and the electrical characteristics of the device can be improved.
Claims (36)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/593,772 US20070281456A1 (en) | 2006-05-30 | 2006-11-07 | Method of forming line of semiconductor device |
JP2006306418A JP2007324560A (en) | 2006-05-30 | 2006-11-13 | Method of forming line of semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060048598 | 2006-05-30 | ||
KR1020060048598 | 2006-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070115561A KR20070115561A (en) | 2007-12-06 |
KR100784099B1 true KR100784099B1 (en) | 2007-12-10 |
Family
ID=38912660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060095989A KR100784099B1 (en) | 2006-05-30 | 2006-09-29 | Method for forming wiring in semiconductor device |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100784099B1 (en) |
CN (1) | CN100559566C (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946036B1 (en) * | 2008-04-03 | 2010-03-09 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
CN105244265B (en) * | 2014-07-09 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | A kind of semiconductor devices and preparation method thereof and electronic device |
KR102422421B1 (en) * | 2015-06-01 | 2022-07-20 | 삼성전자주식회사 | Wiring structure and electric device employing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100212015B1 (en) | 1995-11-15 | 1999-08-02 | 김영환 | Forming method for gate electrode of semiconductor device |
KR20000041397A (en) | 1998-12-22 | 2000-07-15 | 김영환 | Method of forming gate electrode of high integrated memory device |
KR20010059465A (en) | 1999-12-30 | 2001-07-06 | 박종섭 | Semiconductor device and method for manufacturing the same |
KR20030002035A (en) | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | Method for forming thin film by atomic layer deposition and fabricating method of capacitor using the thereof |
KR20050046064A (en) * | 2003-11-13 | 2005-05-18 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
-
2006
- 2006-09-29 KR KR1020060095989A patent/KR100784099B1/en not_active IP Right Cessation
- 2006-11-24 CN CNB2006101452783A patent/CN100559566C/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100212015B1 (en) | 1995-11-15 | 1999-08-02 | 김영환 | Forming method for gate electrode of semiconductor device |
KR20000041397A (en) | 1998-12-22 | 2000-07-15 | 김영환 | Method of forming gate electrode of high integrated memory device |
KR20010059465A (en) | 1999-12-30 | 2001-07-06 | 박종섭 | Semiconductor device and method for manufacturing the same |
KR20030002035A (en) | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | Method for forming thin film by atomic layer deposition and fabricating method of capacitor using the thereof |
KR20050046064A (en) * | 2003-11-13 | 2005-05-18 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20070115561A (en) | 2007-12-06 |
CN100559566C (en) | 2009-11-11 |
CN101083224A (en) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
US8372739B2 (en) | Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication | |
US8058728B2 (en) | Diffusion barrier and adhesion layer for an interconnect structure | |
US7727883B2 (en) | Method of forming a diffusion barrier and adhesion layer for an interconnect structure | |
JP2007324560A (en) | Method of forming line of semiconductor device | |
US9269586B2 (en) | Selective metal deposition over dielectric layers | |
KR100784099B1 (en) | Method for forming wiring in semiconductor device | |
US8810033B2 (en) | Barrier layer for integrated circuit contacts | |
KR100652317B1 (en) | Method for manufacturing metal pad of the semiconductor device | |
KR100914975B1 (en) | Method for forming metal plug of semiconductor device | |
KR100691935B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR100946036B1 (en) | Method of manufacturing a semiconductor device | |
KR100741269B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR20080002033A (en) | Method for forming metal line in semiconductor device | |
KR100617048B1 (en) | method for forming contact of semiconductor device | |
KR100741271B1 (en) | Method for forming a contact plug in semiconductor device | |
KR100642908B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR20090069494A (en) | Method for manufacturing metal line of semiconductor device | |
KR20060071593A (en) | Method for forming the copper wiring of semiconductor device | |
US8008708B2 (en) | Metal line of semiconductor device having a diffusion barrier and method for forming the same | |
KR20080004303A (en) | Method of forming a metal wire in a semiconductor device | |
KR20060038785A (en) | Contact structure of semiconductor device and fabrication method thereof | |
KR20050045378A (en) | Method of forming bit line contact plug in semiconductor devices | |
KR20060071234A (en) | Method for forming contact of semiconductor device | |
KR20010077405A (en) | Method for Forming Metal Line of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |