KR100782459B1 - 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법 - Google Patents

유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법 Download PDF

Info

Publication number
KR100782459B1
KR100782459B1 KR1020060027662A KR20060027662A KR100782459B1 KR 100782459 B1 KR100782459 B1 KR 100782459B1 KR 1020060027662 A KR1020060027662 A KR 1020060027662A KR 20060027662 A KR20060027662 A KR 20060027662A KR 100782459 B1 KR100782459 B1 KR 100782459B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
separator
electrode
layer
Prior art date
Application number
KR1020060027662A
Other languages
English (en)
Other versions
KR20070096703A (ko
Inventor
김종윤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060027662A priority Critical patent/KR100782459B1/ko
Publication of KR20070096703A publication Critical patent/KR20070096703A/ko
Application granted granted Critical
Publication of KR100782459B1 publication Critical patent/KR100782459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

세퍼레이터를 구비한 유기전계발광표시장치, OLED 어레이 기판 및 그 제조방법을 개시한다. 개시된 본 발명에 따르면, 본 발명은 게이트 전극 또는 소오스 및 드레인 전극을 형성하기 위한 금속막 적층 전 세퍼레이터를 형성하여, 상기 금속막이 기판 전체에 연속적으로 적층되는 것을 방지할 수 있다. 이는 상기 금속막의 적층에 의한 기판의 휨 현상을 완화하여 기판이 파손되는 것을 방지함으로써 유기전계발광표시장치의 제조수율을 향상시킬 수 있다.
유기전계발광표시장치, OLED 어레이 기판, 금속막, 세퍼레이터

Description

유기전계발광표시장치, ＯＬＥＤ어레이 기판 및 그의 제조방법{OLED, OLED array substrate and fabricating method of the same}
도 1a 내지 도 1c는 종래기술에 따른 OLED 어레이 기판을 설명하기 위한 단면도 및 평면도.
도 2a 내지 도 2c는 본 발명의 실시예 1에 따른 OLED 어레이 기판을 설명하기 위한 공정별 단면도 및 평면도.
도 3a 내지 도 3c는 본 발명의 실시예 2에 따른 OLED 어레이 기판을 설명하기 위한 공정별 단면도 및 평면도.
*도면의 주요부분에 대한 부호의 설명*
200,300: 기판 205,305: 버퍼층
210,310: 반도체층 215, 315: 게이트 절연막
220A: 게이트 전극용 금속막 220, 320: 게이트 전극
221, 341: 세퍼레이터 222, 342: 포토레지스트
223, 343: 마스크 330: 층간절연막
340: 소오스 및 드레인 전극용 금속막
340a,340b: 소오스 및 드레인 전극
본 발명은 유기전계발광표시장치, OLED 어레이 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 기판의 휨 현상을 감소시켜 제조 수율을 향상시킬 수 있는 유기전계발광표시장치, OLED 어레이 기판 및 그 제조방법에 관한 것이다.
일반적인 OLED(organic light-emitting diode)는 애노드, 상기 애노드 상에 위치하는 유기발광층 및 상기 유기발광층 상에 위치하는 캐소드를 포함한다. 상기 유기전계발광소자에 있어서, 상기 애노드와 상기 캐소드 간에 전압을 인가하면 정공은 상기 애노드로부터 상기 유기발광층 내로 주입되고, 전자는 상기 캐소드로부터 상기 유기발광층내로 주입된다. 상기 유기발광층 내로 주입된 정공과 전자는 상기 유기발광층에서 재결합하여 엑시톤(exiton)을 생성하고, 이러한 엑시톤이 여기상태에서 기저상태로 전이하면서 빛을 방출하게 된다.
일반적으로 유기전계발광표시장치는 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(Passive matrix)방식과 능동 매트릭스(Active matrix) 방식으로 나뉘어진다.
상기 능동 매트릭스 방식에 있어서 단위화소영역에는 발광영역을 정의하는 화소전극과 상기 화소전극에 전류 또는 전압을 인가하기 위한 단위화소구동회로가 위치한다. 상기 단위화소구동회로는 적어도 하나의 박막트랜지스터를 구비하며, 이로써 유기전계발광표시장치의 화소수와 상관없이 일정한 전류를 공급함에 따라 안 정적인 휘도를 나타낼 수 있으며 또한 전력소모가 적어, 고해상도 및 대형디스플레이의 적용에 유리하다는 장점을 갖고 있다.
도 1a 내지 도 1c는 종래기술에 의한 OLED 어레이 기판을 제조하는 공정을 설명하기 위한 단면도 및 평면도이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(105)을 형성한 다음, 상기 버퍼층(105) 상에 반도체층(110)을 형성한다. 상기 반도체층(110) 상에 제 1 절연막(115), 즉, 게이트 절연막을 적층하고, 상기 제 1 절연막(115) 상에 상기 반도체층(110)의 소정영역에 대응되도록 게이트 전극(120)을 형성한다.
이어서, 상기 반도체층(110)에 상기 게이트 전극(120)을 마스크로 하여 불순물 이온을 주입하여 소오스/드레인 영역들(110a, 110c)을 형성함과 동시에 상기 소오스/드레인 영역들(110a, 110c) 사이에 개재된 채널 영역(110b)을 정의한다.
그런 다음, 상기 게이트 전극(120)을 포함한 기판 상부 전체에 걸쳐 층간절연막인 제 2 절연막(130)을 형성하고, 상기 제 2 절연막(130) 내에 식각을 통해 상기 소오스/드레인 영역들(110a, 110c)을 각각 노출시키는 콘택홀(Contact hole;135)을 형성한다.
다음으로, 상기 제 2 절연막(130) 상에 소오스/드레인 전극용 금속막을 적층하고 이를 패터닝하여, 상기 소오스/드레인 영역(110a, 110c)과 콘택하는 소오스/드레인 전극(140a, 140b)을 형성한다.
이어서, 상기 소오스/드레인 전극을 포함한 기판 상에 제 3 절연막(150)을 형성한다. 상기 제 3 절연막(150)은 보호막 또는 평탄화막일 수 있으며, 상기 제 3 절연막(150) 내에는 상기 소오스 또는 드레인 전극과 연통되는 비어홀(155)이 형성된다.
그런 다음, 상기 제 3 절연막(150) 상에, 상기 비어홀(155)을 통하여 소오스 또는 드레인 전극과 연결되는 애노드(160)를 형성한다.
상기 애노드(160) 상에 각 화소를 분리시키고, 상기 애노드의 일부를 노출시키는 개구부(166)를 포함하는 화소정의막(165)을 형성한다.
상기 개구부(166) 내에 적어도 유기발광층을 포함하는 유기막층(170)을 형성한 다음, 상기 유기막층(170) 상에 캐소드(180)를 형성하면, 도 1b와 같이, 기판 상에 복수개의 유기전계발광소자가 배치된 OLED 어레이 기판의 제조가 완성되며, 이를 스크라이빙한 후 모듈공정을 수행함으로써, 각각의 유기전계발광표시장치를 제조할 수 있다.
도 1c는 금속막이 적층된 기판을 개략적으로 나타낸 단면도이다.
상기와 같은 제조공정에서 게이트 전극 및 소오스/드레인 전극은 금속막을 적층한 다음, 상기 금속막 상에 포토레지스트를 도포하여 원하는 패턴으로 식각하여 형성하게 된다. 상기 게이트 전극 및 소오스/드레인 전극은 텅스텐 몰리브덴(MoW), 몰리브덴(Mo), 텅스텐(W) 및 알루미늄(Al) 등 열팽창계수가 높은 금속으로 이루어지며, 주로 고온 챔버에서 스퍼터링을 수행하여 형성하게 되는데, 도 1c에 도시한 바와 같이, 상기 금속막은 적층시 일정한 방향성을 가지며 결정화되는 특징을 가진다.
따라서, 스퍼터링 후 상기 금속막들이 적층된 기판이 실온에 놓여지면 상기 금속막의 방향성 및 온도강하에 따른 열팽창계수의 변화로 인하여 상기 금속막은 상기 금속막이 형성된 방향으로 수축되어 기판이 휘는 현상이 발생하게 된다.
이러한 현상은 기판의 대형화 및 기판 두께의 감소에 따라 빈번하게 발생하며, 더욱이 상기 금속막을 패터닝하기 위하여 상기 금속막 상에 포토레지스트를 도포하게 되면, 기판이 파손되는 현상이 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기판의 휨 현상을 방지하여 제조수율을 높일 수 있는 OLED 어레이 기판 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 적어도 하나 이상의 박막 트랜지스터를 포함하며, 발광영역과 비발광영역이 정의된 기판; 상기 기판의 발광영역 상에 위치하는 제 1 전극; 상기 제 1 전극 상에 위치하고, 적어도 발광층을 포함하는 유기막층; 상기 유기막층 상에 위치하는 제 2 전극; 및 상기 비발광영역 상에 위치하는 적어도 하나 이상의 세퍼레이터를 포함하는 유기전계발광표시장치를 제공한다.
또한, 본 발명은, 발광영역과 비발광영역이 정의된 기판; 상기 기판 상에 서로 이격되어 배치되며, 적어도 하나 이상의 박막 트랜지스터와 제 1 전극, 유기발광층 및 제 2 전극을 구비하는 유기전계발광소자를 포함하는 복수의 OLED 패널들; 및 상기 기판의 비발광영역 상에 위치한 복수의 세퍼레이터들을 포함하는 것을 특 징으로 하는 OLED 어레이 기판을 제공한다.
그리고 상기 목적은, 발광영역과 비발광영역이 정의된 기판을 제공하는 단계; 상기 기판 상에 소오스 영역, 드레인 영역 및 채널 영역을 구비하는 반도체층을 형성하는 단계; 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응하는 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 기판 상에 콘택홀을 포함하는 층간절연막을 형성하는 단계; 상기 층간절연막 상에 상기 콘택홀을 통하여 상기 소오스 영역 및 드레인 영역과 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막을 형성하는 단계 후, 상기 게이트 전극을 형성하는 단계 전, 또는 상기 층간절연막을 형성하는 단계 후 상기 소오스 전극 및 드레인 전극을 형성하는 단계 전, 상기 기판의 비발광영역 상에 세퍼레이터을 형성하는 단계를 포함하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법을 제공하는 것에 의해서도 달성된다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예 1에 따른 OLED 어레이 기판의 제조방법을 설명하기 위한 공정별 단면도 및 평면도로서, 이를 설명하면 다음과 같다.
도 2a을 참조하면, 기판(200)상에 버퍼층(205)을 형성한다. 상기 버퍼층(205)은 상기 기판(200)에서 유출되는 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들이 적층된 이중층을 사용하여 선택적으로 형성한다.
이어서, 상기 버퍼층(205) 상에 반도체층(210)을 형성한다. 상기 반도체층(210)은 상기 버퍼층(205) 상에 비정질 실리콘층을 형성한 후, ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Matal Induced Lateral Crystallization)법을 사용하여 결정화한다.
그런 다음, 상기 반도체층(210)을 포함한 기판 상부 전체에 걸쳐 게이트 절연막(215)을 형성한다. 상기 게이트 절연막(215)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. 상기 게이트 절연막(215)을 반도체층(210)과 계면특성이 우수한 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층을 사용함으로써, 상기 게이트 절연막(215)의 절연 내압을 향상시킬 수 있으며, 유동 전하(Mobile Charge)에 의한 영향을 줄여 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
이어서, 상기 게이트 절연막(215)의 비발광영역 상에 후속하는 게이트 전극용 금속막의 적층으로 기판이 받게 될 스트레스를 감소시키기 위하여, 세퍼레이터(221)를 형성한다. 여기서, 비발광영역(B)이라 함은, 도 2b에 도시한 바와 같이, 후속하여 애노드 상에 형성될 화소정의막에 의해 정의되는 발광영역(A)을 제외한 부분으로서, OLED 패널 간의 스크라이빙 라인이나, OLED 패널 내의 데드 스페이스를 의미한다.
상기 세퍼레이터(221)는 무기물 또는 포토레지스트, 폴리머 계열의 유기물 등으로 형성할 수 있다. 또한, 기판의 스트레스 방지를 위하여 낮은 온도에서 적층하고 패터닝할 수 있는 포토레지스트 물질을 사용하는 것이 바람직하다. 그러나, 열팽창계수가 기판과 유사한 물질, 즉 3.5ppm/℃ 이하라면 고온에서 적층되더라도 열에 의한 부피변화가 적어 기판에 스트레스를 줄 염려가 없으므로 사용하는 것이 가능하다.
또한, 상기 세퍼레이터(221)는 후속하여 형성될 게이트 전극용 금속막(220A)이 연속되어 적층되지 않도록, 오버행(overhang) 구조 또는 역사다리꼴 형상이 되도록 형성한다.
여기서, 상기 세퍼레이터(221)로 네거티브 포토레지스트를 사용하는 경우, 노광된 부분만이 현상에 의해 남게 되므로, 역사다리꼴의 형상으로 손쉽게 패터닝할 수 있다. 그 외 다른 물질을 사용할 경우 건식식각 또는 습식식각 등의 공지의 공정을 사용하여 상기 세퍼레이터(221)를 오버행(overhang) 구조 또는 역사다리꼴 형상이 되도록 형성한다.
이어서, 상기 세퍼레이터(221)를 포함한 기판 전면 상에 게이트 전극용 금속막(220A)을 적층한다. 상기 게이트 전극용 금속막(220A)은 텅스텐 몰리브덴(MoW), 몰리브덴(Mo), 텅스텐(W) 및 알루미늄(Al) 중 어느 하나를 사용하여 형성할 수 있으며, 주로 고온에서 스퍼터링을 수행하여 적층한다.
여기서, 상기 게이트 전극용 금속막(220A)의 적층 전, 비발광영역 상에 오버행 구조 또는 역사다리꼴의 세퍼레이터(221)를 형성하였기 때문에, 상기 게이트 전 극용 금속막(220A)은 기판 전체에 걸쳐 연속적으로 적층되지 않고, 도면부호 Ⅰ에 도시한 바와 같이 상기 세퍼레이터(221)에 의하여 분리되어 적층된다. 이로써, 게이트 전극용 금속막(220A)의 고온 적층 후 상기 기판이 실온에 놓여져 상기 금속막의 부피가 줄어들게 되더라도 상기 세퍼레이터(221)에 의해 게이트 전극용 금속막(220A)이 적층되지 않은 부분은 스트레스를 받지 않게 된다. 따라서, 금속막의 부피 축소로 인한 스트레스가 기판의 일부분에만 영향을 주게 되므로, 기판 전체가 휘는 현상은 감소하게 된다.
상기와 같은 공정을 거치면, 도 2c에 도시한 바와 같이, 발광영역(A)를 제외한 스크라이빙 라인 등과 같은 비발광영역(B) 상에 복수의 세퍼레이터(221)들이 형성된다. 상기 복수의 세퍼레이터(221)들은 상기 포토레지스트의 도포를 용이하게 하기 위하여 서로 이격되도록 형성된다.
이어서, 상기 게이트 전극용 금속막(220A)을 패터닝하기 위하여, 상기 게이트 전극용 금속막(220A) 상에 포토레지스트(222)를 도포한다. 이때, 포토레지스트(222)는 스핀 코팅에 의해 도포되는데, 이러한 포토레지스트(222)의 도포를 방해하지 않도록 상기 세퍼레이터(221)의 높이는 상기 포토레지스트(222)와 게이트 전극용 금속막(220A), 즉 게이트 전극의 두께의 차 보다는 작은 것이 바람직하며, 다만, 상기 게이트 전극용 금속막(220)의 연속 적층을 방지하기 위하여 적어도 게이트 전극용 금속막(220A)의 두께보다는 커야 한다.
이어서, 상기 포토레지스트(222)를 마스크(223)를 이용해서 노광 및 현상함으로써 패터닝한다. 그런 다음, 이를 이용해서 게이트 전극용 금속막(220A)을 식각 함으로써, 도 2b에 도시한 바와 같이 게이트 전극(220)을 형성한다.
상기 게이트 전극(220)이 형성되어 있는 기판 상에 소오스 및 드레인 전극 그리고 애노드, 유기막층 및 캐소드를 포함하는 유기전계발광다이오드를 형성하면 OLED 어레이 기판의 제조가 완성된다.
도 3a 내지 도 3c는 본 발명의 실시예 2에 따른 OLED 어레이 기판의 제조방법을 설명하기 위한 공정별 단면도 및 평면도로서, 이를 설명하면 다음과 같다.
버퍼층(305), 반도체층(310), 게이트 절연막(315) 및 게이트 전극(320)을 구비한 기판 상에 층간절연막(330)을 형성한다. 상기 층간절연막(330)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. 상기 층간절연막(330)은 PECVD 또는 LPCVD와 같은 방식을 수행하여 적층한다.
이어서, 상기 층간절연막(330)의 비발광영역(B') 상에 후속하는 소오스 및 드레인 전극용 금속막의 적층으로 기판이 받게 될 스트레스를 감소시키기 위하여, 세퍼레이터(341)를 형성한다.
여기서, 비발광영역(B')이라 함은, 도 3c에 도시한 바와 같이, 후속하여 애노드 상에 형성될 화소정의막에 의해 정의되는 발광영역(A')을 제외한 부분으로서, OLED 패널 간의 스크라이빙 라인이나, OLED 패널 내의 데드 스페이스를 의미한다.
상기 세퍼레이터(341)는 무기물 또는 포토레지스트, 폴리머 계열의 유기물 등으로 형성할 수 있다. 또한, 기판의 스트레스 방지를 위하여 낮은 온도에서 적층하고 패터닝할 수 있는 포토레지스트 물질을 사용하는 하는 것이 바람직하다. 그러나, 열팽창계수가 기판과 유사한 물질, 즉 3.5ppm/℃ 이하라면 고온에서 적층되더 라도 기판에 스트레스를 줄 염려가 없으므로 사용하는 것이 가능하다.
또한, 상기 세퍼레이터(341)는 후속하여 형성될 소오스 및 드레인 전극용 금속막(340)이 연속되어 적층되지 않도록, 오버행(overhang) 구조 또는 역사다리꼴 형상이 되도록 형성한다.
여기서, 상기 세퍼레이터(341)로 네거티브 포토레지스트를 사용하는 경우, 노광된 부분만이 현상에 의해 남게 되므로, 역사다리꼴의 형상으로 손쉽게 패터닝할 수 있다. 그 외 다른 물질을 사용할 경우 건식식각 또는 습식식각 등의 공지의 공정을 사용하여 상기 세퍼레이터(341)를 오버행(overhang) 구조 또는 역사다리꼴 형상이 되도록 형성한다.
이어서, 상기 세퍼레이터(341)를 포함한 기판 전면 상에 소오스 및 드레인 전극용 금속막(340)을 적층한다. 상기 소오스 및 드레인 전극용 금속막(340)은 몰리브덴(Mo), 텅스텐(W), 몰리텅스텐(MoW) 또는 티타늄(Ti) 등의 금속물질 중 어느 하나를 사용하여 형성할 수 있으며, 주로 고온에서 스퍼터링을 수행하여 적층한다.
여기서, 상기 소오스 및 드레인 전극용 금속막(340)의 적층전, 비발광영역 상에 오버행 구조 또는 역사다리꼴의 세퍼레이터(341)를 형성하였기 때문에, 상기 소오스 및 드레인 전극용 금속막(340)은 기판 전체에 걸쳐 연속적으로 적층되지 않고, 도면부호 Ⅱ에 도시한 바와 같이 상기 세퍼레이터(341)에 의하여 분리되어 적층된다. 따라서, 금속막의 고온 적층 후 상기 기판이 실온에 놓여지게 되더라도 상기 금속막의 부피가 줄어들게 되더라도 그로 인한 스트레스가 기판의 일부분에만 영향을 주게 되므로, 기판 전체가 휘는 현상은 감소하게 된다.
도 3c를 참조하면, 상기와 같은 공정을 거쳐 발광영역(A')을 제외한 비발광영역(B') 상에 복수의 세퍼레이터(341)들이 형성되며, 상기 복수의 세퍼레이터(341)들은 상기 포토레지스트의 도포를 용이하게 하기 위하여 서로 이격되도록 형성된다.
이어서, 상기 소오스 및 드레인 전극용 금속막(340)을 패터닝하기 위하여, 상기 소오스 및 드레인 전극용 금속막(341) 상에 포토레지스트(342)를 도포한다. 상기 포토레지스트(342)는 스핀 코팅에 의해 도포되는데, 이 때 상기 포토레지스트(342)의 도포를 방해하지 않도록 상기 세퍼레이터(341)의 높이는 상기 포토레지스트(342)와 소오스 및 드레인 전극용 금속막(340)의 두께의 차보다는 작은 것이 바람직하며, 다만, 상기 소오스 및 드레인 전극용 금속막(340)의 연속 적층을 방지하기 위하여 적어도 소오스 및 드레인 전극용 금속막(340)의 두께보다는 커야 한다.
다음으로, 상기 포토레지스트(342)를 마스크(343)를 이용해서 노광 및 현상하여 패터닝한다. 그런 다음, 이를 이용해서 소오스 및 드레인 전극용 금속막(340)을 식각함으로써, 도 3b에 도시한 바와 같이 소오스 및 드레인 전극(340a, 340b)을 형성한다.
이어서, 상기 소오스 및 드레인 전극(340a. 340b)이 형성된 기판 상에 애노드와 유기막층 및 캐소드를 포함하는 유기전계발광다이오드를 형성하여 OLED 어레이 기판의 제조를 완성한다.
상기와 같이, 본 발명의 실시예들에 따라 제조된 OLED 어레이 기판은 금속막들의 적층 전 네거티브 포토레지스트 등을 사용하여 세퍼레이터를 형성함으로써, 기판 전체에 금속막의 연속적으로 적층되는 것을 방지할 수 있다. 따라서, 금속막의 고온 적층 후 실온에서의 부피 축소로 기판이 받게 되는 스트레스를 감소시켜 기판의 휨 현상을 방지함으로써, 후공정시 기판이 파손되는 것을 방지할 수 있으며, 또한 소자의 제조수율을 향상시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
이상에서와 같이, 본 발명은 금속막의 적층으로 인한 스트레스를 방지함으로써 기판의 휨 현상을 막을 수 있으며, 이로써 후공정시 기판이 파손되는 것을 방지할 수 있다.
따라서, 본 발명은 소자의 신뢰성을 확보할 수 있음은 물론 제조수율을 향상시킬 수 있다.

Claims (16)

  1. 적어도 하나 이상의 박막 트랜지스터를 포함하며, 발광영역과 비발광영역이 정의된 기판;
    상기 기판의 발광영역 상에 위치하는 제 1 전극;
    상기 제 1 전극 상에 위치하고, 적어도 발광층을 포함하는 유기막층;
    상기 유기막층 상에 위치하는 제 2 전극; 및
    상기 비발광영역 상에 위치하는 적어도 하나 이상의 세퍼레이터를 포함하며,
    상기 세퍼레이터는 상기 박막트랜지스터의 게이트 절연막 상에 위치하고, 게이트 전극과 동일층상에 이격되어 형성되거나, 또는, 상기 박막트랜지스터의 층간 절연막 상에 위치하고, 소오스/드레인 전극과 동일층상에 이격되어 형성되는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 세퍼레이터는 열팽창계수가 3.5ppm/℃ 이하인 것을 특징으로 하는 유기전계발광표시장치.
  3. 제 1 항에 있어서,
    상기 세퍼레이터는 역사다리꼴 또는 오버행 구조인 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1 항에 있어서,
    상기 세퍼레이터는 네거티브 포토레지스트로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  5. 삭제
  6. 발광영역과 비발광영역이 정의된 기판;
    상기 기판 상에 서로 이격되어 배치되며, 적어도 하나 이상의 박막 트랜지스터와 제 1 전극, 유기발광층 및 제 2 전극을 구비하는 유기전계발광소자를 포함하는 복수의 OLED 패널들; 및
    상기 기판의 비발광영역 상에 위치한 복수의 세퍼레이터를 포함하며
    상기 세퍼레이터는 상기 박막트랜지스터의 게이트 절연막 상에 위치하고, 게이트 전극과 동일층상에 이격되어 형성되거나, 또는, 상기 박막트랜지스터의 층간 절연막 상에 위치하고, 소오스/드레인 전극과 동일층상에 이격되어 형성되는 것을 특징으로 하는 OLED 어레이 기판.
  7. 제 6 항에 있어서,
    상기 세퍼레이터는 열팽창계수가 3.5ppm/℃ 이하인 것을 특징으로 하는 OLED 어레이 기판.
  8. 제 6 항에 있어서,
    상기 세퍼레이터는 역사다리꼴 또는 오버행 구조인 것을 특징으로 하는 OLED 어레이 기판.
  9. 제 6 항에 있어서,
    상기 세퍼레이터는 네거티브 포토레지스트로 이루어진 것을 특징으로 하는 OLED 어레이 기판.
  10. 삭제
  11. 제 6 항에 있어서,
    상기 복수의 세퍼레이터는 서로 이격되어 위치한 것을 특징으로 하는 OLED 어레이 기판.
  12. 발광영역과 비발광영역이 정의된 기판을 제공하는 단계;
    상기 기판 상에 소오스 영역, 드레인 영역 및 채널 영역을 구비하는 반도체층을 형성하는 단계;
    상기 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응하는 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 상에 콘택홀을 포함하는 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 상기 콘택홀을 통하여 상기 소오스 영역 및 드레인 영역과 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 게이트 절연막을 형성하는 단계 후, 상기 게이트 전극을 형성하는 단계 전, 또는 상기 층간절연막을 형성하는 단계 후 상기 소오스 전극 및 드레인 전극을 형성하는 단계 전, 상기 기판의 비발광영역 상에 세퍼레이터을 형성하는 단계를 포함하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 세퍼레이터는 열팽창계수가 3.5ppm/℃ 이하인 물질로 형성하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법.
  14. 제 12 항에 있어서,
    상기 세퍼레이터는 역사다리꼴 또는 오버행 구조로 형성하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법.
  15. 제 12 항에 있어서,
    상기 세퍼레이터는 네거티브 포토레지스트로 형성하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법.
  16. 제 12 항에 있어서,
    상기 복수의 세퍼레이터는 서로 이격되도록 형성하는 것을 특징으로 하는 OLED 어레이 기판의 제조방법.
KR1020060027662A 2006-03-27 2006-03-27 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법 KR100782459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027662A KR100782459B1 (ko) 2006-03-27 2006-03-27 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027662A KR100782459B1 (ko) 2006-03-27 2006-03-27 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법

Publications (2)

Publication Number Publication Date
KR20070096703A KR20070096703A (ko) 2007-10-02
KR100782459B1 true KR100782459B1 (ko) 2007-12-05

Family

ID=38803510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027662A KR100782459B1 (ko) 2006-03-27 2006-03-27 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR100782459B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068864A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068864A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20070096703A (ko) 2007-10-02

Similar Documents

Publication Publication Date Title
KR100700642B1 (ko) 유기전계발광표시소자 및 그 제조방법
US7701132B2 (en) Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same
KR101084177B1 (ko) 유기 발광 디스플레이 장치 및 그의 제조 방법
KR100685804B1 (ko) 유기전계발광소자 및 그의 제조방법
US8278818B2 (en) Electroluminescent display device and method of fabricating the same
KR100659765B1 (ko) 유기전계발광표시장치 및 그 제조방법
US8299478B2 (en) Organic light emitting diode display device having a pixel defining layer and method of fabricating the same
US7696583B2 (en) Thin film transistor and method of fabricating the same
CN107293569B (zh) 有机发光显示装置及其制造方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100853545B1 (ko) 유기전계발광소자 및 그의 제조방법
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
CN102280445A (zh) 显示装置及其制造方法
US8513671B2 (en) Display device and method of manufacturing the same
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100782459B1 (ko) 유기전계발광표시장치, ｏｌｅｄ어레이 기판 및 그의제조방법
KR100700499B1 (ko) 유기전계발광표시장치 및 그 제조방법
JP4749994B2 (ja) 薄膜トランジスタ及びその製造方法
KR100943953B1 (ko) 표시 장치의 제조방법
JP2011258697A (ja) 薄膜トランジスタ回路基板の製造方法及び薄膜トランジスタ回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee