KR100779857B1 - a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace - Google Patents

a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace Download PDF

Info

Publication number
KR100779857B1
KR100779857B1 KR1020060031839A KR20060031839A KR100779857B1 KR 100779857 B1 KR100779857 B1 KR 100779857B1 KR 1020060031839 A KR1020060031839 A KR 1020060031839A KR 20060031839 A KR20060031839 A KR 20060031839A KR 100779857 B1 KR100779857 B1 KR 100779857B1
Authority
KR
South Korea
Prior art keywords
flip chip
top layer
inner layer
chip bonding
printed circuit
Prior art date
Application number
KR1020060031839A
Other languages
Korean (ko)
Other versions
KR20070099378A (en
Inventor
김성민
김경식
이상우
신현종
이주현
Original Assignee
(주)아이디에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이디에스 filed Critical (주)아이디에스
Priority to PCT/KR2006/001572 priority Critical patent/WO2007114537A1/en
Priority to TW095115147A priority patent/TWI303144B/en
Publication of KR20070099378A publication Critical patent/KR20070099378A/en
Application granted granted Critical
Publication of KR100779857B1 publication Critical patent/KR100779857B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 연성인쇄회로기판(FPCB : flexible printed circuit board)에 관한 것으로, 특히 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성함으로써, 패턴의 정렬성을 높이고, 플립칩 공정 능력을 향상시킬 수 있는 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible printed circuit board (FPCB). In particular, the present invention relates to top layer bumps and traces of inner layers in flip chip bonding regions. The present invention relates to a flexible printed circuit board having a flip chip bonding region in which bumps of a top layer and traces of an inner layer are aligned, which are formed to overlap each other, thereby improving pattern alignment and improving flip chip processing capability.

본 발명의 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판(FPCB : flexible printed circuit board)을 이루는 구성수단은, 연성인쇄회로기판에 있어서, 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성하되, 상기 탑 레이어 범프의 폭 보다 상기 인너 레이어의 트레이스의 폭이 더 넓게 형성되는 것을 특징으로 한다. 즉, 인너 레이어의 트레이스와 탑 레이어 범프가 정렬된 상태로 형성되되, 상기 인너 레이어의 트레이스가 상기 탑 레이어 범프보다 더 넓은 폭으로 형성된다.A constituent means of a flexible printed circuit board (FPCB) having a flip chip bonding region in which the bumps of the top layer and the traces of the inner layer are aligned is a flip chip bonding region in a flexible printed circuit board. The top layer bumps and the traces of the inner layer layers are formed to overlap each other, but the width of the traces of the inner layer is wider than the width of the top layer bumps. It is characterized by. That is, the traces of the inner layer and the top layer bumps are formed in an aligned state, and the traces of the inner layer are formed to have a wider width than the top layer bumps.

연성인쇄회로기판 Flexible Printed Circuit Board

Description

탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판{a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace}Flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace}

도 1은 본 발명의 실시예에 따른 연성인쇄회로기판의 플립칩 본딩 영역의 평면도이다.1 is a plan view of a flip chip bonding region of a flexible printed circuit board according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 연성인쇄회로기판의 플립칩 본딩 영역의 단면도이다.2 is a cross-sectional view of a flip chip bonding region of a flexible printed circuit board according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 연성인쇄회로기판의 플립칩 본딩 영역에서의 탑 레이어(top layer)의 범프와 인너 레이어(inner layer)의 트레이스(trace) 간의 정렬 상태를 설명하기 위한 개략도이다.3 is a schematic diagram illustrating an alignment state between a bump of a top layer and a trace of an inner layer in a flip chip bonding region of a flexible printed circuit board according to an exemplary embodiment of the present invention. .

도 4는 본 발명의 실시예에 따른 탑 레이어의 범프와 인너 레이어의 트레이스가 플립칩 본딩 영역에서의 탑 레이어와 인너 레이어에서 차지하는 비율을 설명하기 위한 개략도이다.4 is a schematic diagram illustrating a ratio of a bump of a top layer and a trace of an inner layer to a top layer and an inner layer in a flip chip bonding region according to an exemplary embodiment of the present invention.

본 발명은 연성인쇄회로기판(FPCB : flexible printed circuit board)에 관한 것으로, 특히 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성함으로써, 패턴의 정렬성을 높이고, 플립칩 공정 능력을 향상시킬 수 있는 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible printed circuit board (FPCB). In particular, the present invention relates to top layer bumps and traces of inner layers in flip chip bonding regions. The present invention relates to a flexible printed circuit board having a flip chip bonding region in which bumps of a top layer and traces of an inner layer are aligned, which are formed to overlap each other, thereby improving pattern alignment and improving flip chip processing capability.

반도체 칩을 제조하는 과정에서 웨이퍼 단위의 식각, 증착같은 공정을 마치면 테스트를 거치고 최종적으로 패키징을 하게 된다. 패키징은 아우터리드가 형성된 기판에 칩이 실장하고 플라스틱 몰딩을 하는 것을 말한다. 아우터리드(외부단자)는 기판의 본딩 영역에 위치한 것으로, 기판과 칩을 전기적으로 연결하는 단자를 말하며, 이 아우터리드와 칩의 연결 형태에 따라 와이어 본딩, 플립칩 본딩이라는 말을 쓴다.In the process of manufacturing semiconductor chips, processes such as wafer etching and deposition are tested and finally packaged. Packaging refers to chip mounting and plastic molding on an outer substrate. The outer terminal (outer terminal) is located in the bonding region of the substrate, and refers to a terminal that electrically connects the substrate and the chip, and uses wire bonding and flip chip bonding according to the connection form of the outer and chip.

와이어 본딩은 리드가 형성된 기판 칩을 올려두고 미세 와이어를 이용해 아우터리드와 전기적으로 연결된 이너리드에 반도체 칩의 전극패턴을 연결하는 방식이다.Wire bonding is a method of connecting the electrode pattern of a semiconductor chip to an inner lead electrically connected to an outer lead using a fine wire by placing a substrate chip on which a lead is formed.

반대로 플립칩 본딩은 칩의 전극패턴 혹은 이너리드에 솔더볼 등의 돌출부를 만들어주고 기판의 본딩 영역에 칩을 올릴때 전기적으로 연결되도록 만든것이다. 그래서 플립칩 본딩을 이용하면 와이어 본딩만큼의 공간을 절약할수 있어 작은 패키지의 제조가 가능하다.On the contrary, flip chip bonding is to make protrusions such as solder balls on the electrode pattern or inner lead of the chip and to be electrically connected when the chip is placed on the bonding area of the substrate. Thus, the use of flip chip bonding saves space as much as wire bonding, allowing the manufacture of small packages.

최근에는 연성인쇄회로기판(FPC : Flexible Printed Circuit)의 플립칩 본딩 영역 상에 플립칩을 본딩하기도 한다. 즉, 연성인쇄회로기판의 플립칩 본딩 영역에서, 연성인쇄회로기판에 형성된 범프와 상기 플립칩의 일면에 형성된 전극이 플립칩 본딩 방식에 의하여 전기적으로 연결된다.Recently, a flip chip is bonded on a flip chip bonding area of a flexible printed circuit (FPC). That is, in the flip chip bonding region of the flexible printed circuit board, bumps formed on the flexible printed circuit board and electrodes formed on one surface of the flip chip are electrically connected by the flip chip bonding method.

한편, 상기 연성인쇄회로기판은 다층으로 구성될 수 있는데, 이 경우 탑 레이어(top layer)의 범프와 인너 레이어(inner layer)의 트레이스(trace)들은 전기적으로 연결되어 있다. 그런데, 일반적인 연성인쇄회로기판의 제조 과정에서, 상기 탑 레이어(top layer)의 범프와 인너 레이어(inner layer)의 트레이스(trace)들은 서로 간의 정렬 상태를 고려하지 않고 형성된다.On the other hand, the flexible printed circuit board may be formed of a multi-layer, in this case, the bump of the top layer and the traces of the inner layer (trace) are electrically connected. However, in the manufacturing process of the general flexible printed circuit board, the bumps of the top layer and the traces of the inner layer are formed without considering alignment of each other.

그러나, 연성인쇄회로기판을 제조할 때, 공간의 활용도를 높이고, 플립칩 공정 능력을 향상시키기 위해서, 상기 탑 레이어(top layer)의 범프와 인너 레이어(inner layer)의 트레이스(trace)들은 어느 정도의 정렬을 유지할 필요가 있다.However, in manufacturing flexible printed circuit boards, the bumps of the top layer and the traces of the inner layer are somewhat increased in order to increase the utilization of space and to improve the flip chip processing capability. You need to keep the alignment.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성함으로써, 패턴의 정렬성을 높일 수 있고, 상기 탑 레이어 범프의 폭 보다 상기 인너 레이어의 트레이스의 폭을 소정 크기만큼 더 넓게 형성함으로써, 공간 활용도를 최적화할 할 수 있는 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and overlaps the traces of the top layer bump and the inner layer layer in the flip chip bonding region. By forming, the alignment of the pattern can be improved, and by forming a width of the trace of the inner layer wider by a predetermined size than the width of the top layer bump, the bump and the inner layer of the top layer which can optimize the space utilization It is an object of the present invention to provide a flexible printed circuit board having a flip chip bonding region in which traces of the aligning line are aligned.

상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판(FPCB : flexible printed circuit board)을 이루는 구성수단은, 연성인쇄회로기판에 있어서, 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성하되, 상기 탑 레이어 범프의 폭 보다 상기 인너 레이어의 트레이스의 폭이 더 넓게 형성되는 것을 특징으로 한다. 즉, 인너 레이어의 트레이스와 탑 레이어 범프가 정렬된 상태로 형성되되, 상기 인너 레이어의 트레이스가 상기 탑 레이어 범프보다 더 넓은 폭으로 형성된다.The construction means for forming a flexible printed circuit board (FPCB) having a flip chip bonding area in which the bumps of the top layer and the traces of the inner layer proposed in order to solve the above technical problem are aligned, the flexible means In a printed circuit board, a top layer bump and a trace of an inner layer in a flip chip bonding region are formed to overlap each other, and the inner layer bump is larger than the width of the top layer bump. It is characterized in that the width of the trace of the layer is formed wider. That is, the traces of the inner layer and the top layer bumps are formed in an aligned state, and the traces of the inner layer are formed to have a wider width than the top layer bumps.

또한, 상기 인너 레이어의 트레이스 폭은 상기 탑 레이어 범프 폭의 5% ~ 20%만큼 더 넓이 바람직하다. In addition, the trace width of the inner layer is preferably wider by 5% to 20% of the top layer bump width.

또한, 상기 플립칩 본딩 영역의 인너(inner) 레이어에서 상기 트레이스를 구성하는 코퍼(copper)가 차지하는 비율은, 상기 플립칩 본딩 영역의 탑(top) 레이어(layer)에서 상기 범프를 구성하는 코퍼(copper)가 차지하는 비율보다 더 큰 것을 특징으로 한다.In addition, a ratio of the copper constituting the trace in the inner layer of the flip chip bonding region may include a copper constituting the bump in the top layer of the flip chip bonding region. copper) is larger than the ratio occupies.

또한, 상기 인너 레이어의 트레이스 폭과 상기 탑 레이어 범프 폭의 관계는 적어도 2층 이상의 연성인쇄회로기판에 적용되는 것을 특징으로 한다. In addition, the relationship between the trace width of the inner layer and the top layer bump width may be applied to at least two layers of the flexible printed circuit board.

이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판에 대한 바람직한 실시예를 상세하게 설명하다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a flexible printed circuit board having a flip chip bonding region in which the bump of the top layer and the trace of the inner layer of the present invention consisting of the above configuration means are aligned in detail. .

도 1은 본 발명의 실시예에 따른 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판의 플립칩 본딩 영역(10)의 평면도이고, 도 2는 상기 플립칩 본딩 영역(10)의 단면도이다. 그리고, 도 3은 상기 플립칩 본딩 영역에서의 탑 레이어(top layer)의 범프(bump)와 인너 레이어(inner layer)의 트레이스(trace)의 배치 관계를 설명하기 위한 개략도이다.1 is a plan view of a flip chip bonding region 10 of a flexible printed circuit board having a flip chip bonding region in which bumps of a top layer and traces of an inner layer are aligned according to an embodiment of the present invention, and FIG. A cross-sectional view of the bonding region 10. 3 is a schematic diagram illustrating an arrangement relationship between bumps of a top layer and traces of an inner layer in the flip chip bonding region.

도 1 및 도 2에서 도시된 바와 같이, 연성인쇄회로기판의 플립칩 본딩 영역(10)에서, 상부 쪽에 위치한 탑 레이어(top layer)의 범프(bump)(13)는 파란색으로 도시되어 있고, 하부 쪽에 위치한 인너 레이어(inner layer)의 트레이스(trace)(11)는 노란색으로 도시되어 있다.1 and 2, in the flip chip bonding region 10 of the flexible printed circuit board, the bump 13 of the top layer located on the upper side is shown in blue, and the bottom The trace 11 of the inner layer located on the side is shown in yellow.

상기 플립칩 본딩 영역(10)에서의 탑 레이어(top layer)의 범프(bump)(13)와 인너 레이어(inner layer)의 트레이스(trace)(11)는 서로 상하로 겹쳐진 상태로 형성된다. 즉, 무질서 상태로 형성되는 것이 아니라, 서로 겹쳐져서 어느 정도 정렬된 상태로 형성된다.In the flip chip bonding region 10, a bump 13 of a top layer and a trace 11 of an inner layer are formed to overlap each other. That is, it is not formed in a disordered state, but is formed in a state where they are overlapped with each other and aligned to some extent.

구체적으로 설명하면, 상기 플립칩 본딩 영역(10)에서의 탑 레이어(top layer)의 범프(bump)(13)와 인너 레이어(inner layer)의 트레이스(trace)(11)는 서로 겹쳐진 상태로 형성되되, 상기 탑 레이어(top layer) 범프(bump)(13)의 폭 보다 상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 폭이 더 넓게 형성되는 것이 바람직하다.Specifically, the bump 13 of the top layer and the trace 11 of the inner layer of the flip chip bonding region 10 are formed to overlap each other. In other words, it is preferable that the width of the trace 11 of the inner layer is wider than that of the top layer bump 13.

도 3은 상기 탑 레이어(top layer) 범프(bump)(13)와 상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 정렬 상태를 설명하기 위한 개략도이다.FIG. 3 is a schematic diagram illustrating an alignment state of the top layer bump 13 and the trace 11 of the inner layer.

도 3에 도시된 바와 같이, 상기 탑 레이어(top layer) 범프(bump)(13)와 상기 인너 레이어(inner layer)의 트레이스(trace)(11)는 PI 필름(15)을 사이에 두고 겹쳐진 상태로 정렬되어 있으며, 상기 탑 레이어(top layer) 범프(bump)(13)의 폭(도 3에서 "a"로 표기됨) 보다, 상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 폭(도 3에서 "b"로 표기됨)이 더 넓게 형성됨을 알 수 있다.As shown in FIG. 3, the top layer bump 13 and the trace 11 of the inner layer overlap with the PI film 15 interposed therebetween. Is aligned with the width of the top layer bump 13 (indicated by " a " in FIG. 3) of the trace layer 11 of the inner layer. It can be seen that the width (denoted by “b” in FIG. 3) is formed wider.

상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 폭은 상기 탑 레이어(top layer) 범프(bump)(13)의 폭의 5% ~ 20%만큼 더 넓게 형성되는 것이 바람직하다. The width of the trace 11 of the inner layer is preferably formed to be wider by 5% to 20% of the width of the top layer bump 13.

예를 들면, 상기 탑 레이어(top layer) 범프(bump)(13)의 폭이 100㎛인 경우에, 상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 폭은 105㎛ ~ 120㎛ 사이의 범위에서 결정될 수 있다. For example, when the width of the top layer bump 13 is 100 μm, the width of the trace 11 of the inner layer is 105 μm to 120 μm. It can be determined in the range between.

상기 인너 레이어(inner layer)의 트레이스(trace)(11)는 양 측이 동일한 크기로 상기 탑 레이어(top layer) 범프(bump)(13)의 폭보다 더 넓게 형성되는 것이 정렬성이 향상되어 바람직하다.It is preferable that the trace 11 of the inner layer is formed to be wider than the width of the top layer bump 13 with the same size on both sides thereof. Do.

이상에서 설명한 연성인쇄회로기판은 정렬 정도가 향상되어 공간 활용이 증대될 수 있으며, 플립칩 공정 능력을 향상시킬 수 있을 것이다.As described above, the flexible printed circuit board may have improved alignment, thereby increasing space utilization, and improving flip chip processing capability.

한편, 도 4의 (a)는 플립칩 본딩 영역에서의 탑 레이어를 보여주고, 빨간색 으로 패턴화된 것이 범프를 구성하는 코퍼(copper)를 나타낸다. 그리고, 도 4의 (b)는 플립칩 본딩 영역에서의 인너 레이어를 보여주고, 노란색으로 패턴화된 것이 트레이스를 구성하는 코퍼(copper)를 나타낸다. 그리고, 도 4의 (c)는 상기 플립칩 본딩 영역에서의 탑 레이어와 인너 레이어를 합친 상태를 보여준다.On the other hand, Figure 4 (a) shows the top layer in the flip chip bonding region, the patterned in red represents the copper (copper) constituting the bump. 4B illustrates an inner layer in the flip chip bonding region, and a patterned yellow color represents a copper constituting the trace. 4C shows a state in which the top layer and the inner layer are combined in the flip chip bonding region.

도 4의 (a) 내지 도 4의 (c)에 도시된 바와 같이, 상기 플립칩 본딩 영역의 인너(inner) 레이어에서 상기 트레이스를 구성하는 코퍼(copper)가 차지하는 비율은, 상기 플립칩 본딩 영역의 탑(top) 레이어(layer)에서 상기 범프를 구성하는 코퍼(copper)가 차지하는 비율보다 더 크게 형성한다. 즉, 상기 플립칩 본딩 영역의 탑(top) 레이어(layer)에서 상기 범프를 구성하는 코퍼(copper)가 차지하는 비율이 70%라고 가정하면, 상기 플립칩 본딩 영역의 인너(inner) 레이어에서 상기 트레이스를 구성하는 코퍼(copper)가 차지하는 비율은 70% 이상이다.As shown in FIGS. 4A to 4C, the proportion of copper constituting the trace in the inner layer of the flip chip bonding region is occupied by the flip chip bonding region. It is formed larger than the proportion occupied by the copper constituting the bump in the top layer (top) of. That is, assuming that the percentage of the copper constituting the bump in the top layer of the flip chip bonding region is 70%, the trace in the inner layer of the flip chip bonding region. Copper occupies more than 70%.

상기에서 설명한, 상기 인너 레이어(inner layer)의 트레이스(trace)(11)의 폭과 상기 탑 레이어(top layer) 범프(bump)(13)의 폭의 관계 및 범프와 트레이스를 구성하는 코퍼(copper)가 탑 레이어와 인너 레이어에서 차지하는 비율의 관계는 적어도 2층 이상의 연성인쇄회로기판에도 모두 적용될 수 있다. 즉, 연성인쇄회로기판이 다층으로 구성된 경우에도, 패턴의 정렬성을 향상시키기 위하여 상기와 같은 구조로 연성인쇄회로기판이 제조되는 것이 바람직하다.The above-described relationship between the width of the trace 11 of the inner layer and the width of the top layer bump 13 and the copper constituting bumps and traces ) Can be applied to both the flexible printed circuit board and the at least two layers. That is, even when the flexible printed circuit board is composed of multiple layers, it is preferable that the flexible printed circuit board is manufactured with the above structure in order to improve the alignment of the pattern.

상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판에 의하면, 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어(layer)의 트레이스(trace)를 서로 겹치게 형성함으로써, 패턴의 정렬성을 높일 수 있고, 상기 탑 레이어 범프의 폭 보다 상기 인너 레이어의 트레이스의 폭을 소정 크기만큼만 더 넓게 형성함으로써, 공간 활용도를 최적화하고 플립칩 공정 능력을 향상시킬 수 있는 장점이 있다.According to the flexible printed circuit board having the flip chip bonding region in which the bumps of the top layer and the traces of the inner layer are aligned, the top layer in the flip chip bonding region according to the present invention having the above-described configuration and operation and the preferred embodiment. By forming the layer bumps and the traces of the inner layers overlapping each other, the alignment of the patterns can be improved, and the width of the traces of the inner layers is larger than the width of the top layer bumps. By forming just as wider, it has the advantage of optimizing space utilization and improving flip chip processing capability.

Claims (4)

연성인쇄회로기판에 있어서,In a flexible printed circuit board, 플립칩 본딩 영역에서의 탑(top) 레이어(layer) 범프와 인너(inner) 레이어의 트레이스를 서로 겹치게 형성하되, 상기 탑 레이어 범프의 폭 보다 상기 인너 레이어의 트레이스의 폭이 더 넓게 형성되고,The top layer bump and the inner layer traces in the flip chip bonding region are formed to overlap each other, and the width of the inner layer traces is wider than the width of the top layer bumps. 상기 인너 레이어의 트레이스 폭은 상기 탑 레이어 범프 폭보다 5% ~ 20%만큼 더 넓으며,The trace width of the inner layer is 5% to 20% wider than the top layer bump width, 상기 플립칩 본딩 영역의 인너(inner) 레이어에서 상기 트레이스를 구성하는 코퍼(copper)가 차지하는 비율은, 상기 플립칩 본딩 영역의 탑(top) 레이어(layer)에서 상기 범프를 구성하는 코퍼(copper)가 차지하는 비율보다 더 큰 것을 특징으로 하는 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판.The percentage of copper constituting the trace in the inner layer of the flip chip bonding region is a ratio of copper constituting the bump in the top layer of the flip chip bonding region. And a flip chip bonding area in which the bumps of the top layer and the traces of the inner layer are aligned. 삭제delete 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 인너 레이어의 트레이스 폭과 상기 탑 레이어 범프 폭의 관계는 적어도 2층 이상의 연성인쇄회로기판에 적용되는 것을 특징으로 하는 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는 플립칩 본딩 영역을 가지는 연성인쇄회로기판.The relationship between the trace width of the inner layer and the top layer bump width may be applied to at least two flexible printed circuit boards. Circuit board.
KR1020060031839A 2006-04-03 2006-04-07 a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace KR100779857B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2006/001572 WO2007114537A1 (en) 2006-04-03 2006-04-26 Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein
TW095115147A TWI303144B (en) 2006-04-03 2006-04-27 Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060030243 2006-04-03
KR20060030243 2006-04-03

Publications (2)

Publication Number Publication Date
KR20070099378A KR20070099378A (en) 2007-10-09
KR100779857B1 true KR100779857B1 (en) 2007-11-27

Family

ID=38804835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031839A KR100779857B1 (en) 2006-04-03 2006-04-07 a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace

Country Status (2)

Country Link
KR (1) KR100779857B1 (en)
TW (1) TWI303144B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956609A (en) * 2011-07-27 2013-03-06 台湾积体电路制造股份有限公司 Structure and method for bump to landing trace ratio

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110913573B (en) * 2019-12-17 2020-12-25 武汉天马微电子有限公司 Flexible circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074885A (en) 1996-07-30 1998-03-17 Lucent Technol Inc High-density integrated circuit package
KR19980058574A (en) * 1996-12-30 1998-10-07 프랑크 제이.마르쿠치 Die Flag Structure of Flexible Circuit Board for Ball Grid Array Semiconductor Package
JP2004134471A (en) 2002-10-09 2004-04-30 Renesas Technology Corp Semiconductor device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074885A (en) 1996-07-30 1998-03-17 Lucent Technol Inc High-density integrated circuit package
KR19980058574A (en) * 1996-12-30 1998-10-07 프랑크 제이.마르쿠치 Die Flag Structure of Flexible Circuit Board for Ball Grid Array Semiconductor Package
JP2004134471A (en) 2002-10-09 2004-04-30 Renesas Technology Corp Semiconductor device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956609A (en) * 2011-07-27 2013-03-06 台湾积体电路制造股份有限公司 Structure and method for bump to landing trace ratio

Also Published As

Publication number Publication date
TW200740310A (en) 2007-10-16
TWI303144B (en) 2008-11-11
KR20070099378A (en) 2007-10-09

Similar Documents

Publication Publication Date Title
US7884482B2 (en) Flip-chip mounting substrate
US9111818B2 (en) Packaging substrate
KR101571075B1 (en) Semiconductor device and method of manufacturing the same
US7935576B2 (en) Semiconductor device and manufacturing method of the same
US20130334684A1 (en) Substrate structure and package structure
TWI517318B (en) Substrate having pillar group and semiconductor package having pillar group
US7683495B2 (en) Integrated circuit package substrate having configurable bond pads
US7598608B2 (en) Mounting substrate
TWI566352B (en) Package substrate and package member
KR100779857B1 (en) a flexible printed circuit board having flip chip bonding domain aligned top layer bump and inner layer trace
TWI493668B (en) Pad structure, circuit carrier and integrated circuit chip
TWI483359B (en) Circuit carrier and semiconductor package using the same
US10008441B2 (en) Semiconductor package
US10201086B2 (en) Electronic device
TWI423405B (en) Package structure with carrier
TWI501370B (en) Semiconductor package and method of manufacture
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
JP2016192447A (en) Semiconductor device
KR100592785B1 (en) Stack package stacking chip scale packageCSP
TWI447869B (en) Chip stacked package structure and applications thereof
CN111106097B (en) Chip on film package
CN101527292B (en) Chip packaging structure
JP4854863B2 (en) Semiconductor device
US20120025376A1 (en) Ball grid array package
US20100176516A1 (en) Substrate having optional circuits and structure of flip chip bonding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 8

R401 Registration of restoration
LAPS Lapse due to unpaid annual fee