KR100779108B1 - Oscillator able to adjust the frequency - Google Patents
Oscillator able to adjust the frequency Download PDFInfo
- Publication number
- KR100779108B1 KR100779108B1 KR1020060079093A KR20060079093A KR100779108B1 KR 100779108 B1 KR100779108 B1 KR 100779108B1 KR 1020060079093 A KR1020060079093 A KR 1020060079093A KR 20060079093 A KR20060079093 A KR 20060079093A KR 100779108 B1 KR100779108 B1 KR 100779108B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency signal
- oscillation frequency
- charge
- terminal
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
도 1은 종래의 발진회로를 나타낸다. 1 shows a conventional oscillation circuit.
도 2는 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 블록 다이어그램이다. 2 is a block diagram of an oscillation circuit capable of adjusting oscillation frequency according to the present invention.
도 3은 도 2에 도시 된 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 일실시 예이다. 3 is an embodiment of an oscillation circuit capable of adjusting an oscillation frequency according to the present invention shown in FIG.
도 4는 도 3에 도시된 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 내부 신호 다이어그램이다. 4 is an internal signal diagram of an oscillation circuit capable of adjusting oscillation frequency according to the present invention shown in FIG.
도 5는 본 발명의 다른 일실시 예에 따른 디스플레이 구동 IC의 블록 다이어그램이다. 5 is a block diagram of a display driving IC according to another exemplary embodiment of the present invention.
본 발명은 발진회로(Oscillator)에 관한 것으로, 특히 제어전압에 응답하여 발진 주파수가 가변될 수 있는 발진 주파수 조절이 가능한 발진회로에 관한 것이다. BACKGROUND OF THE
디스플레이 구동 IC(Display Driving Integrated Circuit)에는 정전류 회로 및 발진회로를 필수적으로 포함하며, 상기 두 회로의 전기적 특성이 디스플레이 구동 IC의 성능을 좌우하게 된다. 정전류 회로는 정전류(Steady-state Current ) 특성을 만족시켜야 하고, 발진회로는 안정된 주파수 신호(Stable Frequency Signal)를 출력하여야 한다. The display driving integrated circuit (CII) essentially includes a constant current circuit and an oscillating circuit, and the electrical characteristics of the two circuits determine the performance of the display driving IC. The constant current circuit must satisfy the steady-state current characteristics, and the oscillator circuit must output a stable frequency signal.
정전류 특성을 만족시키기 위해서는 정전류 회로에 정밀한 부하저항(Load Resistor)이 사용되어야 한다. 그러나 반도체 칩에 저항을 내장하는 경우, 내장된 저항의 저항 값이 목표 값에 일치하도록 한다는 것은 상당히 어렵기 때문에(후술), 상기 부하저항을 디스플레이 구동 IC의 외부에 설치하여 사용하는 것이 일반적이다. 상기 부하저항은 디스크리트(Discrete) 소자로 제조되어 그 오차율이 2% ~ 3% 미만의 저항 값을 나타내는데, 상기 외부의 부하저항을 사용함으로서 상기 디스플레이 구동 IC를 제조하는데 사용되는 공정 편차가 정전류 회로의 출력에 미치는 영향을 최소로 할 수 있다. In order to satisfy the constant current characteristics, a precise load resistor must be used in the constant current circuit. However, when a resistor is embedded in a semiconductor chip, it is generally difficult to make the resistance value of the built-in resistor match the target value (described later), so that the load resistor is generally installed outside the display driver IC. The load resistor is made of a discrete element and has a resistance value of less than 2% to 3%. The process deviation used to manufacture the display driving IC by using the external load resistor is determined by the constant current circuit. The effect on the output can be minimized.
발진회로는 내부에 적절하게 배열시킨 저항(Resistor)의 저항 값과 커패시터(Capacitor)의 커패시턴스(Capacitance)에 의하여 결정되는 주파수 신호를 생성시킨다. 저항 및 커패시터를 반도체 공정을 이용하여 제조할 경우, 저항값은 ±30%의 오차율을 가지고 커패시턴스는 약 ±5%의 오차율을 가진다. 디스크리트 소자로 제조되는 저항의 저항값 및 커패시터의 커패시턴스가 2% ~ 3% 미만의 오차율을 가진다는 것을 고려할 때, 반도체 공정을 이용하여 발진회로를 설계하려는 경우 상대적으로 큰 오차율은 설계자에게 상당한 부담이 된다. 또한 커패시턴스의 크기가 커 질수록 레이아웃(Layout)에서 차지하는 면적도 증가하게 된다는 부담이 추가 된다. 저항 및 커패시터는 한 장의 웨이퍼(Wafer) 중 어디에 위치하는 가에 따라 그 저항 값 및 커패시턴스가 변하고, 웨이퍼가 달라지면 그에 따라 또 다른 편차를 나타낸다. The oscillation circuit generates a frequency signal that is determined by the resistance value of a resistor arranged appropriately therein and the capacitance of a capacitor. When resistors and capacitors are manufactured using a semiconductor process, the resistance value has an error rate of ± 30% and the capacitance has an error rate of about ± 5%. Considering that the resistance value of the resistor manufactured by the discrete element and the capacitance of the capacitor have an error rate of less than 2% to 3%, the relatively large error rate is very burdensome for the designer when designing the oscillation circuit using the semiconductor process. do. In addition, as the capacitance increases, the area occupied by the layout increases. The resistor and the capacitor change their resistance value and capacitance depending on where one of the wafers is located, and if the wafer is different, there is another deviation accordingly.
상술한 오차율 및 편차를 감안하여 목표로 하는 저항 값 및 커패시턴스를 반도체 칩에 정밀하게 구현시키기 위한 하나의 방법으로, 저항 및 커패시터에 퓨즈 구조(Fuse Scheme)를 도입한다. 설계자는 구현하고자 하는 저항 및 커패시터를 레이아웃(Layout) 한 후, 임의의 단위 저항 값을 가지는 적어도 하나의 퓨즈저항 또는 임의의 단위 커패시턴스를 가지는 적어도 하나의 퓨즈커패시터를 상기 저항 및 커패시터에 직렬 또는 병렬로 연결시키거나 이들을 혼합한다. 상기 저항과 상기 퓨즈저항 및 상기 커패시터와 상기 퓨즈커패시터는 퓨즈라인(Fuse Line)으로 연결된다. In consideration of the error rate and deviation described above, a fuse scheme is introduced into the resistor and the capacitor as a method for precisely implementing the target resistance value and capacitance in the semiconductor chip. The designer lays out the resistors and capacitors to be implemented, and then at least one fuse resistor having any unit resistance value or at least one fuse capacitor having any unit capacitance in series or in parallel with the resistors and capacitors. Connect or mix them. The resistor, the fuse resistor, the capacitor, and the fuse capacitor are connected to a fuse line.
설계자는 필요에 따라 상기 퓨즈라인을 절단함으로서 저항과 퓨즈저항의 연결 및 커패시터와 퓨즈커패시터의 연결을 차단할 수 있다. 상기 퓨즈라인은 전기적으로 또는 레이저와 같은 광을 이용하여 끊을 수 있다. 상기와 같이 서로의 연결을 차단할 경우, 저항과 퓨즈저항 및 커패시터와 퓨즈커패시터가 어떤 방식으로 연결되어 있는가에 따라, 저항 값 및 커패시턴스가 일정한 범위에서 증가하거나 감소하게 된다. The designer can cut off the fuse line as necessary to cut off the connection between the resistor and the fuse resistor and the connection between the capacitor and the fuse capacitor. The fuse line may be disconnected electrically or by using light such as a laser. When the connection with each other is cut as described above, the resistance value and the capacitance increase or decrease in a certain range depending on how the resistor and the fuse resistor and the capacitor and the fuse capacitor are connected.
상기 퓨즈라인이 금속라인(Metal Line)으로 이루어진 경우, 반도체 제조 공정 중에서 상기 금속라인이 만들어 지는 금속공정에 끝난 후에 상기 퓨즈라인을 끊 을 수 있으며, 끊는 시기는 웨이퍼(Wafer) 상태 또는 패키지(Package) 상태 중 선택할 수 있다. 퓨즈라인의 절단을 수행하는 퓨즈절단공정이 일반적인 제조공정에 추가 되어야 하는데, 추가되는 퓨즈절단공정은 제조공정들 중 또는 테스트 단계들 중에 포함될 수 있다. 여기서 테스트 단계는 웨이퍼 테스트 단계 및 패키지 테스트 단계를 의미한다. 결론적으로 퓨즈라인을 절단하기 위하여 추가되는 퓨즈절단공정에서 소비하는 비용과 시간은 반도체 장치의 제조 원가의 상승을 가져오게 되는 단점이 있다. When the fuse line is formed of a metal line, the fuse line may be disconnected after the metal process in which the metal line is made in the semiconductor manufacturing process, and the disconnection time may be a wafer state or a package. ) You can select from the states. A fuse cutting process for cutting the fuse line should be added to the general manufacturing process, which may be included during the manufacturing process or during the test steps. Herein, the test step means a wafer test step and a package test step. As a result, the cost and time consumed in the fuse cutting process added to cut the fuse line has the disadvantage of increasing the manufacturing cost of the semiconductor device.
도 1은 종래의 발진회로를 나타낸다. 1 shows a conventional oscillation circuit.
도 1을 참조하면, 상기 발진회로(100)는, 직렬 연결된 3개의 인버터(I110 내지 130), 커패시터(C) 및 저항(R)을 구비한다. 상술한 바와 같이 커패시터(C) 및 저항(R)을 내장하는 발진회로(100)의 경우, 저항 값 및 커패시턴스를 정밀하게 구현할 수 없다는 단점이 항상 포함되어 있다. 또한 상기 저항(R) 및 커패시터(C)에 퓨즈구조를 적용하는 경우에도 제조원가가 상승하는 단점이 있다. 상기 저항(R)을 내장하지 않고, 상기 발진회로(100)가 포함되는 디스플레이 구동 IC(미도시)의 외부에 정밀 저항을 설치하여 사용하는 경우, 디스플레이 구동 IC가 장착되는 PCB(Printed Circuit Board)의 레이아웃도 고려하여야 하는 단점이 있다. Referring to FIG. 1, the
본 발명이 이루고자 하는 기술적 과제는, 퓨즈구조를 사용하지 않을 뿐만 아니라 정밀 저항을 외부에 설치 않으면서도 안정된 주파수 특성을 나타내며 발진 주파수를 자체적으로 가변시킬 수 있는 발진 주파수 조절이 가능한 발진회로를 제공하는데 있다. The technical problem to be achieved by the present invention is to provide an oscillation circuit capable of adjusting an oscillation frequency that can not only use a fuse structure but also exhibit a stable frequency characteristic without installing a precision resistor externally and can vary the oscillation frequency itself. .
상기 기술적 과제를 이루기 위한 본 발명에 따른 발진회로는, 충전 및 방전부 및 펄스 생성부를 구비한다. The oscillation circuit according to the present invention for achieving the above technical problem is provided with a charge and discharge unit and a pulse generator.
상기 충전 및 방전부는, 제어신호, 발진주파수신호 및 역발진주파수신호에 응답하여 제1전원 및 제2전원 사이에서 전하의 방전 및 충전을 반복되게 하여 기준주파수신호를 출력한다. 상기 펄스 생성부는 상기 기준주파수신호에 응답하여 상기 발진주파수신호 및 상기 역발진주파수신호를 출력한다. 여기서, 상기 역발진주파수신호는 상기 발진주파수신호와 주파수는 동일하고 위상이 180°차이가 나는 신호이다. The charging and discharging unit outputs a reference frequency signal by repeatedly discharging and charging electric charges between the first power source and the second power source in response to the control signal, the oscillation frequency signal, and the reverse oscillation frequency signal. The pulse generator outputs the oscillation frequency signal and the inverse oscillation frequency signal in response to the reference frequency signal. Here, the reverse oscillation frequency signal is a signal having the same frequency as the oscillation frequency signal and having a 180 ° difference in phase.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 블록 다이어그램이다. 2 is a block diagram of an oscillation circuit capable of adjusting oscillation frequency according to the present invention.
도 2를 참조하면, 상기 발진회로(200)는, 충전 및 방전부(210) 및 펄스 생성부(250)를 구비한다. Referring to FIG. 2, the
충전 및 방전부(210)는 제어신호(CON), 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)에 응답하여 제1전원(VDD, 미도시) 및 제2전원(VSS, 미도시) 사이에서 전하의 방전 및 충전을 반복되게 하여 기준주파수신호(RFS)를 출력한다. 여기서, 제1전원(VDD)은 제2전원(VSS)에 비하여 상대적으로 높은 전압준위를 가진다. 상기 충전 및 방전부(210)는, 충전 및 방전 경로(220) 및 전하저장부(230)를 구비한다. 상기 충전 및 방전 경로(220)는 제어신호(CON), 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)에 응답하여 제1전원(VDD)으로부터 전하를 공급(Current Source)하거나 제2전원(VSS)으로 전하를 방전(Current Sink)시킨다. The charging and discharging
상기 전하저장부(230)는 충전 및 방전 경로(210)로부터 전달된 전하를 충전하고, 충전된 전하들을 상기 충전 및 방전 경로로 전달한다. The
펄스 생성부(250)는 기준주파수신호(RFS)에 응답하여 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)를 출력한다. The
여기서 역발진주파수신호(OUTB)는 발진주파수신호(OUT)와 주파수는 동일하고 위상이 180°차이가 난다. Here, the reverse oscillation frequency signal OUTB has the same frequency as the oscillation frequency signal OUT and is 180 ° out of phase.
도 3은 도 2에 도시 된 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 일실시 예이다. 3 is an embodiment of an oscillation circuit capable of adjusting an oscillation frequency according to the present invention shown in FIG.
도 3을 참조하면, 충전 및 방전 경로(220)는, 제1전류원(M1), 제1스위치(SW1), 제2스위치(SW2) 및 제2전류원(M2)를 구비한다. Referring to FIG. 3, the charge and
제1전류원(M1)은, 제어신호(CON)에 응답하여 제1전원(VDD)으로부터 일정한 전하를 제1스위치(SW1)로 공급하며, 일 단자가 제1전원(VDD)에 연결되고, 다른 일 단자가 제1스위치(SW1)에 연결되며 게이트에 제어신호(CON)가 인가되는 모스 트랜지스터(M1)으로 구현할 수 있다. The first current source M1 supplies a constant charge from the first power source VDD to the first switch SW1 in response to the control signal CON, and one terminal is connected to the first power source VDD, and the other One terminal may be connected to the first switch SW1 and implemented as a MOS transistor M1 to which a control signal CON is applied to a gate.
제1스위치(SW1)는 발진주파수신호(OUT)에 응답하여 제1전류원(M1)으로부터 공급되는 전하를 스위칭하여 전하저장부(230))에 전달하며, 일 단자가 제1전류 원(M1)에 연결되고 다른 일 단자가 제2스위치(SW2) 및 전하저장부(230)에 공통으로 연결되며 게이트에 발진주파수신호(OUT)가 인가되는 모스 트랜지스터로 구현할 수 있다. The first switch SW1 transfers the charge supplied from the first current source M1 to the
제2스위치(SW2)는 역발진주파수신호(OUTB)에 응답하여 전하저장부(230)로부터 전달되는 전하를 스위칭하며, 일 단자가 제2전류원(M2)에 연결되고 다른 일 단자가 제1스위치(SW1) 및 전하저장부(230)에 공통으로 연결되며 게이트에 역발진주파수신호(OUTB)가 인가되는 모스 트랜지스터로 구현할 수 있다. The second switch SW2 switches charges transmitted from the
제2전류원(M2)은 제2스위치(SW2)로부터 스위칭된 전하를 제2전원(VSS)으로 방전시키며, 일 단자가 제2전원(VSS)에 연결되고, 다른 일 단자가 제2스위치(SW2)에 연결되며 게이트에 제1전원(VDD)이 인가되는 모스 트랜지스터로 구현할 수 있다. The second current source M2 discharges the charge switched from the second switch SW2 to the second power source VSS, one terminal is connected to the second power source VSS, and the other terminal is connected to the second switch SW2. And a MOS transistor to which a first power source VDD is applied to a gate.
여기서, 제1스위치(SW1), 제2스위치(SW2) 및 전하저장부(230)와 공통되는 단자로부터 기준주파수신호(RFS)가 출력된다. Here, the reference frequency signal RFS is output from a terminal common to the first switch SW1, the second switch SW2, and the
전하저장부(230)는, 일 단자가 제2전원(VSS)에 연결되고 다른 일 단자가 충전 및 방전 경로(210)에 연결되어 기준주파수 신호(RFS)를 출력하는 커패시터로 구현할 수 있다. The
펄스 생성부(250)는, 슈미트 트리거(251, Schmitt Trigger), 제1인버터(252) 및 제2인버터(253)를 구비한다. The
슈미트 트리거(251)는 기준주파수 신호(RFS)에 응답하여 구형파(도 5 참조)를 생성한다. 제1인버터(252)는 구형파의 위상을 반전시켜 역발진주파수신호(OUTB) 를 출력한다. 제2인버터(253)는 제1인버터(252)로부터 출력되는 역발진주파수신호(OUTB)의 위상을 반전시켜 발진주파수신호(OUT)를 출력한다. The
도 4는 도 3에 도시된 본 발명에 따른 발진 주파수 조절이 가능한 발진회로의 내부 신호 다이어그램이다. 4 is an internal signal diagram of an oscillation circuit capable of adjusting oscillation frequency according to the present invention shown in FIG.
도 4를 참조하면, 기본주파수 신호(RFS)는 충전 및 방전 곡선인데, 상기 충전 및 방전 곡선의 형태는 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)에 의하여 결정된다. Referring to FIG. 4, the fundamental frequency signal RFS is a charge and discharge curve, and the shape of the charge and discharge curve is determined by the oscillation frequency signal OUT and the inverse oscillation frequency signal OUTB.
먼저 제1스위치(SW1) 및 제2스위치(SW2)에 각각 인가되는 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)의 상태가 논리 하이이면 스위치가 턴 온 되고, 논리 로우 상태이면 스위치가 턴 오프 된다고 정의한다. 도 3을 참조하면, 발진주파수신호(OUT)와 역발진주파수신호(OUTB)의 위상은 서로 반대되므로, 제1스위치(SW1)가 턴 온 되면 제2스위치(SW2)가 턴 오프되고, 제2스위치(SW2)가 턴 온 되면 제1스위치(SW1)가 턴 오프된다. 슈미트 트리거의 출력파형(N1)과 발진주파수신호의 파형(OUT)은 동일하므로, 슈미트 트리거의 출력(N1)에 대하여 언급하더라도 이는 발진주파수신호(OUT)에 대하여 이미 언급한 것과 같은 의미로 사용될 것이다. First, when the states of the oscillation frequency signal OUT and the reverse oscillation frequency signal OUTB applied to the first switch SW1 and the second switch SW2 are logic high, the switch is turned on. Defined to be turned off. Referring to FIG. 3, since the phases of the oscillation frequency signal OUT and the reverse oscillation frequency signal OUTB are opposite to each other, when the first switch SW1 is turned on, the second switch SW2 is turned off, and the second When the switch SW2 is turned on, the first switch SW1 is turned off. Since the output waveform N1 of the Schmitt trigger and the waveform OUT of the oscillation frequency signal are the same, even when referring to the output N1 of the Schmitt trigger, this will be used as the same as already mentioned for the oscillation frequency signal OUT. .
기준주파수신호(RFS)가 방전곡선의 형태를 취할 때(T0 ~ T1), 슈미트 트리거(251)의 출력(N1)이 논리 로우(Logic Low)라고 가정하면, 역발진주파수신호(OUTB)는 논리 하이 발진주파수신호(OUT)는 논리 로우가 된다. 발진주파수신호(OUT)가 논리 로우이고 역발진주파수신호(OUT)가 논리 하이 이면, 제1스위치(SW1)는 턴 오프(Turn Off)되고 제2스위치(SW2)가 턴 온(Turn On) 되므로, 기준 주파수신호(RFS)는 방전 곡선의 형태를 취하게 된다. 이 때 기준주파수 신호(RFS)의 전압곡선이 일정한 전압 이하로 되는 순간(T1) 슈미트 트리거(251)의 출력(N1)이 논리 하이로 된다. 슈미트 트리거(251)의 출력(N1)이 논리 하이로 되면, 제1스위치(SW1)가 턴 온 되고 제2스위치(SW2)가 턴 오프되므로, 기준주파수신호(RFS)는 충전 곡선의 형태를 취하게 된다. When the reference frequency signal RFS takes the form of a discharge curve (T0 to T1), assuming that the output N1 of the
기준주파수신호(RFS)가 충전 곡선의 형태를 취하는 일정한 구간 동안(T1 ~ T2 )에는 슈미트 트리거(251)의 출력(N1) 값은 논리 하이 상태를 그대로 유지하게 된다. 따라서 그 구간 동안에는 발진주파수신호(OUT)가 논리 하이 상태를 유지하게 되며, 마찬가지로 역발진주파수신호(OUTB)도 논리 로우 상태를 유지하게 된다. During a predetermined period T1 to T2 where the reference frequency signal RFS takes the form of a charging curve, the output N1 value of the
그러나 기준주파수신호(RFS)가 일정한 전압 이상으로 되는 순간(T2) 슈미트 트리거(251)의 출력(N1)이 논리 로우로 된다. 슈미트 트리거(251)의 출력(N1)이 논리 로우로 된다는 것은, 제2스위치(SW2)가 턴 온 되고 제1스위치(SW1)가 턴 오프된다는 것을 의미하므로, 기준주파수신호(RFS)는 다시 방전 곡선의 형태를 취하게 된다. 기준주파수신호(RFS)가 방전 곡선의 형태를 취하는 일정한 구간 동안(T2 ~ T3)에는 슈미트 트리거(251)의 출력(N1) 값은 논리 로우 상태를 그대로 유지하게 된다. 따라서 그 구간 동안에는 발진주파수신호(OUT)가 논리 로우 상태를 유지하게 되며, 마찬가지로 역발진주파수신호(OUTB)도 논리 하이 상태를 유지하게 된다. However, the output N1 of the
상술한 바와 같이, 기준주파수신호(RFS)가 충전 곡선의 형태와 방전 곡선의 형태를 번갈아 가면서 취하게 되고, 각각의 천이 지점(T1, T2, T3 ~ T5)에서 발진주파수신호(OUT) 및 역발진주파수신호(OUTB)의 파형이 도 4와 같이 나타날 수 있음 을 알 수 있다. As described above, the reference frequency signal RFS is taken alternately between the shape of the charging curve and the shape of the discharge curve, and at each transition point T1, T2, T3 to T5, the oscillation frequency signal OUT and inverse It can be seen that the waveform of the oscillation frequency signal OUTB may appear as shown in FIG. 4.
충전 및 방전 곡선의 기울기는 제1전류원(M1) 및 제2전류원(M2)으로 방전되는 전하의 양에 따라 결정되는데, 기울기가 크면 클수록 고주파수의 발진주파수신호(OUT)를 출력할 수 있다. The inclination of the charge and discharge curves is determined according to the amount of charge discharged to the first current source M1 and the second current source M2. The larger the inclination, the higher the oscillation frequency signal OUT can be output.
충전 곡선의 기울기는, The slope of the charging curve is
첫 째, 제1전류원(M1)에서 공급하는 전하의 양에 비례하고, First, in proportion to the amount of charge supplied from the first current source M1,
둘 째, 제1스위치(SW1)의 턴 온 저항 값 및 전하가 충전되는 커패시터(C)의 커패시터의 곱에 반비례한다. Second, it is inversely proportional to the product of the turn-on resistance value of the first switch SW1 and the capacitor of the capacitor C to which the charge is charged.
방전 곡선의 기울기는, The slope of the discharge curve is
첫 째, 제2전류원(M2)에서 방전시킬 수 있는 전하의 양에 비례하고, First, in proportion to the amount of charge that can be discharged from the second current source M2,
둘 째, 제2스위치(SW1)의 턴 온 저항 값 및 전하가 충전된 커패시터(C)의 커패시터의 곱에 반비례한다. Second, the turn-on resistance value of the second switch SW1 is inversely proportional to the product of the capacitor of the charged capacitor C.
따라서 상기 발진주파수신호의 주파수를 변경하기 위해서는, Therefore, in order to change the frequency of the oscillation frequency signal,
1. 상기 제어신호(CON)의 전압의 크기를 조절하는 방법. 1. A method of adjusting the magnitude of the voltage of the control signal CON.
2. 상기 제어신호(CON)의 크기는 그대로 두고 상기 전류원으로 사용되는 모스 트랜지스터의 게이트의 폭(W)과 게이트의 길이(L)의 비(W/L)를 조절하는 방법. 2. A method of controlling the ratio (W / L) of the gate width (W) and gate length (L) of the MOS transistor used as the current source while leaving the magnitude of the control signal (CON) intact.
3. 상기 스위치(SW1, SW2)로 사용되는 모스 트랜지스터의 게이트의 폭(W)과 게이트의 길이(L)의 비(W/L)를 조절하면서 동시에 상기 커패시터(C)의 용량을 조절하는 방법. 3. A method of controlling the capacitance of the capacitor C while simultaneously adjusting the ratio (W / L) of the gate width W and the gate length L of the MOS transistors used as the switches SW1 and SW2. .
본 발명에 따른 발진회로의 사용자는, 발진주파수신호의 주파수를 변경시키 고 싶을 때 상기 3가지의 방법 중에서 필요에 따라 선택하여 사용하면 된다. When the user of the oscillation circuit according to the present invention wants to change the frequency of the oscillation frequency signal, the user may select and use the above three methods as necessary.
도 5는 본 발명의 다른 일실시 예에 따른 디스플레이 구동 IC의 블록 다이어그램이다. 5 is a block diagram of a display driving IC according to another exemplary embodiment of the present invention.
도 5를 참조하면, 디스플레이 구동 IC(500)는 도 2에 도시된 발진회로(520)를 구비하며, 발진회로(520)에 제어신호(CON)를 출력하는 정전류 회로(510)를 필수 구성요소로 한다. 이 외에도 정전류 회로(510)로부터 출력되는 제어신호에 응답하여 동작하는 컬럼 포트 블록(530) 및 발진주파수신호(OUT)의 타이밍을 제어하는 타이밍 컨트롤 블록(540)을 더 구비할 수 있다. Referring to FIG. 5, the
도 5를 참조하면, 정전류 회로(510)에서 상기 제어신호(CON)의 크기를 가변함으로서, 발진회로(520)에서 출력되는 신호의 주파수를 변경시킬 수 있다. Referring to FIG. 5, the frequency of the signal output from the
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.In the above description, the technical idea of the present invention has been described with the accompanying drawings, which illustrate exemplary embodiments of the present invention by way of example and do not limit the present invention. In addition, it is apparent that any person having ordinary knowledge in the technical field to which the present invention belongs may make various modifications and imitations without departing from the scope of the technical idea of the present invention.
상술한 바와 같이, 본 발명에 따른 발진 주파수 조절이 가능한 발진회로 및 상기 발진회로를 구비하는 디스플레이 구동 IC는, 퓨즈구조를 사용하지 않기 때문에 제작이 빠르고 용이하며, 정밀 저항을 외부에 설치 않아도 되기 때문에 설계가 간단하게 되며, 발진 주파수를 자체적으로 가변시킬 수 있는 장점이 있다. As described above, the oscillation frequency adjustable oscillation circuit and the display driving IC having the oscillation circuit according to the present invention are fast and easy to manufacture because they do not use a fuse structure, and because precision resistors do not need to be installed externally. The design is simple and the oscillation frequency can be varied by itself.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060079093A KR100779108B1 (en) | 2006-08-22 | 2006-08-22 | Oscillator able to adjust the frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060079093A KR100779108B1 (en) | 2006-08-22 | 2006-08-22 | Oscillator able to adjust the frequency |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100779108B1 true KR100779108B1 (en) | 2007-11-27 |
Family
ID=39080713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060079093A KR100779108B1 (en) | 2006-08-22 | 2006-08-22 | Oscillator able to adjust the frequency |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100779108B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102013934B1 (en) | 2018-06-19 | 2019-08-23 | 한림대학교 산학협력단 | A ring oscillator including nand gate and an oscillator control circuit controlling the same |
KR102013933B1 (en) | 2018-06-26 | 2019-08-23 | 한림대학교 산학협력단 | A ring oscillator including tri-state inverter and an oscillator control circuit controlling the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070440A (en) | 1996-08-27 | 1998-03-10 | Mitsubishi Electric Corp | Cr oscillating circuit |
KR19990010369A (en) * | 1997-07-16 | 1999-02-18 | 문정환 | Voltage controlled double oscillator |
JPH11103239A (en) | 1997-05-30 | 1999-04-13 | St Microelectron Inc | Precise oscillator circuit having controllable duty cycle and related method |
JP2001119297A (en) | 1999-10-19 | 2001-04-27 | Sharp Corp | Charge pump circuit and pll frequency synthesizer circuit using it |
KR20050033145A (en) * | 2003-10-06 | 2005-04-12 | 주식회사 엘리아테크 | Low power frequency tunable oscillator |
KR20050121943A (en) * | 2004-06-23 | 2005-12-28 | 삼성전기주식회사 | Triangle wave oscillation circuit with temperature compensation function |
-
2006
- 2006-08-22 KR KR1020060079093A patent/KR100779108B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070440A (en) | 1996-08-27 | 1998-03-10 | Mitsubishi Electric Corp | Cr oscillating circuit |
JPH11103239A (en) | 1997-05-30 | 1999-04-13 | St Microelectron Inc | Precise oscillator circuit having controllable duty cycle and related method |
KR19990010369A (en) * | 1997-07-16 | 1999-02-18 | 문정환 | Voltage controlled double oscillator |
JP2001119297A (en) | 1999-10-19 | 2001-04-27 | Sharp Corp | Charge pump circuit and pll frequency synthesizer circuit using it |
KR20050033145A (en) * | 2003-10-06 | 2005-04-12 | 주식회사 엘리아테크 | Low power frequency tunable oscillator |
KR20050121943A (en) * | 2004-06-23 | 2005-12-28 | 삼성전기주식회사 | Triangle wave oscillation circuit with temperature compensation function |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102013934B1 (en) | 2018-06-19 | 2019-08-23 | 한림대학교 산학협력단 | A ring oscillator including nand gate and an oscillator control circuit controlling the same |
KR102013933B1 (en) | 2018-06-26 | 2019-08-23 | 한림대학교 산학협력단 | A ring oscillator including tri-state inverter and an oscillator control circuit controlling the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8643358B2 (en) | Oscillator | |
JP2007317344A5 (en) | ||
EP0615668A4 (en) | Regulator for pumped voltage generator. | |
US20070182499A1 (en) | Oscillation circuit | |
US8884666B2 (en) | Clock generator | |
JP2004146866A (en) | Oscillator circuit | |
US5705946A (en) | Low power low voltage level shifter | |
US8040160B2 (en) | Driver arrangement and signal generation method | |
KR100724559B1 (en) | Level shifter | |
JP2007325273A (en) | Super-low power rc oscillator | |
KR100779108B1 (en) | Oscillator able to adjust the frequency | |
US9306493B2 (en) | Oscillator circuit | |
TWI493876B (en) | Clock duty correction circuit | |
US6927429B2 (en) | Integrated circuit well bias circuity | |
US20060170478A1 (en) | Delay circuit for semiconductor device | |
JP6864568B2 (en) | Semiconductor device | |
WO2021100329A1 (en) | Voltage control device | |
KR100855274B1 (en) | Unit delay cell and delay locked loop including the same | |
US8476907B2 (en) | Electronic device with power tester | |
KR100658653B1 (en) | Semiconductor integrated circuit | |
JP2000091890A (en) | Oscillation circuit | |
KR100412994B1 (en) | Power on reset circuit of semiconductor device | |
KR100333689B1 (en) | Delay circuit for low power | |
JP3852924B2 (en) | Oscillator circuit | |
JPH05336736A (en) | Internal voltage generating device for semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131115 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141110 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151110 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161115 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181115 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191115 Year of fee payment: 13 |