KR102013934B1 - A ring oscillator including nand gate and an oscillator control circuit controlling the same - Google Patents

A ring oscillator including nand gate and an oscillator control circuit controlling the same Download PDF

Info

Publication number
KR102013934B1
KR102013934B1 KR1020180070503A KR20180070503A KR102013934B1 KR 102013934 B1 KR102013934 B1 KR 102013934B1 KR 1020180070503 A KR1020180070503 A KR 1020180070503A KR 20180070503 A KR20180070503 A KR 20180070503A KR 102013934 B1 KR102013934 B1 KR 102013934B1
Authority
KR
South Korea
Prior art keywords
ring oscillator
nand gate
change
ring
capacitance
Prior art date
Application number
KR1020180070503A
Other languages
Korean (ko)
Inventor
문규
Original Assignee
한림대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한림대학교 산학협력단 filed Critical 한림대학교 산학협력단
Priority to KR1020180070503A priority Critical patent/KR102013934B1/en
Application granted granted Critical
Publication of KR102013934B1 publication Critical patent/KR102013934B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354Astable circuits

Abstract

The present invention relates to an oscillation control circuit controlling oscillation of a ring oscillator. The oscillation control circuit comprises one or more ring oscillator cells. Each of the ring oscillator cells comprises one or more inverters. The one or more ring oscillator cells have at least one NAND gate.

Description

NAND 게이트를 포함하는 링 오실레이터 및 이를 제어하는 발진 제어 회로{A RING OSCILLATOR INCLUDING NAND GATE AND AN OSCILLATOR CONTROL CIRCUIT CONTROLLING THE SAME}Ring oscillator including NAND gate and oscillation control circuit for controlling it {A RING OSCILLATOR INCLUDING NAND GATE AND AN OSCILLATOR CONTROL CIRCUIT CONTROLLING THE SAME}

본 발명은 NAND 게이트를 포함하는 링 오실레이터 및 이를 제어하는 발진 제어 회로에 관한 것이다. The present invention relates to a ring oscillator including a NAND gate and an oscillation control circuit for controlling the same.

NAND 게이트는 AND 게이트의 반전(complement)을 의미하는 게이트이다. 즉, NAND 게이트에서 모든 입력이 참인 경우 출력이 거짓(Low)이 되고, 그 외의 경우 출력은 참(High)이 된다.The NAND gate is a gate indicating the complement of the AND gate. That is, if all inputs are true at the NAND gate, the output is low, otherwise the output is high.

NAND 게이트를 조합함으로써 AND, OR, NOT 등 다양한 게이트를 만들 수 있어, 동종의 회로만으로 단순화시키는 데 유용하다. 따라서, NAND 게이트는 비용 절감을 위해 널리 보급되어 사용된다.By combining NAND gates, various gates such as AND, OR, and NOT can be made, which is useful for simplifying the same circuit alone. Therefore, NAND gates are widely used for cost reduction.

링 오실레이터(발진기)는 홀수 개의 반전 증폭기 또는 인버터나 지연기를 루프순환 형태로 직렬 연결시킨 순차논리회로형 발진기를 의미한다. 링 오실레이터는 별도로 정해진 입력과 출력이 없는 특징이 있다. 또한, 링 오실레이터는 그 구조가 단순하여, 집적회로 내에 많이 사용된다.The ring oscillator (oscillator) means a sequential logic circuit type oscillator in which odd number of inverting amplifiers or inverters or delay units are connected in series in a loop circulation form. The ring oscillator features no input or output. In addition, the ring oscillator has a simple structure and is widely used in integrated circuits.

일반적인 링 오실레이터는 홀수 개의 인버터를 직렬 연결하여 구성한다.A typical ring oscillator is constructed by connecting an odd number of inverters in series.

등록특허공보 제10-0779108호, 2007.11.19 등록Patent Registration No. 10-0779108, 2007.11.19 Registration

본 발명이 해결하고자 하는 과제는 NAND 게이트를 포함하는 링 오실레이터 및 이를 제어하는 발진 제어 회로를 제공하는 것이다.An object of the present invention is to provide a ring oscillator including a NAND gate and an oscillation control circuit for controlling the same.

본 발명이 해결하고자 하는 과제들은 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 링 오실레이터의 발진 제어 회로는, 하나 이상의 링 오실레이터 셀을 포함하고, 상기 하나 이상의 링 오실레이터 셀 각각은 하나 이상의 인버터를 포함하고, 상기 하나 이상의 링 오실레이터 셀은 적어도 하나의 NAND 게이트를 포함하는 제1 링 오실레이터 셀을 포함한다.According to an aspect of the present invention, an oscillation control circuit of a ring oscillator includes at least one ring oscillator cell, each of the at least one ring oscillator cell includes at least one inverter, and at least one ring The oscillator cell includes a first ring oscillator cell that includes at least one NAND gate.

또한, 상기 하나 이상의 링 오실레이터 셀은, 복수의 인버터를 포함하고, NAND 게이트를 포함하지 않는 제2 링 오실레이터 셀을 더 포함할 수 있다.The one or more ring oscillator cells may further include a second ring oscillator cell including a plurality of inverters and not including a NAND gate.

또한, 상기 하나 이상의 링 오실레이터 셀은 프랙탈 구조로 연결되고, 상기 프랙탈 구조의 각 꼭지점에는 상기 제1 링 오실레이터 셀이 배치되는 것을 특징으로 할 수 있다.The at least one ring oscillator cell may be connected to a fractal structure, and the first ring oscillator cell may be disposed at each vertex of the fractal structure.

또한, 상기 제1 링 오실레이터 셀은 3개의 노드를 포함하고, 상기 3개의 노드는, 한 개의 NAND 게이트를 포함하는 제1 노드, 각각 한 개의 인버터를 포함하는 제2 노드 및 제3 노드를 포함할 수 있다.In addition, the first ring oscillator cell includes three nodes, and the three nodes may include a first node including one NAND gate, a second node including one inverter, and a third node, respectively. Can be.

또한, 상기 프랙탈 구조는 홀수 개의 복수의 단으로 구성되고, 상기 복수의 단에 포함된 각각의 홀수 번째 단에 하나 이상의 상기 제1 링 오실레이터 셀이 배치되는 것을 특징으로 할 수 있다.The fractal structure may include an odd number of stages, and one or more first ring oscillator cells may be disposed at each odd stage included in the plurality of stages.

또한, 상기 하나 이상의 링 오실레이터 셀은, 상기 하나 이상의 링 오실레이터 셀을 적층으로 쌓아올린 적층구조로 서로 연결되되, 상기 하나 이상의 링 오실레이터 셀 각각에 포함된 노드들 중 동위상의 노드들이 서로 연결되는 것을 특징으로 할 수 있다.In addition, the one or more ring oscillator cells are connected to each other in a stacked structure in which the one or more ring oscillator cells are stacked in a stack, and nodes in phase among nodes included in each of the one or more ring oscillator cells are connected to each other. You can do

또한, 상기 전원부는, 상기 NAND 게이트에 인가되는 전압을 조절하여 링 오실레이터의 발진 주파수를 조절할 수 있다.In addition, the power supply unit may adjust the oscillation frequency of the ring oscillator by adjusting the voltage applied to the NAND gate.

상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 복수의 링 오실레이터 셀이 프랙탈 구조로 연결되는 링 오실레이터는, 상기 복수의 링 오실레이터 셀 각각은 하나 이상의 인버터를 포함하고, 상기 복수의 링 오실레이터 셀 중 적어도 일부는 적어도 하나의 NAND 게이트를 포함한다.In a ring oscillator in which a plurality of ring oscillator cells are connected in a fractal structure according to an aspect of the present invention for solving the above problems, each of the plurality of ring oscillator cells includes one or more inverters, and the plurality of ring oscillator cells At least some of which include at least one NAND gate.

상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 복수의 링 오실레이터 셀을 적층으로 쌓아올린 적층 구조의 링 오실레이터는, 상기 복수의 링 오실레이터 셀은 동일한 방향으로 적층되어, 상기 복수의 링 오실레이터 셀 각각에 포함된 노드들 중 동위상의 노드들이 서로 연결되도록 하고, 상기 복수의 링 오실레이터 셀 중 적어도 일부는, 적어도 하나의 NAND 게이트 및 하나 이상의 인버터를 포함하는 것을 특징으로 한다.In a ring oscillator having a stacked structure in which a plurality of ring oscillator cells are stacked in a stack according to an aspect of the present invention for solving the above problems, the plurality of ring oscillator cells are stacked in the same direction, and the plurality of ring oscillator cells The in-phase nodes of the nodes included in each are connected to each other, and at least some of the plurality of ring oscillator cells may include at least one NAND gate and one or more inverters.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.

개시된 실시 예에 따르면, NAND 게이트를 이용하여 링 오실레이터의 발진을 제어할 수 있는 다양한 형태의 회로가 제공되는 효과가 있다.According to the disclosed embodiment, various types of circuits capable of controlling oscillation of a ring oscillator using a NAND gate are provided.

본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 각각의 실시 예에 따른 링 오실레이터를 간략하게 도시한 도면이다.
도 2는 일 실시 예에 따라 NAND 게이트를 이용하는 링 오실레이터의 구조를 트랜지스터 단위에서 도시한 도면이다.
도 3은 일 실시 예에 따라 3상 인버터를 이용하는 링 오실레이터의 구조를 트랜지스터 단위에서 도시한 도면이다.
도 4는 도 2 및 도 3에 도시된 링 오실레이터를 이용한 실험결과를 도시한 도면이다.
도 5는 일 실시 예에 따라 NAND 게이트를 이용한 3단 링 오실레이터를 도시한 도면이다.
도 6은 일 실시 예에 따라 NAND 게이트를 이용한 5단 오실레이터를 도시한 도면이다.
도 7은 일 실시 예에 따라 NAND 게이트를 이용한 7단 오실레이터를 도시한 도면이다.
도 8은 일 실시 예에 따라 NAND 게이트를 이용한 9단 오실레이터를 도시한 도면이다.
도 9는 일 실시 예에 따라 3상 인버터를 이용한 3단 링 오실레이터를 도시한 도면이다.
도 10은 일 실시 예에 따라 3상 인버터를 이용한 5단 링 오실레이터를 도시한 도면이다.
도 11은 일 실시 예에 따라 3상 인버터를 이용한 7단 링 오실레이터를 도시한 도면이다.
도 12는 일 실시 예에 따라 3상 인버터를 이용한 9단 링 오실레이터를 도시한 도면이다.
도 13은 일 실시 예에 따라 단일 노드에 캐퍼시턴스 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.
도 14는 도 13에 도시된 회로에서 캐퍼시터의 캐퍼시턴스가 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.
도 15는 일 실시 예에 따라 모든 노드에 캐퍼시턴스 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.
도 16은 도 15에 도시된 회로에서 캐퍼시터의 캐퍼시턴스가 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.
도 17은 일 실시 예에 따라 단일 노드에 저항 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.
도 18은 도 17에 도시된 회로에서 저항이 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.
도 19는 일 실시 예에 따라 모든 노드에 저항 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.
도 20은 도 19에 도시된 회로에서 저항의 저항값이 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.
도 21은 일 실시 예에 따른 적층 구조 링 오실레이터를 도시한 도면이다.
도 22는 일 실시 예에 따른 링 오실레이터의 발진 제어 회로를 도시한 도면이다.
1 is a diagram schematically illustrating a ring oscillator according to an exemplary embodiment.
2 illustrates a structure of a ring oscillator using a NAND gate in transistor units according to an exemplary embodiment.
3 is a diagram illustrating a structure of a ring oscillator using a three-phase inverter in transistor units according to an exemplary embodiment.
4 is a diagram illustrating an experiment result using the ring oscillator illustrated in FIGS. 2 and 3.
5 illustrates a three-stage ring oscillator using a NAND gate according to an embodiment.
6 is a diagram illustrating a five-stage oscillator using a NAND gate according to an embodiment.
7 illustrates a seven-stage oscillator using a NAND gate according to an embodiment.
8 illustrates a nine-stage oscillator using a NAND gate according to an embodiment.
9 illustrates a three-stage ring oscillator using a three-phase inverter according to an embodiment.
10 illustrates a five-stage ring oscillator using a three-phase inverter according to an embodiment.
FIG. 11 illustrates a seven-stage ring oscillator using a three-phase inverter according to an embodiment.
12 illustrates a nine-stage ring oscillator using a three-phase inverter according to an embodiment.
FIG. 13 illustrates a circuit structure for an experiment of applying a capacitance change to a single node, according to an exemplary embodiment.
FIG. 14 is a graph illustrating a change in output frequency of the ring oscillator when the capacitance of the capacitor changes in the circuit shown in FIG. 13.
15 is a diagram illustrating a circuit structure for an experiment of applying a capacitance change to all nodes according to an embodiment.
FIG. 16 is a graph illustrating a change in output frequency of the ring oscillator when the capacitance of the capacitor changes in the circuit shown in FIG. 15.
FIG. 17 illustrates a circuit structure for an experiment of applying a resistance change to a single node, according to an exemplary embodiment.
FIG. 18 is a graph illustrating a change in output frequency of the ring oscillator when the resistance is changed in the circuit of FIG. 17.
19 is a diagram illustrating a circuit structure for an experiment of applying a resistance change to all nodes according to one embodiment.
FIG. 20 is a graph illustrating a change in output frequency of the ring oscillator when the resistance of the resistor in the circuit shown in FIG. 19 is changed.
21 is a diagram illustrating a laminated structure ring oscillator according to an embodiment.
22 illustrates an oscillation control circuit of a ring oscillator according to an embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be embodied in various different forms, and the present embodiments only make the disclosure of the present invention complete, and those of ordinary skill in the art to which the present invention belongs. It is provided to fully inform the skilled worker of the scope of the invention, which is defined only by the scope of the claims.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, "comprises" and / or "comprising" does not exclude the presence or addition of one or more other components in addition to the mentioned components. Like reference numerals refer to like elements throughout, and "and / or" includes each and all combinations of one or more of the mentioned components. Although "first", "second", etc. are used to describe various components, these components are of course not limited by these terms. These terms are only used to distinguish one component from another. Therefore, of course, the first component mentioned below may be a second component within the technical spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms used in the present specification (including technical and scientific terms) may be used in a sense that can be commonly understood by those skilled in the art. In addition, terms that are defined in a commonly used dictionary are not ideally or excessively interpreted unless they are specifically defined clearly.

명세서에서 사용되는 "부" 또는 “모듈”이라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부" 또는 “모듈”은 어떤 역할들을 수행한다. 그렇지만 "부" 또는 “모듈”은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부" 또는 “모듈”은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부" 또는 “모듈”은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부" 또는 “모듈”들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부" 또는 “모듈”들로 결합되거나 추가적인 구성요소들과 "부" 또는 “모듈”들로 더 분리될 수 있다.As used herein, the term "part" or "module" refers to a hardware component such as software, FPGA, or ASIC, and the "part" or "module" plays certain roles. However, "part" or "module" is not meant to be limited to software or hardware. The “unit” or “module” may be configured to be in an addressable storage medium or may be configured to play one or more processors. Thus, as an example, a "part" or "module" may include components such as software components, object-oriented software components, class components, and task components, processes, functions, properties, Procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays, and variables. Functions provided within components and "parts" or "modules" may be combined into smaller numbers of components and "parts" or "modules" or into additional components and "parts" or "modules". Can be further separated.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소와 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들어, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있으며, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It can be used to easily describe a component's correlation with other components. Spatially relative terms are to be understood as including terms in different directions of components in use or operation in addition to the directions shown in the figures. For example, when flipping a component shown in the drawing, a component described as "below" or "beneath" of another component may be placed "above" the other component. Can be. Thus, the exemplary term "below" can encompass both an orientation of above and below. Components may be oriented in other directions as well, so spatially relative terms may be interpreted according to orientation.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 각각의 실시 예에 따른 링 오실레이터를 간략하게 도시한 도면이다.1 is a diagram schematically illustrating a ring oscillator according to an exemplary embodiment.

일 실시 예에서, 링 오실레이터(발진기)는 홀수 개의 반전 증폭기 또는 인버터나 지연기를 루프순환 형태로 직렬 연결시킨 순차논리회로형 발진기를 의미한다.In one embodiment, the ring oscillator (oscillator) means a sequential logic circuit type oscillator in which an odd number of inverting amplifiers or inverters or delay units are connected in series in a loop circulation form.

도 1의 (a)를 참조하면, 3개의 인버터를 포함하는 일반적인 링 오실레이터(100)가 도시되어 있다.Referring to FIG. 1A, a general ring oscillator 100 including three inverters is shown.

본 발명은 프렉탈 구조로 연결되어있는 링 오실레이터 셀의 발진 및 비발진을 제어함으로서 발진회로로써 링오실레이터의 전력 효율을 높이는 것을 목적으로 하며, 이를 위하여 NAND 게이트 혹은 3상 인버터(Tri-State Inverter)를 이용한다.An object of the present invention is to increase the power efficiency of a ring oscillator as an oscillation circuit by controlling oscillation and non-oscillation of a ring oscillator cell connected in a fractal structure, and for this purpose, a NAND gate or a three-phase inverter (Tri-State Inverter) is used. I use it.

예를 들어, 도 1의 (b)를 참조하면, 링 오실레이터(100)에 포함된 3개의 인버터 중 하나를 NAND 게이트(202)로 교체함으로써 전체 회로의 발진 및 비발진을 제어하도록 하는, 링 오실레이터(200)가 도시되어 있다.For example, referring to FIG. 1B, a ring oscillator for controlling oscillation and non-oscillation of the entire circuit by replacing one of three inverters included in the ring oscillator 100 with a NAND gate 202. 200 is shown.

링 오실레이터(200)는 NAND 게이트(202)의 두 개의 입력 A, B 중 A가 on상태일 때, 출력은 B와 같으며, A가 off 상태일 때, B와 관계없이 출력이 off가 되는 관점에서, NAND 게이트(202)로 링 오실레이터(200)의 발진 및 비발진을 제어하는 회로이다.The ring oscillator 200 outputs the same as B when two of the two inputs A and B of the NAND gate 202 are on, and the output is off regardless of B when A is off. Is a circuit for controlling the oscillation and non-oscillation of the ring oscillator 200 with the NAND gate 202.

또한, 도 1의 (c)를 참조하면, 링 오실레이터(100)에 포함된 3개의 인버터 중 하나를 3상 인버터(302)로 교체함으로써 전체 회로의 발진 및 비발진을 제어하도록 하는, 링 오실레이터(300)가 도시되어 있다.In addition, referring to Figure 1 (c), by replacing one of the three inverters included in the ring oscillator 100 with a three-phase inverter 302, ring oscillator (to control the oscillation and non-oscillation of the entire circuit ( 300 is shown.

링 오실레이터(300)는 3상 인버터(302)의 출력이 입력 A, B 중 A가 on일 때, 출력은 B와 같으며, A가 off 상태일 때, B에 관계없이 출력이 Z-state(floating)이 되는 관점에서 3상 인버터로 링 오실레이터(300)의 발진 및 비발진 상태를 제어하는 회로이다.The ring oscillator 300 outputs the same as B when the output of the three-phase inverter 302 is input A, B is on, and when A is off, the output is Z-state (regardless of B). It is a circuit that controls the oscillation and non-oscillation states of the ring oscillator 300 with a three-phase inverter in terms of being floating).

도 2는 일 실시 예에 따라 NAND 게이트를 이용하는 링 오실레이터의 구조를 트랜지스터 단위에서 도시한 도면이다.2 illustrates a structure of a ring oscillator using a NAND gate in transistor units according to an exemplary embodiment.

도 2를 참조하면, 도 1의 (b)에서 도시된 바와 같이 NAND 게이트와 2개의 인버터가 순차적으로 연결되어 있다. 링 오실레이터(200)를 이용하여 시뮬레이션을 수행한 결과, en(enable voltage) = 0일 때 비발진, en = 1일 때 발진하는 것이 확인되었다.Referring to FIG. 2, as shown in FIG. 1B, a NAND gate and two inverters are sequentially connected. As a result of the simulation using the ring oscillator 200, it was confirmed that the oscillation did not occur when en (enable voltage) = 0 and oscillation when en = 1.

도 3은 일 실시 예에 따라 3상 인버터를 이용하는 링 오실레이터의 구조를 트랜지스터 단위에서 도시한 도면이다.3 is a diagram illustrating a structure of a ring oscillator using a three-phase inverter in transistor units according to an exemplary embodiment.

도 3을 참조하면, 도 1의 (c)에서 도시된 바와 같이 3상 인버터와 2개의 인버터가 순차적으로 연결되어 있다. 링 오실레이터(300)를 이용하여 시뮬레이션을 수행한 결과, en = 0일 때 floating state로 비발진, en = 1일 때 발진하는 것이 확인되었다.Referring to FIG. 3, a three-phase inverter and two inverters are sequentially connected as shown in FIG. 1C. As a result of the simulation using the ring oscillator 300, it was confirmed that the oscillation is non-oscillation when the floating state when en = 0, and oscillation when en = 1.

도 4는 도 2 및 도 3에 도시된 링 오실레이터를 이용한 실험결과를 도시한 도면이다.4 is a diagram illustrating an experiment result using the ring oscillator illustrated in FIGS. 2 and 3.

도 4의 (a)를 참조하면, 도 2에 도시된 링 오실레이터(200)에서 en의 변화(가로축)에 따른 주파수(frequency, GHz 단위) 변화(세로축)가 그래프로 도시되어 있다.Referring to FIG. 4A, in the ring oscillator 200 of FIG. 2, a change in frequency (in GHz) (vertical axis) according to a change in en (horizontal axis) is illustrated in a graph.

도 2에 도시된 링 오실레이터(200)에서 en의 변화에 따른 주파수의 변화를 측정한 결과는 아래 표 1과 같다.In the ring oscillator 200 illustrated in FIG. 2, the result of measuring the change of frequency according to the change of en is shown in Table 1 below.

en[V]en [V] 22 2.252.25 2.52.5 2.752.75 33 frequency[GHz]frequency [GHz] 1.05471.0547 1.12621.1262 1.16281.1628 1.1841.184 1.19451.1945

마찬가지로, 도 4의 (b)를 참조하면, 도 3에 도시된 링 오실레이터(300)에서 en의 변화(가로축)에 따른 주파수(frequency, GHz 단위) 변화(세로축)가 그래프로 도시되어 있다.Similarly, referring to FIG. 4B, in the ring oscillator 300 shown in FIG. 3, a change in frequency (in GHz) according to a change (horizontal axis) of en is illustrated in a graph.

도 3에 도시된 링 오실레이터(3200)에서 en의 변화에 따른 주파수의 변화를 측정한 결과는 아래 표 2와 같다.In the ring oscillator 3200 illustrated in FIG. 3, a result of measuring a change in frequency according to a change in en is shown in Table 2 below.

en[V]en [V] 1One 1.251.25 1.51.5 1.751.75 22 2.252.25 2.52.5 2.752.75 33 freq.
[GHz]
freq.
[GHz]
0.46230.4623 0.80290.8029 1.12681.1268 1.21091.2109 1.2421.242 1.25951.2595 1.27111.2711 1.27911.2791 1.28491.2849

도 4 및 표 1, 표 2에 도시된 바와 같이, 두 종류의 링 오실레이터(200, 300) 모두 enable voltage가 높아질수록 발진주파수가 높아지며, 점차 기울기가 작아지는 것을 확인할 수 있다.As shown in FIG. 4, Table 1, and Table 2, it can be seen that the oscillation frequency of the two types of ring oscillators 200 and 300 increases as the enable voltage increases, and the slope gradually decreases.

하지만, 3상 인버터를 이용한 링 오실레이터(300)가 NAND 게이트를 이용한 링 오실레이터(200)보다 주파수의 조절 폭이 넓으며, 더 낮은 enable voltage에서도 발진하는 특징이 있다.However, the ring oscillator 300 using the three-phase inverter has a wider frequency control range than the ring oscillator 200 using the NAND gate, and oscillates even at a lower enable voltage.

따라서, 3상 인버터를 이용한 링 오실레이터(300)는 링 오실레이터의 발진 제어에 유리한 측면이 있다.Therefore, the ring oscillator 300 using the three-phase inverter has an advantageous side for the oscillation control of the ring oscillator.

도 5 내지 도 12는 n단 CON(Cellular Oscillatory Networks)의 발진을 제어하는 일 예를 각각 도시한 도면이다.5 to 12 are diagrams illustrating an example of controlling the oscillation of n-stage Cellular Oscillatory Networks (CON).

도 5 내지 도 8은 일 실시 예에 따라 NAND 게이트를 이용한 n단 CON의 발진을 제어하는 일 예를 각각 도시한 도면이다.5 to 8 are diagrams illustrating examples of controlling oscillation of an n-stage CON using a NAND gate, according to an exemplary embodiment.

도 5는 일 실시 예에 따라 NAND 게이트를 이용한 3단 링 오실레이터를 도시한 도면이다.5 illustrates a three-stage ring oscillator using a NAND gate according to an embodiment.

도 5를 참조하면, 6개의 링 오실레이터를 포함하는 3단 링 오실레이터(210)가 도시되어 있다. 또한, 6개의 링 오실레이터 중 적어도 일부는, 도 2에 도시된 바와 같이 NAND 게이트를 이용한 링 오실레이터(200)로 구성될 수 있다.Referring to FIG. 5, a three stage ring oscillator 210 is shown that includes six ring oscillators. In addition, at least some of the six ring oscillators may be configured as a ring oscillator 200 using a NAND gate as shown in FIG. 2.

도 5에 도시된 제한되지 않는 실시 예에 따르면, 6개의 링 오실레이터 중 회색 음영으로 표시된 3개의 링 오실레이터가 NAND 게이트를 이용한 링 오실레이터(200)로 구성되어 있다. 따라서, 3단 링 오실레이터(210)에 포함된 총 18개의 소자 중 인버터는 15개이고, NAND 게이트는 3개로, 전체의 16.67%가 NAND 게이트로 구성될 수 있다.According to the non-limiting embodiment illustrated in FIG. 5, three ring oscillators, which are shown in shades of gray, of the six ring oscillators are configured as ring oscillators 200 using NAND gates. Therefore, among the total 18 devices included in the three-stage ring oscillator 210, there are 15 inverters, 3 NAND gates, and 16.67% of the total may be NAND gates.

도 6은 일 실시 예에 따라 NAND 게이트를 이용한 5단 오실레이터를 도시한 도면이다.6 is a diagram illustrating a five-stage oscillator using a NAND gate according to an embodiment.

도 6을 참조하면, 15개의 링 오실레이터를 포함하는 5단 링 오실레이터(220)가 도시되어 있다. 또한, 15개의 링 오실레이터 중 적어도 일부는, 도 2에 도시된 바와 같이 NAND 게이트를 이용한 링 오실레이터(200)로 구성될 수 있다.Referring to FIG. 6, a five stage ring oscillator 220 is shown that includes fifteen ring oscillators. In addition, at least some of the fifteen ring oscillators may be configured as a ring oscillator 200 using a NAND gate as shown in FIG. 2.

도 6에 도시된 제한되지 않는 실시 예에 따르면, 15개의 링 오실레이터 중 회색 음영으로 표시된 5개의 링 오실레이터가 NAND 게이트를 이용한 링 오실레이터(200)로 구성되어 있다. 따라서, 5단 링 오실레이터(220)에 포함된 총 45개의 소자 중 인버터는 40개이고, NAND 게이트는 5개로, 전체의 11.11%가 NAND 게이트로 구성될 수 있다.According to the non-limiting example illustrated in FIG. 6, five ring oscillators, which are indicated by gray shades, of the 15 ring oscillators are configured as the ring oscillator 200 using a NAND gate. Therefore, among the total 45 devices included in the five-stage ring oscillator 220, there are 40 inverters, 5 NAND gates, and 11.11% of the total may be NAND gates.

도 7은 일 실시 예에 따라 NAND 게이트를 이용한 7단 오실레이터를 도시한 도면이다.7 illustrates a seven-stage oscillator using a NAND gate according to an embodiment.

도 7을 참조하면, 28개의 링 오실레이터를 포함하는 7단 링 오실레이터(230)가 도시되어 있다. 또한, 28개의 링 오실레이터 중 적어도 일부는, 도 2에 도시된 바와 같이 NAND 게이트를 이용한 링 오실레이터(200)로 구성될 수 있다.Referring to FIG. 7, there is shown a seven stage ring oscillator 230 comprising 28 ring oscillators. In addition, at least some of the 28 ring oscillators may be configured as a ring oscillator 200 using a NAND gate as shown in FIG. 2.

도 7에 도시된 제한되지 않는 실시 예에 따르면, 28개의 링 오실레이터 중 회색 음영으로 표시된 7개의 링 오실레이터가 NAND 게이트를 이용한 링 오실레이터(200)로 구성되어 있다. 따라서, 7단 링 오실레이터(230)에 포함된 총 84개의 소자 중 인버터는 77개이고, NAND 게이트는 7개로, 전체의 8.33%가 NAND 게이트로 구성될 수 있다.According to the non-limiting embodiment illustrated in FIG. 7, seven ring oscillators, which are indicated in gray shades, among 28 ring oscillators are configured as the ring oscillator 200 using a NAND gate. Accordingly, 77 inverters, 7 NAND gates, and 8.33% of the total 84 devices included in the seven-stage ring oscillator 230 may be NAND gates.

도 8은 일 실시 예에 따라 NAND 게이트를 이용한 9단 오실레이터를 도시한 도면이다.8 illustrates a nine-stage oscillator using a NAND gate according to an embodiment.

도 8을 참조하면, 45개의 링 오실레이터를 포함하는 9단 링 오실레이터(240)가 도시되어 있다. 또한, 45개의 링 오실레이터 중 적어도 일부는, 도 2에 도시된 바와 같이 NAND 게이트를 이용한 링 오실레이터(200)로 구성될 수 있다.Referring to FIG. 8, a nine stage ring oscillator 240 is shown that includes 45 ring oscillators. In addition, at least some of the 45 ring oscillators may be configured as a ring oscillator 200 using a NAND gate as shown in FIG. 2.

도 8에 도시된 제한되지 않는 실시 예에 따르면, 45개의 링 오실레이터 중 회색 음영으로 표시된 12개의 링 오실레이터가 NAND 게이트를 이용한 링 오실레이터(200)로 구성되어 있다. 따라서, 9단 링 오실레이터(240)에 포함된 총 135개의 소자 중 인버터는 123개이고, NAND 게이트는 12개로, 전체의 8.89%가 NAND 게이트로 구성될 수 있다.According to the non-limiting embodiment illustrated in FIG. 8, 12 ring oscillators, which are indicated in gray shades, among 45 ring oscillators are configured as the ring oscillator 200 using a NAND gate. Accordingly, among the total 135 devices included in the nine-stage ring oscillator 240, there are 123 inverters, 12 NAND gates, and 8.89% of the total may be NAND gates.

도 9 내지 도 12는 일 실시 예에 따라 3상 인버터를 이용한 n단 CON의 발진을 제어하는 일 예를 각각 도시한 도면이다.9 to 12 are diagrams illustrating examples of controlling oscillation of an n-stage CON using a three-phase inverter according to an embodiment.

도 9는 일 실시 예에 따라 3상 인버터를 이용한 3단 링 오실레이터를 도시한 도면이다.9 illustrates a three-stage ring oscillator using a three-phase inverter according to an embodiment.

도 9를 참조하면, 6개의 링 오실레이터를 포함하는 3단 링 오실레이터(310)가 도시되어 있다. 또한, 6개의 링 오실레이터 중 적어도 일부는, 도 3에 도시된 바와 같이 3상 인버터를 이용한 링 오실레이터(300)로 구성될 수 있다.Referring to FIG. 9, a three stage ring oscillator 310 is shown that includes six ring oscillators. In addition, at least some of the six ring oscillators may be configured as a ring oscillator 300 using a three-phase inverter, as shown in FIG.

도 9에 도시된 제한되지 않는 실시 예에 따르면, 6개의 링 오실레이터 중 회색 음영으로 표시된 3개의 링 오실레이터가 3상 인버터를 이용한 링 오실레이터(300)로 구성되어 있다. 따라서, 3단 링 오실레이터(310)에 포함된 총 18개의 소자 중 인버터는 15개이고, 3상 인버터는 3개로, 전체의 16.67%가 3상 인버터로 구성될 수 있다.According to the non-limiting embodiment illustrated in FIG. 9, three ring oscillators, which are indicated by gray shades, of the six ring oscillators are configured as ring oscillators 300 using a three-phase inverter. Therefore, among the total 18 elements included in the three-stage ring oscillator 310, there are 15 inverters, three three-phase inverters, and 16.67% of the total may be configured as three-phase inverters.

도 10은 일 실시 예에 따라 3상 인버터를 이용한 5단 링 오실레이터를 도시한 도면이다.10 illustrates a five-stage ring oscillator using a three-phase inverter according to an embodiment.

도 10을 참조하면, 15개의 링 오실레이터를 포함하는 5단 링 오실레이터(320)가 도시되어 있다. 또한, 15개의 링 오실레이터 중 적어도 일부는, 도 3에 도시된 바와 같이 3상 인버터를 이용한 링 오실레이터(300)로 구성될 수 있다.Referring to FIG. 10, a five stage ring oscillator 320 is shown that includes fifteen ring oscillators. In addition, at least some of the fifteen ring oscillators may be configured as a ring oscillator 300 using a three-phase inverter, as shown in FIG.

도 10에 도시된 제한되지 않는 실시 예에 따르면, 15개의 링 오실레이터 중 회색 음영으로 표시된 6개의 링 오실레이터가 3상 인버터를 이용한 링 오실레이터(300)로 구성되어 있다. 따라서, 5단 링 오실레이터(320)에 포함된 총 45개의 소자 중 인버터는 39개이고, 3상 인버터는 6개로, 전체의 13.33%가 3상 인버터로 구성될 수 있다.According to the non-limiting embodiment illustrated in FIG. 10, six ring oscillators, which are indicated in gray shades, of the 15 ring oscillators are configured as ring oscillators 300 using a three-phase inverter. Therefore, among the total 45 elements included in the five-stage ring oscillator 320, there are 39 inverters, 6 three-phase inverters, and 13.33% of the total may be configured as a three-phase inverter.

도 11은 일 실시 예에 따라 3상 인버터를 이용한 7단 링 오실레이터를 도시한 도면이다.FIG. 11 illustrates a seven-stage ring oscillator using a three-phase inverter according to an embodiment.

도 11을 참조하면, 28개의 링 오실레이터를 포함하는 7단 링 오실레이터(330)가 도시되어 있다. 또한, 28개의 링 오실레이터 중 적어도 일부는, 도 3에 도시된 바와 같이 3상 인버터를 이용한 링 오실레이터(300)로 구성될 수 있다.Referring to FIG. 11, there is shown a seven stage ring oscillator 330 comprising 28 ring oscillators. In addition, at least some of the 28 ring oscillators may be configured as a ring oscillator 300 using a three-phase inverter, as shown in FIG.

도 11에 도시된 제한되지 않는 실시 예에 따르면, 28개의 링 오실레이터 중 회색 음영으로 표시된 9개의 링 오실레이터가 3상 인버터를 이용한 링 오실레이터(300)로 구성되어 있다. 따라서, 7단 링 오실레이터(330)에 포함된 총 84개의 소자 중 인버터는 75개이고, 3상 인버터는 9개로, 전체의 10.71%가 3상 인버터로 구성될 수 있다.According to the non-limiting exemplary embodiment illustrated in FIG. 11, nine ring oscillators in gray shades of 28 ring oscillators are configured as ring oscillators 300 using a three-phase inverter. Therefore, 75 inverters and 84 three-phase inverters among the 84 elements included in the seven-stage ring oscillator 330 may be configured as three-phase inverters.

도 12는 일 실시 예에 따라 3상 인버터를 이용한 9단 링 오실레이터를 도시한 도면이다.12 illustrates a nine-stage ring oscillator using a three-phase inverter according to an embodiment.

도 12를 참조하면, 45개의 링 오실레이터를 포함하는 9단 링 오실레이터(340)가 도시되어 있다. 또한, 45개의 링 오실레이터 중 적어도 일부는, 도 3에 도시된 바와 같이 3상 인버터를 이용한 링 오실레이터(300)로 구성될 수 있다.Referring to FIG. 12, a nine-stage ring oscillator 340 is shown that includes 45 ring oscillators. In addition, at least some of the 45 ring oscillators may be configured as a ring oscillator 300 using a three-phase inverter, as shown in FIG.

도 12에 도시된 제한되지 않는 실시 예에 따르면, 45개의 링 오실레이터 중 회색 음영으로 표시된 12개의 링 오실레이터가 3상 인버터를 이용한 링 오실레이터(300)로 구성되어 있다. 따라서, 9단 링 오실레이터(340)에 포함된 총 135개의 소자 중 인버터는 123개이고, 3상 인버터는 12개로, 전체의 8.89%가 3상 인버터로 구성될 수 있다.According to the non-limiting embodiment shown in FIG. 12, twelve ring oscillators in gray shades among 45 ring oscillators are configured as ring oscillators 300 using a three-phase inverter. Therefore, among the total 135 elements included in the nine-stage ring oscillator 340, there are 123 inverters, 12 three-phase inverters, and 8.89% of the total may be configured as three-phase inverters.

도 13 내지 도 16은 일 실시 예에 따라 링 오실레이터의 캐퍼시턴스(capacitance) 변화에 따른 발진주파수의 변화를 설명하기 위한 도면이다.13 through 16 are diagrams for describing a change in oscillation frequency according to a change in capacitance of a ring oscillator, according to an exemplary embodiment.

도 13 및 도 15에 도시된 링 오실레이터(400 및 500)는 도 1의 (a)에 도시된 바와 같이, 세 개의 인버터로 구성된 회로이다. 하지만, 링 오실레이터(400 및 500)는 도 13 및 도 15에 도시된 바에 제한되지 않으며, 도 1의 (b) 및 (c)에 각각 도시된 회로가 이용될 수도 있고, 도 9 내지 도 12에 도시된 회로가 이용될 수도 있으며, 또 다른 구성의 링 오실레이터 회로가 이용될 수도 있다.The ring oscillators 400 and 500 shown in FIGS. 13 and 15 are circuits composed of three inverters, as shown in FIG. However, the ring oscillators 400 and 500 are not limited to those shown in FIGS. 13 and 15, and circuits shown in FIGS. 1B and 1C may be used, respectively, and FIGS. 9 to 12. The illustrated circuit may be used or another configuration of ring oscillator circuit may be used.

도 13은 일 실시 예에 따라 단일 노드에 캐퍼시턴스 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.FIG. 13 illustrates a circuit structure for an experiment of applying a capacitance change to a single node, according to an exemplary embodiment.

도 13을 참조하면, 링 오실레이터(400)의 한 노드에 캐퍼시터가 추가되어 있다. 예를 들어, 캐퍼시터는 링 오실레이터(400)의 첫 번째 인버터와 두 번째 인버터 사이에 추가될 수 있다. 이는 외부 자극에 의한 캐퍼시턴스 변화를 실험하기 위하여 추가된 것으로, 링 오실레이터(400)를 이용하여 실제로 외부 자극에 의한 캐퍼시턴스 변화를 감지하고자 하는 경우, 외부 자극요소가 도 13에 도시된 캐퍼시턴스의 위치에 연결될 수 있다.Referring to FIG. 13, a capacitor is added to one node of the ring oscillator 400. For example, a capacitor may be added between the first inverter and the second inverter of the ring oscillator 400. This is added to test the change in capacitance caused by the external stimulus. When the ring oscillator 400 actually detects the change in capacitance caused by the external stimulus, the external stimulus element is shown in FIG. 13. It can be connected to the position of the capacitance.

도 14는 도 13에 도시된 회로에서 캐퍼시터의 캐퍼시턴스가 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.FIG. 14 is a graph illustrating a change in output frequency of the ring oscillator when the capacitance of the capacitor changes in the circuit shown in FIG. 13.

예를 들어, 캐퍼시턴스는 MOSFET의 게이트 캐퍼시턴스 대비 0% 내지 10%(step: 1%), 10%~30%(step: 10%)로 변화가 주어질 수 있다. 캐퍼시턴스 변화에 따른 결과는 아래 표 3과 같다.For example, the capacitance may be varied from 0% to 10% (step: 1%) and 10% to 30% (step: 10%) relative to the gate capacitance of the MOSFET. The results according to the change in capacitance are shown in Table 3 below.

capacitance 변화율[%]capacitance change rate [%] 00 1One 22 33 44 55 66 frequency[GHz]frequency [GHz] 1.47421.4742 1.47381.4738 1.47331.4733 1.47281.4728 1.47241.4724 1.47191.4719 1.47151.4715 capacitance 변화율[%]capacitance change rate [%] 77 88 99 1010 2020 3030 -- frequency[GHz]frequency [GHz] 1.47101.4710 1.47051.4705 1.47011.4701 1.46961.4696 1.46511.4651 1.46061.4606 --

링 오실레이터(400) 회로에 캐퍼시턴스가 변화되었을 때 출력은 주파수의 변화로 나타낸다. 도 14 및 표 3을 참조하면, 게이트 캐퍼시턴스 대비 일정 비율 캐퍼시턴스 변화에 따른 출력 주파수의 변화가 도시되어 있다.When the capacitance changes in the ring oscillator 400 circuit, the output is represented by a change in frequency. Referring to FIG. 14 and Table 3, the change in the output frequency according to the change of the ratio capacitance to the gate capacitance is shown.

주파수는 캐퍼시턴스가 증가함에 따라 선형적으로 감소하는 것이 확인되며, 주파수 감소를 수식으로 표현하면 아래 수학식 1과 같다.It is confirmed that the frequency decreases linearly as the capacitance increases, and the frequency reduction is expressed by the following equation (1).

Figure 112018060288210-pat00001
Figure 112018060288210-pat00001

위 수학식 1에서, f는 링 오실레이터(400)의 출력 주파수, C는 게이트 캐퍼시턴스 대비 외부 자극에 의한 캐퍼시턴스 변화율이며, y절편 1.4742는 외부 자극에 의한 캐퍼시턴스가 없을 때의 출력 주파수이다.In Equation 1, f is the output frequency of the ring oscillator 400, C is the capacitance change rate due to external stimulus compared to the gate capacitance, y-intercept 1.4742 is the output when there is no capacitance by the external stimulus Frequency.

이로부터, 위 수학식 1은 아래 수학식 2와 같이 정리될 수 있다.From this, Equation 1 may be arranged as Equation 2 below.

Figure 112018060288210-pat00002
Figure 112018060288210-pat00002

도 15는 일 실시 예에 따라 모든 노드에 캐퍼시턴스 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.15 is a diagram illustrating a circuit structure for an experiment of applying a capacitance change to all nodes according to an embodiment.

도 15를 참조하면, 링 오실레이터(400)의 모든 노드에 캐퍼시터가 추가되어 있다. 예를 들어, 캐퍼시터는 링 오실레이터(400)의 모든 인버터 사이에 각각 추가될 수 있다. 이는 외부 자극에 의한 캐퍼시턴스 변화를 실험하기 위하여 추가된 것으로, 링 오실레이터(400)를 이용하여 실제로 외부 자극에 의한 캐퍼시턴스 변화를 감지하고자 하는 경우, 외부 자극요소가 도 15에 도시된 캐퍼시턴스의 위치에 각각 연결될 수 있다.Referring to FIG. 15, capacitors are added to all nodes of the ring oscillator 400. For example, a capacitor may be added between all inverters of the ring oscillator 400, respectively. This is added to test the capacitance change caused by the external stimulus. When the ring oscillator 400 actually detects the capacitance change caused by the external stimulus, the external stimulus element is shown in FIG. 15. Each may be connected to a position of the capacitance.

도 16은 도 15에 도시된 회로에서 캐퍼시터의 캐퍼시턴스가 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.FIG. 16 is a graph illustrating a change in output frequency of the ring oscillator when the capacitance of the capacitor changes in the circuit shown in FIG. 15.

예를 들어, 캐퍼시턴스는 MOSFET의 게이트 캐퍼시턴스 대비 0% 내지 10%(step: 1%), 10%~30%(step: 10%)로 변화가 주어질 수 있다. 모든 캐퍼시터에 동일한 캐퍼시턴스 변화가 주어진 경우, 캐퍼시턴스 변화에 따른 결과는 아래 표 4와 같다.For example, the capacitance may be varied from 0% to 10% (step: 1%) and 10% to 30% (step: 10%) relative to the gate capacitance of the MOSFET. If all capacitors are given the same capacitance change, the result of capacitance change is shown in Table 4 below.

capacitance 변화율[%]capacitance change rate [%] 00 1One 22 33 44 55 66 frequency[GHz]frequency [GHz] 1.47421.4742 1.47281.4728 1.47151.4715 1.47011.4701 1.46861.4686 1.46721.4672 1.46581.4658 capacitance 변화율[%]capacitance change rate [%] 77 88 99 1010 2020 3030 -- frequency[GHz]frequency [GHz] 1.46441.4644 1.46301.4630 1.46161.4616 1.46021.4602 1.44621.4462 1.43221.4322 --

링 오실레이터(500) 회로에 캐퍼시턴스가 변화되었을 때 출력은 주파수의 변화로 나타낸다. 도 16 및 표 4를 참조하면, 게이트 캐퍼시턴스 대비 일정 비율 캐퍼시턴스 변화에 따른 출력 주파수의 변화가 도시되어 있다.When the capacitance in the ring oscillator 500 circuit changes, the output is represented by a change in frequency. Referring to FIG. 16 and Table 4, the change in the output frequency according to the change in the ratio capacitance to the gate capacitance is shown.

주파수는 캐퍼시턴스가 증가함에 따라 선형적으로 감소하는 것이 확인되며, 주파수 감소를 수식으로 표현하면 아래 수학식 3과 같다.It is confirmed that the frequency decreases linearly as the capacitance increases, and it is expressed as Equation 3 below.

Figure 112018060288210-pat00003
Figure 112018060288210-pat00003

수학식 1과 비교하였을 때, 캐퍼시턴스에 대한 비례계수만이 약 3배 증가한 것으로 확인된다.Compared with Equation 1, it is confirmed that only the proportional coefficient for capacitance increases about three times.

또한, 도 15에 도시된 회로에서 세 노드에 각각 다른 캐퍼시턴스 변화가 주어질 수 있다. 세 노드에 각각 다른 캐퍼시턴스 변화가 주어진 경우 실험결과는 아래 표 5와 같다.Also, in the circuit shown in FIG. 15, different capacitance changes may be given to three nodes. Given three different capacitance changes for each of the three nodes, the experimental results are shown in Table 5 below.

capacitance 변화율[%]capacitance change rate [%] frequency[GHz]frequency [GHz] ca:1% cb:3% cc:5%ca: 1% cb: 3% cc: 5% 1.47011.4701 ca:1% cb:5% cc:9%ca: 1% cb: 5% cc: 9% 1.46731.4673 ca:10% cb:20% cc:30%ca: 10% cb: 20% cc: 30% 1.44631.4463

표 5는 세 노드에 각각 MOSFET 게이트 캐퍼시턴스 대비 2% 스텝, 4% 스텝 및 10% 스텝의 캐퍼시턴스 변화를 주었을 때의 출력 주파수를 나타낸 결과이다. 각각 다른 캐퍼시턴스 변화를 주었으나, 회로도 상으로는 캐퍼시터의 면적만 증가한 것과 같으므로, 회로 전체의 캐퍼시턴스 합으로 비교했을 때 도 16과 같은 파형이 출력되는 것을 확인할 수 있다.Table 5 shows the output frequencies when the three nodes are subjected to capacitance changes of 2% step, 4% step, and 10% step relative to the MOSFET gate capacitance, respectively. Although different capacitance changes, the area of the capacitor is the same on the circuit diagram, so it can be seen that the waveform shown in FIG. 16 is output when compared with the sum of the capacitances of the entire circuit.

따라서, 개시된 실시 예에 따라 링 오실레이터 회로에 캐퍼시턴스 값을 변화하여 실험하는 경우 캐퍼시턴스 값에 따라 아래 수학식 4와 같이 캐퍼시턴스 값이 증가함에 따라 선형적으로 출력 주파수가 감소하는 것이 확인되었다.Therefore, when experimenting by varying the capacitance value in the ring oscillator circuit according to the disclosed embodiment, it is preferable that the output frequency decreases linearly as the capacitance value increases as shown in Equation 4 below according to the capacitance value. Confirmed.

Figure 112018060288210-pat00004
Figure 112018060288210-pat00004

위 수학식 4에서, N은 링 오실레이터에 포함된 캐퍼시터의 수이다.In Equation 4 above, N is the number of capacitors included in the ring oscillator.

따라서, 외부 자극에 의해 회로상에 캐퍼시턴스 변화가 발생하였을 때, 그 영향으로 링 오실레이터의 발진 주파수가 변하는 것으로 외부 자극을 감지할 수 있다. 이로 인해 링 오실레이터를 단순 발진 회로로서뿐 아니라, 회로에 접촉하여 회로 전체의 캐퍼시턴스에 영향을 미치는 물질을 감지할 수 있는 센서 회로로서 활용할 수 있음을 알 수 있다.Therefore, when the capacitance change occurs in the circuit by the external stimulus, the external stimulus can be detected by changing the oscillation frequency of the ring oscillator under the influence. As a result, it can be seen that the ring oscillator can be used not only as a simple oscillator but also as a sensor circuit capable of detecting a substance in contact with the circuit and affecting the capacitance of the entire circuit.

도 17 내지 도 20은 일 실시 예에 따라 링 오실레이터의 저항(resistance) 변화에 따른 발진주파수의 변화를 설명하기 위한 도면이다.17 to 20 are diagrams for describing a change in oscillation frequency according to a change in resistance of a ring oscillator, according to an exemplary embodiment.

도 17 및 도 19에 도시된 링 오실레이터(600 및 700)는 도 1의 (a)에 도시된 바와 같이, 세 개의 인버터로 구성된 회로이다. 하지만, 링 오실레이터(600 및 700)는 도 17 및 도 19에 도시된 바에 제한되지 않으며, 도 1의 (b) 및 (c)에 각각 도시된 회로가 이용될 수도 있고, 도 9 내지 도 12에 도시된 회로가 이용될 수도 있으며, 또 다른 구성의 링 오실레이터 회로가 이용될 수도 있다.The ring oscillators 600 and 700 shown in FIGS. 17 and 19 are circuits composed of three inverters, as shown in FIG. However, the ring oscillators 600 and 700 are not limited to those shown in FIGS. 17 and 19, and circuits shown in FIGS. 1B and 1C may be used, respectively, and FIGS. 9 to 12. The illustrated circuit may be used or another configuration of ring oscillator circuit may be used.

도 17은 일 실시 예에 따라 단일 노드에 저항 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다. FIG. 17 illustrates a circuit structure for an experiment of applying a resistance change to a single node, according to an exemplary embodiment.

도 17을 참조하면, 링 오실레이터(600)의 한 노드에 저항이 추가되어 있다. 예를 들어, 저항은 링 오실레이터(600)의 첫 번째 인버터와 VDD 사이에 추가될 수 있다. 이는 외부 자극에 의한 저항 변화를 실험하기 위하여 추가된 것으로, 링 오실레이터(600)를 이용하여 실제로 외부 자극에 의한 캐퍼시턴스 변화를 감지하고자 하는 경우, 외부 자극요소가 도 17에 도시된 캐퍼시턴스의 위치에 연결될 수 있다.Referring to FIG. 17, a resistor is added to one node of the ring oscillator 600. For example, a resistor may be added between the first inverter of the ring oscillator 600 and VDD. This is added to test the resistance change caused by the external stimulus. When the ring oscillator 600 is used to actually detect the change in capacitance caused by the external stimulus, the external stimulus element is shown in FIG. 17. It can be connected to the position of.

도 18은 도 17에 도시된 회로에서 저항이 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.FIG. 18 is a graph illustrating a change in output frequency of the ring oscillator when the resistance is changed in the circuit of FIG. 17.

예를 들어, 저항은 0k~10k(step: 1k), 10k~30k(step: 10k)로 변화가 주어질 수 있다. 저항 변화에 따른 결과는 아래 표 6과 같다.For example, the resistance may be given a change of 0k to 10k (step: 1k) and 10k to 30k (step: 10k). Results of the resistance change are shown in Table 6 below.

Resistance[Ω]Resistance [Ω] 00 1k1k 2k2k 3k3k 4k4k 5k5k 6k6k frequency[GHz]frequency [GHz] 1.47421.4742 1.43091.4309 1.39291.3929 1.35911.3591 1.32861.3286 1.30081.3008 1.27521.2752 resistance[Ω]resistance [Ω] 7k7k 8k8k 9k9k 10k10k 20k20k 30k30k -- frequency[GHz]frequency [GHz] 1.25151.2515 1.22941.2294 1.20871.2087 1.18911.1891 1.03621.0362 0.92840.9284 --

링 오실레이터(600) 회로에 저항이 변화되었을 때 출력은 주파수의 변화로 나타낸다. 도 18 및 표 6을 참조하면, 저항 변화에 따른 출력 주파수의 변화가 도시되어 있다. 이에 따르면, 저항이 증가할수록 출력 주파수가 감소하며, 그 기울기 또한 감소하는 것으로 확인된다.When the resistance in the ring oscillator 600 circuit changes, the output is represented by a change in frequency. Referring to Figure 18 and Table 6, the change in the output frequency according to the resistance change is shown. According to this, as the resistance increases, the output frequency decreases, and the slope thereof also decreases.

도 19는 일 실시 예에 따라 모든 노드에 저항 변화를 가하는 실험을 위한 회로구조를 도시한 도면이다.19 is a diagram illustrating a circuit structure for an experiment of applying a resistance change to all nodes according to one embodiment.

도 19를 참조하면, 링 오실레이터(700)의 모든 노드에 저항이 추가되어 있다. 예를 들어, 저항은 링 오실레이터(700)의 모든 인버터와 VDD 사이에 각각 추가될 수 있다. 이는 외부 자극에 의한 저항 변화를 실험하기 위하여 추가된 것으로, 링 오실레이터(700)를 이용하여 실제로 외부 자극에 의한 저항 변화를 감지하고자 하는 경우, 외부 자극요소가 도 19에 도시된 저항의 위치에 각각 연결될 수 있다.Referring to FIG. 19, resistors are added to all nodes of the ring oscillator 700. For example, resistors may be added between VDD and all inverters of the ring oscillator 700, respectively. This is added to test the resistance change caused by the external stimulus. When the ring oscillator 700 actually detects the resistance change due to the external stimulus, the external stimulus elements are respectively positioned at the resistances shown in FIG. 19. Can be connected.

도 20은 도 19에 도시된 회로에서 저항의 저항값이 변화되는 경우, 링 오실레이터의 출력 주파수 변화를 도시한 그래프이다.FIG. 20 is a graph illustrating a change in output frequency of the ring oscillator when the resistance of the resistor in the circuit shown in FIG. 19 is changed.

예를 들어, 저항은 0k~10k(step: 1k), 10k~30k(step: 10k)로 모두 동일하게 변화가 주어질 수 있다. 저항 변화에 따른 결과는 아래 표 7과 같다.For example, the resistances may be equally changed to 0k to 10k (step: 1k) and 10k to 30k (step: 10k). Results of the resistance change are shown in Table 7 below.

resistance[Ω]resistance [Ω] 00 1k1k 2k2k 3k3k 4k4k 5k5k 6k6k frequency[GHz]frequency [GHz] 1.47421.4742 1.35911.3591 1.26691.2669 1.19111.1911 1.12731.1273 1.07281.0728 1.02541.0254 resistance[Ω]resistance [Ω] 7k7k 8k8k 9k9k 10k10k 20k20k 30k30k -- frequency[GHz]frequency [GHz] 0.98350.9835 0.94690.9469 0.91400.9140 0.88570.8857 0.69680.6968 0.60260.6026 --

도 20과 표 7은 모든 인버터에 동일한 저항 변화를 주었을 때 링 오실레이터(700)의 출력 주파수 변화에 대한 그래프와 결과 표이다. 실험 결과, 단일 노드에 저항 변화를 주었을 때보다 출력 주파수가 약 3배 빠르게 감소하는 것이 확인된다.20 and Table 7 are graphs and result tables of changes in the output frequency of the ring oscillator 700 when the same resistance change is applied to all inverters. Experimental results show that the output frequency decreases about three times faster than when a single node changes resistance.

또한, 도 19에 도시된 회로에서 세 노드에 각각 다른 저항 변화가 주어질 수 있다. 세 노드에 각각 다른 저항 변화가 주어진 경우 실험결과는 아래 표 8과 같다.Also, in the circuit shown in FIG. 19, different resistance changes may be given to three nodes. When different resistance change is given to each of the three nodes, the experimental results are shown in Table 8.

resistance[Ω]resistance [Ω] frequency[GHz]frequency [GHz] a:1k b:2k c:3ka: 1k b: 2k c: 3k 1.20471.2047 a:1k b:5k c:9ka: 1k b: 5k c: 9k 1.09571.0957 a:10k b:20k c:30ka: 10k b: 20k c: 30k 0.70110.7011

표 8은 세 인버터에 각각 1k 스텝, 4k 스텝, 10k 스텝의 저항 변화를 주었을 때의 출력 주파수를 나타낸 결과이다. Table 8 shows the output frequencies when the three inverters are subjected to resistance changes of 1k steps, 4k steps, and 10k steps, respectively.

각각 다른 저항 변화를 주었으나, 도 20과 근사한 주파수의 파형이 출력됨이 확인되었다.Although different resistances were given to each other, it was confirmed that a waveform of a frequency close to that of FIG. 20 was output.

따라서, 저항 값의 변화에 따라 출력이 변하는 것으로 보아 링 오실레이터 회로를 센서 회로로 확용할 수 있음이 확인되었다.Therefore, it was confirmed that the ring oscillator circuit can be extended to the sensor circuit because the output changes with the change of the resistance value.

즉, 외부 자극에 의해 회로상에 저항 변화가 발생하였을 때, 그 영향으로 링 오실레이터의 발진 주파수가 변하는 것으로 외부 자극을 감지할 수 있다. 이로 인해 링 오실레이터를 단순 발진 회로로서뿐 아니라, 회로에 접촉하여 회로 전체의 저항에 영향을 미치는 물질을 감지할 수 있는 센서 회로로서 활용할 수 있음을 알 수 있다.That is, when the resistance change occurs in the circuit by the external stimulus, the external stimulus can be detected by changing the oscillation frequency of the ring oscillator under the influence. As a result, it can be seen that the ring oscillator can be used not only as a simple oscillator but also as a sensor circuit capable of detecting a substance in contact with the circuit and affecting the resistance of the entire circuit.

또한, 저항의 변화값에 다른 출력 주파수 사이의 관계에 대한 구체적인 정리와, 캐퍼시턴스 변화와 동시에 자극이 일어났을 때 특정 대상을 감지하는 방법의 구체화를 통해 더 정확하고 효율적인 센서 장치로 동작할 수 있다.In addition, it is possible to operate as a more accurate and efficient sensor device through the specific theorem of the relation between the output value of the resistance and the different output frequency and the method of detecting a specific object when the stimulus occurs at the same time as the capacitance change. have.

도 21은 일 실시 예에 따른 적층 구조 링 오실레이터를 도시한 도면이다.21 is a diagram illustrating a laminated structure ring oscillator according to an embodiment.

도 21을 참조하면, 하나 이상의 CON이 방향의 변화 없이 단순히 적층으로 쌓아올려진 단순 적층 구조 링 오실레이터(810 내지 830)가 도시되어 있다.Referring to FIG. 21, simple stacked structure ring oscillators 810-830 are shown in which one or more CONs are simply stacked in a stack without changing direction.

이는 단순히 동위상 노드를 연결한 구조로서, 발진파형을 출력하는 데 문제가 되지 않는다. 그 주파수 또한 동일하게(예로, 1.4742GHz) 나타나는 것이 확인되었다.This is simply a structure that connects in-phase nodes, and is not a problem in outputting an oscillation waveform. The frequency was also confirmed to appear the same (eg 1.4742 GHz).

다른 실시 예에서, 층별로 일부 CON의 방향을 반대로 하여 쌓아올리는 복합 적층 구조 링 오실레이터의 경우, 정방향과 역방향의 혼합으로 다른 결과가 획득된다. In another embodiment, in the case of a multi-layer stacked ring oscillator stacked in the opposite direction of some CON layers by layer, different results are obtained by mixing forward and reverse.

예를 들어, 정방향과 역방향이 혼합된 적층 링 오실레이터 구조에서는 짝수 단(2단, 4단, … , 2n단)에서는 발진을 하지 않으며, 홀수 단(3단, 5단, … , 2n-1단) 에서는 발진이 일어나는 것으로 확인되었다. For example, in the laminated ring oscillator structure in which the forward and reverse directions are mixed, oscillation is not performed at the even stages (two stages, four stages,…, 2n stages), and the odd stages (three stages, five stages,…, 2n-1 stages). ), It was confirmed that the rash occurred.

또한, 홀수 단에서도 서로 반대방향 성분이 2쌍 이상을 이룰 때에는 발진 주파수가 크게 감소하는 것으로 확인되었다.In addition, it was confirmed that the oscillation frequency was greatly decreased when two or more pairs of components in opposite directions formed in the odd stages.

즉, 정방향과 역방향 CON은 각각의 발진신호가 합성됨에 따라 상쇄되는 것으로 확인된다.That is, it is confirmed that the forward and reverse CONs are canceled as the respective oscillation signals are synthesized.

적층 구조의 링 오실레이터의 경우 3D 구조로 칩을 제작하는 데 활용될 수 있으며, 이 과정에서 전원선(power line)과 층간 거리에 따른 전압강하, 방열판과 각 층의 거리 차에 의한 발열제어, 각 층을 연결하는 via의 저항 등의 변수를 고려하여 설계되어야 한다.In the case of the laminated ring oscillator, it can be used to fabricate the chip in the 3D structure. In this process, the voltage drop according to the distance between the power line and the power line, the heat generation control by the distance difference between the heat sink and each layer, Design should take into account variables such as resistance of vias connecting layers.

예를 들어, 각 층의 거리 차가 좁아 발열제어에 문제가 생길 것으로 판단되는 경우, 해당 층에는 서로 반대방향의 링 오실레이터를 적층함으로써, 각각의 발진 신호를 상쇄할 수 있다. 반대로, 각 층의 거리 차가 넓은 경우 동일방향의 링 오실레이터를 적층할 수도 있으나, 이에 제한되는 것은 아니다.For example, when it is determined that a problem occurs in heat generation control due to a narrow distance difference between each layer, the oscillation signals may be canceled by stacking ring oscillators in opposite directions. On the contrary, when the distance difference between each layer is wide, ring oscillators in the same direction may be stacked, but is not limited thereto.

도 22는 일 실시 예에 따른 링 오실레이터의 발진 제어 회로를 도시한 도면이다.22 illustrates an oscillation control circuit of a ring oscillator according to an embodiment.

도 22를 참조하면, 링 오실레이터의 발진 제어 회로(900)는 제1 링 오실레이터 셀(910)을 포함한다. Referring to FIG. 22, the oscillation control circuit 900 of the ring oscillator includes a first ring oscillator cell 910.

개시된 실시 예에서, 제1 링 오실레이터 셀(910)은 적어도 하나의 NAND 게이트(912), 하나 이상의 인버터(914) 및 상기 NAND 게이트(912)에 전압을 인가하여 발진을 제어하는 전원부(916)를 포함한다. In the disclosed embodiment, the first ring oscillator cell 910 provides a power supply unit 916 for controlling oscillation by applying a voltage to at least one NAND gate 912, one or more inverters 914, and the NAND gate 912. Include.

예를 들어, 제1 링 오실레이터 셀(910)은 1개의 NAND 게이트와 2개의 인버터를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예로, 제1 링 오실레이터 셀은 3개의 노드를 포함하고, 이는 한 개의 NAND 게이트를 포함하는 제1 노드, 각각 한 개의 인버터를 포함하는 제2 노드 및 제3 노드를 포함할 수 있다.For example, the first ring oscillator cell 910 may include one NAND gate and two inverters, but is not limited thereto. For example, the first ring oscillator cell may include three nodes, which may include a first node including one NAND gate, a second node including one inverter, and a third node.

도 22에 도시된 제1 링 오실레이터 셀(910)은 도 2에 도시된 링 오실레이터(200)에 대응한다. 또한, 전원부(916)는 도 2에 도시된 전원부(204)에 대응한다.The first ring oscillator cell 910 shown in FIG. 22 corresponds to the ring oscillator 200 shown in FIG. 2. In addition, the power supply unit 916 corresponds to the power supply unit 204 shown in FIG.

일 실시 예에서, 전원부(916)는, NAND 게이트(912)에 인가되는 전압을 조절하여 링 오실레이터의 발진 주파수를 조절할 수 있다. 상술한 바와 같이, NAND 게이트(912)에 인가되는 en이 증가할수록 링 오실레이터의 발진 주파수가 증가하고, en이 감소할수록 링 오실레이터의 발진 주파수는 감소한다.In one embodiment, the power supply unit 916 may adjust the oscillation frequency of the ring oscillator by adjusting the voltage applied to the NAND gate 912. As described above, the oscillation frequency of the ring oscillator increases as en applied to the NAND gate 912 increases, and the oscillation frequency of the ring oscillator decreases as en decreases.

일 실시 예에서, 발진 제어 회로(900)는 복수의 인버터(922)를 포함하는 제2 링 오실레이터 셀(920)을 더 포함한다. 예를 들어, 제2 링 오실레이터 셀(920)은 3개의 인버터를 포함할 수 있으나, 이에 제한되는 것은 아니다.In one embodiment, the oscillation control circuit 900 further includes a second ring oscillator cell 920 that includes a plurality of inverters 922. For example, the second ring oscillator cell 920 may include three inverters, but is not limited thereto.

일 실시 예에서, 발진 제어 회로(900)는, 복수의 제1 링 오실레이터 셀(910) 및 복수의 제2 링 오실레이터 셀(920)을 포함하고, 복수의 제1 링 오실레이터 셀(910) 및 복수의 제2 링 오실레이터 셀(920)은, 프랙탈 구조로 연결될 수 있다.In one embodiment, the oscillation control circuit 900 includes a plurality of first ring oscillator cells 910 and a plurality of second ring oscillator cells 920, and a plurality of first ring oscillator cells 910 and a plurality of. The second ring oscillator cell 920 may be connected in a fractal structure.

예를 들어, 복수의 제1 링 오실레이터 셀(910) 및 복수의 제2 링 오실레이터 셀(920)이 프랙탈 구조로 연결되는 제한되지 않는 실시 예들이 도 5 내지 도 8에 도시되어 있다.For example, non-limiting embodiments in which a plurality of first ring oscillator cells 910 and a plurality of second ring oscillator cells 920 are connected in a fractal structure are shown in FIGS. 5 to 8.

도 5 내지 도 8에 도시된 실시 예에 따르면, 프랙탈 구조의 각 꼭지점에는 제1 링 오실레이터 셀(910)이 배치될 수 있다.5 to 8, the first ring oscillator cell 910 may be disposed at each vertex of the fractal structure.

마찬가지로, 도 9 내지 도 12에 도시된 실시 예에 따르면, 프랙탈 구조는 홀수 개의 복수의 단으로 구성되고, 복수의 단에 포함된 각각의 홀수 번째 단에 하나 이상의 제1 링 오실레이터 셀(910)이 배치될 수 있다.Similarly, according to the embodiment shown in FIGS. 9 to 12, the fractal structure is composed of an odd number of stages, and at least one first ring oscillator cell 910 is disposed at each odd numbered stage included in the plurality of stages. Can be arranged.

개시된 실시 예에 따라, 도 5 내지 도 8에 도시된 바와 같이 복수의 링 오실레이터 셀이 프랙탈 구조로 연결되는 링 오실레이터가 제공될 수 있다. 복수의 링 오실레이터 셀 중 적어도 일부는 적어도 하나의 NAND 게이트 및 복수의 인버터를 포함할 수 있다.According to the disclosed embodiment, as shown in FIGS. 5 to 8, a ring oscillator may be provided in which a plurality of ring oscillator cells are connected in a fractal structure. At least some of the plurality of ring oscillator cells may include at least one NAND gate and a plurality of inverters.

또한, 도 21과 관련하여 설명된 바와 같이, 복수의 링 오실레이터 셀을 적층으로 쌓아올린 적층 구조의 링 오실레이터가 제공될 수 있다.In addition, as described with reference to FIG. 21, a ring oscillator having a stacked structure in which a plurality of ring oscillator cells are stacked in a stack may be provided.

일 실시 예에서, 복수의 링 오실레이터 셀은 동일한 방향으로 적층되어, 복수의 링 오실레이터 셀 각각에 포함된 노드들 중 동위상의 노드들이 서로 연결되도록 하고, 복수의 링 오실레이터 셀 중 적어도 일부는, 적어도 하나의 NAND 게이트 및 하나 이상의 인버터를 포함할 수 있다.In one embodiment, the plurality of ring oscillator cells are stacked in the same direction so that in-phase nodes of nodes included in each of the plurality of ring oscillator cells are connected to each other, and at least some of the plurality of ring oscillator cells are at least one. It may include a NAND gate and one or more inverters.

다른 실시 예에서, 적층되는 복수의 링 오실레이터 셀 중 적어도 일부는 서로 다른 방향으로 적층되며, 서로 다른 방향으로 적층되는 링 오실레이터 셀의 쌍은 서로 발진신호를 상쇄한다.In another embodiment, at least some of the plurality of ring oscillator cells stacked are stacked in different directions, and pairs of ring oscillator cells stacked in different directions cancel each other.

일 실시 예에서, 복수의 링 오실레이터 셀을 프랙탈 형태로 연결하거나, 적층으로 쌓아올리는 경우, 이에 포함된 복수의 링 오실레이터 셀은 도 2에 도시된 바와 같이 NAND 게이트를 포함하는 링 오실레이터(200)와, 도 3에 도시된 바와 같이 3상 인버터를 포함하는 링 오실레이터(300)를 모두 포함할 수 있다.In one embodiment, when the plurality of ring oscillator cells are connected in a fractal form or stacked in a stack, the plurality of ring oscillator cells included in the ring oscillator 200 may include a ring oscillator 200 including a NAND gate as illustrated in FIG. 2. As shown in FIG. 3, the ring oscillator 300 may include all three-phase inverters.

예를 들어, 개시된 각각의 실시 예에서, 링 오실레이터(200)와 링 오실레이터(300)가 각각 하나 이상 포함되는 발진 제어 회로, 링 오실레이터, 적층 구조의 링 오실레이터 및 프랙탈 구조의 링 오실레이터와 그 발진 제어 회로가 제공될 수 있다.For example, in each of the disclosed embodiments, an oscillation control circuit including at least one ring oscillator 200 and at least one ring oscillator 300, a ring oscillator, a stacked ring oscillator and a fractal ring oscillator and oscillation control thereof. Circuitry can be provided.

개시된 실시 예에서, 제1 링 오실레이터(910) 또는 제2 링 오실레이터(920)의 적어도 일부와 연결되는 감지부(미도시)가 개시된 실시 예에 따른 발진 제어 회로에 더 포함될 수 있다. 감지부는 링 오실레이터에 포함된 복수의 노드 중 적어도 하나와 연결될 수 있다.In the disclosed embodiment, a sensing unit (not shown) connected to at least a portion of the first ring oscillator 910 or the second ring oscillator 920 may be further included in the oscillation control circuit according to the disclosed embodiment. The sensing unit may be connected to at least one of a plurality of nodes included in the ring oscillator.

또한, 링 오실레이터의 출력을 측정하는 출력 측정부(미도시) 및 출력 측정부에서 측정되는 출력의 변화에 기초하여 감지부와 연결된 객체의 저항 또는 캐퍼시턴스 변화를 판단하는 제어부(미도시)가 개시된 실시 예에 따른 발진 제어 회로에 더 포함될 수 있다.In addition, an output measuring unit (not shown) for measuring the output of the ring oscillator and a control unit (not shown) for determining the resistance or capacitance change of the object connected to the sensing unit based on the change in the output measured by the output measuring unit It may be further included in the oscillation control circuit according to the disclosed embodiment.

예를 들어, 감지부는 도 17 및 도 19에 도시된 캐퍼시터 및 저항의 위치에 연결될 수 있다. 도 17에 도시된 캐퍼시터의 위치에 연결된 감지부는 캐퍼시턴스의 변화를 판단하는 데 이용되고, 도 19에 도시된 저항의 위치에 연결된 감지부는 저항의 변화를 판단하는 데 이용될 수 있다.For example, the sensing unit may be connected to the positions of the capacitors and the resistors shown in FIGS. 17 and 19. The sensing unit connected to the position of the capacitor shown in FIG. 17 may be used to determine the change in capacitance, and the sensing unit connected to the position of the resistor shown in FIG. 19 may be used to determine the change in resistance.

제어부는 도 17 내지 도 20과 관련하여 설명된 바와 같이, 외부 회로 등 객체의 캐퍼시턴스 또는 저항의 변화를 판단할 수 있다.As described with reference to FIGS. 17 to 20, the controller may determine a change in capacitance or resistance of an object such as an external circuit.

일 실시 예에서, 도 17 및 도 19에 도시된 바와 달리, 인버터가 아니라 NAND 게이트 또는 3상 인버터에 감지부가 연결될 수 있다. 예를 들어, NAND 게이트 또는 3상 인버터와 인버터 사이에 캐퍼시턴스를 감지하기 위한 감지부가 연결될 수 있고, NAND 게이트 또는 3상 인버터와 VDD 사이에 저항을 감지하기 위한 감지부가 연결될 수 있다.17 and 19, the sensing unit may be connected to a NAND gate or a three-phase inverter, not an inverter. For example, a sensing unit may be connected between the NAND gate or the three-phase inverter and the inverter, and a sensing unit may be connected between the NAND gate or the three phase inverter and the VDD.

일 실시 예에서, 캐퍼시턴스의 변화에 따른 출력주파수의 변화는 선형적이며, 이는 도 14 및 도 16에 도시된 바와 같다.In one embodiment, the change in output frequency according to the change in capacitance is linear, as shown in FIGS. 14 and 16.

일 실시 예에서, 저항의 변화에 따른 출력주파수의 변화는 비선형적이며, 도 18 및 도 20에 도시된 바와 같이 저항 증가에 따라 주파수가 증가하며, 그 기울기는 작아지는 것을 확인할 수 있다. 따라서, 저항의 변화를 측정하고자 하는 경우 주파수의 변화량뿐 아니라 그 기울기 또한 함께 고려될 수 있다.In one embodiment, the change in the output frequency according to the change of the resistance is non-linear, as shown in Figure 18 and 20 it can be seen that the frequency increases as the resistance increases, the slope becomes smaller. Therefore, when measuring the change in resistance, not only the amount of change in frequency but also its slope may be considered together.

또한, 저항과 캐퍼시턴스가 동시에 변화하는 경우, 출력주파수의 변화로부터 이를 감지하기 위하여 저항과 캐퍼시턴스의 변화에 따른 출력주파수의 변화양상이 서로 상이함을 이용할 수 있다. In addition, when the resistance and the capacitance changes at the same time, in order to detect this from the change in the output frequency it can be used that the change pattern of the output frequency according to the change in the resistance and capacitance is different from each other.

예를 들어, 출력주파수가 변화하는 경우 해당 변화가 캐퍼시턴스의 변화에 의한 것임을 가정하고 캐퍼시턴스의 변화량을 산출하고, 마찬가지로 해당 변화가 저항의 변화에 의한 것임을 가정하고 저항의 변화량을 산출할 수 있다. 산출 결과로부터 각 변화량의 기울기를 획득하고, 기울기가 선형적 변화에 가까운 경우 캐퍼시턴스의 변화가 더 많은 영향을 끼쳤음을 알 수 있고, 기울기가 비선형적 변화에 가까운 경우 저항의 변화가 더 많은 영향을 끼쳤음을 알 수 있다.For example, if the output frequency changes, it is assumed that the change is due to the change in capacitance, and the amount of change in capacitance is calculated, and similarly, it is assumed that the change is due to the change in resistance. Can be. From the results of the calculations, we obtain the slope of each change, and when the slope is close to the linear change, the change in capacitance has more influence. When the slope is close to the non-linear change, the change in resistance is more It can be seen that it affected.

따라서, 각각의 산출 결과에 따른 기울기의 변화량에 기초하여 저항과 캐퍼시턴스의 변화량의 비율을 산출할 수 있고, 이로부터 저항과 캐퍼시턴스의 변화량을 산출하는 것이 가능하다. Therefore, it is possible to calculate the ratio of the change amount of the resistance and the capacitance based on the change amount of the slope according to each calculation result, and from this, it is possible to calculate the change amount of the resistance and the capacitance.

또한, 저항과 캐퍼시턴스를 측정하기 위하여 이용되는 감지부가 서로 다른 곳에 배치됨으로써, 각각의 감지부를 번갈아 이용함으로써 저항과 캐퍼시턴스의 변화를 개별적으로 산출할 수도 있다.Also, since the sensing units used to measure the resistance and the capacitance are disposed at different places, the change of the resistance and the capacitance may be separately calculated by using each sensing unit alternately.

본 발명의 실시예와 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접 구현되거나, 하드웨어에 의해 실행되는 소프트웨어 모듈로 구현되거나, 또는 이들의 결합에 의해 구현될 수 있다. 소프트웨어 모듈은 RAM(Random Access Memory), ROM(Read Only Memory), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash Memory), 하드 디스크, 착탈형 디스크, CD-ROM, 또는 본 발명이 속하는 기술 분야에서 잘 알려진 임의의 형태의 컴퓨터 판독가능 기록매체에 상주할 수도 있다.The steps of a method or algorithm described in connection with an embodiment of the present invention may be implemented directly in hardware, in a software module executed by hardware, or by a combination thereof. The software module may include random access memory (RAM), read only memory (ROM), erasable programmable ROM (EPROM), electrically erasable programmable ROM (EEPROM), flash memory, hard disk, removable disk, CD-ROM, or It may reside in any form of computer readable recording medium well known in the art.

이상, 첨부된 도면을 참조로 하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다. In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

900: 발진 제어 회로
910: 제1 링 오실레이터 셀
912: 3상 인버터
914: 인버터
916: 전원부
920: 제2 링 오실레이터 셀
922: 인버터
900: oscillation control circuit
910: first ring oscillator cell
912: three-phase inverter
914: inverter
916: power supply
920: second ring oscillator cell
922: inverter

Claims (9)

링 오실레이터의 발진을 제어하는 발진 제어 회로에 있어서,
상기 발진 제어 회로는 하나 이상의 링 오실레이터 셀을 포함하고,
상기 하나 이상의 링 오실레이터 셀 각각은 하나 이상의 인버터를 포함하고,
상기 하나 이상의 링 오실레이터 셀은 적어도 하나의 NAND 게이트를 포함하는 제1 링 오실레이터 셀; 및
복수의 인버터를 포함하고, NAND 게이트를 포함하지 않는 제2 링 오실레이터 셀;을 포함하고,
상기 하나 이상의 링 오실레이터 셀은 프랙탈 구조로 연결되고,
상기 프랙탈 구조의 각 꼭지점에는 상기 제1 링 오실레이터 셀이 배치되는 것을 특징으로 하는, 링 오실레이터의 발진 제어 회로.
In the oscillation control circuit that controls the oscillation of the ring oscillator,
The oscillation control circuit comprises one or more ring oscillator cells,
Each of the one or more ring oscillator cells comprises one or more inverters,
The at least one ring oscillator cell comprises a first ring oscillator cell comprising at least one NAND gate; And
And a second ring oscillator cell including a plurality of inverters and not including a NAND gate.
The one or more ring oscillator cells are connected in a fractal structure,
And the first ring oscillator cell is disposed at each vertex of the fractal structure.
삭제delete 삭제delete 제1 항에 있어서,
상기 제1 링 오실레이터 셀은 3개의 노드를 포함하고,
상기 3개의 노드는,
한 개의 NAND 게이트를 포함하는 제1 노드;
각각 한 개의 인버터를 포함하는 제2 노드 및 제3 노드; 를 포함하는, 링 오실레이터의 발진 제어 회로.
According to claim 1,
The first ring oscillator cell comprises three nodes,
The three nodes,
A first node including one NAND gate;
A second node and a third node each including one inverter; Including, the oscillation control circuit of the ring oscillator.
제1 항에 있어서,
상기 프랙탈 구조는 홀수 개의 복수의 단으로 구성되고,
상기 복수의 단에 포함된 각각의 홀수 번째 단에 하나 이상의 상기 제1 링 오실레이터 셀이 배치되는 것을 특징으로 하는, 링 오실레이터의 발진 제어 회로.
According to claim 1,
The fractal structure is composed of an odd number of stages,
The oscillation control circuit of the ring oscillator, characterized in that at least one of the first ring oscillator cell is disposed at each odd-numbered stage included in the plurality of stages.
제1 항에 있어서,
상기 하나 이상의 링 오실레이터 셀은,
적층으로 쌓아올려진 적층구조로 서로 연결되고,
상기 하나 이상의 링 오실레이터 셀 각각에 포함된 노드들은
상기 하나 이상의 인버터의 출력에 위치하는 노드 또는 상기 적어도 하나의 NAND 게이트의 출력에 위치하는 노드이고,
상기 링 오실레이터가 복수이면 어느 하나의 링 오실레이터 셀에 포함된 노드들과 상기 적층의 방향을 기준으로 각각 동위상인 다른 링 오실레이터 셀에 포함된 노드들이 서로 연결되는 것을 특징으로 하는, 링 오실레이터의 발진 제어 회로.
According to claim 1,
The one or more ring oscillator cells,
Connected to each other in a stacked structure stacked up in a stack,
Nodes included in each of the one or more ring oscillator cells
A node located at an output of the at least one inverter or a node located at an output of the at least one NAND gate,
When the ring oscillator is plural, nodes included in one ring oscillator cell and nodes included in another ring oscillator cell in phase with respect to the stacking direction are connected to each other, oscillation control of the ring oscillator Circuit.
제1 항에 있어서,
상기 발진 제어 회로는
상기 NAND 게이트에 인가되는 전압을 조절하여 링 오실레이터의 발진 주파수를 조절하는 전원부;를 더 포함하는 것을 특징으로 하는, 링 오실레이터의 발진 제어 회로.
According to claim 1,
The oscillation control circuit
And a power supply unit configured to adjust an oscillation frequency of a ring oscillator by adjusting a voltage applied to the NAND gate.
삭제delete 삭제delete
KR1020180070503A 2018-06-19 2018-06-19 A ring oscillator including nand gate and an oscillator control circuit controlling the same KR102013934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180070503A KR102013934B1 (en) 2018-06-19 2018-06-19 A ring oscillator including nand gate and an oscillator control circuit controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180070503A KR102013934B1 (en) 2018-06-19 2018-06-19 A ring oscillator including nand gate and an oscillator control circuit controlling the same

Publications (1)

Publication Number Publication Date
KR102013934B1 true KR102013934B1 (en) 2019-08-23

Family

ID=67763823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180070503A KR102013934B1 (en) 2018-06-19 2018-06-19 A ring oscillator including nand gate and an oscillator control circuit controlling the same

Country Status (1)

Country Link
KR (1) KR102013934B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006139756A (en) * 2004-09-28 2006-06-01 Micronas Gmbh Random number generator and method for generating random number
KR100779108B1 (en) 2006-08-22 2007-11-27 주식회사엘디티 Oscillator able to adjust the frequency
JP2008113287A (en) * 2006-10-31 2008-05-15 Seiko Epson Corp Pulse generation circuit, communication equipment having pulse generation circuit, and electronic equipment
KR101754224B1 (en) * 2016-04-01 2017-07-05 한림대학교 산학협력단 Method for synchronizing multi-chp system clock signal using ring oscillator and appatus thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006139756A (en) * 2004-09-28 2006-06-01 Micronas Gmbh Random number generator and method for generating random number
KR100779108B1 (en) 2006-08-22 2007-11-27 주식회사엘디티 Oscillator able to adjust the frequency
JP2008113287A (en) * 2006-10-31 2008-05-15 Seiko Epson Corp Pulse generation circuit, communication equipment having pulse generation circuit, and electronic equipment
KR101754224B1 (en) * 2016-04-01 2017-07-05 한림대학교 산학협력단 Method for synchronizing multi-chp system clock signal using ring oscillator and appatus thereof

Similar Documents

Publication Publication Date Title
KR100845133B1 (en) High resolution time-to-digital converter
CN105954596B (en) A kind of circuit measured for small capacitances detection of mismatch and absolute value and method
US11692880B2 (en) 3D thermal detection circuits and methods
CN110120384A (en) Metal to metal capacitor
US8102187B2 (en) Localized calibration of programmable digital logic cells
KR101829647B1 (en) Touch panel calibration system
US20110019321A1 (en) Leakage sensor and switch device for deep-trench capacitor array
US20110006851A1 (en) Unit inverter having linearly varying delay response characteristic and digitally controlled oscillator including the unit inverter
KR102013934B1 (en) A ring oscillator including nand gate and an oscillator control circuit controlling the same
GB2462936A (en) Estimating a leakage current in a semiconductor device
KR102013933B1 (en) A ring oscillator including tri-state inverter and an oscillator control circuit controlling the same
CN111027102A (en) High-safety configurable RO-PUF circuit structure
US8829985B2 (en) Time difference amplifier circuit
US7921397B2 (en) Method of designing semiconductor integrated circuits, and semiconductor integrated circuits that allow precise adjustment of delay time
US11543229B2 (en) Sensor misalignment measuring device
US6600680B2 (en) Circuit configuration and method for determining a time constant of a storage capacitor of a memory cell in a semiconductor memory
KR101991123B1 (en) Sensor device including ring oscillator cell
KR20010015212A (en) Method and apparatus for generating logic cell library and method and apparatus for wiring layout using the same
US8139401B2 (en) Integrated circuit with a memory matrix with a delay monitoring column
Al-Qawasmi et al. An investigation of the accuracy of the VPR and COFFE area models in predicting the layout area of FPGA lookup tables
US6333680B1 (en) Method and system for characterizing coupling capacitance between integrated circuit interconnects
US20220082621A1 (en) Device and method for measuring characteristics of a wafer
CN102683324B (en) Test structure for interconnected metal capacitors
WO2022059400A1 (en) Oscillator circuit, distance measurement device and distance measurement method
CN114217193A (en) NAND gate tree structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant