KR100776162B1 - Method of manufacturing image device having p-type dopants region - Google Patents

Method of manufacturing image device having p-type dopants region Download PDF

Info

Publication number
KR100776162B1
KR100776162B1 KR1020050127218A KR20050127218A KR100776162B1 KR 100776162 B1 KR100776162 B1 KR 100776162B1 KR 1020050127218 A KR1020050127218 A KR 1020050127218A KR 20050127218 A KR20050127218 A KR 20050127218A KR 100776162 B1 KR100776162 B1 KR 100776162B1
Authority
KR
South Korea
Prior art keywords
trench
type impurity
spike
rtp
semiconductor substrate
Prior art date
Application number
KR1020050127218A
Other languages
Korean (ko)
Other versions
KR20070066259A (en
Inventor
이주현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050127218A priority Critical patent/KR100776162B1/en
Publication of KR20070066259A publication Critical patent/KR20070066259A/en
Application granted granted Critical
Publication of KR100776162B1 publication Critical patent/KR100776162B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

포토 다이오드의 누설 전류를 유발함이 없이 소자 분리막의 내표면에 p형 불순물 영역을 형성할 수 있는 이미지 소자의 제조방법을 개시한다. 개시된 본 발명은, 반도체 기판에 트렌치를 형성한다음, 상기 트렌치 내표면에 p형 불순물을 주입한다. 그후, 상기 트렌치 내부에 절연막을 충진하여, 소자 분리막을 형성하고, 상기 p형의 불순물을 스파이크 RTP(rapid thermal process)를 진행한다. 상기 스파이크 RTP는 1분 이하의 시간 동안 1000 내지 2000℃의 온도에서 순간 열처리하는 것이고, 상기 스파이크 RTP는 O2 또는 N2 분위기에서 진행할 수 있다.A method of manufacturing an image device capable of forming a p-type impurity region on an inner surface of a device isolation film without causing leakage current of a photodiode is disclosed. The disclosed invention forms a trench in a semiconductor substrate, and then implants p-type impurities into the trench inner surface. Thereafter, an insulating film is filled in the trench to form an isolation layer, and a spike thermal process (RTP) is performed on the p-type impurity. The spike RTP is an instant heat treatment at a temperature of 1000 to 2000 ° C. for a time of 1 minute or less, and the spike RTP may proceed in an O 2 or N 2 atmosphere.

스파이크 RTP, p형 불순물 영역, 누설 전류, 암전류 Spike RTP, p-type impurity region, leakage current, dark current

Description

이미지 소자의 제조방법{Method of manufacturing image device having p-type dopants region}Method of manufacturing image device having p-type dopants region

도 1 및 도 2는 종래의 이미지 소자의 소자 분리막을 제조하는 방법을 설명하기 위한 도면이다.1 and 2 are views for explaining a method of manufacturing a device isolation film of a conventional image device.

도 3a 내지 도 3f는 본 발명에 따른 이미지 소자의 소자 분리막 제조방법을 설명하기 위한 단면도들이다.3A to 3F are cross-sectional views illustrating a method of fabricating an isolation layer of an image device according to the present invention.

도 4는 본 발명의 스파이크 RTP와 종래의 어닐링 공정에 따른 확산 깊이를 보여주는 그래프이다.Figure 4 is a graph showing the depth of diffusion according to the spike RTP of the present invention and the conventional annealing process.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 115 : 트렌치100 semiconductor substrate 115 trench

130 : p형 불순물 140 : p형 불순물 영역130: p-type impurity 140: p-type impurity region

본 발명은 이미지 소자의 제조방법에 관한 것으로, 보다 구체적으로는 댕글링 본드를 제거하기 위한 p형 불순물 영역을 갖는 이미지 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an image device, and more particularly, to a method of manufacturing an image device having a p-type impurity region for removing dangling bonds.

현재 CMOS 이미지 소자는 CCD(charge coupled device)에 비해 제조가 용이하고 낮은 가격으로 생산이 가능하므로, 고체 촬상 분야에서 지배적으로 이용되고 있다. 또한, CMOS 이미지 소자의 단위 픽셀은 MOS 트랜지스터들로 구성됨에 따라 CCD에 비해 보다 좁은 면적에 구현되어, 높은 해상도를 제공할 수 있다. 더욱이, 신호 처리 로직(signal processing logic)을 픽셀들이 형성되어 있는 이미지 회로에 형성시킬 수 있으므로, 이미지 회로와 신호 처리 회로를 하나로 집적시킬 수 있다는 장점을 갖는다.Current CMOS image devices are dominant in solid-state imaging because they are easier to manufacture and can be produced at lower cost than charge coupled devices (CCDs). In addition, since the unit pixel of the CMOS image device is composed of MOS transistors, the unit pixel of the CMOS image element may be implemented in a smaller area than the CCD, thereby providing high resolution. Furthermore, signal processing logic can be formed in the image circuit in which the pixels are formed, which has the advantage that the image circuit and the signal processing circuit can be integrated into one.

CMOS 이미지 소자의 단위 픽셀은 이미지를 센싱하기 위하여 포토 다이오드를 포함한다. 또한, 대부분의 단위 픽셀은 상기 포토 다이오드와 함께 포토 다이오드에서 감지된 신호를 신호 처리 회로에 전달하기 위한 트랜지스터들, 예컨대 트랜스퍼 트랜지스터, 리셋 트랜지스터 및 증폭기 트랜지스터를 추가로 포함한다. The unit pixel of the CMOS image device includes a photodiode for sensing an image. In addition, most of the unit pixels further include transistors, such as transfer transistors, reset transistors, and amplifier transistors, for transmitting the signal sensed at the photodiode to the signal processing circuit together with the photodiode.

그런데, 이러한 구조의 CMOS 이미지 센서는 그 구조적인 문제로 인해 암 전류가 발생된다. 상기 암 전류는 CMOS 이미지 센서의 이종의 계면, 예컨대, 실리콘 기판과 실리콘 산화막 계면에 발생되는 댕글링 본드(dangling bond)에 기인된다. 댕글링 본드는 알려진 바와 같이 에너지 대역에서 가전자 대역과 전도 대역 사이에 위치함에 따라, 광의 제공과 상관없이 전자를 포획하여 전도 대역으로 천이시킨다. 이렇게 천이된 전자는 홀과 재결합(recombination)되어, 화상을 촬상하지 않았는데도 불구하고 마치 화상을 촬상한 것처럼 화면상에 흰 점(white spot)이 나타나게 된다. 이러한 흰 점을 암 전류라 일컫는다.However, the CMOS image sensor having such a structure generates a dark current due to its structural problem. The dark current is caused by dangling bonds generated at heterogeneous interfaces of the CMOS image sensor, for example, at the silicon substrate and the silicon oxide film interface. The dangling bonds, as known, are located between the valence band and the conduction band in the energy band, thereby trapping and transitioning the electron to the conduction band regardless of the provision of light. The transferred electrons are recombined with the holes so that a white spot appears on the screen as if the images were captured even though the images were not captured. This white spot is called dark current.

종래에는 상기와 같이 암전류를 유발하는 댕글링 본드를 제거하기 위하여, CMOS 이미지 센서가 형성되는 이종 계면, 즉 기판 표면에 p형의 불순물 영역을 형성하였다. 또한, 상기 기판은 소자 분리막을 포함하는 것으로서, 소자 분리막의 내벽면에도 댕글링 본드를 방지하기 위한 p형의 불순물 영역을 형성하여야 한다.Conventionally, in order to remove the dangling bond causing the dark current as described above, a p-type impurity region is formed on a heterogeneous interface on which the CMOS image sensor is formed, that is, the substrate surface. In addition, the substrate includes an isolation layer, and a p-type impurity region must be formed on the inner wall of the isolation layer to prevent dangling bonds.

도 1 및 도 2는 일반적인 CMOS 이미지 센서의 소자 분리막 제조방법을 설명하기 위한 각 공정별 단면도이다.1 and 2 are cross-sectional views of respective processes for describing a method of manufacturing a device isolation film of a general CMOS image sensor.

도 1을 참조하면, 반도체 기판(10)의 소정 부분을 비등방성 식각하여, 트렌치(15)를 형성한다. Referring to FIG. 1, a predetermined portion of the semiconductor substrate 10 is anisotropically etched to form the trench 15.

그리고 나서, 도 2에 도시된 바와 같이, 틸트(tilt) 이온 주입 방식에 의해 트렌치(15)의 측벽 및 바닥부에 p형 불순물을 이온 주입한다. 그후, p형의 불순물(20)들을 활성화시키기 위하여 어닐링 공정을 실시하여, 트렌치(15) 측벽 및 바닥부에 p형 불순물 영역(20)이 형성되며, 이 p형 불순물 영역(20)이 확산 베리어로 작용하게 된다. 아울러, 트렌치(15)의 내표면의 댕글링 본드들이 상기 p형 불순물(20)과 결합된다. 그 다음, 도면에는 도시되지 않았지만, 트렌치(15)가 충진되도록 산화막을 증착하고, 산화막을 평탄화시켜, 소자 분리막을 형성한다. Then, as shown in FIG. 2, p-type impurities are implanted into the sidewalls and the bottom of the trench 15 by a tilt ion implantation method. Afterwards, an annealing process is performed to activate the p-type impurities 20, so that the p-type impurity regions 20 are formed in the sidewalls and the bottom of the trench 15, and the p-type impurity regions 20 are diffusion barriers. Will act as. In addition, dangling bonds on the inner surface of the trench 15 are combined with the p-type impurity 20. Next, although not shown in the figure, an oxide film is deposited so that the trench 15 is filled, and the oxide film is planarized to form an element isolation film.

그런데, 상기 이미지 소자는 p형의 불순물들을 활성화시키기 위한 어닐링 공정 및 이후 디스로케이션(dislocation) 결함을 방지하기 위한 추가의 어닐링 공정이 요구된다. 이러한 어닐링 공정은 퍼니스(furnace)에서 장시간 동안 진행됨에 의해 상기 p형의 불순물들이 점점 확산되어 상기 p형 불순물 영역이 확산 베리어의 역할을 수행하지 못하게 된다. 또한, 상기한 불순물들이 포토 다이오드 예정 영역으로 유입되어, 포토 다이오드의 누설 전류를 유발한다. However, the image device requires an annealing process for activating p-type impurities and an additional annealing process for preventing subsequent dislocation defects. The annealing process is performed for a long time in a furnace, and the p-type impurities gradually diffuse to prevent the p-type impurity region from serving as a diffusion barrier. In addition, the impurities are introduced into a predetermined area of the photodiode, causing leakage current of the photodiode.

이에 따라, 현재에는 p형의 불순물을 활성화시켜야 함에도 불구하고, 포토 다이오드의 누설 전류 때문에 어닐링 공정을 수행하지 못하고 있다. Accordingly, although an p-type impurity needs to be activated, an annealing process cannot be performed due to the leakage current of the photodiode.

따라서, 본 발명의 목적은 포토 다이오드의 누설 전류를 유발함이 없이 소자 분리막의 내표면에 p형 불순물 영역을 형성할 수 있는 이미지 소자의 제조방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide a method of manufacturing an image device capable of forming a p-type impurity region on an inner surface of an isolation layer without causing leakage current of a photodiode.

상기한 본 발명의 목적을 달성하기 위한 본 발명은, 반도체 기판에 트렌치를 형성한다음, 상기 트렌치 내표면에 p형 불순물을 주입한다. 그후, 상기 트렌치 내부에 절연막을 충진하여, 소자 분리막을 형성하고, 상기 p형의 불순물을 스파이크 RTP(rapid thermal process)를 진행한다. In order to achieve the above object of the present invention, a trench is formed in a semiconductor substrate, and then p-type impurities are implanted into the trench inner surface. Thereafter, an insulating film is filled in the trench to form an isolation layer, and a spike thermal process (RTP) is performed on the p-type impurity.

상기 스파이크 RTP는 1분 이하의 시간 동안 1000 내지 2000℃의 온도에서 순간 열처리하는 것이고, 상기 스파이크 RTP는 O2 또는 N2 분위기에서 진행할 수 있다.The spike RTP is an instant heat treatment at a temperature of 1000 to 2000 ° C. for a time of 1 minute or less, and the spike RTP may proceed in an O 2 or N 2 atmosphere.

상기 p형 불순물은 1017 내지 1018/㎤의 농도 및 상기 p형의 불순물 영역의 접합 깊이가 300 내지 500Å 정도가 될 수 있는 에너지를 가지고 이온 주입할 수 있으며, 상기 스파이크 RTP를 진행하는 단계 이후에, 상기 반도체 기판 내에 웰을 형성하는 단계를 더 포함할 수 있다.The p-type impurity may be ion implanted with a concentration of 10 17 to 10 18 / cm 3 and an energy of which the junction depth of the p-type impurity region may be about 300 to 500 kW, and after the spike RTP is performed. The method may further include forming a well in the semiconductor substrate.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 3a 내지 도 3f는 본 발명에 따른 이미지 소자의 소자 분리막 제조방법을 설명하기 위한 단면도들이다.3A to 3F are cross-sectional views illustrating a method of fabricating an isolation layer of an image device according to the present invention.

먼저, 도 3a를 참조하며, 반도체 기판(100) 상부에 패드 산화막(105) 및 실리콘 질화막(110)을 순차적으로 적층한다. 그 다음, 소자 분리 예정 영역이 노출되도록 실리콘 질화막(110) 및 패드 산화막(105)을 식각한다. 잔류하는 실리콘 질화막(110)을 마스크로 이용하여 상기 반도체 기판(100)을 소정 깊이만큼 식각하여, 트렌치(115)를 형성한다.First, referring to FIG. 3A, the pad oxide layer 105 and the silicon nitride layer 110 are sequentially stacked on the semiconductor substrate 100. Next, the silicon nitride film 110 and the pad oxide film 105 are etched to expose the device isolation region. The trench 115 is formed by etching the semiconductor substrate 100 by a predetermined depth using the remaining silicon nitride film 110 as a mask.

도 3b를 참조해서, 상기 트렌치(115) 표면의 손상등을 치유하기 위하여 트렌치(115) 표면을 열산화시킨다. 도면 부호 120은 열산화 공정에 의해 생성된 열산화막을 나타낸다. 그후 잔류하는 실리콘 질화막(110)을 제거한다.Referring to FIG. 3B, the surface of the trench 115 is thermally oxidized to cure damage or the like on the surface of the trench 115. Reference numeral 120 denotes a thermal oxide film produced by the thermal oxidation process. Thereafter, the remaining silicon nitride film 110 is removed.

다음, 도 3c에 도시된 바와 같이, 상기 트렌치(115)가 노출되도록 포토레지스트 패턴(125)을 형성한다. 상기 포토레지스트 패턴(125)은 상기 트렌치(115)의 사이즈보다는 약간 크게 형성할 수 있다. 댕글링 본드를 제거하기 위하여, 노출된 트렌치(115) 내표면의 틸트 이온 주입에 의해 p형 불순물(130)을 형성한다. 이때, 상기 p형 불순물(130)은 종래에 비해 낮은 농도 및 에너지 범위로 이온 주입한다. 즉, p형의 불순물은 종래 보다 낮은 농도인 1017 내지 1018/㎤의 농도로 이온 주입되며, 접합 깊이가 500Å 이하, 바람직하게는 300 내지 500Å가 되도록 에너지를 설 정한다. 예를 들어, B 이온이 주입되는 경우 10 내지 20KeV 정도의 에너지로, BF2 이온이 주입되는 경우 70 내지 90KeV 정도의 에너지로, In 이온이 주입되는 경우 150 내지 200KeV의 에너지로 이온 주입함이 바람직하다. 이때, 상기 열산화막(120)은 이온 주입 공정시 상기 트랜치(115) 내표면을 보호하는 역할을 한다. Next, as shown in FIG. 3C, the photoresist pattern 125 is formed to expose the trench 115. The photoresist pattern 125 may be formed slightly larger than the size of the trench 115. In order to remove the dangling bond, the p-type impurity 130 is formed by tilt ion implantation of the exposed inner surface of the trench 115. In this case, the p-type impurity 130 is ion implanted at a lower concentration and energy range than in the prior art. That is, the p-type impurity is ion implanted at a concentration of 10 17 to 10 18 / cm 3, which is lower than that of the prior art, and the energy is set so that the junction depth is 500 kPa or less, preferably 300 to 500 kPa. For example, when B ions are implanted, the energy is preferably about 10 to 20 KeV, when BF 2 is implanted, about 70 to 90 KeV, and when In is implanted, the energy is about 150 to 200 KeV. Do. In this case, the thermal oxide film 120 serves to protect the inner surface of the trench 115 during the ion implantation process.

이어서, 도 3d에 도시된 바와 같이, 상기 포토레지스트 패턴(125)을 공지의 플라즈마 에슁 방식으로 제거한다. 그후, 반도체 기판(100) 결과물 표면을 클리닝한다. 그후, 상기 트렌치(115)가 충진되도록 반도체 기판(100) 결과물 상부에 산화막(135)을 증착한다. Subsequently, as shown in FIG. 3D, the photoresist pattern 125 is removed by a known plasma etching method. Thereafter, the surface of the resultant semiconductor substrate 100 is cleaned. Thereafter, an oxide film 135 is deposited on the semiconductor substrate 100 to fill the trench 115.

도 3e를 참조하여, 반도체 기판(100) 표면이 노출되도록 상기 산화막(135)을 화학적 기계적 연마하여 소자 분리막을 형성한다. Referring to FIG. 3E, the isolation layer is formed by chemical mechanical polishing of the oxide layer 135 to expose the surface of the semiconductor substrate 100.

그리고 나서, 도 3f를 참조하여, 상기 p형 불순물들(130)의 확산을 방지하기 위하여 스파이크 RTP(rapid thermal processing)을 진행한다. 상기 스파이크 RTP는 단시간, 예컨대 1분 이하의 시간 동안, 약 1000 내지 2000℃의 고온(바람직하게는 1500℃의 온도)에서 순간 열처리하는 것을 말한다. 이러한 스파이크 어닐링은 10 slm 이하의 O2 또는 N2 가스 분위기에서 진행될 수 있다. 3F, spike RTP (rapid thermal processing) is performed to prevent diffusion of the p-type impurities 130. The spike RTP refers to instant heat treatment at a high temperature (preferably at a temperature of 1500 ° C.) of about 1000 to 2000 ° C. for a short time, for example a time of 1 minute or less. Such spike annealing can be carried out in an O 2 or N 2 gas atmosphere of 10 slm or less.

이와 같이 순간적으로 스파이크 RTP를 진행하게 되면, 순간적인 열전달에 의해 이온 주입된 p형의 불순물(130)은 활성화된다. 아울러, 상기 스파이크 RTP가 단시간동안 진행되므로써, 상기 p형 불순물(130)들이 넓은 범위로 확산되지 않고, 단지 활성화만 이루어진다. 이에 따라, 상기 p형 불순물 영역(140)이 한정되며, 이 p 형 불순물 영역(140)이 확산 베리어로서 역할을 수행할 수 있게 된다. 또한, 상기 스파이크 RTP에 의해 p형 불순물(130)이 활성화되었으므로, 후속의 어닐링 공정, 예컨대, 디스로케이션을 방지하기 위한 어닐링 공정을 진행하여도 추가 불순물 확산이 발생되지 않는다. When the spike RTP proceeds instantaneously, the p-type impurity 130 implanted by the instantaneous heat transfer is activated. In addition, since the spike RTP proceeds for a short time, the p-type impurities 130 do not diffuse to a wide range, and only activation is performed. Accordingly, the p-type impurity region 140 is limited, and the p-type impurity region 140 may function as a diffusion barrier. In addition, since the p-type impurity 130 is activated by the spike RTP, an additional impurity diffusion does not occur even after a subsequent annealing process, for example, an annealing process for preventing dislocations.

그후, 도면에는 도시되지 않았지만, 웰을 형성하기 위한 이온 주입 공정을 진행한다. Thereafter, although not shown in the figure, an ion implantation process for forming a well is performed.

도 4는 본 발명의 스파이크 RTP와 종래의 어닐링 공정에 따른 확산 깊이를 보여주는 그래프이다. 도 4에서, A는 어닐링 공정시 확산 깊이 곡선을 나타내고, B 및 C는 스파이크 RTP에 따른 확산 깊이 곡선을 나타내는 그래프이다. 도 4에 의하면 동일한 불순물 농도 대역에서 스파이크 RTP를 진행하는 편이 어닐링 공정에 비해 확산 깊이가 훨씬 적음을 알 수 있다. Figure 4 is a graph showing the depth of diffusion according to the spike RTP of the present invention and the conventional annealing process. In FIG. 4, A represents a diffusion depth curve during the annealing process, and B and C are graphs representing a diffusion depth curve according to spike RTP. Referring to FIG. 4, it can be seen that spreading the spike RTP in the same impurity concentration band is much smaller than that of the annealing process.

본 발명은 상기한 실시예에만 국한되는 것은 아니다. 본 실시예에서는 p형 불순물을 이온 주입하는 공정시 마스크로 포토레지스트 패턴을 이용하였다. 하지만, 상기 포토레지스트 패턴 대신, 상기 트렌치를 한정하던 실리콘 질화막을 이용하여도 상관없다.The present invention is not limited to the above embodiment. In this embodiment, a photoresist pattern was used as a mask in the process of ion implanting p-type impurities. However, instead of the photoresist pattern, a silicon nitride film defining the trench may be used.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. .

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 소자 분리막의 댕글 링 본드를 제거하기 위한 p형 불순물 이온을 종래에 비해 낮은 농도 및 낮은 에너지(예컨대, 1017 내지 1018/㎤의 농도 및 상기 p형의 불순물 영역의 접합 깊이가 500Å 이하가 되도록) 주입한다음, 소자 분리막을 형성한다음, 스파이크 RTP 공정을 실시하여 p형의 불순물 영역을 형성한다. 이와 같은 순간 열처리에 의해 상기 p형의 불순물은 포토 다이오드 예정 영역 및 그 밖의 다른 영역쪽으로 확산되지 않으므로, 누설 전류를 유발하지 않게 된다. As described above in detail, according to the present invention, the p-type impurity ions for removing the dangling bonds of the device isolation film have a lower concentration and lower energy (for example, a concentration of 10 17 to 10 18 / cm 3 and The impurity region of the type is implanted so as to have a junction depth of 500 kPa or less), an element isolation film is formed, and then a spike RTP process is performed to form a p-type impurity region. The p-type impurity does not diffuse toward the photodiode predetermined region and other regions by the instant heat treatment, and thus does not cause leakage current.

또한, 상기 p형의 불순물이 종래에 비해 낮은 농도 및 낮은 에너지로 이온 주입되므로, 반도체 기판의 손상 및 스트레스를 줄일 수 있다. In addition, since the p-type impurities are ion implanted at a lower concentration and lower energy than in the related art, damage and stress of the semiconductor substrate may be reduced.

또한, 추가의 어닐링을 진행하더라도, 상기 스파이크 RTP에 의해 상기 p형의 불순물이 처리되었으므로, 추가 확산이 방지된다. 아울러, 불순물의 확산이 방지되므로, 노이즈를 줄일 수 있다.Further, even if further annealing is performed, since the p-type impurity has been processed by the spike RTP, further diffusion is prevented. In addition, since diffusion of impurities is prevented, noise can be reduced.

Claims (5)

패드 산화막 및 실리콘 질화막이 적층된 반도체 기판에 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate on which the pad oxide film and the silicon nitride film are stacked; 상기 트렌치 표면을 열산화 시키는 단계;Thermally oxidizing the trench surface; 상기 실리콘 질화막을 제거한 후, 상기 트렌치 내표면에 p형 불순물을 주입하는 단계;Removing the silicon nitride film and then implanting p-type impurities into the trench inner surface; 상기 트렌치 내부에 절연막을 충진하여, 소자 분리막을 형성하는 단계; 및Filling an insulating layer in the trench to form an isolation layer; And 상기 p형의 불순물을 스파이크 RTP(rapid thermal process)를 진행하는 단계를 포함하는 이미지 소자의 제조방법.And conducting a spike RTP (rapid thermal process) of the p-type impurity. 제 1 항에 있어서, 상기 스파이크 RTP는 1분 이하의 시간 동안 1000 내지 2000℃의 온도에서 순간 열처리하는 것을 특징으로 하는 이미지 소자의 제조방법.The method of claim 1, wherein the spike RTP is instantaneously heat treated at a temperature of 1000 to 2000 ° C. for a time of 1 minute or less. 제 1 항에 있어서, 상기 스파이크 RTP는 O2 또는 N2 분위기에서 진행하는 것을 특징으로 하는 이미지 소자의 제조방법. The method of claim 1, wherein the spike RTP is performed in an O 2 or N 2 atmosphere. 제 1 항에 있어서, 상기 p형 불순물은 1017 내지 1018/㎤의 농도 및 상기 p형의 불순물 영역의 접합 깊이가 300 내지 500Å 정도가 될 수 있는 에너지를 가지고 이온 주입하는 것을 특징으로 하는 이미지 소자의 제조방법.The image of claim 1, wherein the p-type impurity is ion implanted with an energy of 10 17 to 10 18 / cm 3 and a junction depth of the p-type impurity region to be about 300 to 500 kW. Method of manufacturing the device. 제 1 항에 있어서, 상기 스파이크 RTP를 진행하는 단계 이후에, 상기 반도체 기판 내에 웰을 형성하는 단계를 더 포함하는 이미지 소자의 제조방법.The method of claim 1, further comprising forming a well in the semiconductor substrate after the spike RTP.
KR1020050127218A 2005-12-21 2005-12-21 Method of manufacturing image device having p-type dopants region KR100776162B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127218A KR100776162B1 (en) 2005-12-21 2005-12-21 Method of manufacturing image device having p-type dopants region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127218A KR100776162B1 (en) 2005-12-21 2005-12-21 Method of manufacturing image device having p-type dopants region

Publications (2)

Publication Number Publication Date
KR20070066259A KR20070066259A (en) 2007-06-27
KR100776162B1 true KR100776162B1 (en) 2007-11-12

Family

ID=38365330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127218A KR100776162B1 (en) 2005-12-21 2005-12-21 Method of manufacturing image device having p-type dopants region

Country Status (1)

Country Link
KR (1) KR100776162B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046617B2 (en) 2020-09-04 2024-07-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082587A (en) * 2004-02-19 2005-08-24 매그나칩 반도체 유한회사 Method for manufacturing image sensor
KR20050117556A (en) * 2003-03-12 2005-12-14 마이크론 테크놀로지, 인크 Angled implant for trench isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117556A (en) * 2003-03-12 2005-12-14 마이크론 테크놀로지, 인크 Angled implant for trench isolation
KR20050082587A (en) * 2004-02-19 2005-08-24 매그나칩 반도체 유한회사 Method for manufacturing image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046617B2 (en) 2020-09-04 2024-07-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same

Also Published As

Publication number Publication date
KR20070066259A (en) 2007-06-27

Similar Documents

Publication Publication Date Title
JP4742602B2 (en) Solid-state imaging device and manufacturing method thereof
JP5629450B2 (en) Semiconductor device and method for forming semiconductor device
JP2006019360A (en) Solid-state image pickup device and its manufacturing method
US7713808B2 (en) CMOS image sensor and method for fabricating the same
TWI740641B (en) Image sensor and method for forming image sensor
JP2007027686A (en) Image sensor and method for manufacturing same
JP5976500B2 (en) Method of manufacturing a CMOS image sensor for protecting a photodiode from plasma damage
US20180182790A1 (en) Method for manufacturing a semiconductor device
JP2006287117A (en) Semiconductor device and its manufacturing method
US7537971B2 (en) Method for fabricating CMOS image sensor
US8071417B2 (en) Image sensor and fabrication method thereof
CN100576511C (en) The manufacture method of cmos image sensor
JP2009071308A (en) Method of manufacturing image sensor
KR100776162B1 (en) Method of manufacturing image device having p-type dopants region
JP2007141937A (en) Solid-state imaging device, semiconductor device and method of manufacturing the same
JP2007141938A (en) Solid-state imaging device and its manufacturing method
US7659133B2 (en) Method for manufacturing CMOS image sensor
KR20110077409A (en) Image sensor and fabricating method thereof
KR100746472B1 (en) Method for fabricating cmos image sensor
KR20070050511A (en) Method of forming an device isolation area and method of forming an image device using the same
KR100776126B1 (en) Method for fabricating semiconductor device
KR100924047B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100718782B1 (en) Method for manufacturing image sensor
KR100716914B1 (en) Fabrication method of cmos image sensor
KR100982604B1 (en) Image sensor and manufacturing method of image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee