KR100775137B1 - Method of growing nitride semiconductor layer - Google Patents
Method of growing nitride semiconductor layer Download PDFInfo
- Publication number
- KR100775137B1 KR100775137B1 KR1020060070239A KR20060070239A KR100775137B1 KR 100775137 B1 KR100775137 B1 KR 100775137B1 KR 1020060070239 A KR1020060070239 A KR 1020060070239A KR 20060070239 A KR20060070239 A KR 20060070239A KR 100775137 B1 KR100775137 B1 KR 100775137B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- etching
- gan
- masks
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 27
- 229910002601 GaN Inorganic materials 0.000 description 26
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
Abstract
Description
도 1 내지 도 4는 통상적인 ELOG법을 이용한 질화물 반도체층의 성장 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.1 to 4 are cross-sectional views sequentially showing the growth method of a nitride semiconductor layer using a conventional ELOG method.
도 5 내지 도 8은 본 발명의 실시예에 따른 ELOG법을 이용한 질화물 반도체층의 성장 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.5 to 8 are cross-sectional views sequentially showing the growth method of the nitride semiconductor layer using the ELOG method according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
100: 기판 110: GaN층100: substrate 110: GaN layer
120: 마스크 d: 전위120: mask d: dislocation
본 발명은 질화물 반도체층의 성장 방법에 관한 것으로, 보다 상세하게는 전위와 같은 격자 결함을 감소시킴으로써, 질화물계 반도체 발광다이오드의 품질 향 상에 기여할 수 있는 질화물 반도체층의 성장 방법에 관한 것이다.The present invention relates to a method for growing a nitride semiconductor layer, and more particularly, to a method for growing a nitride semiconductor layer that can contribute to improving the quality of a nitride-based semiconductor light emitting diode by reducing lattice defects such as dislocations.
최근, 갈륨나이트라이드(GaN)를 비롯한 질화물을 이용한 질화물 반도체는 그 우수한 물리, 화학적 특성에 기인하여 현재 광전재료 및 전자소자의 핵심 소재로 각광받고 있다. 특히, 질화물 반도체 발광소자는 녹색, 청색 및 자외 영역까지의 빛을 생성할 수 있으며, 기술 발전으로 인해 그 휘도가 비약적으로 향상됨에 따라 총천연색 전광판, 조명 장치 등의 분야에도 적용되고 있다.Recently, nitride semiconductors using nitrides, including gallium nitride (GaN), have been in the spotlight as core materials of optoelectronic materials and electronic devices due to their excellent physical and chemical properties. In particular, the nitride semiconductor light emitting device can generate light in the green, blue and ultraviolet regions, and has been applied to fields such as full color display boards, lighting devices, etc., as the brightness is dramatically improved due to the development of technology.
이와 같은 질화물 반도체는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물 반도체 물질을 사용하고 있으며, 특히 GaN를 이용한 반도체 발광소자에 대한 연구가 현재 활발하게 진행되고 있다. 상기 질화물 반도체 발광소자에는, GaN 등과 같은 질화물 반도체 물질과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에, 절연성 기판인 사파이어 기판이 널리 사용되고 있다.Such a nitride semiconductor uses a nitride semiconductor material having an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. In particular, research on semiconductor light emitting devices using GaN has been actively conducted. In the nitride semiconductor light emitting device, since there is no commercial substrate having the same crystal structure and lattice matching with a nitride semiconductor material such as GaN, a sapphire substrate which is an insulating substrate is widely used.
일반적으로 질화물 반도체 물질로 이루어진 단결정 박막 성장은 이종 기판인 사파이어 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용한 헤테로 에피택시(hetero epitaxy)법으로 이루어진다. 이 경우, 사파이어 기판과 질화물 반도체 물질의 박막 사이에는 격자 상수 및 열팽창 계수의 불일치로 인해 전위(dislocation)라고 하는 격자 결함이 발생한다.In general, single crystal thin film growth made of a nitride semiconductor material is performed by a hetero epitaxy method using a MOCVD (Metal Organic Chemical Vapor Deposition) method on a sapphire substrate which is a heterogeneous substrate. In this case, a lattice defect called dislocation occurs between the sapphire substrate and the thin film of nitride semiconductor material due to the mismatch of lattice constant and thermal expansion coefficient.
현재까지, 상기 전위를 감소시키기 위한 기술로는, GaN를 측면 방향으로 성장시키는 ELOG(Epitaxial Lateral Overgrowth)법, LEPS(Lateral Epitaxy on Patterned Sapphire Substrate)법, 및 PE(Pendeo Epitaxy)법 등이 제안되었다.Until now, as a technique for reducing the dislocation, the epitaxial lateral overgrowth (ELOG) method, the latent epitaxy on patterned sapphire substrate (LEPS) method, the peneo epitaxy (PE) method, etc. for growing GaN laterally have been proposed. .
특히, 상기 ELOG법은 낮은 전위 밀도를 갖는 고품질 에피택셜층의 형성을 보장할 수 있는 기술로 알려져 있다. 상기 ELOG법은 GaN을 측면 방향으로 성장시켜 사파이어 기판과 GaN층 계면에서 형성된 결함이 상층부로 이동하는 것을 억제하는 방법이다. 상기 ELOG법은 사파이어 기판 위 또는 1차 성장시킨 GaN 에피층의 상면에 유전체 마스크를 형성한 후, 마스크가 형성되지 않은 부분에서 GaN을 재성장시켜 마스크 상면에서는 GaN을 측방향으로 성장시키는 것이다.In particular, the ELOG method is known as a technique capable of ensuring the formation of a high quality epitaxial layer having a low dislocation density. The ELOG method is a method of growing GaN in the lateral direction to suppress movement of defects formed at the interface between the sapphire substrate and the GaN layer to the upper layer portion. In the ELOG method, a dielectric mask is formed on the sapphire substrate or on the upper surface of the first grown GaN epitaxial layer, and then GaN is grown again on the portion where the mask is not formed to grow GaN laterally.
이하, 도 1 내지 도 4를 참조하여 이러한 ELOG법을 이용한 질화물 반도체층의 성장 방법에 대해 상세히 설명한다.Hereinafter, the growth method of the nitride semiconductor layer using the ELOG method will be described in detail with reference to FIGS. 1 to 4.
도 1 내지 도 4는 통상적인 ELOG법을 이용한 질화물 반도체층의 성장 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1 to 4 are sectional views sequentially shown to explain a method of growing a nitride semiconductor layer using a conventional ELOG method.
우선, 도 1에 도시한 바와 같이, 사파이어 기판(100) 상에 GaN층(110)을 소정 두께만큼 1차 성장시킨다. 이 때, 상기 사파이어 기판(100) 상에 성장되는 GaN층(110) 내에는 필연적으로 전위(d)라는 격자 결함이 발생된다.First, as shown in FIG. 1, the GaN
다음으로, 도 2에 도시한 바와 같이, 상기 1차 성장된 GaN층(110) 상에, SiO2 등을 이용하여 서로 소정간격 이격된 복수의 마스크(120)를 형성한다.Next, as shown in FIG. 2, on the first grown
그런 다음, 도 3에 도시한 바와 같이, 상기 마스크(120)가 형성되지 않은 부분의 GaN층(110) 상에 상기 GaN층(110)을 재성장시킨다.Then, as shown in FIG. 3, the GaN
이 때, 상기와 같이 마스크(120)를 형성한 후, 상기 GaN층(110)을 재성장시킴에 따라, 상기 마스크(120) 사이의 영역(이하, "윈도우(window) 영역"이라 칭하기로 함.)에서 성장되는 GaN층(110)은 수직 방향으로 성장하다가, 상기 마스크(120)의 상부 영역(이하, "윙(wing) 영역"이라 칭하기로 함.)에서는 도 3에 화살표로 나타낸 것과 같이 측면 방향으로 성장하게 된다.At this time, as the GaN
도 4에 도시한 바와 같이, 상기 GaN층(110)의 측면 성장이 완료되고 나면, 마스크(120)가 형성되지 않은 윈도우 영역의 GaN층(110)에는 전위(d)가 수직 방향으로 그대로 전파되지만, 상기 마스크(120)가 형성된 윙 영역의 GaN층(110)에서는 측면 방향으로의 성장이 일어남으로써, 마스크(120) 하부의 전위(d)가 상부로 전파되지 않아, 전체적인 GaN층(110) 내에서의 격자 결함이 감소될 수 있다.As shown in FIG. 4, after the lateral growth of the
그러나, 이러한 ELOG법을 이용하여 GaN층(110)을 성장시킨다 하더라도, 윈도우 영역에는 여전히 전위(d) 밀도가 높으므로, 종래의 ELOG 방식을 통해 얻을 수 있는 격자 결함 감소에 의한 질화물계 반도체 발광다이오드의 품질 향상효과가 충분하지 않다.However, even when the GaN
따라서, 당 기술분야에서는 격자 결함 감소에 의한 품질 향상효과를 극대화할 수 있는 새로운 방안이 요구되고 있다.Therefore, there is a need in the art for a new way to maximize the quality improvement effect by reducing the grid defects.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 전위와 같은 격자 결함을 감소시킴으로써, 질화물계 반도체 발광다 이오드의 품질을 더욱 향상시킬 수 있는 질화물 반도체층의 성장 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to grow a nitride semiconductor layer capable of further improving the quality of nitride-based semiconductor light emitting diodes by reducing lattice defects such as dislocations. To provide.
상기 목적을 달성하기 위해, 본 발명은, 기판 상에 질화물 반도체층을 성장시키는 단계; 상기 질화물 반도체층 상에 서로 소정간격 이격된 복수의 마스크를 형성하는 단계; 상기 마스크 사이의 상기 질화물 반도체층 부분을 식각하는 단계; 및 상기 식각후 잔류된 질화물 반도체층 상에 상기 질화물 반도체층을 재성장시키는 단계;를 포함하는 질화물 반도체층의 성장 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of growing a nitride semiconductor layer on a substrate; Forming a plurality of masks spaced apart from each other by a predetermined distance on the nitride semiconductor layer; Etching portions of the nitride semiconductor layer between the masks; And re-growing the nitride semiconductor layer on the nitride semiconductor layer remaining after the etching.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 질화물 반도체층의 식각은, 상기 질화물 반도체층이 패싯(facet) 구조의 홈을 갖도록 수행하는 것이 바람직하다.In the growth method of the nitride semiconductor layer of the present invention, the etching of the nitride semiconductor layer is preferably performed such that the nitride semiconductor layer has a groove having a facet structure.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 질화물 반도체층의 식각은, 습식 식각 방식으로 수행하는 것이 바람직하다.In the growth method of the nitride semiconductor layer of the present invention, the etching of the nitride semiconductor layer is preferably performed by a wet etching method.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 습식 식각은, KOH, NaOH, H3PO4, H2SO4 및 HCl로 구성된 군으로부터 선택되는 어느 하나를 포함하는 식각 용액을 이용하여 수행하는 것이 바람직하다.In addition, in the growth method of the nitride semiconductor layer of the present invention, the wet etching is performed using an etching solution including any one selected from the group consisting of KOH, NaOH, H 3 PO 4 , H 2 SO 4 and HCl. It is desirable to.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 습식 식각은, 50℃ 내지 200℃의 온도에서 수행하는 것이 바람직하다. 이는, 상기 질화물 반도체층의 습식 식각 온도가 50℃ 미만일 경우에는, 식각이 제대로 이루어지지 않을 수 있고, 200℃를 초과할 경우에는, 식각 용액이 증발하거나 식각 용액 조성물의 농도 조절에 어려움이 있기 때문이다.In addition, in the growth method of the nitride semiconductor layer of the present invention, the wet etching is preferably performed at a temperature of 50 ℃ to 200 ℃. This is because when the wet etching temperature of the nitride semiconductor layer is less than 50 ° C., etching may not be performed properly, and when it exceeds 200 ° C., the etching solution may evaporate or it may be difficult to control the concentration of the etching solution composition. to be.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 질화물 반도체층은, GaN, AlGaN, InGaN 및 AlInGaN로 구성된 군으로부터 선택되는 어느 하나로 이루어지는 것이 바람직하다.In the growth method of the nitride semiconductor layer of the present invention, the nitride semiconductor layer is preferably made of any one selected from the group consisting of GaN, AlGaN, InGaN, and AlInGaN.
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 마스크는 SiO2 또는 Si3N4로 이루어지는 것이 바람직하다.In the growth method of the nitride semiconductor layer of the present invention, the mask is preferably made of SiO 2 or Si 3 N 4 .
또한, 본 발명의 질화물 반도체층의 성장 방법에서, 상기 기판은 사파이어, Si, AlN, ZnO, AlGaN 및 SiC로 구성된 군으로부터 선택되는 어느 하나로 이루어지는 것이 바람직하다.In the growth method of the nitride semiconductor layer of the present invention, the substrate is preferably made of any one selected from the group consisting of sapphire, Si, AlN, ZnO, AlGaN and SiC.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.
이제 본 발명의 실시예에 따른 질화물 반도체층의 성장 방법에 대하여 도면 을 참고로 하여 상세하게 설명한다.Now, a method of growing a nitride semiconductor layer according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 5 내지 도 8은 본 발명의 실시예에 따른 ELOG법을 이용한 질화물 반도체층의 성장 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.5 to 8 are cross-sectional views sequentially showing the growth method of the nitride semiconductor layer using the ELOG method according to an embodiment of the present invention.
우선, 도 5에 도시한 바와 같이, 기판(100) 상에 질화물 반도체층(110)을 소정 두께만큼 1차 성장시킨다.First, as shown in FIG. 5, the
상기 기판(100)은, 사파이어로 이루어지는 것이 일반적이지만, 사파이어 이외에, 상기 기판(100)은 Si, AlN, ZnO, AlGaN 또는 SiC 등으로 이루어질 수 있다.The
또한, 상기 질화물 반도체층(110)은, GaN로 이루어질 수 있고, 상기 GaN 이외에 AlGaN, InGaN 또는 AlInGaN 등으로 이루어질 수도 있다. 이러한 질화물 반도체층(110)은, HVPE(Hydride Vapor Phase Epitaxy)법, MOCVD(Metal Organic Chemical Vapor Deposition)법, 또는 MOVPE(Metal Organic Vapor Phase Epitaxy)법 등으로 성장시키는 것이 바람직하다. 이 때, 상기 기판(100) 상에 성장되는 질화물 반도체층(110) 내에는, 상술한 바와 같이 필연적으로 전위(d)와 같은 격자 결함이 발생된다.In addition, the
다음으로, 도 6에 도시한 바와 같이, 상기 1차 성장된 질화물 반도체층(110) 상에 서로 소정간격 이격된 복수의 마스크(120)를 형성한다.Next, as shown in FIG. 6, a plurality of
상기 마스크(120)는, 상기 질화물 반도체층(110) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 유전체막, 예컨대 SiO2 또는 Si3N4막을 증착한 후, 포토리소그래피법 등을 통해 상기 유전체막의 일부를 선택적으로 식각하여 형성함이 바람직하다.The
그런 다음, 도 7에 도시한 바와 같이, 상기 마스크(120) 사이의 상기 질화물 반도체층(110) 부분을 식각한다. 여기서, 상기 질화물 반도체층(110)의 식각은, 상기 질화물 반도체층(110)의 특정 결정면이 그대로 드러나도록, 즉 상기 질화물 반도체층(110)이 패싯(facet) 구조의 홈을 갖도록 수행하는 것이 바람직하다. 이러한 질화물 반도체층(110)의 식각은 습식 식각 방식으로 수행하는 것이 바람직하다. 이 때, 상기 습식 식각은 KOH를 포함하는 식각 용액을 이용하여 수행하는 것이 바람직하다. 또한, 상기 식각 용액으로서, 상기한 KOH 이외에 NaOH, H3PO4, H2SO4 또는 HCl 등을 포함하는 용액을 이용할 수 있다.Then, as shown in FIG. 7, portions of the
그리고, 상기 습식 식각은 50℃ 내지 200℃의 온도에서 수행하는 것이 바람직하다. 이는, 습식 식각 온도가 50℃ 미만일 경우에는, 식각이 제대로 이루어지지 않을 수 있고, 200℃를 초과할 경우에는, 식각 용액이 증발하거나 식각 용액 조성물의 농도 조절에 어려움이 있기 때문이다.In addition, the wet etching is preferably performed at a temperature of 50 ℃ to 200 ℃. This is because when the wet etching temperature is less than 50 ° C., the etching may not be performed properly, and when the wet etching temperature is higher than 200 ° C., the etching solution may have difficulty in controlling the concentration of the etching solution composition.
그 다음에, 상기 식각후 잔류된 질화물 반도체층(110) 상에 상기 질화물 반도체층(110)을 재성장시킨다. 이 때, 본 발명의 실시예에서와 같이, 식각후 잔류된 질화물 반도체층(110)을 재성장시키게 되면, 상기 마스크(120) 사이의 윈도우 영역에서 성장되는 질화물 반도체층(110)은, 도 7에 화살표로 나타낸 것과 같이 측면 방향으로 성장하다가, 상기 마스크(120) 상부의 윙 영역에서도 역시 측면 방향 으로 성장하게 된다.Next, the
도 8에 도시한 바와 같이, 상기 질화물 반도체층(110)의 측면 성장이 완료되고 나면, 상기 윙 영역의 질화물 반도체층(110)은 물론, 윈도우 영역의 질화물 반도체층(110)은 전위(d)를 거의 포함하지 않는 고품위의 결정성을 가지게 된다.As shown in FIG. 8, after the lateral growth of the
상술한 바와 같이, 본 실시예에 따른 질화물 반도체층의 성장 방법에 의하면, 마스크(120) 사이의 질화물 반도체층(110)을 식각한 후, 이를 재성장시킴으로써, 마스크(120) 상부의 윙 영역에서는 물론, 상기 마스크(120) 사이의 윈도우 영역에서도 측면 방향으로의 성장이 일어나도록 할 수 있다.As described above, according to the growth method of the nitride semiconductor layer according to the present embodiment, the
따라서, 상기 윈도우 영역에서의 전위(d) 밀도, 즉 결정 결함을 획기적으로 감소시킬 수 있다. 상기 결정 결함의 감소는, 질화물계 반도체 발광다이오드의 수명을 연장시키고, 누설 전류(leakage current)를 감소시키는데 중요한 역할을 하는 것으로 알려진 바, 본 발명은 질화물계 반도체 발광다이오드의 품질 향상에 기여할 수 있다.Therefore, it is possible to drastically reduce the dislocation d density in the window region, that is, the crystal defect. The reduction of the crystal defects is known to play an important role in extending the life of the nitride-based semiconductor light emitting diode and reducing leakage current, the present invention can contribute to the quality improvement of the nitride-based semiconductor light emitting diode .
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited to the disclosed embodiments, but various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also belong to the scope of the present invention.
앞에서 설명한 바와 같이, 본 발명에 따른 질화물 반도체층의 성장 방법에 의하면, 마스크 사이의 질화물 반도체층을 식각한 후, 이를 재성장시켜 상기 마스크 상부의 윙 영역에서는 물론, 상기 마스크 사이의 윈도우 영역에서도 상기 질화물 반도체층의 측면 성장이 일어나도록 하여, 상기 윈도우 영역에서의 전위 밀도, 즉 결정 결함을 획기적으로 감소시킬 수 있다.As described above, according to the growth method of the nitride semiconductor layer according to the present invention, the nitride semiconductor layer between the masks are etched and then regrown to form the nitride in the wing region of the upper part of the mask as well as the window region between the masks. By causing the lateral growth of the semiconductor layer to occur, the dislocation density in the window region, that is, the crystal defect, can be drastically reduced.
따라서, 본 발명은 질화물계 반도체 발광다이오드의 품질을 더욱 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of further improving the quality of the nitride semiconductor light emitting diode.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060070239A KR100775137B1 (en) | 2006-07-26 | 2006-07-26 | Method of growing nitride semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060070239A KR100775137B1 (en) | 2006-07-26 | 2006-07-26 | Method of growing nitride semiconductor layer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100775137B1 true KR100775137B1 (en) | 2007-11-08 |
Family
ID=39061606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060070239A KR100775137B1 (en) | 2006-07-26 | 2006-07-26 | Method of growing nitride semiconductor layer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100775137B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10707375B2 (en) | 2015-07-16 | 2020-07-07 | Lg Innotek Co., Ltd. | Light emitting device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151418A (en) * | 2000-11-14 | 2002-05-24 | Sony Corp | Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof |
KR20040036381A (en) * | 2002-10-25 | 2004-04-30 | 엘지전자 주식회사 | METHOD FOR MANUFACTURING GaN SUBSTRATE |
-
2006
- 2006-07-26 KR KR1020060070239A patent/KR100775137B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151418A (en) * | 2000-11-14 | 2002-05-24 | Sony Corp | Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof |
KR20040036381A (en) * | 2002-10-25 | 2004-04-30 | 엘지전자 주식회사 | METHOD FOR MANUFACTURING GaN SUBSTRATE |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10707375B2 (en) | 2015-07-16 | 2020-07-07 | Lg Innotek Co., Ltd. | Light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878252B2 (en) | III-V compound semiconductor epitaxy from a non-III-V substrate | |
US8772831B2 (en) | III-nitride growth method on silicon substrate | |
KR100901822B1 (en) | Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate | |
JPH11145516A (en) | Manufacture of gallium nitride compound semiconductor | |
KR20070079528A (en) | Nitride semiconductor light-emitting diode and method of manufacturing the same | |
JP2000091253A (en) | Method of producing gallium nitride based compound semiconductor | |
KR20140107797A (en) | Method of fabricating nitride substrate | |
US8148178B2 (en) | Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device | |
JP2006060164A (en) | Nitride semiconductor device and method of growing nitride semiconductor crystal | |
KR100506739B1 (en) | Growth method of aluminum-containing nitride semiconductor single crystal | |
KR100773555B1 (en) | Semiconductor substrate having low defects and method of manufacturing the same | |
KR100786797B1 (en) | III-nitride semiconductor on Si related substrate including the step formation and its opto-devices and manufacturing method thereof | |
KR100775137B1 (en) | Method of growing nitride semiconductor layer | |
JP2000091252A (en) | Gallium nitride based compound semiconductor and semiconductor device | |
KR100454907B1 (en) | Nitride Semiconductor substrate and method for manufacturing the same | |
KR101271723B1 (en) | Method For Preparing Group Ⅲ-Nitride Substrate Removed Stacking fault | |
JP4140595B2 (en) | Gallium nitride compound semiconductor | |
KR20090048139A (en) | Nitride-based semiconductor light emitting device and method of manufacturing the same | |
KR101083496B1 (en) | Method for Manufacturing Gallium Nitride Wafer | |
KR100691176B1 (en) | Growth method of nitride semiconductor single crystal | |
JP4172444B2 (en) | Method for producing gallium nitride compound semiconductor | |
KR20050061994A (en) | Method of lateral growth of gan using in doping | |
JP4055763B2 (en) | Gallium nitride compound semiconductor and semiconductor substrate | |
KR20090030651A (en) | A gallium nitride based light emitting device | |
KR20080001375A (en) | Light emitting device of a nitride compound semiconductor having multi buffer layers and the fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |