KR100772610B1 - Apparatus and method for coating a protect matter - Google Patents
Apparatus and method for coating a protect matter Download PDFInfo
- Publication number
- KR100772610B1 KR100772610B1 KR1020060029015A KR20060029015A KR100772610B1 KR 100772610 B1 KR100772610 B1 KR 100772610B1 KR 1020060029015 A KR1020060029015 A KR 1020060029015A KR 20060029015 A KR20060029015 A KR 20060029015A KR 100772610 B1 KR100772610 B1 KR 100772610B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- transistor substrate
- protective material
- coating nozzle
- Prior art date
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 166
- 239000011248 coating agent Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 239000010409 thin film Substances 0.000 claims abstract description 141
- 238000005192 partition Methods 0.000 claims abstract description 47
- 230000001681 protective effect Effects 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 39
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 4
- 238000000638 solvent extraction Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 131
- 239000010703 silicon Substances 0.000 abstract description 131
- 229920001296 polysiloxane Polymers 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 128
- 230000004888 barrier function Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Robotics (AREA)
- Coating Apparatus (AREA)
Abstract
실리콘을 도포하는데 걸리는 시간을 단축하며, 전체 장치의 점유면적(footprint)을 줄일 수 있는 도포장치 및 도포방법을 개시하고 있다. 도포장치는 상기 박막 트랜지스터 기판이 안착되는 기판 스테이지, 상기 박막 트랜지스터 기판의 제1 변에 상응하는 길이를 가지며 실리콘이 토출되는 제1 토출구가 형성되는 제1 도포노즐, 상기 박막 트랜지스터 기판의 제2 변에 상응하는 길이를 가지며 실리콘이 토출되는 제2 토출구가 형성되는 제2 도포노즐을 포함하며, 상기 제1 및 제2 토출구는 슬릿 형상인 것을 특징으로 한다. 또한, 상기 도포장치는 상기 박막 트랜지스터 기판의 제3 변에 상응하는 길이를 가지며 실리콘이 토출되는 슬릿 형상의 제3 토출구가 형성되는 제3 도포노즐을 더 포함할 수 있다.Disclosed are a coating apparatus and a coating method which can shorten the time taken to apply silicone and reduce the footprint of the entire apparatus. The coating apparatus includes a substrate stage on which the thin film transistor substrate is seated, a first coating nozzle having a length corresponding to a first side of the thin film transistor substrate, and a first discharge port through which silicon is discharged, and a second side of the thin film transistor substrate. And a second coating nozzle having a length corresponding to and having a second discharge hole through which silicon is discharged, wherein the first and second discharge holes have a slit shape. The coating device may further include a third coating nozzle having a length corresponding to the third side of the thin film transistor substrate and having a slit-shaped third discharge port through which silicon is discharged.
도포노즐, 버퍼영역, 토출구, 격벽 Coating nozzle, buffer area, discharge port, partition wall
Description
도 1은 박막 트랜지스터 기판과 인쇄회로기판을 연결부재를 통하여 전기적으로 연결하는 모습을 나타내는 사시도이다.1 is a perspective view illustrating a state in which a thin film transistor substrate and a printed circuit board are electrically connected through a connection member.
도 2는 본 발명에 따른 실리콘 도포장치를 나타내는 사시도이다.2 is a perspective view showing a silicon coating device according to the present invention.
도 3은 본 발명의 일 실시예에 따른 도포부를 나타내는 사시도이다.3 is a perspective view showing an applicator according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따른 제1 도포노즐을 나타내는 사시도이다.4 is a perspective view showing a first coating nozzle according to an embodiment of the present invention.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 실리콘의 도포단계를 나타내는 사시도이다.5A to 5C are perspective views illustrating an application step of silicon according to an embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 실리콘의 도포방법을 나타내는 흐름도이다.6 is a flowchart illustrating a method of applying silicon according to an embodiment of the present invention.
도 7은 본 발명의 다른 실시예에 따른 제1 도포노즐을 나타내는 사시도이다.7 is a perspective view showing a first coating nozzle according to another embodiment of the present invention.
도 8은 도 7의 정면도이다.8 is a front view of FIG. 7.
도 9는 본 발명의 다른 실시예에 따른 제2 도포노즐을 나타내는 사시도이다.9 is a perspective view illustrating a second coating nozzle according to another embodiment of the present invention.
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 실리콘의 도포단계를 나타내는 평면도이다.10A to 10D are plan views illustrating a step of applying silicon according to another exemplary embodiment of the present invention.
도 11은 본 발명의 다른 실시예에 따른 실리콘의 도포방법을 나타내는 흐름 도이다.11 is a flow chart showing a method of applying silicon according to another embodiment of the present invention.
도 12는 본 발명의 다른 실시예에 따른 도포부를 나타내는 사시도이다.12 is a perspective view illustrating an applicator according to another exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
100 : 로딩부 200 : 도포부100: loading part 200: coating part
220 : 스테이지 240 ; 도포노즐220: stage 240; Spray Nozzle
242 : 버퍼영역 244 : 토출영역242: buffer area 244: discharge area
246 : 토출구 260 : 공급유닛246: discharge port 260: supply unit
280 : 구동유닛 300 : 언로딩부280: drive unit 300: unloading unit
500 : 도포 제어부 600 : 이송 제어부500: coating control unit 600: transfer control unit
1000 : 도포장치1000: coating device
본 발명은 실리콘을 도포하는 장치 및 방법에 관한 것으로, 더욱 상세하게는 박막 트랜지스터 기판과 연결부재와의 연결부위 상에 실리콘을 도포하는 도포 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for applying silicon, and more particularly, to an application apparatus and method for applying silicon on the connection portion between the thin film transistor substrate and the connection member.
도 1은 박막 트랜지스터 기판(10b)과 인쇄회로기판(26, 36)을 연결부재(2, 32)를 통하여 전기적으로 연결하는 모습을 나타내는 사시도이다.1 is a perspective view illustrating a state in which the thin
액정표시패널(10)은 복수개의 컬러필터들이 구비된 컬러필터 기판(10a), 컬러필터 기판(10a)과 대향하는 박막 트랜지스터 기판(10b), 양자 사이에 봉입된 액 정(도시안됨)으로 이루어진다.The liquid
박막 트랜지스터 기판(10b)에는 복수개의 게이트 라인들 및 복수개의 데이터 라인들이 매트릭스 형태로 형성되어 있으며 그 교점에 박막 트랜지스터가 형성된다. 박막 트랜지스터 기판(10b)의 제1 변(12)에는 데이터용 연결부재(22)의 일측이 전기적으로 연결되며, 박막 트랜지스터 기판(10b)의 제2 변(14)에는 게이트용 연결부재(32)의 일측이 전기적으로 연결된다. 데이터용 연결부재(22) 및 게이트용 연결부재(32)는 연성회로기판의 일종이며, 각각에는 데이터용 구동 집적회로(24) 및 게이트용 구동 집적회로(34)가 실장된다.In the thin
데이터용 연결부재(22)의 타측에는 데이터용 인쇄회로기판(26)이 전기적으로 연결되며, 게이트용 연결부재(32)의 타측에는 게이트용 인쇄회로기판(36)이 전기적으로 연결된다. 데이터용 인쇄회로기판(26) 및 게이트용 인쇄회로기판(36)은 액정의 배열각 및 액정이 배열되는 시기를 제어하기 위하여 박막 트랜지스터의 게이트 라인과 데이터 라인에 구동 신호 및 타이밍 신호를 인가하는 역할을 한다.The data printed
박막 트랜지스터 기판(10b)의 제1 변(12)과 데이터용 연결부재(22)와의 연결부위 상에는 보호막을 제공하기 위해 실리콘(40)이 도포된다. 보호막은 습기에 의한 부식이나 충격에 의하여 연결부위가 단선되는 것을 방지하기 위한 것이다. 박막 트랜지스터 기판(10b)의 제2 변(14)과 게이트용 연결부재(32)와의 연결부위 상에도 보호막을 제공하기 위해 실리콘(40)이 도포된다.
일반적으로 사용되는 장치에서는 도포노즐을 제1 변(12)의 일측으로부터 타측에 이르기까지 이동하면서 실리콘(40)을 도포하였으며, 제1 스테이지(도시안됨) 상에서 제1 변(12)에 대하여 실리콘(40)의 도포가 완료되면 박막 트랜지스터 기판(10b)을 제2 스테이지(도시안됨)로 이송한 후 제2 변(14)에 대하여 실리콘(40)을 도포하였다. 따라서, 실리콘을 도포하는데 많은 시간(tact time)이 소요되었으며, 제1 및 제2 스테이지가 각각 설치되어야 하므로 전체 장치의 크기(footprint)가 증가할 수 밖에 없었다.In a commonly used apparatus, the coating nozzle was applied to the
본 발명의 목적은 박막 트랜지스터 기판 상에 실리콘을 도포하는데 소요되는 시간(tact time)을 줄일 수 있는 실리콘 도포장치 및 도포방법을 제공하는 데 있다.An object of the present invention is to provide a silicon coating apparatus and a coating method that can reduce the time (tact time) required to apply silicon on a thin film transistor substrate.
본 발명의 다른 목적은 전체 장치가 차지하는 면적(footprint)을 줄일 수 있는 실리콘 도포장치 및 도포방법을 제공하는 데 있다.Another object of the present invention is to provide a silicon coating apparatus and a coating method which can reduce the footprint of the entire apparatus.
본 발명의 또 다른 목적은 다양한 크기의 기판에 대하여 실리콘을 도포할 수 있는 도포장치 및 도포방법을 제공하는 데 있다.It is still another object of the present invention to provide a coating apparatus and a coating method capable of applying silicon to substrates of various sizes.
본 발명의 일 실시예에 의하면 실리콘을 도포하는 장치는 상기 박막 트랜지스터 기판이 안착되는 기판 스테이지, 상기 실리콘을 도포하고자 하는 상기 박막 트랜지스터 기판의 제1 변에 상응하는 길이를 가지며 상기 실리콘이 토출되는 제1 토출구가 형성되는 제1 도포노즐, 상기 제1 도포노즐에 상기 실리콘을 공급하는 제1 공급유닛을 포함한다.According to an embodiment of the present invention, a device for applying silicon may include a substrate stage on which the thin film transistor substrate is seated, a length corresponding to a first side of the thin film transistor substrate to which the silicon is to be applied, and the silicon discharged material. And a first supply unit supplying the silicon to the first application nozzle.
상기 제1 도포노즐의 내부에는 상기 제1 공급유닛으로부터 제공된 상기 실리 콘이 일시적으로 머무르는 제1 버퍼영역, 일측은 상기 제1 버퍼영역에 연결되며 타측은 상기 제1 토출구와 연결되는 제1 토출영역이 형성될 수 있다.A first buffer region in which the silicon provided from the first supply unit temporarily stays inside the first coating nozzle, one side of which is connected to the first buffer region and the other side of which is connected to the first discharge port. This can be formed.
상기 제1 토출구는 상기 일변과 나란한 슬릿 형상일 수 있다.The first discharge port may have a slit shape parallel to the one side.
상기 장치는 상기 제1 도포노즐의 내부에 설치되어 상기 실리콘이 토출되는 범위를 조절하는 제1 조절부재를 더 포함할 수 있다.The apparatus may further include a first adjusting member installed inside the first coating nozzle to adjust a range in which the silicon is discharged.
상기 제1 조절부재는 상기 제1 도포노즐의 내부에 형성된 제1 버퍼영역을 구획하는 제1 격벽을 포함할 수 있다.The first adjusting member may include a first partition wall that partitions a first buffer area formed in the first coating nozzle.
상기 제1 조절부재는 상기 제1 격벽을 상기 제1 버퍼영역을 따라 이동시키는 제1 이동유닛을 더 포함할 수 있다.The first adjusting member may further include a first moving unit to move the first partition wall along the first buffer area.
상기 장치는 상기 실리콘을 도포하고자 하는 상기 박막 트랜지스터 기판의 제2 변에 상응하는 길이를 가지며 상기 실리콘이 토출되는 슬릿 형상의 제2 토출구가 형성되는 제2 도포노즐, 상기 제2 도포노즐에 상기 실리콘을 공급하는 제2 공급유닛을 더 포함할 수 있다.The apparatus may include a second coating nozzle having a length corresponding to a second side of the thin film transistor substrate to which the silicon is to be coated, and having a slit-shaped second discharge port through which the silicon is discharged, and the silicon in the second coating nozzle. It may further include a second supply unit for supplying.
본 발명의 다른 실시예에 의하면, 실리콘을 도포하는 장치는 상기 박막 트랜지스터 기판이 로딩되는 로딩부, 로딩된 상기 박막 트랜지스터 기판의 제1 변 및 제2 변에 보호막을 도포하는 도포부, 도포된 상기 박막 트랜지스터 기판이 언로딩되는 언로딩부, 상기 박막 트랜지스터 기판을 상기 로딩부, 상기 도포부, 상기 언로딩부로 이송하는 이송부를 포함하되, 상기 도포부는 상기 박막 트랜지스터 기판이 안착되는 기판 스테이지, 상기 실리콘을 도포하고자 하는 상기 박막 트랜지스터 기판의 제1 변에 상응하는 길이를 가지며 상기 실리콘이 토출되는 제1 토출구가 형 성되는 제1 도포노즐, 상기 실리콘을 도포하고자 하는 상기 박막 트랜지스터 기판의 제2 변에 상응하는 길이를 가지며, 상기 실리콘이 토출되는 제2 토출구가 형성되는 제2 도포노즐, 상기 제1 및 제2 도포노즐에 상기 실리콘을 공급하는 공급유닛을 포함한다.According to another embodiment of the present invention, the apparatus for applying silicon may include a loading unit in which the thin film transistor substrate is loaded, an application unit applying a protective film to the first and second sides of the loaded thin film transistor substrate, and the coated An unloading part to unload the thin film transistor substrate, and a transfer part to transfer the thin film transistor substrate to the loading part, the applicator, and the unloading part, wherein the applicator is a substrate stage on which the thin film transistor substrate is seated, the silicon A first coating nozzle having a length corresponding to a first side of the thin film transistor substrate to which the thin film transistor is to be coated, and having a first discharge port through which the silicon is discharged, and a second side of the thin film transistor substrate to which the silicon is to be coated. A second coating nozzle having a corresponding length and having a second discharge port through which the silicon is discharged; And a supply unit for supplying the silicon to the first and second coating nozzles.
상기 이송부는 상기 로딩부와 상기 도포부 사이에서 상기 박막 트랜지스터 기판을 이송하는 제1 이송부, 상기 도포부와 상기 언로딩부 사이에서 상기 박막 트랜지스터 기판을 이송하는 제2 이송부를 포함할 수 있다.The transfer part may include a first transfer part to transfer the thin film transistor substrate between the loading part and the applicator, and a second transfer part to transfer the thin film transistor substrate between the applicator and the unloading part.
상기 장치는 상기 박막 트랜지스터 기판을 상기 로딩부, 상기 기판 스테이지, 상기 언로딩부로 순차적으로 이송하도록 상기 이송부를 제어하는 제어부를 더 포함할 수 있다.The apparatus may further include a controller configured to control the transfer unit to sequentially transfer the thin film transistor substrate to the loading unit, the substrate stage, and the unloading unit.
상기 장치는 상기 보호물질을 도포하고자 하는 상기 박막 트랜지스터 기판의 제3 변에 상응하는 길이를 가지며 상기 보호물질이 토출되는 슬릿 형상의 제3 토출구가 형성되는 제3 도포노즐, 상기 제3 도포노즐에 상기 보호물질을 공급하는 제3 공급유닛을 더 포함할 수 있다.The apparatus has a length corresponding to a third side of the thin film transistor substrate to which the protective material is to be applied, and a third coating nozzle having a slit-shaped third discharge port through which the protective material is discharged, and the third coating nozzle. It may further include a third supply unit for supplying the protective material.
본 발명에 의하면, 실리콘을 도포하는 방법은 상기 박막 트랜지스터 기판의 제1 변에 상응하는 길이를 가지는 슬릿 형상의 토출구가 형성된 제1 도포노즐을 상기 박막 트랜지스터 기판의 상부로 이동시키는 단계, 상기 제1 도포노즐을 이용하여 상기 제1 변의 연결부위에 실리콘을 동시에 도포하는 단계를 포함한다.According to the present invention, a method of applying silicon may include moving a first coating nozzle having a slit-shaped discharge port having a length corresponding to a first side of the thin film transistor substrate to an upper portion of the thin film transistor substrate. And simultaneously applying silicon to the connection portion of the first side by using a coating nozzle.
상기 방법은 상기 박막 트랜지스터 기판의 제2 변에 상응하는 길이를 가지는 슬릿 형상의 토출구가 형성된 제2 도포노즐을 상기 박막 트랜지스터 기판의 상부로 이동시키는 단계, 상기 제2 도포노즐을 이용하여 상기 제2 변의 연결부위에 실리콘을 동시에 도포하는 단계를 더 포함할 수 있다.The method may include moving a second coating nozzle having a slit-shaped discharge hole having a length corresponding to a second side of the thin film transistor substrate to an upper portion of the thin film transistor substrate, and using the second coating nozzle. It may further comprise the step of simultaneously applying the silicon to the connection portion of the side.
상기 방법은 상기 박막 트랜지스터 기판의 제3 변에 상응하는 길이를 가지는 슬릿 형상의 토출구가 형성된 제3 도포노즐을 상기 박막 트랜지스터 기판의 상부로 이동시키는 단계, 상기 제3 도포노즐을 이용하여 상기 제3 변의 연결부위에 보호물질을 동시에 도포하는 단계를 더 포함할 수 있다.The method may include moving a third coating nozzle having a slit-shaped discharge port having a length corresponding to a third side of the thin film transistor substrate to an upper portion of the thin film transistor substrate, and using the third coating nozzle. It may further comprise the step of simultaneously applying a protective material to the connection portion of the side.
상기 방법은 실리콘을 도포하고자 하는 영역의 크기에 따라 상기 제1 도포노즐로부터 실리콘이 토출되는 범위를 조절하는 단계를 더 포함할 수 있다.The method may further include adjusting a range in which silicon is discharged from the first coating nozzle according to the size of the region to be coated with silicon.
이하, 본 발명의 바람직한 실시예를 첨부된 도 2 내지 도 11을 참조하여 더욱 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예에 한정되는 것으로 해석되어서는 안 된다. 본 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in more detail with reference to FIGS. 2 to 11. Embodiment of the present invention may be modified in various forms, the scope of the present invention should not be construed as limited to the embodiments described below. This embodiment is provided to explain in detail the present invention to those skilled in the art. Accordingly, the shape of each element shown in the drawings may be exaggerated to emphasize a more clear description.
또한, 이하에서 박막 트랜지스터 기판과 연결부재와의 연결부위를 보호하기 위한 보호물질로 실리콘이 사용되는 것으로 설명하고 있으나, 이와 동일한 역할을 수행할 수 있는 대체 물질이 사용될 수 있다.Further, hereinafter, although silicon is used as a protective material for protecting the connection portion between the thin film transistor substrate and the connection member, an alternative material capable of performing the same role may be used.
또한, 이하에서는 박막 트랜지스터 기판의 제1 내지 제3 변에 실리콘이 도포되는 것으로 설명하고 있으나, 이와 달리 제1 변 내지 제3 변 중 어느 하나에만 실리콘이 도포될 수 있으며, 박막 트랜지스터 기판의 제1 내지 제3 변 중 어느 하나 와 인접하는 다른 변에도 실리콘이 도포될 수 있다.In addition, hereinafter, it is described that silicon is coated on the first to third sides of the thin film transistor substrate. Alternatively, silicon may be applied to only one of the first to third sides of the thin film transistor substrate. Silicon may be applied to the other side adjacent to any one of the third to third sides.
도 2는 본 발명에 따른 실리콘 도포장치(1000)를 나타내는 사시도이다.2 is a perspective view showing a
실리콘 도포장치(1000)는 박막 트랜지스터 기판(10b)이 로딩되는 로딩부(100), 박막 트랜지스터 기판(10b)의 제1 및 제2 변(12, 14)에 각각 실리콘(40)을 도포하는 도포부(200), 박막 트랜지스터 기판(10b)이 언로딩되는 언로딩부(300), 박막 트랜지스터 기판(10b)을 이송하는 이송부(400), 도포부(200)를 제어하는 도포 제어부(500), 그리고 이송부(400)를 제어하는 이송 제어부(600)를 포함한다.The
데이터용 연결부재(22)가 연결되는 제1 변(12)과 게이트용 연결부재(32)가 연결되는 제2 변(14)을 구비하는 박막 트랜지스터 기판(10b)은 외부의 이송장치(도시안됨)에 의하여 로딩부(100)에 로딩되며, 실리콘(40)이 도포된 박막 트랜지스터 기판(10b)은 외부의 이송장치(도시안됨)에 의하여 언로딩부(300)로부터 언로딩된다.The thin
도포부(200)는 박막 트랜지스터 기판(10b)의 제1 및 제2 변(12, 14)에 각각 실리콘(40)을 도포하는 역할을 한다. 상술한 바와 같이, 실리콘(40)은 습기에 의한 부식이나 충격에 의하여 연결부위가 단선되는 것을 방지하기 위한 것이다. 도포부(200)에 대해서는 후술하기로 한다.The
이송부(400)는 로딩부(100)와 도포부(200) 사이에서 박막 트랜지스터 기판(10b)을 이송하는 제1 이송부(420), 로딩부(100)에 로딩된 박막 트랜지스터 기판(10b)을 제1 이송부(420)에 전달하는 제1 이송로봇(440), 도포부(200)와 언로딩 부(300) 사이에서 박막 트랜지스터 기판(10b)을 이송하는 제2 이송부(460), 그리고 제2 이송부(460)의 박막 트랜지스터 기판(10b)을 언로딩부(300)로 전달하는 제2 이송로봇(480)을 포함한다. 이외에 제1 및 제2 이송부(420, 460)가 결합되며, 제1 및 제2 이송부(420, 460)의 이동 방향을 안내하는 반송레일(410)을 더 포함한다. 다만, 이와 달리 제1 이송부(420)와 제2 이송부(460)가 각각 결합되며 제1 이송부(420)와 제2 이송부(420, 460)의 이동 방향을 각각 안내하는 복수의 반송레일(410)을 포함할 수 있다.The transfer part 400 removes the
제1 이송부(420)는 박막 트랜지스터 기판(10b)을 지지하는 제1 지지척(422)과 제1 지지척(422)을 반송하는 제1 반송부(424)를 포함한다. 제1 지지척(422)에는 진공을 이용하여 박막 트랜지스터 기판(10b)을 흡착하는 진공척이 사용될 수 있으며, 이외에도 클램프 방식의 기계식 척이 사용될 수 있다.The
제1 이송부(420)는 직선형전동기(linear motor)를 사용하여 기판을 이송할 수 있다. 직선형전동기(linear motor)는 1차코일을 고정시키고 2차코일을 회전시키는 일반전동기와 구조적으로 다르지만, 직선형전동기는 회전형전동기의 회전자측과 고정자측을 각각 반지름 방향으로 잘라서 평판(平板) 모양으로 전개한 것이라고 생각하면, 그것은 반지름이 무한대인 회전형전동기의 원주방향의 일부분을 잘라 낸 것이라고 생각할 수 있다. 직선형전동기 방식은 1차코일을 고정시키고 2차코일을 회전시키는 일반전동기 방식에 비하여 정확한 위치제어가 가능하므로 일반적인 이송장비에 많이 사용된다.The
제1 이송부(420)에 직선형전동기를 사용하면, 반송레일(410)은 고정자의 역 할을 하며, 제1 반송부(424)는 회전자의 역할을 하게 된다. 따라서, 제1 반송부(424)는 반송레일(410)을 따라 이동한다.When the linear motor is used for the first conveying
제2 이송부(460)도 제1 이송부(420)와 마찬가지로 박막 트랜지스터 기판(10b)을 지지하는 제2 지지척(462)과 제2 지지척(462)을 반송하는 제2 반송부(464)를 포함하며, 직선형전동기 방식이 사용된다. 제1 이송부(420)와 마찬가지로 제2 이송부(460)는 회전자의 역할을 하며, 반송레일(410)이 고정자의 역할을 하게 된다. 따라서, 제2 반송부(464)는 반송레일(410)을 따라 이동한다. 그러나, 본 실시예와 달리 제2 이송부(460)는 별도의 반송레일을 구비할 수 있다.Similar to the
제1 이송로봇(440)은 박막 트랜지스터 기판(10b)을 진공으로 흡착하는 제1 진공척(442), 제1 진공척(442)을 고정하는 제1 이송암(444), 제1 이송암(444)의 이동 방향을 안내하는 제1 이송레일(446)을 포함한다. 제1 이송로봇(440)도 제1 이송부(420)와 마찬가지로 직선형전동기를 사용할 수 있으며, 제1 이송암(444)은 제1 이송레일(446)을 따라 이동한다. The
제2 이송로봇(480)도 제2 진공척(482), 제2 이송암(484), 제2 이송레일(486)을 포함하며, 제2 이송암(484)은 제2 이송레일(486)을 따라 이동한다.The
이송 제어부(600)는 상술한 제1 및 제2 이송부(420, 460)와 제1 및 제2 이송로봇(440, 480)를 후술하는 바와 같이 제어한다.The
로딩부(100)에 로딩된 박막 트랜지스터 기판(10b)은 제1 이송로봇(440)의 제1 진공척(442)에 흡착되며, 제1 진공척(442)은 박막 트랜지스터 기판(10b)을 파지한 상태로 제1 이송레일(446)을 따라 제1 이송부(420)를 향하여 이동한다.The thin
제1 이송로봇(440)은 박막 트랜지스터 기판(10b)을 제1 이송부(420)의 제1 지지척(422)에 전달하며, 박막 트랜지스터 기판(10b)이 제1 지지척(422)의 상부에 안착되면 제1 반송부(424)는 반송레일(410)을 따라 도포부(200)로 이동한다.The
도포부(200)에서 박막 트랜지스터 기판(10b)에 대한 도포가 완료되면, 제2 반송부(464)는 반송레일(410)을 따라 도포부(200)로 이동한다. 도포가 완료된 박막 트랜지스터 기판(10b)이 제2 지지척(462)에 안착되면 제2 반송부(464)는 반송레일(410)을 따라 언로딩부(300)로 이동한다.When the application of the thin
제2 반송부(464)가 언로딩부(300)에 도달하면, 제2 이송로봇(480)의 제2 이송암(484)은 제2 이송레일(486)을 따라 제2 지지척(462)의 상부로 이동하며, 제2 진공척(482)을 이용하여 박막 트랜지스터 기판(10b)을 흡착한다. 제2 진공척(482)은 박막 트랜지스터 기판(10b)을 흡착한 상태로 제2 이송레일(486)을 따라 언로딩부(300)를 향하여 이동하며 언로딩부(300)에 박막 트랜지스터 기판(10b)을 전달한다.When the second conveying
도 3은 본 발명의 일 실시예에 따른 도포부(200)를 나타내는 사시도이며, 도 12는 본 발명의 다른 실시예에 따른 도포부(200)를 나타내는 사시도이다.3 is a perspective view illustrating an
도포부(200)는 박막 트랜지스터 기판(10b)이 안착되는 스테이지(220), 박막 트랜지스터 기판(10b)의 제1 및 제2 변(12, 14)에 실리콘(40)을 도포하는 도포노즐(240), 도포노즐(240)에 대하여 실리콘(40)을 공급하는 공급유닛(260), 도포노즐(240)을 박막 트랜지스터 기판(10b)의 상부로 이동시키는 구동유닛(280)을 포함하며, 도포노즐(240) 및 공급유닛(260)과 구동유닛(280)은 도포 제어부(500)에 의 하여 제어된다.The
스테이지(220)는 박막 트랜지스터 기판(10b)의 일측변을 지지하는 제1 스테이지(220a)와 박막 트랜지스터 기판(10b)의 타측변을 지지하는 제2 스테이지(220b)를 포함한다. 제1 스테이지(220a)와 제2 스테이지(220b)는 박막 트랜지스터 기판(10b)의 제1 변(12)과 나란하게 위치한다.The
제1 스테이지(220a)와 제2 스테이지(220b)는 일정 거리 이격되어 위치한다. 이는 제1 및 제2 지지척(422)이 제1 스테이지(220a)와 제2 스테이지(220b) 사이에 제공된 공간을 통해 스테이지(220)의 상하로 이동할 수 있도록 하기 위함이다.The
제1 이송로봇(440)으로부터 전달받은 박막 트랜지스터 기판(10b)이 제1 지지척(422) 상에 안착되면, 제1 지지척(422)은 박막 트랜지스터 기판(10b)을 스테이지(220)의 높이보다 높게 든 상태에서 스테이지(220)의 상부로 이동한다. 스테이지(220)에 도달한 제1 지지척(422)은 제1 스테이지(220a)와 제2 스테이지(220b)의 사이에 제공된 공간을 통해 스테이지(220)보다 낮은 위치로 하강하며, 제1 지지척(422)에 놓여진 박막 트랜지스터 기판(10b)은 제1 지지척(422)과 함께 하강하며, 스테이지(220)에 안착된다. 박막 트랜지스터 기판(10b)의 일측변은 제1 스테이지(220a)에 의하여 지지되며, 박막 트랜지스터 기판(10b)의 타측변은 제2 스테이지(220b)에 의하여 지지된다. 이후, 제1 지지척(422)은 다시 로딩부(100)를 향하여 후퇴한다.When the thin
도포가 완료되면 제2 이송부(460)의 제2 지지척(462)은 스테이지(220)에 안착된 박막 트랜지스터 기판(10b)의 높이보다 낮은 상태로 스테이지(220)의 하부로 이동한다. 제2 지지척(462)은 제1 스테이지(220a)와 제2 스테이지(220b)의 사이로 상승하면서 스테이지(220)에 안착된 박막 트랜지스터 기판(10b)을 스테이지(220)로부터 들어 올린다. 박막 트랜지스터 기판(10b)은 제2 지지척(462)에 안착되며, 제2 지지척(462)은 제2 반송부(464)와 함께 반송레일(410)을 따라 언로딩부(300)를 향하여 이동한다.When the coating is completed, the
제1 스테이지(220a) 및 제2 스테이지(220b)에는 박막 트랜지스터 기판(10b)을 안정적으로 지지하기 위한 복수의 돌기들이 제공될 수 있다. 이때, 박막 트랜지스터 기판(10b)은 복수의 돌기들의 상부에 안착된다.A plurality of protrusions may be provided in the
도 3에 도시한 바와 같이, 도포노즐(240)은 제1 도포노즐(240a)과 제2 도포노즐(240b)을 포함한다. 제1 도포노즐(240a)은 스테이지(220)에 안착된 박막 트랜지스터 기판(10b)의 제1 변(12)과 나란하게 배치되며, 제1 변(12)에 대하여 실리콘(40)을 도포한다. 제2 도포노즐(240b)은 스테이지(220)에 안착된 박막 트랜지스터 기판(10b)의 제2 변(14)과 나란하게 배치되며, 제2 변(14)에 대하여 실리콘(40)을 도포한다.As shown in FIG. 3, the coating nozzle 240 includes a
도 12에 도시한 바와 같이, 도포노즐(240)은 제3 도포노즐(240c)을 더 포함할 수 있다. 제3 도포노즐(240c)은 스테이지(220)에 안착된 박막 트랜지스터 기판(10b)의 제3 변(16)과 나란하게 배치되며, 제3 변(16)에 대하여 실리콘(40)을 도포한다.As shown in FIG. 12, the coating nozzle 240 may further include a third coating nozzle 240c. The third coating nozzle 240c is disposed in parallel with the
도 1에는 박막 트랜지스터 기판(10b)의 제1 및 제2 변(12, 14)에 데이터용 연결부재(22) 및 게이트용 연결부재(32)가 각각 연결되는 것으로 도시하였으나, 최 근 박막 트랜지스터 기판(10b)이 대형화되면서 게이트용 연결부재(32)는 제2 변(14)과 나란한 제3 변(16)에도 연결된다. 따라서, 박막 트랜지스터 기판(10b)의 제3 변(16)에도 실리콘(40)을 도포할 필요가 있으며, 제3 도포노즐(240c)은 제3 변(16)에 대하여 실리콘(40)을 도포하는 역할을 한다.In FIG. 1, although the data connecting member 22 and the
도포노즐(240)의 상세한 구조에 대해서는 후술하기로 한다.The detailed structure of the coating nozzle 240 will be described later.
공급유닛(260)은 제1 도포노즐(240a)에 실리콘(40)을 공급하는 제1 공급유닛(260a)과 제2 도포노즐(240b)에 실리콘(40)을 공급하는 제2 공급유닛(260b)을 포함한다.The supply unit 260 is a
제1 공급유닛(260a)은 실리콘(40)이 흐르는 제1 공급라인(262a)과 실리콘(40)을 저장하는 제1 탱크(264a)를 포함한다. 제1 공급라인(262a)의 일단은 제1 도포노즐(240a)의 상단에 연결되며, 제1 공급라인(262a)의 타단은 제1 탱크(264a)에 연결된다. 따라서, 제1 탱크(264a)에 저장된 실리콘(40)은 제1 공급라인(262a)을 따라 제1 도포노즐(240a)로 공급된다.The
제1 공급유닛(260a)과 마찬가지로 제2 공급유닛(260b)은 실리콘(40)이 흐르는 제2 공급라인(262b)과 실리콘(40)을 저장하는 제2 탱크(264b)를 포함하며, 제2 탱크(264b)에 저장된 실리콘(40)은 제2 공급라인(262b)을 따라 제2 도포노즐(240b)로 공급된다. 본 실시예에서는 제1 탱크(264a)와 제2 탱크(264b)가 각각 제공되나, 이와 달리 하나의 탱크가 제공될 수 있으며, 하나의 탱크에 저장된 실리콘(40)은 제1 및 제2 공급라인(262a, 262b)을 따라 제1 및 제2 도포노즐(240a, 240b)에 각각 공급될 수 있다.Like the
도 12에 도시한 바와 같이, 공급유닛(260)은 제3 도포노즐(240c)에 실리콘(40)을 공급하는 제3 공급유닛(260c)을 더 포함할 수 있다. 제3 공급유닛(260c)은 제1 및 제2 공급유닛(260a, 260b)과 동일한 구조와 기능을 가지므로 이에 대한 설명은 생략하기로 한다.As shown in FIG. 12, the supply unit 260 may further include a
구동유닛(280)은 제1 도포노즐(240a)을 이송하는 제1 구동유닛(280a), 제2 도포노즐(240b)을 이송하는 제2 구동유닛(280b)을 포함한다.The driving unit 280 includes a
제1 구동유닛(280a)은 제1 도포노즐(240a)에 체결된 제1 노즐암(282a)과 제1 노즐암(282a)을 안내하는 제1 구동레일(284a)을 포함한다. 제1 구동유닛(280a)은 직선형전동기 방식을 사용하며, 제1 노즐암(282a)은 제1 구동레일(284a)을 따라 이동한다. 제1 구동유닛(280a)은 본 실시예와 같이 제1 도포노즐(240a)의 양측에 각각 제공될 수 있으나, 이와 달리 제1 도포노즐(240a)의 중앙에 하나의 제1 구동유닛(280a)이 제공될 수도 있다.The
제1 구동유닛(280a)과 마찬가지로 제2 구동유닛(280b)은 제2 도포노즐(240b)에 체결된 제2 노즐암(282b)과 제2 노즐암(282b)을 안내하는 제2 구동레일(284b)을 포함하며, 제2 노즐암(282b)은 제2 구동레일(284b)을 따라 이동한다.Like the
도 12에 도시한 바와 같이, 구동유닛(280)은 제3 도포노즐(240c)을 이송하는 제3 공급유닛(280c)을 더 포함할 수 있다.As shown in FIG. 12, the driving unit 280 may further include a
도포 제어부(500)는 도포노즐(240) 및 공급유닛(260)과 구동유닛(280)을 제어한다. 도포 제어부(500)는 실리콘(28, 38)의 토출여부에 따라 도포노즐(240)의 개폐를 결정하며, 공급유닛(260)을 통하여 도포노즐(240)에 실리콘(28, 38)을 공급 할 것인지를 결정한다. 또한, 구동유닛(280)을 제어하여 도포노즐(240)을 원하는 위치로 이송하기도 한다.The
도 4는 본 발명의 일 실시예에 따른 제1 도포노즐(240a)을 나타내는 사시도이다. 제2 및 제3 도포노즐(240b, 240c)은 제1 도포노즐(240a)과 동일한 구조와 기능을 가지므로 이에 대한 설명은 생략하기로 한다.4 is a perspective view illustrating a
제1 도포노즐(240a)은 박막 트랜지스터 기판(10b)의 제1 변(12)과 나란하게 배치된다. 제1 도포노즐(240a)의 상부는 직육면체 형상을 가지며, 하부는 아래로 갈수록 단면적이 작아지는 형상을 가진다. 제1 도포노즐(240a)의 내부에는 제1 버퍼영역(242a), 제1 토출영역(244a), 제1 토출구(246a)가 형성된다.The
제1 버퍼영역(242a)은 제1 도포노즐(240a)의 상부에 형성되며, 제1 버퍼영역(242a)에는 제1 공급라인(262a)이 연결된다. 실리콘(40)은 제1 탱크(264a)로부터 제1 공급라인(262a)을 통하여 제1 버퍼영역(242a)에 제공되며, 제공된 실리콘(40)은 후술하는 제1 토출구(246a)를 통하여 토출되기 전 제1 버퍼영역(242a)에 머무른다.The
제1 도포노즐(240a)의 하단에는 실리콘(40)이 토출되는 제1 토출구(246a)가 형성된다. 제1 토출구(246a)는 실리콘(40)을 도포하고자 하는 박막 트랜지스터 기판(10b)의 제1 변(12)에 나란한 슬릿 형상을 가진다. 제1 토출구(246a)는 제1 변(12)의 길이에 상응하는 길이를 갖도록 형성된다.A
제1 토출영역(244a)은 제1 버퍼영역(242a)과 제1 토출구(246a)의 사이에 형성되며, 제1 버퍼영역(242a)과 제1 토출구(246a)를 연통하는 역할을 한다. 따라서, 제1 버퍼영역(242a)에 머무르는 실리콘(40)은 제1 토출영역(244a)으로 흐르고, 제1 토출구(246a)를 통하여 제1 변(12)을 향해 토출된다.The
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 실리콘의 도포단계를 나타내는 사시도이며, 도 6은 본 발명의 일 실시예에 따른 실리콘의 도포방법을 나타내는 흐름도이다. 이하, 도 5a 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 실리콘을 도포하는 방법을 살펴보기로 한다.5A to 5C are perspective views illustrating a coating step of silicon according to an embodiment of the present invention, and FIG. 6 is a flowchart illustrating a coating method of silicon according to an embodiment of the present invention. Hereinafter, a method of applying silicon according to an embodiment of the present invention will be described with reference to FIGS. 5A to 6.
먼저, 도 5a에 도시한 바와 같이, 박막 트랜지스터 기판(10b)이 기판 스테이지(220) 상에 안착된다(S10). 로딩부(100)에 로딩된 박막 트랜지스터 기판(10b)은 제1 이송로봇(440) 및 제1 이송부(420)에 의하여 기판 스테이지(220)로 이송된다. 제1 이송로봇(440) 및 제1 이송부(420)는 이송 제어부(600)에 의하여 제어된다. 이송된 박막 트랜지스터 기판(10b)의 일측변은 제1 스테이지(220a)에 의하여 지지되며, 제1 변(12)과 나란한 타측변은 제2 스테이지(220b)에 의하여 지지된다.First, as shown in FIG. 5A, the thin
다음으로, 도 5b에 도시한 바와 같이, 제1 도포노즐(240a)이 제1 변(12)의 상부로 이동된다(S20). 도포 제어부(500)는 제1 노즐암(282a)이 제1 구동레일(284a)을 따라 이동하도록 제1 구동유닛(280a)을 제어하며, 제1 도포노즐(240a)은 제1 노즐암(282a)과 함께 제1 변(12)에 수직한 방향으로 이동한다.Next, as shown in FIG. 5B, the
다음으로, 제1 도포노즐(240a)을 통하여 박막 트랜지스터 기판(10b)의 제1 변(12)에 실리콘(40)을 도포한다(S30). 실리콘(40)은 제1 탱크(264a)로부터 제1 공급라인(262a)을 통하여 제1 도포노즐(240a)로 공급된다. 제1 도포노즐(240a)로 공급된 실리콘(40)은 제1 도포노즐(240a) 내의 제1 버퍼영역(242a)에 1차적으로 머무 르며, 제1 토출구(246a)를 통하여 제1 변(12)으로 토출된다. 이때, 제1 토출구(246a)는 제1 변(12)에 나란한 슬릿 형상을 가지므로, 도 5b에 도시한 바와 같이 실리콘(40)은 동시에 도포될 수 있다. 제1 도포노즐(240a)은 제1 변(12)에 실리콘(40)을 도포한 이후에 원래의 위치로 복귀한다.Next, the
다음으로, 도 5c에 도시한 바와 같이, 제2 도포노즐(240b)을 실리콘(40)을 도포하고자 하는 제2 변(14)의 상부로 이동시킨다(S40). 도포 제어부(500)는 제2 노즐암(282b)이 제2 구동레일(284b)을 따라 이동하도록 제2 구동유닛(280b)을 제어하며, 제2 도포노즐(240b)은 제2 노즐암(282b)과 함께 제2 변(14)에 수직한 방향으로 이동한다.Next, as shown in FIG. 5C, the
다음으로, 제2 도포노즐(240b)을 통하여 박막 트랜지스터 기판(10b)의 제2 변(14)에 실리콘(40)을 도포한다(S50). 실리콘(40)은 제2 탱크(264b)로부터 제2 공급라인(262b)을 통하여 제2 도포노즐(240b)로 공급된다. 제2 도포노즐(240b)로 공급된 실리콘(40)은 제2 도포노즐(240b) 내의 제2 버퍼영역(242b)에 1차적으로 머무르며, 제2 토출구(246b)를 통하여 제2 변(14)으로 토출된다. 이때, 제2 토출구(246b)는 제2 변(14)에 나란한 슬릿 형상을 가지므로, 도 5c에 도시한 바와 같이 실리콘(40)은 동시에 도포될 수 있다.Next, the
상술한 바에 의하면, 제1 및 제2 변(12, 14)에 슬릿 형상의 제1 및 제2 토출구(246a, 246b)를 이용하여 실리콘(40)을 도포하므로, 실리콘(40)을 동시에 도포할 수 있다. 따라서, 박막 트랜지스터 기판(10b)에 실리콘(40)을 도포하는데 소요되는 시간을 대폭 단축할 수 있다.As described above, since the
또한, 박막 트랜지스터 기판(10b)을 기판 스테이지(220)에 안착시킨 상태에서, 박막 트랜지스터 기판(10b)의 제1 및 제2 변(12, 14)에 실리콘(40)을 도포할 수 있다. 따라서, 실리콘 도포장치(1000)가 차지하는 면적을 줄일 수 있으며, 박막 트랜지스터 기판(10b)에 실리콘(40)을 도포하는데 소요되는 시간을 대폭 단축할 수 있다.In addition, the
본 실시예에서는 제1 도포노즐(240a)을 이용하여 제1 변(12)에 실리콘(40)을 도포한 이후에 제2 도포노즐(240b)을 이용하여 제2 변(14)에 실리콘(40)을 도포하는 것으로 설명하고 있으나, 이와 달리 제1 및 제2 도포노즐(240a, 240b)을 이용하여 제1 및 제2 변(12, 14)에 동시에 실리콘(40)을 도포할 수도 있다.In the present exemplary embodiment, after the
또한, 본 실시예에서는 제1 및 제2 도포노즐(240a, 240b)을 이용하여 제1 및 제2 변(12, 14)에 실리콘(40)을 도포하는 것으로 설명하였으나, 도 12에서 도시하고 있는 제3 도포노즐(240c)을 이용하여 제3 변(16)에도 실리콘(40)을 도포할 수 있다. 제3 변(16)에 실리콘(40)을 도포하는 방법은 제2 도포노즐(240b)을 이용하여 제2 변(14)에 실리콘(40)을 도포하는 방법과 동일하므로 이에 대한 설명은 생략하기로 한다. 도시하지는 않았지만, 제1 변(12)과 나란한 제4 변(도시안됨)을 생각할 수 있으며, 제3 변과 마찬가지로 제4 변에 실리콘(40)을 도포할 필요가 있는 경우에도 제1 내지 제3 변(12, 14, 16)에 실리콘(40)을 도포하는 방법이 동일하게 적용될 수 있다. In addition, in the present exemplary embodiment, the
도 7은 본 발명의 다른 실시예에 따른 제1 도포노즐(240a)을 나타내는 사시도이며, 도 8은 도 7의 정면도이다. 이하에서, 도 4에 도시한 제1 도포노즐(240a) 과 동일한 사항에 대한 설명은 생략하기로 한다.7 is a perspective view illustrating a
제1 도포노즐(240a)의 내부에는 제1 조절부재(720a, 720b)가 설치된다. 제1 조절부재(720a, 720b)는 제1 도포노즐(240a)의 내부에서 제1 도포노즐(240a)의 길이 방향으로 실리콘(40)이 토출되는 폭을 조절한다.First adjusting
제1 조절부재(720a, 720b)는 제1 도포노즐(240a)의 일측에 설치되는 제1 조절기(720a)와 제1 도포노즐(240a)의 타측에 설치되는 제2 조절기(720b)를 포함한다. 제2 조절기(720b)는 제1 조절기(720a)와 대칭구조를 가지며, 동일한 기능을 수행하므로 이에 대한 설명은 생략하기로 한다.The
제1 조절기(720a)는 제1 격벽(722a)과 제1 이동유닛을 포함하며, 제1 이동유닛은 제1 로드(724a), 제1 구동부(726a)를 포함한다.The
제1 격벽(722a)은 후술하는 제2 격벽(722b)과 함께 제1 도포노즐(240a)의 내부에 형성된 제1 버퍼영역(242a)을 실리콘(40)이 제공되는 내측영역과 실리콘(40)이 제공되지 않는 외측영역으로 구획한다. 제1 공급라인(262a)을 통하여 공급된 실리콘(40)은 제1 격벽(722a)과 제2 격벽(722b) 사이에 위치하는 내측영역에만 제공되며, 제1 격벽(722a) 및 제2 격벽(722b)의 외측에 위치한 외측영역에는 제공되지 않는다.The
제1 로드(724a)의 일단은 제1 격벽(722a)에 결합되며, 제1 로드(724a)의 타단은 제1 구동부(726a)에 결합된다. 제1 구동부(726a)는 제1 격벽(722a)이 제1 버퍼영역(242a)을 따라 이동하도록 제1 격벽(722a)에 결합된 제1 로드(724a)를 구동하는 역할을 한다. 제1 구동부(726a)는 직선형 전동기를 포함하여 다양하게 구성될 수 있으며, 이는 당업자를 기준으로 용이하게 생각해 낼 수 있는 사항이므로 이에 대한 설명은 생략하기로 한다.One end of the
마찬가지로, 제2 조절기(720b)는 제2 격벽(722b)과 제2 이동유닛을 포함하며, 제2 이동유닛은 제2 로드(724b), 제2 구동부(726b)를 포함한다.Similarly, the
도 8에 도시한 바와 같이, 제1 토출구(246a)로부터 실리콘(40)이 토출되는 범위는 제1 격벽(722a)과 제2 격벽(722b) 사이에 위치하는 내측영역의 폭(d1)에 의하여 결정된다.As shown in FIG. 8, the range in which the
실리콘(40)을 도포하고자 하는 제1 변(12)의 크기가 제1 도포노즐(240a)의 크기보다 작은 경우, 제1 변(12)의 크기에 따라 제1 구동부(726a)를 구동하여 제1 격벽(722a)을 제1 버퍼영역(242a)의 중앙을 향하여 이동시키며 제2 구동부(726b)를 구동하여 제2 격벽(722b)을 제1 버퍼영역(242a)의 중앙을 향하여 이동시킨다. 이때, 제1 격벽(722a)과 제2 격벽(722b) 사이의 간격(d1)이 실리콘(40)을 도포하고자 하는 제1 변(12)의 크기와 일치하도록 제1 격벽(722a)과 제2 격벽(722b)을 이동시킨다.When the size of the
한편, 제1 구동부(726a) 및 제2 구동부(726b)는 상술한 도포 제어부(500)에 의하여 제어될 수 있다. 도포 제어부(500)는 입력된 제1 변(12)의 크기와 제1 격벽(722a)과 제2 격벽(722b) 사이의 간격(d1)이 일치하도록 제1 구동부(726a) 및 제2 구동부(726b)를 제어할 수 있다.Meanwhile, the
도 9는 본 발명의 다른 실시예에 따른 제2 도포노즐(240b)을 나타내는 사시 도이다.9 is a perspective view showing a
제2 도포노즐(240b)의 내부에도 제2 조절부재(740a, 740b)가 설치된다. 제2 조절부재(740a, 740b)는 제2 도포노즐(240b)의 내부에서 실리콘(40)이 토출되는 제2 토출구(246b)의 범위를 조절하며, 제2 변(14)의 원하는 범위에 실리콘(40)이 토출될 수 있도록 한다.
제2 조절부재(740a, 740b)는 제2 도포노즐(240b)의 일측에 설치되는 제1 조절기(740a)와 제2 도포노즐(240b)의 타측에 설치되는 제2 조절기(740b)를 포함한다. 제1 조절기(740a)는 제1 격벽(742a)과 제1 이동유닛을 포함하며, 제1 이동유닛은 제1 로드(744a), 제1 구동부(746a)를 포함한다. 제2 조절기(740b)는 제2 격벽(742b)과 제2 이동유닛을 포함하며, 제2 이동유닛은 제2 로드(744b), 제2 구동부(746b)를 포함한다. 제2 조절부재(740a, 740b)는 제1 조절부재(720a, 720b)와 동일한 구조와 기능을 가지므로 이에 대한 설명은 생략하기로 한다.The
도 9에 도시한 바와 같이, 제2 토출구(246b)로부터 실리콘(40)이 토출되는 범위는 제1 격벽(742a)과 제2 격벽(742b) 사이에 위치하는 내측영역의 폭(d2)에 의하여 결정된다.As shown in FIG. 9, the range in which the
실리콘(40)을 도포하고자 하는 제2 변(14)의 크기가 제2 도포노즐(240b)의 크기보다 작은 경우, 제2 변(14)의 크기에 따라 제1 구동부(746a)를 구동하여 제1 격벽(742a)을 제2 버퍼영역(242b)의 중앙을 향하여 이동시키며 제2 구동부(746b)를 구동하여 제2 격벽(742b)을 제2 버퍼영역(242b)의 중앙을 향하여 이동시킨다. 이 때, 제1 격벽(742a)과 제2 격벽(742b) 사이의 간격(d2)이 실리콘(40)을 도포하고자 하는 제2 변(14)의 크기와 일치하도록 제1 격벽(742a)과 제2 격벽(742b)을 이동시킨다.When the size of the
한편, 제1 구동부(746a) 및 제2 구동부(746b)는 상술한 도포 제어부(500)에 의하여 제어될 수 있다. 도포 제어부(500)는 입력된 제2 변(14)의 크기와 제1 격벽(742a)과 제2 격벽(742b) 사이의 간격(d2)이 일치하도록 제1 구동부(746a) 및 제2 구동부(746b)를 제어할 수 있다.Meanwhile, the
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 실리콘의 도포단계를 나타내는 사시도이며, 도 11은 본 발명의 다른 실시예에 따른 실리콘의 도포방법을 나타내는 흐름도이다. 이하, 도 10a 내지 도 11을 참조하여 본 발명의 다른 실시예에 따른 실리콘을 도포하는 방법을 살펴보기로 한다. 다만, 본 발명의 제1 실시예와 중복되는 사항에 대한 설명은 생략하기로 한다.10A to 10D are perspective views illustrating a step of applying silicon according to another embodiment of the present invention, and FIG. 11 is a flowchart illustrating a method of applying silicon according to another embodiment of the present invention. Hereinafter, a method of applying silicon according to another exemplary embodiment of the present invention will be described with reference to FIGS. 10A to 11. However, description of matters overlapping with the first embodiment of the present invention will be omitted.
먼저, 도 10a에 도시한 바와 같이, 박막 트랜지스터 기판(10b)을 기판 스테이지(220) 상에 안착시킨다(S110).First, as shown in FIG. 10A, the thin
다음으로, 제1 도포노즐(240a)의 토출범위를 조절한다(S120). 실리콘(40)을 도포하고자 하는 제1 변(12)의 크기가 제1 도포노즐(240a)의 크기보다 작은 경우, 제1 변(12)의 크기에 따라 제1 구동부(726a)를 구동하여 제1 격벽(722a)을 제1 버퍼영역(242a)의 중앙을 향하여 이동시키며 제2 구동부(726b)를 구동하여 제2 격벽(722b)을 제1 버퍼영역(242a)의 중앙을 향하여 이동시킨다. 이때, 제1 격 벽(722a)과 제2 격벽(722b) 사이에 위치하는 내측영역의 폭(d1)이 실리콘(40)을 도포하고자 하는 제1 변(12)의 크기와 일치하도록 제1 격벽(722a)과 제2 격벽(722b)을 이동시킨다.Next, the discharge range of the first coating nozzle (240a) is adjusted (S120). When the size of the
다음으로, 제2 도포노즐(240b)의 토출범위를 조절한다(S130). 실리콘(40)을 도포하고자 하는 제2 변(14)의 크기가 제2 도포노즐(240b)의 크기보다 작은 경우, 제2 변(14)의 크기에 따라 제1 구동부(746a)를 구동하여 제1 격벽(742a)을 제2 버퍼영역(242b)의 중앙을 향하여 이동시키며 제2 구동부(746b)를 구동하여 제2 격벽(742b)을 제2 버퍼영역(242b)의 중앙을 향하여 이동시킨다. 이때, 제1 격벽(742a)과 제2 격벽(742b) 사이에 위치하는 내측영역의 폭(d2)이 실리콘(40)을 도포하고자 하는 제2 변(14)의 크기와 일치하도록 제1 격벽(742a)과 제2 격벽(742b)을 이동시킨다.Next, the discharge range of the second coating nozzle (240b) is adjusted (S130). When the size of the
다음으로, 도 10b에 도시한 바와 같이, 제1 도포노즐(240a)을 실리콘(40)을 도포하고자 하는 제1 변(12)의 상부로 이동시키며(S140), 제1 도포노즐(240a)을 통하여 박막 트랜지스터 기판(10b)의 제1 변(12)에 실리콘(40)을 도포한다(S150). Next, as shown in FIG. 10B, the
다음으로, 도 10c에 도시한 바와 같이, 제2 도포노즐(240b)을 실리콘(40)을 도포하고자 하는 제2 변(14)의 상부로 이동시키며(S160), 제2 도포노즐(240b)을 통하여 박막 트랜지스터 기판(10b)의 제2 변(14)에 실리콘(40)을 도포한다(S170).Next, as shown in FIG. 10C, the
도 10d는 상술한 방법에 의하여 실리콘(40)의 도포가 완료된 모습이다.10D shows the application of the
한편, 본 실시예에서는 제1 및 제2 도포노즐(240a, 240b)의 토출범위를 조절 한 이후에 제1 및 제2 변(12, 14)에 실리콘(40)을 도포하는 것으로 설명하였으나, 제1 도포노즐(240a)의 토출범위를 조절한 이후에 제1 변(12)에 실리콘(40)을 도포하고, 제2 도포노즐(240b)의 토출범위를 조절한 이후에 제2 변(14)에 실리콘(40)을 도포할 수 있으며, 이와 다르게 구성될 수도 있다.Meanwhile, in the present exemplary embodiment, the
또한, 본 실시예에서는 제1 도포노즐(240a)을 이용하여 제1 변(12)에 실리콘(40)을 도포한 이후에 제2 도포노즐(240b)을 이용하여 제2 변(14)에 실리콘(40)을 도포하는 것으로 설명하고 있으나, 이와 달리 제1 및 제2 도포노즐(240a, 240b)을 이용하여 제1 및 제2 변(12, 14)에 동시에 실리콘(40)을 도포할 수도 있다.In the present embodiment, after the
상술한 바에 의하면, 박막 트랜지스터 기판(10b)의 크기가 제1 및 제2 도포노즐(240a, 240b)의 크기보다 작은 경우, 제1 및 제2 조절부재를 이용하여 실리콘(40)이 토출되는 제1 및 제2 토출구(246a, 246b)의 범위를 조절할 수 있으므로, 제1 및 제2 변(12, 14)의 원하는 범위에 실리콘(40)을 도포할 수 있다.As described above, when the size of the thin
본 발명에 의하면, 전체 장치가 차지하는 면적(footprint)을 줄일 수 있다. 또한, 본 발명에 의하면 박막 트랜지스터 기판에 실리콘을 도포하는데 소요되는 시간(tact time)을 대폭 단축할 수 있다. 또한, 다양한 크기의 기판에 대하여 실리콘을 도포할 수 있다.According to the present invention, the footprint of the entire apparatus can be reduced. In addition, according to the present invention, it is possible to significantly shorten the time required to apply silicon to the thin film transistor substrate. It is also possible to apply silicon to substrates of various sizes.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029015A KR100772610B1 (en) | 2006-03-30 | 2006-03-30 | Apparatus and method for coating a protect matter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029015A KR100772610B1 (en) | 2006-03-30 | 2006-03-30 | Apparatus and method for coating a protect matter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070097971A KR20070097971A (en) | 2007-10-05 |
KR100772610B1 true KR100772610B1 (en) | 2007-11-02 |
Family
ID=38804076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060029015A KR100772610B1 (en) | 2006-03-30 | 2006-03-30 | Apparatus and method for coating a protect matter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772610B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325310A (en) * | 1994-05-31 | 1995-12-12 | Canon Inc | Production of liquid crystal display element and sealing device used for this production |
JPH08298394A (en) * | 1995-04-26 | 1996-11-12 | Tescon:Kk | Dispenser |
KR19980019188A (en) * | 1996-08-30 | 1998-06-05 | 히가시 데쓰로 | APPARATUS FOR FORMING COATING FILM FOR SEMICONDUCTOR PROCES SING |
KR20040083662A (en) * | 2003-03-24 | 2004-10-06 | 임창선 | Apparatus and Method for coating material |
-
2006
- 2006-03-30 KR KR1020060029015A patent/KR100772610B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325310A (en) * | 1994-05-31 | 1995-12-12 | Canon Inc | Production of liquid crystal display element and sealing device used for this production |
JPH08298394A (en) * | 1995-04-26 | 1996-11-12 | Tescon:Kk | Dispenser |
KR19980019188A (en) * | 1996-08-30 | 1998-06-05 | 히가시 데쓰로 | APPARATUS FOR FORMING COATING FILM FOR SEMICONDUCTOR PROCES SING |
KR20040083662A (en) * | 2003-03-24 | 2004-10-06 | 임창선 | Apparatus and Method for coating material |
Also Published As
Publication number | Publication date |
---|---|
KR20070097971A (en) | 2007-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744427B2 (en) | Substrate processing equipment | |
JP3735175B2 (en) | Substrate processing equipment | |
JPH08241918A (en) | Substrate treatment device | |
JP2008029938A (en) | Coating method and coating device | |
KR20100052832A (en) | Apparatus for asseblying liquid crystal display | |
TW200924856A (en) | A spreading device and a method for spreading liquid | |
KR100772610B1 (en) | Apparatus and method for coating a protect matter | |
KR20090006768A (en) | Coating applicator, method of transferring a substrate and method of coating | |
WO2003037576A1 (en) | Substrate transfer apparatus, and substrate transfer method | |
JP2017183666A (en) | Substrate carrier device, substrate processing apparatus and substrate processing method | |
JP5303125B2 (en) | Coating apparatus and coating method | |
US20190248560A1 (en) | Packing container for display device | |
KR100676384B1 (en) | Substrate transfer apparatus, and substrate transfer method | |
KR20060083285A (en) | Chip mounter | |
JP6595276B2 (en) | Substrate processing apparatus and substrate processing method | |
EP2806720B1 (en) | Printed board working apparatus | |
JP2009040533A (en) | Coating apparatus and coating method | |
WO2011141966A1 (en) | Transfer device | |
KR20110081494A (en) | Apparatus for transferring a substrate | |
JP6804155B2 (en) | Board floating transfer device | |
US20070146425A1 (en) | Ink jet apparatus and ink jetting method | |
JP2009043829A (en) | Coater and coating method | |
KR100988235B1 (en) | A feeder of printed circuit board | |
KR20220016671A (en) | Apparatus for dispensing droplet and method for dispensing droplet | |
KR20090112586A (en) | Coating apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |