KR100771726B1 - Integrated circuit of inductive elements - Google Patents

Integrated circuit of inductive elements Download PDF

Info

Publication number
KR100771726B1
KR100771726B1 KR1019990062540A KR19990062540A KR100771726B1 KR 100771726 B1 KR100771726 B1 KR 100771726B1 KR 1019990062540 A KR1019990062540 A KR 1019990062540A KR 19990062540 A KR19990062540 A KR 19990062540A KR 100771726 B1 KR100771726 B1 KR 100771726B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
inductive element
inductive
frequency
elements
Prior art date
Application number
KR1019990062540A
Other languages
Korean (ko)
Other versions
KR20000048416A (en
Inventor
조베낭파브리스
세르셀라뤼세베르
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20000048416A publication Critical patent/KR20000048416A/en
Application granted granted Critical
Publication of KR100771726B1 publication Critical patent/KR100771726B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances

Abstract

본 발명은, 하나 이상의 유도성 소자(4)와, 활성 영역으로 불리는 영역(5)을 포함하는 집적 회로에 관한 것인데, 상기 활성 영역은 저항성, 용량성 및 반도체 소자를 포함하는 반면, 상기 유도성 소자와 상기 활성 영역의 부분은 겹쳐진다. 상기 집적 회로는 상기 유도성 소자가 전개하도록 의도된 전자계로부터 상기 활성 영역을 차단하기 위한 차단 수단(6)을 구비한다.The present invention relates to an integrated circuit comprising at least one inductive element (4) and a region (5) called an active region, wherein the active region includes resistive, capacitive and semiconductor elements, while the inductive The device and part of the active region overlap. The integrated circuit has blocking means 6 for shielding the active region from the electromagnetic field in which the inductive element is intended to develop.

본 발명은 감소된 크기의 집적 회로 내에서 높은 품질 계수를 갖는 유도성 소자의 실현을 가능케 하는데, 상기 유도성 소자와 다른 소자 사이의 전자계 상호 작용은 감소된다.The present invention enables the realization of inductive elements with high quality coefficients in integrated circuits of reduced size, where electromagnetic interactions between the inductive elements and other elements are reduced.

본 발명의 응용은 그 중에서도 전압-제어 발진기를 들 수 있다.Applications of the invention include, among others, voltage-controlled oscillators.

Description

유도성 소자의 집적 회로{INTEGRATED CIRCUIT OF INDUCTIVE ELEMENTS}INTEGRATED CIRCUIT OF INDUCTIVE ELEMENTS}

도 1은 본 발명의 실시예에 따른 집적 회로의 단면도.1 is a cross-sectional view of an integrated circuit in accordance with an embodiment of the present invention.

도 2는 본 발명의 유리한 실시예에 따라 집적 회로에 포함된 플레이트의 평면도.2 is a plan view of a plate included in an integrated circuit in accordance with an advantageous embodiment of the present invention.

도 3은 본 발명에 따라 회로 내에 존재하는 두 개의 유도성 소자의 평면도.3 is a plan view of two inductive elements present in a circuit in accordance with the present invention;

도 4는 본 발명의 양호한 실시예에 따른 집적 회로의 단면도.4 is a cross-sectional view of an integrated circuit in accordance with a preferred embodiment of the present invention.

도 5는 본 발명에 따라 구현된 발진기의 기능 블록도.5 is a functional block diagram of an oscillator implemented in accordance with the present invention.

도 6은 본 발명에 따라 발진기를 포함하는 무선 신호 수신 장치의 기능 블록도.6 is a functional block diagram of a wireless signal receiving apparatus including an oscillator according to the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 집적 회로 2 : 기판1: integrated circuit 2: substrate

4 : 유도성 소자 5 : 활성 영역4 inductive element 5 active region

6 : 차단 수단6: blocking means

본 발명은, 하나 이상의 유도성 소자와, 저항성, 용량성 및 반도체 소자를 포함할 수 있는 활성 영역으로 불리는 영역을 포함하는 집적 회로로서, 상기 유도성 소자와 활성 영역은 겹쳐지는, 집적 회로에 관한 것이다.The present invention relates to an integrated circuit comprising at least one inductive element and a region called an active region, which may include resistive, capacitive and semiconductor elements, wherein the inductive element and the active region overlap. will be.

이러한 집적 회로의 제작 방법은, 미국특허 제5,370,766호에 언급되었다. 이러한 방법의 목적은 집적 회로의 전체 표면을 줄이는 것이다.A method of fabricating such an integrated circuit is mentioned in US Pat. No. 5,370,766. The purpose of this method is to reduce the overall surface of the integrated circuit.

본 발명은, 다음의 고려 사항과 연결된다.The present invention is connected with the following considerations.

유도성 소자와 활성 영역의 겹침은 유도성 소자와 활성 영역의 소자 사이의 상호 인덕턴스와 기생 접속을 야기할 수 있고, 이는 유도성 소자의 품질 계수의 상당한 악화를 초래할 수 있고, 회로의 주파수의 정밀도의 감소를 초래할 수 있다.Overlapping of the inductive element and the active region can cause mutual inductance and parasitic connection between the inductive element and the active region, which can lead to a significant deterioration of the quality factor of the inductive element, and to the accuracy of the frequency of the circuit Can lead to a decrease in

유도성 소자와 활성 영역의 소자 사이의 상호작용의 문제점을 최소화하는 이미 공지된 해결책은, 다른 소자와 별도로 유도성 소자를 삽입하는 것을 포함한다. 이러한 집적은 부피 문제를 초래한다. 실제, 이들을 실현하기 위하여, 유도성 소자는 회로 전체 표면의 1/4를 필요로 할 수 있다.An already known solution for minimizing the problem of interaction between an inductive element and an element of the active region involves inserting the inductive element separately from other elements. This accumulation results in volume problems. Indeed, in order to realize these, the inductive element may require a quarter of the entire surface of the circuit.

본 발명의 목적은, 하나 이상의 유도성 소자와 활성 영역이 함께 존재하는 집적 회로로서, 집적 회로 부피의 상당한 증가 없이 이들 사이에서 전자기 상호작용이 감소되는, 집적 회로를 제안함으로써 이들 결점을 크게 치유하는 것이다.It is an object of the present invention to significantly heal these drawbacks by proposing integrated circuits in which one or more inductive elements and active regions coexist, in which electromagnetic interactions between them are reduced without a significant increase in integrated circuit volume. will be.

본 발명의 다른 목적은, 높은 품질의 계수를 나타내는 하나 이상의 유도성 소자를 포함하는 간결한 집적 회로의 집적을 가능케 하는 것이다.Another object of the present invention is to enable the integration of a compact integrated circuit comprising one or more inductive elements exhibiting high quality coefficients.

실제, 개시 절에 따른 집적 회로는, 본 발명에 따라, 유도성 소자가 생성하게 되는 전자계로부터 활성 영역을 차단시키기 위한 차단(screening) 수단을 포함하는 것을 특징으로 한다. Indeed, the integrated circuit according to the present disclosure is characterized according to the invention to comprise screening means for shielding the active region from the electromagnetic field generated by the inductive element.

이러한 집적 회로에 있어서, 유도성 소자에 의해 생성될 수 있는 전자계는 상기 차단 수단에 의해 대부분이 차단되고, 활성 영역의 소자와의 상호 작용도 제한된다.In such integrated circuits, most of the electromagnetic fields generated by the inductive element are blocked by the blocking means, and the interaction with the element in the active region is also limited.

본 발명의 실시예에 있어서, 차단 수단은 유도성 소자와 활성 영역 사이에 위치하고, 개방 회로를 형성한다.In an embodiment of the invention, the blocking means is located between the inductive element and the active region and forms an open circuit.

본 발명의 이러한 실시예의 목적은 차단 수단이 유도성 소자와의 상호 인덕턴스를 야기하는 것을 방지하는 것이다. 이러한 실시예에 있어서, 개방 회로를 형성하는 차단 수단은 유도성 소자에 의해 생성된 자계에 의해 유도된 전류를 통과시키지 않는다. 결과적으로, 이들 차단 수단과 유도성 소자 사이에 존재하는 상호 인덕턴스는 매우 작다.The object of this embodiment of the invention is to prevent the blocking means from causing mutual inductance with the inductive element. In this embodiment, the blocking means forming the open circuit does not pass the current induced by the magnetic field generated by the inductive element. As a result, the mutual inductance existing between these blocking means and the inductive element is very small.

본 발명의 유리한 실시예에 있어서, 차단 수단은 유도성 소자에 의해 생성하게 되는 자계 벡터에 수직으로 배치되고, 상기 유도성 소자에 의해 상기 플레이트 내에서 유도될 수 있는 전류에 수직인 밴드와 슬롯의 교대에 의해 형성되는 낮은 저항성 재질의 플레이트를 포함하는데, 상기 밴드는 개방 프레임(open frame)에 연결된다.In an advantageous embodiment of the invention, the blocking means is arranged perpendicularly to the magnetic field vector produced by the inductive element, the band and slot being perpendicular to the current that can be induced in the plate by the inductive element. It includes a plate of low resistance material formed by alternation, the band being connected to an open frame.

이들 특징의 특색 때문에, 플레이트는 전계가 회로의 활성 영역으로 전파되는 것을 차단하고, 유도될 수 있는 전류에 대해 개방 회로(open circuit)로 작용한다. 유도성 소자로 생성될 수 있는 상호 인덕턴스는 따라서 거의 0이 된다.Due to the peculiarities of these features, the plate blocks the electric field from propagating into the active region of the circuit and acts as an open circuit for the induced current. The mutual inductance that can be produced by an inductive element is therefore almost zero.

본 발명의 바람직한 실시예에 있어서, 차단 수단은 벽이 완벽하게 유도성 소자로 둘러싸인 낮은 저항 재질의 개구부(via hole)를 더 포함하는데, 상기 개구부는 전체 높이에 걸쳐 하나 이상의 슬롯을 구비한다.In a preferred embodiment of the invention, the blocking means further comprises via-holes of low resistance material, the walls of which are completely surrounded by inductive elements, the openings having one or more slots throughout their height.

유도성 소자는, 다른 유도성 소자의 근처에 위치할 때, 이들 다른 유도성 소자와 상호 인덕턴스를 생성한다. 이러한 상호 인덕턴스는 유도성 소자의 품질 계수를 악화시키는 경향을 갖는다. 개구부는, 회로 내에 존재하는 임의의 다른 유도성 소자와 유도성 소자의 자기 상호작용을 제한함으로써 이러한 상호 인덕턴스의 생성을 제한할 수 있다. 개구부의 전체 높이에 걸쳐 슬롯이 제공되어, 개구부 표면에서 전류 루프의 형성을 방지한다.Inductive elements, when located in the vicinity of other inductive elements, create mutual inductance with these other inductive elements. Such mutual inductance tends to worsen the quality factor of the inductive element. The opening can limit the generation of such mutual inductance by limiting the magnetic interaction of the inductive element with any other inductive element present in the circuit. Slots are provided over the entire height of the opening to prevent the formation of a current loop at the opening surface.

본 발명의 유리한 실시예에 있어서, 플레이트와 개구부는 전위를 갖는 기준 단자에 함께 연결된다. 본 발명의 목적은 회로의 소자 사이에서 용량성 접속을 제한하는 것이다. 개구부와 플레이트를 서로 연결시키고 동일한 전위에 연결함으로써, 제한된 기생 정전용량이 회로의 여러 소자 사이에서 생성된다.In an advantageous embodiment of the invention, the plate and the opening are connected together to a reference terminal having a potential. It is an object of the present invention to limit capacitive connections between elements of a circuit. By connecting the openings and the plates to each other and to the same potential, limited parasitic capacitance is created between the various elements of the circuit.

집적 회로는 기본적으로 낮은 저항 재질로 이루어진 각 층의 중첩에 의해 형성되므로, 개구부의 벽은, 유도성 소자의 표면에 의해 한정된 경계 주위의 상기 층 중 한 층에서 차단되는, 트랙의 적층에 의해 형성되고, 동시에 상기 트랙은 상호 연결된다. 본 발명의 이러한 실시예는 단순하고 원가를 절감한다. 기존 층의 사용에 의한 개구부의 구현은 회로의 크기를 증가시키지 않는다.Since the integrated circuit is basically formed by the overlap of each layer made of a low resistance material, the wall of the opening is formed by the stacking of tracks, which is blocked at one of the layers around the boundary defined by the surface of the inductive element. And at the same time the tracks are interconnected. This embodiment of the present invention is simple and saves cost. The implementation of openings by the use of existing layers does not increase the size of the circuit.

본 발명의 특정 실시예에 있어서, 집적 회로는 두 개의 유도성 소자를 포함하는데, 상기 두 개의 유도성 소자는 전원 단자와 전위를 갖는 기준 단자 사이에서 연결되고, 각각은 권선에 의해 형성되며, 상기 유도성 소자를 형성하는 상기 권선들(turns)의 코일 권선(coil winding)의 방향은 서로에 대해서 대칭이고 반대인 방향을 가지며, 상기 각 권선의 말단 부분이 전원 단자로부터 가장 멀리 떨어진 부분이다. 코일 권선의 방향 선택은 전류가 권선을 통과할 때 형성되는 상호 인덕턴스의 값에 영향을 미치고, 결과적으로 품질 계수 값에 영향을 미친다. 이러한 선택은, 유도성 소자의 품질 계수를 최적화하도록 이루어진다.In a particular embodiment of the invention, an integrated circuit comprises two inductive elements, the two inductive elements being connected between a power supply terminal and a reference terminal having a potential, each formed by a winding, wherein The direction of the coil windings of the turns forming the inductive element is symmetrical and opposite to each other, with the distal end of each winding being the furthest away from the power terminal. The direction selection of the coil winding affects the value of the mutual inductance that is formed when current passes through the winding, which in turn affects the value of the quality factor. This choice is made to optimize the quality factor of the inductive element.

각 유도성 소자는, 상기 소자간의 전자기 상호작용의 감소를 최적화하도록, 상술한 바와 같이 개구부에 의해 유리하게 둘러싸인다.Each inductive element is advantageously surrounded by an opening, as described above, to optimize the reduction of electromagnetic interactions between the elements.

본 발명은, 유도성 소자가 용량성, 저항성 또는 반도체 소자의 다른 소자와 나란히 존재하는 임의의 집적 회로에 사용될 수 있다. 집적 회로는 예컨대 발진기, 활성 전하 믹서 또는 필터가 될 수 있다. 그 응용 중 하나에 있어서, 본 발명은 따라서, 동조 전압값에 의존하는 주파수 값을 갖는 출력 신호를 전달하기 위한 발진기로서, 유도성 소자에 연결되고 상기 동조 전압을 통해 바이어스되도록 의도된 하나 이상의 가변 정전용량 다이오드를 활성 영역이 포함하는, 본 발명에 따른 집적 회로의 형태로 실현되는 것을 특징으로 하는, 발진기에 관한 것이다.The present invention can be used in any integrated circuit in which inductive elements are present alongside other elements of capacitive, resistive or semiconductor elements. The integrated circuit can be, for example, an oscillator, active charge mixer or filter. In one of its applications, the present invention thus provides an oscillator for delivering an output signal having a frequency value that depends on the tuning voltage value, the one or more variable blackouts intended to be connected to an inductive element and biased through the tuning voltage. An oscillator, characterized in that it is realized in the form of an integrated circuit according to the invention, wherein the active region comprises a capacitive diode.

보다 일반적으로, 본 발명은 유리하게 무선 신호를 수신하기 위한 장치에서 사용될 수 있다. 그러므로, 본 발명은,More generally, the present invention can advantageously be used in an apparatus for receiving a wireless signal. Therefore, the present invention,

무선 주파수라 불리는 무선 신호의 주파수가 주어진 주파수 범위 내에서 선택되는 무선 신호를 수신 가능하게 하고, 무선 신호라 불리는 전자 신호로의 변환을 가능케 하는 안테나 및 필터 시스템과,An antenna and filter system that allows a frequency of a radio signal called radio frequency to receive a radio signal selected within a given frequency range, and enables conversion into an electronic signal called radio signal;

발진 주파수라 불리는 그 주파수가 동조 전압의 함수로 동조될 수 있는 로컬 발진기와,A local oscillator whose frequency, called the oscillation frequency, can be tuned as a function of the tuning voltage,

상기 무선 신호와, 상기 로컬 발진기로부터의 신호를 수신하고, 상기 무선 주파수와 상기 발진 주파수간의 차이값과 동일한 고정 주파수를 가지는 출력 신호를 전달하도록 의도된 믹서와,A mixer intended to receive the radio signal and a signal from the local oscillator and to deliver an output signal having a fixed frequency equal to a difference between the radio frequency and the oscillation frequency;

상기 믹서의 출력 신호를 사용하도록 의도된 신호 처리 유니트를 포함하는 무선 신호 수신 장치로서, 상기 로컬 발진기가 이전에 상술한 발진기에 따른 것을 특징으로 하는, 무선 신호 수신 장치에 관한 것이다.A radio signal receiving apparatus comprising a signal processing unit intended to use an output signal of the mixer, wherein the local oscillator is in accordance with the oscillator previously described above.

본 발명의 이들 및 다른 특성은 이하에서 기술되는 실시예를 참조로 제한하지 않는 예를 통해 명확해질 것이고, 또한 설명될 것이다.These and other features of the invention will be apparent from and elucidated by way of example and not by reference to the embodiments described below.

도 1은 본 발명에 따른 집적 회로의 특정 실시예의 단면도이다. 회로(1)는 전위를 갖는 기준 단자에 연결될 수 있는 기판(2)에 의해 형성되는데, 상기 기판 위에 낮은 저항 재질의 제 1, 제 2, 제 3, 제 4 및 제 5 층(3, M1, M2, M3 및 M4)이 겹쳐진다. 폴리실리콘으로 이루어진 기판(2), 역시 폴리실리콘으로 이루어진 제 1 층(3) 및 금속 합금으로 이루어진 제 2 층(M1)은 활성, 수동 및 반도체 소자를 포함하는 회로의 활성 영역(5)의 실현을 가능케 한다. 여기에서 기술되는 집적 회로에 있어서, 유도성 소자(4)는 회로의 제 5 층(M4)을 형성하는 재질로 실현되어, 상기 유도성 소자(4)와 활성 영역(5)의 부분은 겹쳐진다. 차단 수단(6)은, 유도성 소자(4)에 의해 생성되는 전자계에 대해 활성 영역(5)을 차단하기 위하여 제공된다. 차단 수단(6)은 한 층, 본 예에서는 제 2 층(M1)과 제 5 층(M4) 사이에 위치한 제 3 층(M2)에 구현되는 동시에, 이들 차단 수단(6)은 유도성 소자(4)에 의해 전개된 자계 벡터에 수직으로 배치된다.1 is a cross-sectional view of a particular embodiment of an integrated circuit in accordance with the present invention. The circuit 1 is formed by a substrate 2 which can be connected to a reference terminal having a potential, on which the first, second, third, fourth and fifth layers of low resistance material 3, M1, M2, M3 and M4) overlap. The substrate 2 made of polysilicon, also the first layer 3 made of polysilicon and the second layer M1 made of a metal alloy, realize the active region 5 of the circuit comprising active, passive and semiconductor elements. Makes it possible. In the integrated circuit described here, the inductive element 4 is realized with a material forming the fifth layer M4 of the circuit, so that the inductive element 4 and the portion of the active region 5 overlap. . Blocking means 6 are provided for blocking the active region 5 against the electromagnetic field generated by the inductive element 4. The blocking means 6 are embodied in one layer, in this example a third layer M2 located between the second layer M1 and the fifth layer M4, while these blocking means 6 comprise an inductive element ( It is arranged perpendicular to the magnetic field vector developed by 4).

여기에서 기술된 실시예에 있어서, 차단 수단(6)은 유도성 소자(4)와 접촉하지 않는다. 유도성 소자(4)와 함께 병합된 제 5 층(M4)과, 차단 수단(6)과 함께 병합된 제 3 층(M2)은 제 4 층(M3)의 두께만큼 실제로 분리된다. 유도성 소자(4)와 상기 차단 수단(6)은 함께 L-C 소자를 형성하는 것으로 간주될 수 있다. 유도성 소자(4)와 상기 차단 수단(6) 사이에 형성된 커패시터(C)는 유도성 소자의 품질 계수를 악화시킨다. 이러한 커패시터의 값은 차단 수단을 유도성 소자로부터 분리시키는 거리의 함수이다. 이러한 값을 줄이기 위하여, 상기 차단 수단은 유도성 소자로부터 좀 떨어져 위치한다.In the embodiment described here, the blocking means 6 are not in contact with the inductive element 4. The fifth layer M4 merged with the inductive element 4 and the third layer M2 merged with the blocking means 6 are actually separated by the thickness of the fourth layer M3. The inductive element 4 and the blocking means 6 can be considered to form an L-C element together. The capacitor C formed between the inductive element 4 and the blocking means 6 deteriorates the quality factor of the inductive element. The value of this capacitor is a function of the distance separating the blocking means from the inductive element. In order to reduce this value, the blocking means is located far from the inductive element.

이러한 품질 계수는, 차단 수단이 본 예의 경우와 같이 낮은 저항 재질로 구성된다면, 더 개선될 수 있다.This quality factor can be further improved if the blocking means is made of a low resistance material as in the case of this example.

도 2는 이전에 기술된 차단 수단(6)의 양호한 실시예를 도시한다. 이들 차단 수단(6)은, 유도성 소자(4)에 의해 전개된 자계의 벡터에 수직으로 위치하고, 밴드(8)와 슬롯(9)의 교대에 의해 형성된, 낮은 저항 재질의 플레이트를 포함한다. 밴드(8)는 예컨대 금속 합금 또는 폴리실리콘으로 구성된다. 플레이트는 유도성 소자에 의해 전개된 자계의 벡터에 수직으로 배열되기 때문에, 유도 전류(I)는, 플레이트가 한 조각으로 이루어진다면, 플레이트 내에서 출현할 수 있다. 이러한 전류(I)에 수직으로 배열된 슬롯(9)과 밴드(8)의 교대는 이러한 유도 전류의 흐름을 방지하는 개방 회로를 형성한다. 이러한 전류는 차단 수단 내에서 거의 0이 되기 때문에, 이들 차단 수단과 유도성 소자 사이에 출현할 수 있는 상호 인덕턴스 역시 거의 0이 된다. 이것은 유도성 소자의 품질 계수를 악화시키지 않게 할 수 있다. 상기 밴드는 제 위치에 유지되도록 외측에서, 밀폐되지 않는 프레임(10)에 부착된다. 프레임(10) 내의 슬롯(11)은 프레임 상의 전류 루프의 형성을 방지한다.2 shows a preferred embodiment of the blocking means 6 previously described. These blocking means 6 comprise a plate of low resistance material, located perpendicular to the vector of magnetic field developed by the inductive element 4 and formed by alternating bands 8 and slots 9. The band 8 is composed of, for example, a metal alloy or polysilicon. Since the plate is arranged perpendicular to the vector of magnetic field developed by the inductive element, the induced current I can appear in the plate if the plate consists of one piece. The alternation of the slot 9 and the band 8 arranged perpendicular to this current I forms an open circuit which prevents the flow of this induced current. Since this current becomes almost zero in the blocking means, the mutual inductance that can appear between these blocking means and the inductive element is also almost zero. This can make it possible not to deteriorate the quality factor of the inductive element. The band is attached to an unsealed frame 10 from the outside so as to remain in place. Slots 11 in frame 10 prevent the formation of current loops on the frame.

본 발명의 특정 실시예에 있어서, 프레임(10)과 밴드(8)의 결합에 의해 형성된 조립체(7)는 전위를 갖는 기준 단자 즉 접지에 연결된다. 대칭 회로에 대해, 이러한 회로의 가상 접지가 선택된다. 집적 회로는 가장 흔하게 기준 단자에 연결된 기판을 포함할 것이다. 유도성 소자의 품질 계수는 플레이트와 유도성 소자 사이에서 출현할 수 있는 제 1 기생 커패시턴스 값과, 플레이트와 기판 사이에서 출현할 수 있는 제 2 기생 커패시턴스 값의 함수이다. 기준 단자에 대한 플레이트의 연결은 제 1 기생 커패시턴스를 제한할 수 있도록 한다. 더욱이, 플레이트가 기판과 동일한 전위에 놓인다는 사실은 제 2 기생 커패시턴스의 형성을 방지할 수 있게 하고, 유도성 소자의 품질 계수는 악화되지 않는다.In a particular embodiment of the invention, the assembly 7 formed by the combination of the frame 10 and the band 8 is connected to a reference terminal having a potential, ie ground. For symmetric circuits, the virtual ground of this circuit is selected. Integrated circuits will most often include a substrate connected to a reference terminal. The quality factor of the inductive element is a function of the first parasitic capacitance value that may appear between the plate and the inductive element and the second parasitic capacitance value that may appear between the plate and the substrate. The connection of the plate to the reference terminal makes it possible to limit the first parasitic capacitance. Moreover, the fact that the plate is at the same potential as the substrate makes it possible to prevent the formation of the second parasitic capacitance, and the quality factor of the inductive element is not deteriorated.

게다가, 플레이트와 기판(2)의 동일 기준 전위에 대한 연결은 플레이트와 기판 사이에서, 따라서 활성 영역의 소자로의 전계의 투과를 방지한다. 활성 영역(5) 내에서 유도성 소자에 의해 생성될 수 있는 자계는 플레이트에 의해 상당히 감소된다.In addition, the connection of the plate and the substrate 2 to the same reference potential prevents the transmission of an electric field between the plate and the substrate, and thus into the element in the active region. The magnetic field that can be generated by the inductive element in the active region 5 is significantly reduced by the plate.

도 3은 본 발명의 특정 실시예에 따른 집적 회로의 두 개의 유도성 소자의 평면도이다. 각각이 사각형 권선{(T1,1, T1,2, T1,3, T1,4) 및 (T2,1, T2,2, T2,3, T2,4)}을 포함하는 두 개의 유도성 소자(4a, 4b)는 대칭이고, 한 소자 곁에 다른 소자가 위치한다. 이들은 모두 전원 단자(VCC)와 전위를 갖는 기준 단자(GND) 사이에 연결된다. 전류(I1)는 전원 단자로부터 이들을 통해 전위를 갖는 기준 단자로 흐른다. 본 실시예는 회로 내에서 출현할 수 있고, 유도성 소자의 품질 계수를, 결과적으로 회로의 성능을 악화시키는 상호 인덕턴스를 최소화시킬 수 있게 한다. 각 권선{(T1,1, T1,2, T1,3, T1,4) 및 (T2,1, T2,2, T2,3, T2,4)}은 4개의 직렬 인덕터의 조립체로 작용하는데, 각 인덕터는 권선의 한 부분에 대응한다. 두 개의 인접 권선 사이의 상호 인덕턴스는 권선이 감겨진 방향의 선택에 의존한다. 권선 방향의 선택은, 서로 직접 반대 방향이 되는 상기 권선의 이들 부분이 전원 단자로부터 가장 멀리 위치하도록 선택된다. 서로 반대 방향으로 위치한 권선의 부분은 전원 단자에 더 인접한 부분보다 더 높은 상호 인덕턴스를 생성한다. 유도성 소자(4a, 4b)의 권선에 대해 여기에서 선택된 권선의 방향은 상호 인덕턴스를 줄일 수 있게 하는데, 왜냐하면 접속이 각 권선의 제 4 부분(T1,4, T2,4)에서만 이루어지기 때문이다.3 is a plan view of two inductive elements of an integrated circuit in accordance with certain embodiments of the present invention. Two inductive elements each comprising a square winding {(T1,1, T1,2, T1,3, T1,4) and (T2,1, T2,2, T2,3, T2,4)} 4a, 4b) are symmetrical, with the other device next to one device. They are all connected between the power supply terminal VCC and the reference terminal GND having a potential. Current I1 flows from the power supply terminal through them to a reference terminal having a potential. This embodiment may appear within a circuit and allow the quality factor of the inductive element to minimize mutual inductance, which in turn degrades the performance of the circuit. Each winding {(T1,1, T1,2, T1,3, T1,4) and (T2,1, T2,2, T2,3, T2,4)} acts as an assembly of four series inductors, Each inductor corresponds to one part of the winding. The mutual inductance between two adjacent windings depends on the choice of the direction in which the winding is wound. The selection of the winding direction is chosen such that these parts of the winding which are directly opposite each other are located farthest from the power supply terminal. Portions of the windings located in opposite directions produce higher mutual inductance than portions closer to the power terminals. For the windings of the inductive elements 4a, 4b the direction of the windings selected here makes it possible to reduce the mutual inductance, since the connection is only made in the fourth part T1, 4, T2, 4 of each winding. .

도 4는 본 발명의 양호한 실시예에 따른 집적 회로의 단면도이다. 이러한 집적 회로는, 선행 절에서 기술된 두 개의 유도성 소자와 같은 두 개의 유도성 소자(4a, 4b)를 포함한다. 두 개의 개구부(12a 및 12b)가 유도성 소자(4a, 4b) 주위에 형성된다. 여기에서 도전성 재질로 이루어진 각 개구부(12a 및 12b)는 사각형 베이스를 구비하고, 그 벽은 유도성 소자(4a, 4b) 중 하나로 완벽하게 둘러싸인다. 각 개구부(12a 및 12b)는 전체 높이에 걸쳐, 감싸는 유도성 소자(4a, 4b)에 의해 유도된 전류의 임의의 가능한 순환을 차단하는 하나의 슬롯(13a, 13b)을 구비한다. 이들 개구부(12a 및 12b)는 두 개의 유도성 소자(4a, 4b) 사이의 상호 인덕턴스를 최소화시킬 수 있게 한다. 여기에서 기술된 실시예에 있어서, 각 개구부(12a 및 12b)는 층(M3 및 M4)의 부분의 접합에 의해 실현된다. 이들 개구부는, 유도성 소자(4a, 4b) 사이의 적절한 차단을 보장하고, 이들 유도성 소자 사이에서 자기 상호작용을 제한할 만큼 충분히 높다. 일반적인 방법에 있어서, 각 유도성 소자 또는 집적 회로 내에 포함된 유도성 소자의 부분은 이러한 개구부를 포함하는 차단 수단에 의해 차단될 수 있어서, 이러한 유도성 소자 또는 유도성 소자의 부분과 회로 내에 존재하는 다른 소자 사이에서 전개될 수 있는 상호 인덕턴스는 최소화된다.4 is a cross-sectional view of an integrated circuit in accordance with a preferred embodiment of the present invention. Such an integrated circuit comprises two inductive elements 4a, 4b, such as the two inductive elements described in the preceding section. Two openings 12a and 12b are formed around the inductive elements 4a and 4b. Each opening 12a and 12b made of a conductive material here has a square base, the wall of which is completely surrounded by one of the inductive elements 4a, 4b. Each opening 12a and 12b has one slot 13a, 13b that blocks any possible circulation of current induced by the enclosing inductive elements 4a, 4b over its entire height. These openings 12a and 12b make it possible to minimize the mutual inductance between the two inductive elements 4a and 4b. In the embodiment described here, each of the openings 12a and 12b is realized by the joining of portions of the layers M3 and M4. These openings are high enough to ensure proper blocking between the inductive elements 4a, 4b and to limit the magnetic interaction between these inductive elements. In a general method, each inductive element or part of an inductive element included in an integrated circuit can be interrupted by blocking means including such openings, so that the inductive element or part of the inductive element is present in the circuit and Mutual inductances that can develop between different devices are minimized.

본 발명의 양호한 실시예에 있어서, 플레이트와 개구부는 함께 전위를 갖는 기준 전위에 연결된다. 한 편으로는 플레이트와 기판 사이에서, 다른 한편으로는 플레이트와 유도성 소자 사이에서, 최종적으로는 플레이트와 개구부 사이에서의 기생 용량성 접속은 상당히 적절하게 제한된다. 본 발명의 이러한 양호한 실시예의 집적 회로에 포함된 유도성 소자는 따라서 높은 품질 계수를 제공할 것이다.In a preferred embodiment of the invention, the plate and the opening are connected together to a reference potential having a potential. Parasitic capacitive connections on the one hand between the plate and the substrate, on the other hand between the plate and the inductive element, and finally between the plate and the opening, are considerably limited. The inductive element included in the integrated circuit of this preferred embodiment of the present invention will therefore provide a high quality factor.

도 5는 본 발명에 따라 집적 회로의 형태로 실현된 발진기의 기능 블록도이다. 이러한 발진기(VCO)는, 동조 전압(Vturn)에 의존하는 값을 갖는 주파수(FLO)를 구비하는 전압신호(Vlo)를 생성하도록 의도된 것이다. 이러한 발진기는 전원 단자(VCC)에 연결된 유도성 소자(4)와, 가변 정전용량 다이오드(VCD)를 포함하는 활성 영역(5)을 포함한다. 다이오드(VCD)는 동조 전압(Vturn)을 통해 바이어스된다.5 is a functional block diagram of an oscillator realized in the form of an integrated circuit in accordance with the present invention. This oscillator VCO is intended to generate a voltage signal Vlo having a frequency FLO having a value that depends on the tuning voltage V turn . This oscillator comprises an inductive element 4 connected to a power supply terminal VCC and an active region 5 comprising a variable capacitance diode VCD. Diode VCD is biased through tuning voltage V turn .

도 6은, 안테나와 필터 시스템(AF)을 포함하고, 주어진 주파수 범위 내에서 선택되는 무선 주파수라 불리는 주파수(FR)를 갖는 무선 신호의 수신과 전자 신호(Vfr)로의 변환을 가능케 하는 무선 신호 수신 장치를 도시한다. 이러한 수신 장치는 로컬 발진기(VCO)와 믹서(MIX)를 포함하는 주파수 변환기(FC)를 더 포함하는데, 상기 믹서는 무선 신호(Vfr)와, 로컬 발진기(VCO)로부터 입력되는 신호(Vlo)를 수신하도록 의도되고, 발진기의 발진 주파수라 불리는 주파수(FLO)가 동조될 수 있고, 또한 무선 주파수(FR)와 발진 주파수(FLO) 사이의 차이값과 동일하고 고정된 주파수(FI)를 갖는 출력 신호(Vfi)를 전달하도록 의도될 수 있다.
이러한 주파수 변환기(FC)에 있어서, 동조 전압(Vtun)을 통해 이루어진 발진 주파수(FLO) 값의 선택은 무선 주파수(FR)의 값을 강제하는데, 왜냐하면 중간 주파수(FI)는 예컨대 믹서(MIX)의 출력에 배치될 필터 시스템(미도시)을 통해 고정되기 때문이다. 이러한 수신 장치는 최종적으로 믹서(MIX)의 출력 신호를 사용하도록 의도된 신호 처리 유니트(PU)를 포함한다.FIG. 6 shows a radio signal reception comprising an antenna and a filter system AF, which enables the reception of a radio signal having a frequency FR called a radio frequency selected within a given frequency range and the conversion to an electronic signal Vfr. The device is shown. The receiving device further includes a frequency converter (FC) including a local oscillator (VCO) and a mixer (MIX), wherein the mixer receives a radio signal (Vfr) and a signal (Vlo) input from the local oscillator (VCO). An output signal intended to receive, the frequency FLO, called the oscillation frequency of the oscillator, can be tuned and also equals the difference between the radio frequency FR and the oscillation frequency FLO and has a fixed frequency FI. May be intended to convey (Vfi).
In such a frequency converter FC, the selection of the oscillation frequency FLO value made via the tuning voltage Vtun forces the value of the radio frequency FR, since the intermediate frequency FI is for example of the mixer MIX. This is because it is fixed through a filter system (not shown) to be placed at the output. This receiving device finally comprises a signal processing unit PU intended to use the output signal of the mixer MIX.

이러한 주파수 변환기(FC)에 있어서, 동조 전압(Vtun)을 통해 이루어진 발진 주파수(FLO) 값의 선택은 무선 주파수(FR)의 값을 강제하는데, 왜냐하면 중간 주파수(FI)는 예컨대 믹서(MIX)의 출력에 배치될 필터 시스템(미도시)을 통해 고정되기 때문이다. 이러한 수신 장치는 최종적으로 믹서(MIX)의 출력 신호를 사용하도록 의도된 신호 처리 유니트(PU)를 포함한다.
전술된 바와 같이, 본 발명은 집적 회로 부피의 상당한 증가 없이 하나 이상의 유도성 소자와 활성 영역 사이에서 전자기 상호작용이 감소될 수 있는 집적 회로를 제공하는 효과를 나타낸다. 나아가, 높은 품질 계수를 나타내는 하나 이상의 유도성 소자를 포함하는 간결한 집적 회로의 집적을 가능하게 하는 효과를 나타낸다. In such a frequency converter FC, the selection of the oscillation frequency FLO value made via the tuning voltage Vtun forces the value of the radio frequency FR, since the intermediate frequency FI is for example of the mixer MIX. This is because it is fixed through a filter system (not shown) to be placed at the output. This receiving device finally comprises a signal processing unit PU intended to use the output signal of the mixer MIX.
As noted above, the present invention has the effect of providing an integrated circuit in which electromagnetic interaction between one or more inductive elements and the active region can be reduced without a significant increase in integrated circuit volume. Furthermore, it has the effect of enabling the integration of a compact integrated circuit comprising one or more inductive elements exhibiting a high quality factor.

Claims (9)

적어도 유도성 소자와, 저항성, 용량성 및 반도체 소자를 포함하며 활성 영역이라 불리는 영역, 그리고 유도성 소자가 생성되도록 의도된 전자계로부터 상기 활성 영역을 절연시키기 위한 차단 수단(screening means)을 포함할 수 있는 집적회로로서,At least inductive elements, resistive, capacitive and semiconductor elements, and regions called active regions, and screening means for isolating the active regions from the electromagnetic field in which the inductive elements are intended to be produced. Integrated circuit, 여기서, 상기 차단 수단은 상기 유도성 소자에 의해서 생성되도록 의도된 자계의 벡터에 수직으로 놓이고, 그리고 상기 유도성 소자에 의해서 플레이트 내에서 유도될 수 있는 전류에 수직인 밴드와 슬롯의 교대에 의해서 형성되는, 저-저항 재질의 플레이트를 포함하며, 상기 밴드는 개방 프레임에 연결되고, Here, the blocking means is placed perpendicular to the vector of the magnetic field intended to be generated by the inductive element, and by alternating bands and slots perpendicular to the current that can be induced in the plate by the inductive element. A plate of low-resistance material, the band being connected to an open frame, 상기 차단 수단은 벽들이 유도성 소자를 완전히 감싸고 있는 저-저항 물질의 개구부를 추가로 포함하며, 상기 개구부는 그 전체 높이에 걸쳐 하나의 슬롯을 구비하는, 집적회로. And said blocking means further comprises an opening of a low-resistance material in which the walls completely surround the inductive element, said opening having one slot over its entire height. 제 1항에 있어서, 상기 차단 수단은 상기 유도성 소자와 상기 활성 영역 사이에 위치하고 또한, 개방 회로(open circuit)를 형성하는 것을 특징으로 하는, 집적 회로.The integrated circuit according to claim 1, wherein said blocking means is located between said inductive element and said active region and forms an open circuit. 제 1항에 있어서, 상기 플레이트와 개구부는 전위를 가지는 기준 단자에 함께 연결된 것을 특징으로 하는, 집적 회로.The integrated circuit of claim 1, wherein the plate and the opening are connected together to a reference terminal having a potential. 제 1항에 있어서, 상기 집적 회로는The method of claim 1, wherein the integrated circuit 낮은 저항 재질로 구현되는 각 층의 중첩에 의해 기본적으로 형성되며,Basically formed by the overlap of each layer, which is made of a low resistance material, 상기 개구부의 벽은 상기 유도성 소자의 표면에 의해 한정된 경계 주위의 상기 층들 중 한 층으로부터 잘려 진, 트랙을 적층(stacking)시켜 형성되고,The wall of the opening is formed by stacking tracks, cut from one of the layers around the boundary defined by the surface of the inductive element, 동시에 상기 트랙은 상호 연결된 경계인 것을 특징으로 하는, 집적 회로.And at the same time the tracks are interconnected boundaries. 제 1항에 있어서, 상기 집적 회로는 두 개의 유도성 소자를 포함하는데, 상기 두 개의 유도성 소자는 전원 단자와 전위를 갖는 기준 단자 사이에서 연결되고, 상기 유도성 소자 각각은 권선에 의해 형성되며, 상기 유도성 소자를 형성하는 상기 권선의 코일 권선 방향은 서로 대칭이나 반대의 방향을 가지는, 집적 회로.2. The integrated circuit of claim 1, wherein the integrated circuit comprises two inductive elements, the two inductive elements being connected between a power supply terminal and a reference terminal having a potential, each of the inductive elements being formed by a winding and And coil winding directions of the windings forming the inductive element have directions that are symmetrical or opposite to each other. 동조 전압 값에 의존하는 주파수 값을 갖는 출력 신호를 전달하기 위한 발진기에 있어서,An oscillator for delivering an output signal having a frequency value that depends on the tuning voltage value, 상기 발진기는 청구항 1항에 따른 집적 회로의 형태로 구현되는데, 상기 집적 회로의 활성 영역은, 상기 유도성 소자에 연결되고 상기 동조 전압을 통해 바이어스되도록 의도된 가변 정전용량 다이오드를 적어도 포함하는 것을 특징으로 하는, 발진기.The oscillator is embodied in the form of an integrated circuit according to claim 1, wherein the active region of the integrated circuit comprises at least a variable capacitance diode connected to the inductive element and intended to be biased through the tuning voltage. Oscillator. 무선 신호를 수신하는 장치로서,An apparatus for receiving a radio signal, 무선 주파수라 불리는 무선 신호의 주파수는 주어진 주파수 범위 내에서 선택되는 무선 신호를 수신 가능하게 하고, 무선 신호라 불리는 전자 신호로의 변환을 가능케 하는 안테나 및 필터 시스템과,The frequency of a radio signal called radio frequency is such that an antenna and filter system enables reception of a radio signal selected within a given frequency range and conversion into an electronic signal called radio signal; 발진 주파수라 불리는 주파수가 동조 전압의 함수로 동조될 수 있는 로컬 발진기와,A local oscillator in which a frequency called an oscillation frequency can be tuned as a function of tuning voltage, 상기 무선 신호와, 상기 로컬 발진기로부터의 입력 신호를 수신하고, 고정 주파수를 가지며 상기 무선 주파수와 상기 발진 주파수간의 차이 값과 동일한 출력 신호를 전달하도록 의도된 믹서와,A mixer receiving the radio signal and an input signal from the local oscillator, the mixer having a fixed frequency and intended to transmit an output signal equal to the difference between the radio frequency and the oscillation frequency; 상기 믹서의 출력 신호를 사용하는 신호 처리 유니트를 포함하고, A signal processing unit using the output signal of the mixer, 상기 로컬 발진기는 제6항의 상기 발진기에 따르는, 무선 신호를 수신하는 장치.And the local oscillator is in accordance with the oscillator of claim 6. 삭제delete 삭제delete
KR1019990062540A 1998-12-29 1999-12-27 Integrated circuit of inductive elements KR100771726B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9816569 1998-12-29
FR9816569 1998-12-29

Publications (2)

Publication Number Publication Date
KR20000048416A KR20000048416A (en) 2000-07-25
KR100771726B1 true KR100771726B1 (en) 2007-10-30

Family

ID=9534613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062540A KR100771726B1 (en) 1998-12-29 1999-12-27 Integrated circuit of inductive elements

Country Status (8)

Country Link
US (1) US6529720B1 (en)
EP (1) EP1017102B1 (en)
JP (1) JP2000208704A (en)
KR (1) KR100771726B1 (en)
CN (1) CN1165995C (en)
DE (1) DE69940590D1 (en)
SG (1) SG75997A1 (en)
TW (1) TW441086B (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810451A1 (en) * 2000-06-20 2001-12-21 Koninkl Philips Electronics Nv INTEGRATED CIRCUIT INCLUDING A HIGH QUALITY FACTOR INDUCTIVE ELEMENT AND HAVING HIGH COMPACITY
EP1213762A1 (en) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Electrical device isolation structure
JP2002184945A (en) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd Semiconductor device integrated with magnetic element
JP2003068862A (en) * 2001-08-28 2003-03-07 Sharp Corp Spiral inductor and high-frequency semiconductor device
US7200378B2 (en) * 2001-12-14 2007-04-03 Freescale Semiconductor, Inc. Rocking potential-well switch and mixer
JP4214700B2 (en) * 2002-01-22 2009-01-28 株式会社村田製作所 Common mode choke coil array
JP2004221475A (en) * 2003-01-17 2004-08-05 Mitsubishi Electric Corp Induction element
US20050101318A1 (en) * 2003-11-07 2005-05-12 Brett Williams Wireless network access methods, communications device configuration methods, configuration devices, communications systems, and articles of manufacture
EP1553812A3 (en) 2003-12-11 2013-04-03 STMicroelectronics S.A. Semiconductor chip and circuit including a shielded inductance
US7151430B2 (en) * 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
WO2007119426A1 (en) * 2006-03-24 2007-10-25 Matsushita Electric Industrial Co., Ltd. Inductance component
DE102006044570A1 (en) * 2006-09-21 2008-04-03 Atmel Duisburg Gmbh Integrated circuit arrangement and integrated circuit
EP2269199B1 (en) * 2008-04-21 2016-06-08 Nxp B.V. Planar inductive unit and an electronic device comprising a planar inductive unit
CN101894861A (en) * 2009-05-22 2010-11-24 联发科技股份有限公司 Semiconductor device
JP4551973B1 (en) * 2009-09-02 2010-09-29 キヤノンアネルバ株式会社 Frequency converter
CN105099005B (en) * 2015-08-16 2017-11-24 中国科学院电工研究所 A kind of magnetic field shielding device of wireless energy transfer system
US9954487B1 (en) 2016-10-07 2018-04-24 International Business Machines Corporation Tuning LC tank circuits
CN108231735B (en) * 2017-12-21 2020-01-14 南京中感微电子有限公司 Voltage controlled oscillator
WO2020056711A1 (en) * 2018-09-21 2020-03-26 华为技术有限公司 Planar inductor and semiconductor chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070317A (en) * 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
EP0836271A1 (en) * 1996-10-10 1998-04-15 Koninklijke Philips Electronics N.V. Integrated circuit oscillator and radiotelephone using such an oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173671A (en) 1990-12-18 1992-12-22 Raytheon Company Monolithic lumped element networks
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
WO1998050956A1 (en) 1997-05-02 1998-11-12 The Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US5959522A (en) * 1998-02-03 1999-09-28 Motorola, Inc. Integrated electromagnetic device and method
US6268778B1 (en) * 1999-05-03 2001-07-31 Silicon Wave, Inc. Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070317A (en) * 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
EP0836271A1 (en) * 1996-10-10 1998-04-15 Koninklijke Philips Electronics N.V. Integrated circuit oscillator and radiotelephone using such an oscillator

Also Published As

Publication number Publication date
TW441086B (en) 2001-06-16
JP2000208704A (en) 2000-07-28
KR20000048416A (en) 2000-07-25
DE69940590D1 (en) 2009-04-30
EP1017102A1 (en) 2000-07-05
CN1259769A (en) 2000-07-12
SG75997A1 (en) 2000-10-24
EP1017102B1 (en) 2009-03-18
CN1165995C (en) 2004-09-08
US6529720B1 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
KR100771726B1 (en) Integrated circuit of inductive elements
CN103367336B (en) The power line filter of multidimensional integrated circuit
US7847666B2 (en) Differential inductor for use in integrated circuits
KR100617887B1 (en) MCM with high Q overlapping resonator
US7432794B2 (en) Variable integrated inductor
US7501924B2 (en) Self-shielding inductor
US7642618B2 (en) Semiconductor devices with inductors
US7323948B2 (en) Vertical LC tank device
EP1149391B1 (en) Multi-track integrated spiral inductor
EP0654802B1 (en) Variable inductance element
EP2769466B1 (en) Voltage controlled oscillators having low phase noise
JP4946219B2 (en) Variable inductor and semiconductor device using the same
US9865392B2 (en) Solenoidal series stacked multipath inductor
KR100875601B1 (en) Integrated circuits, local oscillators implemented in the form of integrated circuits, and signal receivers including the local oscillators
KR20060115229A (en) Inductor with plural coil layer
US6809623B2 (en) High Q on-chip inductor
JP2002246476A (en) Insulation device, integrated circuit, transmitter and radio signal receiving device
JP2002208640A (en) Circuit device
KR19990070958A (en) Inductive Devices for Semiconductor Integrated Circuits
EP4287254A1 (en) Shielding circuits and semiconductor devices
US10665378B1 (en) Systems and methods for an inductor structure with enhanced area usage of a circuit
JP2003318715A (en) High-frequency switching circuit and communication apparatus
EP1211799B1 (en) Lc oscillator
JP2012060157A (en) Variable inductor and semiconductor device using same
CN114448431A (en) Integrated inductor-capacitor oscillator and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee