JP2002184945A - Semiconductor device integrated with magnetic element - Google Patents
Semiconductor device integrated with magnetic elementInfo
- Publication number
- JP2002184945A JP2002184945A JP2000375910A JP2000375910A JP2002184945A JP 2002184945 A JP2002184945 A JP 2002184945A JP 2000375910 A JP2000375910 A JP 2000375910A JP 2000375910 A JP2000375910 A JP 2000375910A JP 2002184945 A JP2002184945 A JP 2002184945A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- shield layer
- magnetic element
- semiconductor device
- coil conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、表面マイクロマ
シーニング技術，ＩＣ製造技術等を活用することによっ
て平面型に製作される平面インダクタ（薄膜インダクタ
ともいう）や平面トランスなどの磁気素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic element such as a planar inductor (also referred to as a thin film inductor) or a planar transformer manufactured by utilizing a surface micromachining technique, an IC manufacturing technique and the like.
【０００２】[0002]
【従来の技術】近年、ノート型パソコンや携帯電話に代
表されるマルチメディア機器を始めとして、各種電子機
器の小型化が盛んに進められている。それに伴い、その
電源部の小型化の研究も活発に行なわれており、その主
要部品であるインダクタやトランスなどの磁気素子の小
型化実現のために、それらの磁気素子を表面マイクロマ
シーニング技術，ＩＣ製造技術等を利用して平面型，薄
膜型に製造する試みが多くなされている。2. Description of the Related Art In recent years, miniaturization of various electronic devices such as multimedia devices typified by notebook personal computers and mobile phones has been actively promoted. Along with this, research on the miniaturization of the power supply unit is also being actively conducted, and in order to realize the miniaturization of magnetic elements such as inductors and transformers which are the main components thereof, these magnetic elements are surface micromachining technology, Many attempts have been made to manufacture a flat type or a thin film type using an IC manufacturing technique or the like.
【０００３】平面型インダクタの最も一般的な構造とし
て、例えば図９に示すような積層型の構造のものが知ら
れている。図９（ａ）は分解斜視図、同（ｂ）は断面図
である。このような構造は、図示されないシリコン基板
上に絶縁膜を形成し、その上に下部磁性体４、下部絶縁
膜５、平面コイル６、絶縁膜７、上部磁性体８を順に形
成する、いわゆる平面コイルを磁性膜でサンドイッチ状
に挟み込んだものであり、コイルが磁性体の中にあるこ
とから、外鉄型または内部コイル型インダクタとも呼ば
れており、平面コイルの形状にもつづら折れ型，スパイ
ラル型などさまざまなパターンが用いられる。[0003] As the most common structure of a planar inductor, for example, a laminated inductor as shown in FIG. 9 is known. FIG. 9A is an exploded perspective view, and FIG. 9B is a sectional view. In such a structure, an insulating film is formed on a silicon substrate (not shown), and a lower magnetic body 4, a lower insulating film 5, a plane coil 6, an insulating film 7, and an upper magnetic body 8 are sequentially formed on the insulating film. A coil sandwiched between magnetic films in a sandwich shape. Since the coil is in a magnetic material, it is also called an external iron type or an internal coil type inductor. Various patterns such as molds are used.
【０００４】このような構成の平面型インダクタは、使
用する周波数帯域において充分高いＱ値を持つことが必
要である。平面型インダクタのＱ値はコイル抵抗をＲ、
インダクタンスをＬ、ω＝２πｆ（ｆ：周波数）とする
と、 Ｑ＝ωＬ／Ｒ で表わされる。インダクタのＱ値を高くするためには、
コイルの抵抗を低くし、インダクタンスを大きくするこ
とが必要である。近年、このような平面インダクタとし
て、コイルの一辺が４ｍｍ角以上あり、コイルの直流抵
抗を低減するために、スパイラル型に電解メッキで銅を
成膜し、３０μｍ以上の厚いコイル導体を持ったメッキ
方式のインダクタが多く報告されている（例えば、特開
平４−３６３００６号公報，信学技報ＰＥ９６−１４な
ど参照）。The planar inductor having such a configuration needs to have a sufficiently high Q value in a used frequency band. The Q value of the planar inductor is expressed as R,
Assuming that the inductance is L and ω = 2πf (f: frequency), it is expressed by Q = ωL / R. To increase the Q value of the inductor,
It is necessary to lower the resistance of the coil and increase the inductance. In recent years, as such a planar inductor, one side of the coil is 4 mm square or more, and in order to reduce the DC resistance of the coil, a copper film is formed by electrolytic plating in a spiral type and plated with a thick coil conductor of 30 μm or more. Many types of inductors have been reported (for example, see JP-A-4-363006, IEICE Technical Report PE96-14).
【０００５】インダクタは電源回路を構成する主要素子
であるが、従来のバルク磁性体を用いたインダクタ素子
に代わり、平面インダクタを使用することで電源回路の
薄膜化，小型化をした例も報告されている。このような
平面インダクタを電源回路に用いる場合、電源回路を構
成する制御ＩＣ、ＭＯＳＦＥＴ、ダイオード、コンデン
サなどを、例えばプラスチック基板上に外付けし、平面
インダクタも他の素子と同様に外付けする方式（ハイブ
リッド方式）が行なわれていた。電源回路をさらに小型
化する場合、制御ＩＣやＭＯＳＦＥＴなどの集積回路と
磁気素子を一体で形成する必要がある。磁気素子一体型
半導体デバイスとしては、電源ＩＣ上にＣｏ系アモルフ
ァス磁性材料と電気めっきで形成した厚さ３５μｍのＣ
ｕコイル導体を持つインダクタを形成した例（例えば、
電気学会論文誌Ａ平成１２年３月特集号など参照）や、
アルミニウムをスパッタで成膜し、エッチングでコイル
形状に加工したコイル膜厚６．１μｍ、磁性膜膜厚１．
４μｍの積層型平面インダクタを半導体素子上に形成し
た、発振回路の例が報告されている（第２２回応用磁気
学会学術講演概要集２２ａＢ−４）。[0005] An inductor is a main element constituting a power supply circuit, and there has been reported an example in which a planar inductor is used instead of a conventional inductor element using a bulk magnetic material to make the power supply circuit thinner and smaller. ing. When such a planar inductor is used in a power supply circuit, a control IC, a MOSFET, a diode, a capacitor, and the like constituting the power supply circuit are externally mounted on, for example, a plastic substrate, and the planar inductor is externally mounted in the same manner as other elements. (Hybrid system) was performed. To further reduce the size of the power supply circuit, it is necessary to integrally form a magnetic element with an integrated circuit such as a control IC or MOSFET. As a magnetic element integrated type semiconductor device, a Co-based amorphous magnetic material and a 35 μm thick C
Example of forming an inductor having a u coil conductor (for example,
IEEJ Transactions A March 2000 Special Issue, etc.)
Aluminum was formed into a film by sputtering, and was processed into a coil shape by etching.
An example of an oscillation circuit in which a 4 μm laminated planar inductor is formed on a semiconductor element has been reported (22th Applied Magnetics Society Conference Abstracts 22aB-4).
【０００６】半導体基板に形成された集積回路上に平面
インダクタなどの磁気素子を一体型で形成するデバイス
は、小型化という面では非常に有効でありスペースメリ
ットが大きい反面、磁気素子の直下に集積回路が存在す
るため、磁気素子から発生する磁束の影響を直接集積回
路が受けてしまい、特性変化や誤動作などの原因とな
る。特に、電源回路用のＩＣと磁気素子の場合、使用す
る電流が大きいことが多く、その分漏れ磁束も大きくな
りＩＣへの影響も大きくなる。A device in which a magnetic element such as a planar inductor is integrally formed on an integrated circuit formed on a semiconductor substrate is very effective in terms of miniaturization and has a large space merit, but is integrated directly below the magnetic element. Since the circuit exists, the integrated circuit is directly affected by the magnetic flux generated from the magnetic element, which causes a change in characteristics and a malfunction. In particular, in the case of an IC for a power supply circuit and a magnetic element, the current to be used is often large, so that the leakage magnetic flux becomes large and the influence on the IC becomes large.
【０００７】[0007]
【発明が解決しようとする課題】上記のように、従来の
磁気素子一体型半導体デバイスでは、下部磁性膜が磁束
のシールド層として働くが、通常スパッタなど真空成膜
で形成する磁性膜の場合は、膜の残留応力や成膜速度な
どの問題で数μｍ程度しか成膜できない。このため、コ
イルに印加する電流値が大きくなると、或る電流値にお
いて磁性膜が磁気飽和の状態になり、それ以上の電流値
では漏れ磁束が大きくなる。また、磁性膜として、フェ
ライトなどの透磁率が低い材料を磁性膜として用いる場
合は、シールド効果は余り期待できず、下部素子への磁
気的な影響は大きくなる。As described above, in the conventional magnetic element-integrated semiconductor device, the lower magnetic film functions as a shield layer of magnetic flux. Due to problems such as residual stress of the film and film forming speed, it is possible to form a film of only about several μm. For this reason, when the current value applied to the coil increases, the magnetic film becomes magnetically saturated at a certain current value, and the leakage magnetic flux increases at a current value higher than that. Further, when a material having low magnetic permeability such as ferrite is used as the magnetic film, the shielding effect cannot be expected so much, and the magnetic effect on the lower element becomes large.
【０００８】これらの問題は、下部磁性膜の下部（＝半
導体デバイスと磁気素子の間）に新たにシールド層を設
けることで回避することができ、従来は下部磁性膜と同
様の高透磁率磁性膜を用いる方法が良いと考えられてき
た。しかし、下部磁性膜と同様の高透磁率磁性膜をシー
ルド層として用いる場合、磁気デバイスのプロセスの他
にシールド層としての磁性膜の成膜，パターニングが必
要となる。特に、磁性膜を構成する組成元素は高価なも
のが多く、高コストなデバイスとなる。また、成膜速度
の点から考えてもスループットが悪く、高コスト化につ
ながる。また、残留応力の点からも問題がある。したが
って、この発明の課題は、磁気素子の特性を維持しつ
つ、安価な材料かつ簡単な製造プロセスでシールド層を
形成できるようにすることにある。These problems can be avoided by providing a new shield layer below the lower magnetic film (= between the semiconductor device and the magnetic element). Conventionally, a high magnetic permeability similar to that of the lower magnetic film is obtained. It has been considered that a method using a film is good. However, when a high permeability magnetic film similar to the lower magnetic film is used as the shield layer, it is necessary to form and pattern the magnetic film as the shield layer in addition to the magnetic device process. In particular, many of the constituent elements constituting the magnetic film are expensive, resulting in a high-cost device. In addition, the throughput is low even in view of the film forming speed, which leads to an increase in cost. There is also a problem in terms of residual stress. Therefore, an object of the present invention is to make it possible to form a shield layer with an inexpensive material and a simple manufacturing process while maintaining the characteristics of a magnetic element.
【０００９】[0009]
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、半導体基板上に形成され
た集積回路上に、ほぼ平面状の磁気素子を形成してなる
磁気素子一体型半導体デバイスにおいて、前記集積回路
と磁気素子との間に絶縁膜を介して、高導電率材料から
なる磁気シールド層を配置し、前記磁気素子を磁気遮蔽
することを特徴とする。上記請求項１の発明において
は、前記磁気シールド層が、抵抗率１０μΩｃｍ以下の
高導電率材料であることができる（請求項２の発明）。
上記請求項１または２の発明においては、前記磁気シー
ルド層が、前記平面磁気素子のコイル導体を形成する材
料と同じ高導電率材料であることができる（請求項３の
発明）。According to the first aspect of the present invention, there is provided a magnetic element having a substantially planar magnetic element formed on an integrated circuit formed on a semiconductor substrate. In the integrated semiconductor device, a magnetic shield layer made of a highly conductive material is disposed between the integrated circuit and the magnetic element via an insulating film, and the magnetic element is magnetically shielded. In the first aspect of the present invention, the magnetic shield layer may be made of a high conductivity material having a resistivity of 10 μΩcm or less (the second aspect of the invention).
In the first or second aspect of the invention, the magnetic shield layer may be made of the same high conductivity material as the material forming the coil conductor of the planar magnetic element (the third aspect of the invention).
【００１０】すなわち、シールド層による磁気シールド
効果は、シールド層における磁気的な吸収と、シールド
層を磁束が通過することによって発生する渦電流によっ
て発生する渦電流による磁束の反射とに分けられる。つ
まり、（シールド効果）＝（吸収損失）＋（反射損失）
と表わすことができる。前者の吸収損失は透磁率が高く
なるほど大きく、後者の反射損失は導電率が高いほど大
きくなり、シールド効果はこれらの和になる。そこで、
この発明では、その課題である安価な材料，簡単な製造
工程で磁気シールドを実現するために、特に反射損失を
有効利用するものである。That is, the magnetic shielding effect of the shield layer is divided into magnetic absorption in the shield layer and reflection of magnetic flux by eddy current generated by eddy current generated by magnetic flux passing through the shield layer. That is, (shielding effect) = (absorption loss) + (reflection loss)
Can be expressed as The former absorption loss increases as the magnetic permeability increases, and the reflection loss increases as the conductivity increases, and the shielding effect becomes the sum of these. Therefore,
In the present invention, in order to realize a magnetic shield with an inexpensive material and a simple manufacturing process, which is the subject, in particular, the reflection loss is effectively used.
【００１１】[0011]
【発明の実施の形態】以下、ターン数１２のスパイラル
状平面コイルを有する平面インダクタ一体型デバイスの
例について、説明する。図１はこの発明の半導体デバイ
スの断面構造を示す概要図である。なお、半導体基板１
１上にはトランジスタ，制御ＩＣ，ダイオードなどが集
積されるが、この発明とは直接関係がないので図示は省
略している。半導体基板１１上に形成される平面インダ
クタは、コイル導体１６と上部，下部磁性体１７，１５
によって構成される。コイル導体１６の材料としては、
直流抵抗を減らすためにＣｕなどが良く用いられるが、
導電性材料であれば何でもよく、Ａｌ，Ａｕ等も良く用
いられる。上部，下部磁性体１７，１５としては透磁率
１０〜３０の磁性材料を用い、コイル導体１６を取り囲
むように配置される。磁気シールド層１４は、半導体基
板１１上に絶縁膜１２を介して平面インダクタとの間に
配置される。なお、符号２０は半導体基板１１上の電極
を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of a planar inductor integrated device having a spiral planar coil having 12 turns will be described. FIG. 1 is a schematic diagram showing a sectional structure of a semiconductor device according to the present invention. The semiconductor substrate 1
A transistor, a control IC, a diode, and the like are integrated on 1, but are not shown because they are not directly related to the present invention. The planar inductor formed on the semiconductor substrate 11 includes a coil conductor 16 and upper and lower magnetic members 17 and 15.
Composed of As a material of the coil conductor 16,
Cu or the like is often used to reduce the DC resistance,
Any conductive material may be used, and Al, Au and the like are often used. The upper and lower magnetic members 17 and 15 are made of a magnetic material having a magnetic permeability of 10 to 30 and are arranged so as to surround the coil conductor 16. The magnetic shield layer 14 is disposed on the semiconductor substrate 11 via the insulating film 12 and between the magnetic shield layer 14 and the planar inductor. Reference numeral 20 denotes an electrode on the semiconductor substrate 11.
【００１２】上記構造のものにおいて、電磁界シミュレ
ーションを実施したときの結果を図２，図３に示す。図
２は磁気シールド層を形成する材料の抵抗率ρと、その
ときの平面インダクタの性能係数Ｑとの関係を示し、図
３は同じく抵抗率ρと磁気シールド効果との関係を示し
ている。なお、コイル導体厚さ５０μｍ、コイル導体幅
９０μｍ、コイル導体間隔２０μｍであり、コイル導体
の材料はＣｕである。コイル導体を囲む磁性体は、コイ
ル導体上面および底面から５０μｍの厚さを持ち、抵抗
率は１０5 Ωｃｍである。磁気シールド層と半導体基板
の間の絶縁層は、厚さ３μｍのポリイミド膜である。FIGS. 2 and 3 show the results obtained when an electromagnetic field simulation is performed in the above structure. FIG. 2 shows the relationship between the resistivity ρ of the material forming the magnetic shield layer and the performance coefficient Q of the planar inductor at that time, and FIG. 3 also shows the relationship between the resistivity ρ and the magnetic shield effect. The coil conductor thickness is 50 μm, the coil conductor width is 90 μm, the coil conductor interval is 20 μm, and the material of the coil conductor is Cu. The magnetic material surrounding the coil conductor has a thickness of 50 μm from the top and bottom surfaces of the coil conductor, and has a resistivity of 10 5 Ωcm. The insulating layer between the magnetic shield layer and the semiconductor substrate is a 3 μm thick polyimide film.
【００１３】平面インダクタで用いる磁性体の透磁率μ
を１０，２０，３０と変化させた場合について、比較の
ため図示した。なお、駆動周波数ｆ＝５ＭＨｚ、シール
ド層厚さ２０μｍ、シールド層材料の透磁率を１とし
た。図２より、抵抗率２０〜１００μΩｃｍを境にし
て、抵抗率が低いもしくは高くなるほど、Ｑ値は大きく
なることが分かる。平面インダクタのＱ値は上述のよう
に、Ｑ＝ωＬ／Ｒとして表わされるが、シールド層など
のように磁気素子の近傍に導電材料や磁性材料がある場
合はＬとＲが変化し、シールド層に高導電材料を用いる
とＬ，Ｒとも小さくなる。このときのそれぞれの変化量
をΔＬ，ΔＲとすると、或る周波数でのＱの値は、Ｑ＝
ω（Ｌ−ΔＬ）／（Ｒ−ΔＲ）で表わされる。つまり、
（Ｌ−ΔＬ）と（Ｒ−ΔＲ）の比率の関係からＱ値が決
定されることになるが、ΔＬに対してΔＲの変化量が大
きくなると、Ｑ値が増加する。図２の結果から、その境
界となる抵抗率の値が２０〜１００μΩｃｍであると言
える。The magnetic permeability μ of the magnetic material used in the planar inductor
Are changed to 10, 20, and 30 for comparison. The driving frequency f = 5 MHz, the shield layer thickness was 20 μm, and the magnetic permeability of the shield layer material was 1. From FIG. 2, it can be seen that the Q value increases as the resistivity decreases or increases at a resistivity of 20 to 100 μΩcm. As described above, the Q value of the planar inductor is expressed as Q = ωL / R. However, when there is a conductive material or a magnetic material near the magnetic element such as a shield layer, L and R change, and the shield layer When a highly conductive material is used, both L and R become small. Assuming that the amounts of change at this time are ΔL and ΔR, the value of Q at a certain frequency is Q =
ω (L−ΔL) / (R−ΔR). That is,
The Q value is determined from the relationship between the ratio of (L−ΔL) and (R−ΔR), but the Q value increases as the amount of change of ΔR with respect to ΔL increases. From the results shown in FIG. 2, it can be said that the boundary resistivity value is 20 to 100 μΩcm.
【００１４】図３より、シールド効果は抵抗率が低いほ
ど大きくなる。これらの結果より、シールド層材料に抵
抗率の低い材料を用いることで、Ｑ値を大きく保ちシー
ルド効果を高く維持すること（両立）ができる。シール
ド層に高透磁率材料を用いた図７の場合と比較して、十
分にシールド効果が得られ、かつ高Ｑ値が得られる高導
電材料の抵抗率は、１０μΩｃｍ以下である。その下限
は１μΩｃｍまでを示し、これ以下も原理的にはあり得
るが現実的ではない（超伝導状態）ので省略した。な
お、図２，図３の場合はシールド層材料の透磁率を１と
したが、透磁率μが大きい場合は、これに吸収損失が加
わるだけで同様の傾向であり、透磁率の大きさにかかわ
らず、抵抗率の低い材料を用いることで、より高Ｑ値，
高シールド効果を実現できることが分かる。From FIG. 3, the shielding effect increases as the resistivity decreases. From these results, by using a material having a low resistivity as the shield layer material, it is possible to maintain a large Q value and maintain a high shielding effect (compatibility). As compared with the case of FIG. 7 in which a high magnetic permeability material is used for the shield layer, the resistivity of the highly conductive material that can obtain a sufficient shielding effect and obtain a high Q value is 10 μΩcm or less. The lower limit is up to 1 μΩcm, and the lower limit is theoretically possible, but is not practical (superconducting state) and is omitted. In FIGS. 2 and 3, the permeability of the shield layer material is set to 1. However, when the permeability μ is large, the same tendency is obtained only by adding an absorption loss. Regardless, by using a material with low resistivity, higher Q value,
It can be seen that a high shielding effect can be realized.
【００１５】図４，図５はシールド層材料として高導電
率非磁性材料のＣｕ（抵抗率１．７μΩｃｍ）を用いた
ときのＱ値と、シールド効果の周波数依存性をそれぞれ
示す特性図である。Ｑ値，シールド効果とも周波数ｆと
シールド厚さｔに依存し、Ｑ値は周波数ｆが高くシール
ド厚さｔが薄いほど大きく、シールド効果はシールド厚
さｔが厚く周波数ｆが高いほど大きいことが分かる。FIG. 4 and FIG. 5 are characteristic diagrams respectively showing the Q value when a highly conductive nonmagnetic material Cu (resistivity: 1.7 μΩcm) is used as the shield layer material and the frequency dependence of the shield effect. . Both the Q value and the shield effect depend on the frequency f and the shield thickness t. The Q value increases as the frequency f increases and the shield thickness t decreases, and the shield effect increases as the shield thickness t increases and the frequency f increases. I understand.
【００１６】図６，図７はシールド層材料として、平面
インダクタの磁性層として用いられるＣｏ系アモルファ
ス磁性材料（抵抗率１００μΩｃｍ，透磁率１０００）
と同じ材料を用いた場合のＱ値と、シールド効果の周波
数依存性をそれぞれ示す。図４，図５と図６，図７とを
比較すると、高導電率材料であるＣｕを用いた場合、シ
ールド効果は周波数ｆとシールド膜厚さｔとに依存し、
シールド層が厚く周波数が高いほどシールド効果は大き
い。Ｑ値は周波数が高くなるほど大きくなるが、シール
ド層が厚くなるにつれてＱ値も高くなる。このことは、
シールド層を厚くすることで、シールド効果が大きくな
ると同時に高Ｑ値化も実現できることを示している。FIGS. 6 and 7 show a Co-based amorphous magnetic material (resistivity 100 μΩcm, magnetic permeability 1000) used as a shield layer material and as a magnetic layer of a planar inductor.
The Q value and the frequency dependence of the shielding effect when the same material is used are shown. Comparing FIGS. 4 and 5 with FIGS. 6 and 7, when Cu, which is a highly conductive material, is used, the shielding effect depends on the frequency f and the shielding film thickness t,
The thicker the shield layer and the higher the frequency, the greater the shielding effect. Although the Q value increases as the frequency increases, the Q value increases as the shield layer becomes thicker. This means
This shows that by increasing the thickness of the shield layer, the shielding effect can be increased and, at the same time, a high Q value can be realized.
【００１７】一方、高透磁率磁性膜を用いた場合は、シ
ールド効果は膜厚が厚くなるにつれてわずかに向上する
が、膜厚を厚くしてもそれほどシールド効果は大きくな
らない。また、膜厚が厚くなると、Ｑ値は下がる傾向に
ある。この傾向は、シールド効果を高めようとするとＱ
値が下がり、Ｑ値を向上させようとするとシールド効果
は低下するということを示し、相反するものである。こ
れらのことより、高透磁率の抵抗率の高い材料と比較す
ると、高導電率非磁性材料を用いた場合の方が、高Ｑ値
と高いシールド効果を同時に満足させることができ、そ
の効果は周波数が高くなるほど大きくなると言える。On the other hand, when a high permeability magnetic film is used, the shielding effect slightly increases as the film thickness increases, but the shielding effect does not increase so much even when the film thickness is increased. Further, as the film thickness increases, the Q value tends to decrease. This tendency is to improve the shielding effect Q
This indicates that lowering the Q value and lowering the Q value will lower the shielding effect, which is contradictory. From these facts, when using a high-conductivity non-magnetic material, a high Q value and a high shielding effect can be satisfied at the same time as compared with a material having a high magnetic permeability and a high resistivity. It can be said that the higher the frequency is, the larger it is.
【００１８】図８に、高導電性非磁性材料をシールド層
として用いた、磁気素子一体型半導体デバイスの製造方
法を示す。まず、集積回路を形成した半導体基板１１上
に、ポリイミド絶縁膜１２を３μｍ塗布・焼成する（図
８（ａ）参照）。ポリイミド絶縁膜１２上にＴｉ／Ｃｕ
をスパッタで成膜する。これは、めっきのシード層とな
る。次に、磁気シールド層のパターンと反転されたパタ
ーンをフォトレジストで形成し、このフォトレジストを
電気めっきの型としてＣｕめっきを行ない、シールド層
１４を形成する。Ｃｕめっき厚＝磁気シールド層の厚さ
となる。この後、不要なレジスト，めっきシード層を除
去する（図８（ｂ）参照）。磁気シールド層上に磁性粒
子を樹脂中に分散させた磁性材料を塗布・焼成し、下部
磁性体１５を形成する（図８（ｃ）参照）。磁性体の抵
抗率は１０5 Ωｃｍと大きいので、シールド層１４との
間には絶縁膜は形成していない。FIG. 8 shows a method of manufacturing a magnetic element integrated semiconductor device using a highly conductive nonmagnetic material as a shield layer. First, a 3 μm-thick polyimide insulating film 12 is applied and fired on a semiconductor substrate 11 on which an integrated circuit is formed (see FIG. 8A). Ti / Cu on polyimide insulating film 12
Is formed by sputtering. This becomes a seed layer for plating. Next, a pattern inverted from the pattern of the magnetic shield layer is formed of photoresist, and Cu plating is performed using this photoresist as an electroplating mold to form the shield layer 14. Cu plating thickness = thickness of the magnetic shield layer. Thereafter, unnecessary resist and plating seed layer are removed (see FIG. 8B). A magnetic material in which magnetic particles are dispersed in a resin is applied and fired on the magnetic shield layer to form the lower magnetic body 15 (see FIG. 8C). Since the resistivity of the magnetic material is as large as 10 5 Ωcm, no insulating film is formed between the magnetic material and the shield layer 14.
【００１９】下部磁性体１５上に電気めっきのシード層
として、ＴｉおよびＣｕをそれぞれ膜厚０．１μｍでス
パッタし、さらにフォトレジストをパターニングし、コ
イル導体のパターンの反転パターンを形成する。このと
きのレジストの膜厚は約６０μｍである。このレジスト
パターンをめっきの型として、フォトレジストの溝部に
Ｃｕを電気めっきで埋め込み、コイル導体１６とする
（図８（ｄ）参照）。コイル導体の厚さは約５０μｍで
ある。半導体基板１１とはコンタクト部１６ｂで、半導
体基板上の電極２０と電気的に接続される。コイル導体
形成後、不要なレジスト，めっきシード層を除去し、最
後に下部磁性体と同様の磁性体をコイル導体上に塗布・
焼成し、上部磁性体１７とする（図８（ｅ）参照）。こ
のとき、コイル導体の間隔部にも磁性体は埋め込まれ
る。コイル導体上面から上部磁性体上面までの厚さは、
約５０μｍである。Ti and Cu are each sputtered to a thickness of 0.1 μm on the lower magnetic body 15 as a seed layer for electroplating, and a photoresist is patterned to form an inverted pattern of the coil conductor pattern. At this time, the thickness of the resist is about 60 μm. Using the resist pattern as a plating mold, Cu is buried in the groove of the photoresist by electroplating to form a coil conductor 16 (see FIG. 8D). The thickness of the coil conductor is about 50 μm. The semiconductor substrate 11 is electrically connected to the electrode 20 on the semiconductor substrate at a contact portion 16b. After forming the coil conductor, the unnecessary resist and plating seed layer are removed, and finally a magnetic material similar to the lower magnetic material is applied on the coil conductor.
It is fired to form the upper magnetic body 17 (see FIG. 8E). At this time, the magnetic material is also embedded in the space between the coil conductors. The thickness from the coil conductor upper surface to the upper magnetic material upper surface is
It is about 50 μm.
【００２０】上記のような方法で、平面インダクタ一体
型デバイスが完成する。本デバイスでは、シールド層形
成工程でのめっきの厚さ＝磁気シールド層の厚さとな
り、必要なシールド層厚さはめっきの厚さを変えるだけ
で良く、制御が簡単であり、また単一金属のめっき工程
であることから、安価な製造方法と言える。なお、上記
実施例ではシールド層としてコイル導体と同じ材料であ
るＣｕを用いたが、材料は限定されるものではなく、高
導電材料であればどの材料でも良い（Ｃｕ以外に、例え
ばＡｌ，Ａｕ，Ｎｉなど）。また、厚膜のシールド層を
得るため、製造工程に電気めっき法を用いているが、ス
パッタや真空蒸着などの方法によっても良い。By the above-described method, a planar inductor integrated device is completed. In this device, the thickness of the plating in the shield layer forming process is equal to the thickness of the magnetic shield layer, and the required shield layer thickness can be changed simply by changing the plating thickness. It can be said that it is an inexpensive manufacturing method because it is a plating process. In the above embodiment, Cu, which is the same material as the coil conductor, is used as the shield layer. However, the material is not limited, and any material having a high conductivity may be used (other than Cu, for example, Al or Au). , Ni). Further, in order to obtain a thick shield layer, an electroplating method is used in the manufacturing process, but a method such as sputtering or vacuum evaporation may be used.
【００２１】また、平面インダクタとして、コイル導体
を磁性体が取り囲む構造を用いたが、従来からある、ス
パッタ磁性膜でコイル導体を挟み込む積層型の薄膜イン
ダクタにおいても、同様の効果が得られる。以上はコイ
ル導体材料にＣｕを用いた場合であるが、シールド層に
同様の材料を用いて電気めっきの単一工程での製造を実
施することで、さらなる低コスト化を図ることができ
る。同様に、コイル導体の材料を変えて例えばコイル導
体にＡｕを用いた場合は、シールド層にもＡｕを用い
る、つまり、シールド層形成のために新たな設備を導入
せずにシールド層を形成することにより、低コスト化が
可能となる。以上では、磁気素子一体型の半導体デバイ
スとしたが、この発明は、例えば、半導体基板上に外付
けのコイルを実装する場合にもおいても、有効であるこ
とは明白である。また、半導体基板上に形成された集積
回路へだけでなく、例えば、コイルの上部磁性体にシー
ルド層を形成すれば、外部への影響を抑制する磁気シー
ルド層として有効となる。Further, although a structure in which the coil conductor is surrounded by a magnetic material is used as the planar inductor, the same effect can be obtained with a conventional laminated thin film inductor in which the coil conductor is sandwiched between sputtered magnetic films. The above is the case where Cu is used for the coil conductor material. However, by using a similar material for the shield layer and performing manufacturing in a single step of electroplating, further cost reduction can be achieved. Similarly, when Au is used for the coil conductor by changing the material of the coil conductor, for example, Au is also used for the shield layer. That is, the shield layer is formed without introducing new equipment for forming the shield layer. This enables cost reduction. In the above description, the semiconductor device is integrated with a magnetic element. However, it is apparent that the present invention is effective even when an external coil is mounted on a semiconductor substrate, for example. Further, if a shield layer is formed not only on the integrated circuit formed on the semiconductor substrate but also on the upper magnetic body of the coil, for example, it is effective as a magnetic shield layer for suppressing the influence on the outside.
【００２２】[0022]
【発明の効果】この発明によれば、磁気素子の特性を悪
化させることなく、安価な材料と簡単な製造方法によ
り、良好な磁気シールドを実現することが可能となる利
点が得られる。特に、請求項１に記載の発明によれば、
シールド層に高導電性材料を用いることにより、反射損
失を有効に利用してシールド効果を高めることができ、
半導体デバイスへの影響を軽減した磁気素子一体型半導
体デバイスを提供できる。According to the present invention, there is obtained an advantage that a good magnetic shield can be realized by an inexpensive material and a simple manufacturing method without deteriorating the characteristics of the magnetic element. In particular, according to the invention described in claim 1,
By using a highly conductive material for the shielding layer, the shielding effect can be enhanced by effectively utilizing the reflection loss,
It is possible to provide a magnetic element integrated semiconductor device in which the influence on the semiconductor device is reduced.
【００２３】請求項２に記載の発明によれば、シールド
層に抵抗率１０μΩｃｍ以下の高導電性材料を用いるこ
とにより、反射損失を有効に利用してシールド効果を高
めることができ、かつ安価な材料で低コストのシールド
層を形成することができ、半導体デバイスへの影響を軽
減した低コストな磁気素子一体型半導体デバイスを提供
できる。また、請求項３に記載の発明によれば、シール
ド層形成材料として、半導体デバイス上の磁気素子のコ
イル導体と同じ高導電性材料を用いることにより、シー
ルド層形成のために新たな設備を必要としない、さらに
低コストな磁気素子一体型半導体デバイスを提供でき
る。According to the second aspect of the present invention, by using a highly conductive material having a resistivity of 10 μΩcm or less for the shield layer, the shielding effect can be enhanced by effectively utilizing the reflection loss, and the cost can be reduced. A low-cost shield layer can be formed from a material, and a low-cost magnetic element integrated semiconductor device with reduced influence on the semiconductor device can be provided. According to the third aspect of the present invention, a new facility is required for forming the shield layer by using the same highly conductive material as the coil conductor of the magnetic element on the semiconductor device as the shield layer forming material. It is possible to provide a magnetic element integrated semiconductor device at a lower cost.
【図１】この発明の実施の形態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.
【図２】シールド材料に高導電率材料を用いたときの抵
抗率と性能係数Ｑとの関係を示す特性図である。FIG. 2 is a characteristic diagram showing a relationship between resistivity and performance coefficient Q when a high conductivity material is used as a shielding material.
【図３】シールド材料に高導電率材料を用いたときの抵
抗率とシールド効果との関係を示す特性図である。FIG. 3 is a characteristic diagram showing a relationship between a resistivity and a shielding effect when a high conductivity material is used as a shielding material.
【図４】シールド材料に高導電率材料を用いたときのシ
ールド層厚さと性能係数Ｑとの関係を示す特性図であ
る。FIG. 4 is a characteristic diagram showing a relationship between a shield layer thickness and a performance coefficient Q when a high conductivity material is used as a shield material.
【図５】シールド材料に高導電率材料を用いたときのシ
ールド層厚さとシールド効果との関係説明図である。FIG. 5 is an explanatory diagram showing a relationship between a shield layer thickness and a shield effect when a high conductivity material is used as a shield material.
【図６】シールド材料に高透磁率材料を用いたときの性
能係数Ｑの説明図である。FIG. 6 is an explanatory diagram of a performance coefficient Q when a high magnetic permeability material is used as a shield material.
【図７】シールド材料に高透磁率材料を用いたときのシ
ールド効果の説明図である。FIG. 7 is an explanatory diagram of a shielding effect when a high magnetic permeability material is used as a shielding material.
【図８】この発明による製造方法を説明するための工程
説明図である。FIG. 8 is a process explanatory view for describing the manufacturing method according to the present invention.
【図９】平面インダクタの従来例を説明する説明図であ
る。FIG. 9 is an explanatory view illustrating a conventional example of a planar inductor.
４，１５…下部磁性体、５，７，１２…絶縁膜、６，１
６…平面コイル（コイル導体）、８，１７…上部磁性
体、１１…半導体基板、１４…シールド層、１６ｂ…コ
ンタクト部、２０…半導体基板上の電極。4, 15: lower magnetic body, 5, 7, 12: insulating film, 6, 1
6: planar coil (coil conductor), 8, 17: upper magnetic body, 11: semiconductor substrate, 14: shield layer, 16b: contact portion, 20: electrode on semiconductor substrate.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E070 AA01 AB08 BA01 CB02 5F038 AZ04 BH10 BH11 EZ14 EZ20 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E070 AA01 AB08 BA01 CB02 5F038 AZ04 BH10 BH11 EZ14 EZ20
Claims (3)
に、ほぼ平面状の磁気素子を形成してなる磁気素子一体
型半導体デバイスにおいて、 前記集積回路と磁気素子との間に絶縁膜を介して、高導
電率材料からなる磁気シールド層を配置し、前記磁気素
子を磁気遮蔽することを特徴とする磁気素子一体型半導
体デバイス。1. A magnetic element integrated semiconductor device in which a substantially planar magnetic element is formed on an integrated circuit formed on a semiconductor substrate, wherein an insulating film is interposed between the integrated circuit and the magnetic element. A magnetic shield layer made of a high conductivity material, and magnetically shielding the magnetic element.
ｃｍ以下の高導電率材料であることを特徴とする請求項
１に記載の磁気素子一体型半導体デバイス。2. The magnetic shield layer has a resistivity of 10 μΩ.
The magnetic device-integrated semiconductor device according to claim 1, wherein the semiconductor device is a highly conductive material of not more than about 0.1 cm.
子のコイル導体を形成する材料と同じ高導電率材料であ
ることを特徴とする請求項１または２に記載の磁気素子
一体型半導体デバイス。3. The magnetic element integrated semiconductor device according to claim 1, wherein the magnetic shield layer is made of the same high conductivity material as a material forming a coil conductor of the planar magnetic element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375910A JP2002184945A (en) | 2000-12-11 | 2000-12-11 | Semiconductor device integrated with magnetic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375910A JP2002184945A (en) | 2000-12-11 | 2000-12-11 | Semiconductor device integrated with magnetic element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184945A true JP2002184945A (en) | 2002-06-28 |
Family
ID=18844848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000375910A Pending JP2002184945A (en) | 2000-12-11 | 2000-12-11 | Semiconductor device integrated with magnetic element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184945A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047700A (en) * | 2002-07-11 | 2004-02-12 | Jfe Steel Kk | Planar magnetic element for non-contact charger |
| US7037604B2 (en) * | 2002-07-23 | 2006-05-02 | Honeywell International, Inc. | Magnetic sensing device |
| JPWO2005024949A1 (en) * | 2003-08-28 | 2006-11-16 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| JP2007150023A (en) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | Electronic substrate and electronic equipment |
| JP2008034507A (en) * | 2006-07-27 | 2008-02-14 | Seiko Epson Corp | Semiconductor device and its manufacturing process |
| JP2008210828A (en) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | Semiconductor device and its manufacturing process |
| US7652355B2 (en) | 2007-08-01 | 2010-01-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit shield structure |
| JP2010028990A (en) * | 2008-07-22 | 2010-02-04 | Fuji Electric Holdings Co Ltd | Switching power supply |
| KR100947455B1 (en) | 2002-12-27 | 2010-03-11 | 매그나칩 반도체 유한회사 | Method for fabrication of inductor device |
| JP2010147416A (en) * | 2008-12-22 | 2010-07-01 | Murata Mfg Co Ltd | Electronic component |
| KR101028258B1 (en) * | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | Semiconductor device mixing magnetic powder and manufacturing method therefor |
| JP2014199944A (en) * | 2014-06-24 | 2014-10-23 | 新光電気工業株式会社 | Inductor built-in component |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208704A (en) * | 1998-12-29 | 2000-07-28 | Koninkl Philips Electronics Nv | Integrated circuit of inductive element |
| JP2000323651A (en) * | 1999-05-14 | 2000-11-24 | Nec Corp | Semiconductor device and method for improving noise characteristic |
| JP2001267320A (en) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
-
2000
- 2000-12-11 JP JP2000375910A patent/JP2002184945A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208704A (en) * | 1998-12-29 | 2000-07-28 | Koninkl Philips Electronics Nv | Integrated circuit of inductive element |
| JP2000323651A (en) * | 1999-05-14 | 2000-11-24 | Nec Corp | Semiconductor device and method for improving noise characteristic |
| JP2001267320A (en) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047700A (en) * | 2002-07-11 | 2004-02-12 | Jfe Steel Kk | Planar magnetic element for non-contact charger |
| US7037604B2 (en) * | 2002-07-23 | 2006-05-02 | Honeywell International, Inc. | Magnetic sensing device |
| KR100947455B1 (en) | 2002-12-27 | 2010-03-11 | 매그나칩 반도체 유한회사 | Method for fabrication of inductor device |
| JPWO2005024949A1 (en) * | 2003-08-28 | 2006-11-16 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| JP4497093B2 (en) * | 2003-08-28 | 2010-07-07 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| JP2007150023A (en) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | Electronic substrate and electronic equipment |
| JP2008034507A (en) * | 2006-07-27 | 2008-02-14 | Seiko Epson Corp | Semiconductor device and its manufacturing process |
| KR101028258B1 (en) * | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | Semiconductor device mixing magnetic powder and manufacturing method therefor |
| KR101030153B1 (en) * | 2007-02-13 | 2011-04-18 | 가시오게산키 가부시키가이샤 | Semiconductor device and manufacturing method therefor |
| US8110882B2 (en) | 2007-02-13 | 2012-02-07 | Casio Computer Co., Ltd. | Semiconductor device with magnetic powder mixed therein and manufacturing method thereof |
| JP2008210828A (en) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | Semiconductor device and its manufacturing process |
| US7652355B2 (en) | 2007-08-01 | 2010-01-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit shield structure |
| US8003529B2 (en) | 2007-08-01 | 2011-08-23 | Globalfoundries Singapore Pte. Ltd. | Method of fabrication an integrated circuit |
| JP2010028990A (en) * | 2008-07-22 | 2010-02-04 | Fuji Electric Holdings Co Ltd | Switching power supply |
| JP2010147416A (en) * | 2008-12-22 | 2010-07-01 | Murata Mfg Co Ltd | Electronic component |
| JP2014199944A (en) * | 2014-06-24 | 2014-10-23 | 新光電気工業株式会社 | Inductor built-in component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200373079A1 (en) | Inductor component and inductor-component incorporating substrate | |
| US11735353B2 (en) | Inductor component and method of manufacturing same | |
| US20200243240A1 (en) | Isolated power converter with magnetics on chip | |
| CN109671551B (en) | Inductance component | |
| JP4867698B2 (en) | Thin film magnetic device and electronic component module having the same | |
| US9660013B2 (en) | Chip inductor | |
| Lee et al. | Fabrication and analysis of high-performance integrated solenoid inductor with magnetic core | |
| US8717136B2 (en) | Inductor with laminated yoke | |
| US8907448B2 (en) | Small size and fully integrated power converter with magnetics on chip | |
| KR100279544B1 (en) | Planar magnetic elements | |
| US20060170527A1 (en) | Integrated transformer structure and method of fabrication | |
| EP2652755B1 (en) | Thin film inductor with integrated gaps | |
| CN114156045A (en) | Inductor component | |
| US20090183358A1 (en) | Embedded inductor devices and fabrication methods thereof | |
| KR101963290B1 (en) | Coil component | |
| CN104766691A (en) | Chip electronic component and manufacturing method thereof | |
| JP2002184945A (en) | Semiconductor device integrated with magnetic element | |
| US20130314192A1 (en) | Inductor with stacked conductors | |
| US6069397A (en) | Integrable using amorphous magnetic material circuit inductor | |
| US20070230049A1 (en) | Thin film device | |
| JP3540733B2 (en) | Planar magnetic element and semiconductor device using the same | |
| US6873242B2 (en) | Magnetic component | |
| US11942255B2 (en) | Inductor component | |
| KR102198529B1 (en) | Chip electronic component and manufacturing method thereof | |
| JP2003347123A (en) | Thin-film inductor and electronic device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |