KR100771307B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR100771307B1
KR100771307B1 KR1020060078237A KR20060078237A KR100771307B1 KR 100771307 B1 KR100771307 B1 KR 100771307B1 KR 1020060078237 A KR1020060078237 A KR 1020060078237A KR 20060078237 A KR20060078237 A KR 20060078237A KR 100771307 B1 KR100771307 B1 KR 100771307B1
Authority
KR
South Korea
Prior art keywords
resistor
electrode
resistor electrode
printed circuit
circuit board
Prior art date
Application number
KR1020060078237A
Other languages
Korean (ko)
Inventor
홍종국
김태의
백상진
김홍원
정진수
김경오
박화선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060078237A priority Critical patent/KR100771307B1/en
Application granted granted Critical
Publication of KR100771307B1 publication Critical patent/KR100771307B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

A printed circuit board is provided to minimize the dispersing phenomenon of a register paste by forming a closed region between first and second register electrodes and to uniformize resistance value by reducing resistance difference of register. A printed circuit board includes a circuit pattern and a register(130). First and second register electrodes(110,120) are formed on the circuit pattern. A closed region is formed between the first and second register electrodes. The register fills in the closed region. The register electrically couples the first register electrode with the second register electrode. At least one of the first and second register electrodes has a symmetrical planar shape.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed Circuit Board {PRINTED CIRCUIT BOARD}

도 1은 본 발명의 인쇄회로기판에 적용될 수 있는 제1 레지스터 전극, 제2 레지스터 전극, 레지스터 및 보호층의 일 실시예를 도시한 평면도이다. 1 is a plan view illustrating an embodiment of a first resistor electrode, a second resistor electrode, a resistor, and a protective layer that may be applied to a printed circuit board of the present invention.

도 2는 도 1의 Ⅱ- Ⅱ'선을 따라서 잘라 본 단면도이다. FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.

도 3은 본 발명의 인쇄회로기판에 적용될 수 있는 제1 레지스터 전극, 제2 레지스터 전극 및 레지스터의 일 변형예를 도시한 평면도이다. 3 is a plan view illustrating a modification of the first resistor electrode, the second resistor electrode and the resistor that can be applied to the printed circuit board of the present invention.

도 4a 및 도 4b는 본 발명의 인쇄회로기판에 적용될 수 있는 제1 레지스터 전극, 제2 레지스터 전극 및 레지스터의 다른 변형예들을 도시한 평면도이다. 4A and 4B are plan views illustrating other modifications of the first resistor electrode, the second resistor electrode, and the resistor that can be applied to the printed circuit board of the present invention.

도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 도시한 공정 단면도들이다. 5A through 5L are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 참조부호의 설명> <Description of reference numerals for the main parts of the drawings>

110 : 제1 레지스터 전극 120 : 제2 레지스터 전극 110: first resistor electrode 120: second resistor electrode

130 : 레지스터 140 : 보호층 130: register 140: protective layer

본 발명은 인쇄회로기판에 관한 것으로, 좀더 상세하게는 매립된 레지스터를 가지며 개선된 구조의 레지스터 전극을 구비하여 저항값의 편차를 최소화할 수 있는 인쇄회로기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board having a buried resistor and a resistor electrode having an improved structure, which can minimize variation in resistance values.

인쇄회로기판은 전자 통신 기기 등에 사용되는 가장 기본적인 전자 부품으로서, 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다. 전자 통신 기기의 경량화 및 소형화에 따라 인쇄회로기판의 경량화 및 소형화가 요구되고 있는데, 이를 위하여 레지스터가 매립된 인쇄회로기판이 제안되었다. Printed circuit boards are the most basic electronic components used in electronic communication devices and the like, and with the rapid development of electronic communication technology, printed circuit board technology is also rapidly developing. As the weight and size of electronic communication devices are reduced, the weight and size of printed circuit boards are required. To this end, a printed circuit board with embedded resistors has been proposed.

레지스터가 매립된 인쇄회로기판은 별개의 칩 레지스터를 인쇄회로기판의 표면에 실장하거나 연결할 필요가 없으므로, 칩 레지스터가 형성된 공간을 이용할 수 있어 실장 밀도를 향상시킬 수 있다. 이에 따라 인쇄회로기판을 소형화할 수 있어 전자 통신 기기의 소형화 추세에 적합하다. 또한, 칩 레지스터의 실장 또는 연결에 필요한 솔더 조인트를 제거할 수 있으므로 열 또는 기계적 충격에 큰 영향을 받지 않기 때문에, 결과적으로 인쇄회로기판의 신뢰성을 향상할 수 있다. Since the printed circuit board in which the resistor is embedded does not need to mount or connect a separate chip resistor to the surface of the printed circuit board, the space where the chip resistor is formed can be used to improve the mounting density. Accordingly, the printed circuit board can be miniaturized, which is suitable for the trend of miniaturization of electronic communication devices. In addition, since solder joints required for mounting or connecting chip resistors can be removed, they are not significantly affected by thermal or mechanical shocks, thereby improving reliability of the printed circuit board.

인쇄회로기판에 레지스터를 매립하는 방법으로, 소정의 간격을 두고 이격되는 사각형의 레지스터 단자들 한 쌍을 서로 마주보게 형성한 후 이들 단자의 일부를 덮으면서 이들 사이 공간에 레지스터 페이스터를 인쇄법으로 도포한 후 경화하는 방법이 있다. A method of embedding a resistor in a printed circuit board, forming a pair of rectangular resistor terminals spaced apart at predetermined intervals to face each other, and then covering a portion of these terminals and printing a register paste in the space between them There is a method of curing after coating.

그러나, 인쇄법은 정밀도가 우수하지 못하며 경화전까지 점도를 가지는 레지스터 페이스트가 레지스터 단자들의 단차 및 굴곡에 의해 원하지 않는 부분까지 퍼져나가는 형상이 발생할 수 있다. 특히 한 쌍의 레지스터 단자들 사이가 양쪽으로 개방된 영역이므로, 양측으로 개방된 부분을 따라 레지스터 페이스트가 퍼져나가는 현상이 많이 발생한다. However, the printing method is not excellent in precision, and a shape may occur in which a resistor paste having a viscosity until curing is spread to an undesired portion due to the step and bending of the resistor terminals. In particular, since the area between the pair of resistor terminals is open to both sides, the phenomenon that the resistor paste spreads along the open portions on both sides occurs a lot.

이에 따라 각 레지스터의 저항값을 일정하게 제어할 수 없어 저항값의 편차가 커지고, 결과적으로 인쇄회로기판의 성능이 저하되는 문제가 있다. 이를 방지하기 위하여 레지스터 형성 후 레이저 트리밍 공정을 수행하는 방법이 있으나, 레이저 트리밍 공정에 의해 비용이 상승하는 문제가 있다. Accordingly, there is a problem in that the resistance value of each resistor cannot be controlled constantly, resulting in a large variation in the resistance value, and as a result, the performance of the printed circuit board is degraded. In order to prevent this, there is a method of performing a laser trimming process after forming a resistor, but there is a problem in that a cost increases due to the laser trimming process.

본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 레지스터들의 저항값의 편차를 최소화하여 우수한 특성을 가지는 인쇄회로기판을 제공하는 데 있다. The present invention has been made to solve the above problems, and an object of the present invention is to provide a printed circuit board having excellent characteristics by minimizing the variation of the resistance value of the resistors.

상기의 목적을 달성하기 위하여, 본 발명에 따른 인쇄회로기판은 평면으로 볼 때 서로의 사이에 닫힌 영역이 형성되는 제1 레지스터 전극과 제2 레지스터 전극을 포함하는 회로 패턴; 및 상기 닫힌 영역을 메우면서 상기 제1 레지스터 전극과 상기 제2 레지스터 전극에 전기적으로 연결되는 레지스터를 포함한다. In order to achieve the above object, a printed circuit board according to the present invention comprises a circuit pattern including a first resistor electrode and a second resistor electrode in which a closed area is formed between each other in plan view; And a resistor electrically filling the closed region and electrically connected to the first resistor electrode and the second resistor electrode.

상기 제1 레지스터 전극 및 상기 제2 레지스터 전극 중 적어도 어느 하나는 대칭적인 평면 형상을 가질 수 있다. At least one of the first resistor electrode and the second resistor electrode may have a symmetrical planar shape.

상기 제1 레지스터 전극이 폐곡선의 평면 형상을 가지며, 상기 제2 레지스터 전극이 상기 제1 레지스터 전극의 내부에 위치하며 섬(island)의 평면 형상을 가질 수 있다. The first resistor electrode may have a planar shape of a closed curve, and the second resistor electrode may be positioned inside the first resistor electrode and have a planar shape of an island.

상기 제1 레지스터 전극과 상기 제2 레지스터 전극이 서로 대응하는 형상으로 형성될 수 있다. The first resistor electrode and the second resistor electrode may be formed in a shape corresponding to each other.

상기 제1 레지스터 전극이 원형의 폐곡선, 타원형의 폐곡선 및 다각형의 폐곡선으로 이루어진 군에서 선택된 하나의 평면 형상을 가질 수 있다. The first resistor electrode may have one planar shape selected from the group consisting of a circular closed curve, an elliptical closed curve, and a polygonal closed curve.

상기 제2 레지스터 전극이 원형, 타원형, 다각형으로 이루어진 군에서 선택된 하나의 평면 형상을 가질 수 있다. The second resistor electrode may have one planar shape selected from the group consisting of a circle, an ellipse, and a polygon.

상기 레지스터가 상기 제1 레지스터 전극의 일부 또는 전부를 덮으면서 형성될 수 있다. The resistor may be formed while covering part or all of the first resistor electrode.

상기 레지스터가 상기 제2 레지스터 전극의 일부 또는 전부를 덮으면서 형성될 수 있다. The resistor may be formed while covering some or all of the second resistor electrode.

상기 제1 레지스터 전극 및 상기 제2 레지스터 전극 중 적어도 어느 하나는 비아홀에 의하여 다른 층에 형성된 또 다른 회로 패턴과 전기적으로 연결될 수 있다. At least one of the first resistor electrode and the second resistor electrode may be electrically connected to another circuit pattern formed on another layer by a via hole.

상기 인쇄회로기판은 상기 레지스터를 덮으면서 형성되는 보호층을 더 포함할 수 있다. The printed circuit board may further include a protective layer formed while covering the register.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 인쇄회로기판을 살펴본다. Hereinafter, a printed circuit board according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 인쇄회로기판에 적용될 수 있는 제1 레지스터 전극, 제2 레지스터 전극, 레지스터 및 보호층의 일 실시예를 도시한 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라서 잘라 본 단면도이다. 1 is a plan view illustrating an embodiment of a first resistor electrode, a second resistor electrode, a resistor, and a protective layer that may be applied to a printed circuit board of the present invention, and FIG. 2 is along a line II-II ′ of FIG. 1. This is a cross-sectional view.

도 1 및 도 2를 참조하면, 본 실시예에서는 평면으로 볼 때 제1 레지스터 전극(110)과 제2 레지스터 전극(120)의 사이에 닫힌 영역(A)이 형성되며, 이 닫힌 영역(A)을 메우면서 제1 레지스터 전극(110)과 제2 레지스터 전극(120)에 연결되도록 레지스터(130)가 형성된다. 이 레지스터(130)를 덮으면서 보호층(140)이 형성된다. 1 and 2, in the present embodiment, a closed area A is formed between the first resistor electrode 110 and the second resistor electrode 120 in plan view, and the closed area A is formed. The resistor 130 is formed to be connected to the first and second resistor electrodes 110 and 120 while filling the gap. The protective layer 140 is formed while covering the register 130.

이를 좀더 상세하게 설명하면, 제1 레지스터 전극(110)은 원형의 폐곡선의 평면 형상을 가지며, 제2 레지스터 전극(120)은 이 제1 레지스터 전극(110)의 내부에서 섬(island)의 평면 형상을 가지며 형성된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 제1 레지스터 전극(110)과 제2 레지스터 전극(12) 사이에 닫힌 영역(A)이 존재하는 형상이라면 어떤 것이라도 무방하다. In more detail, the first resistor electrode 110 has a planar shape of a circular closed curve, and the second resistor electrode 120 has a planar shape of an island inside the first resistor electrode 110. And is formed. However, the present invention is not limited thereto, and any shape may be used as long as the closed area A exists between the first resistor electrode 110 and the second resistor electrode 12.

이 때, 본 실시예와 같이 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)이 대칭적인 평면 형상을 가지면서 서로 대응하는 형상으로 형성되는 것이 보다 바람직하다. 여기서, 서로 대응하는 형상이라 함은 상술한 바와 같이 제1 레지스터 전극(110)이 원형의 폐곡선인 경우 제2 레지스터 전극(120)이 원형인 것과 같이, 서로 외곽 형상이 동일 또는 유사한 것을 말하는 것이다. At this time, as in the present embodiment, it is more preferable that the first resistor electrode 110 and the second resistor electrode 120 have a symmetric planar shape and are formed in a shape corresponding to each other. Here, the shapes corresponding to each other refer to the same or similar outer shapes as the second resistor electrode 120 is circular when the first resistor electrode 110 is a circular closed curve as described above.

도 3에 도시된 바와 같이, 제1 레지스터 전극(1101)이 사각형의 폐곡선을 가지고 제2 레지스터 전극(1201)이 사각형의 평면 형상을 가지는 것도 가능하며, 도시하지는 않았지만, 제1 레지스터 전극이 타원형의 폐곡선을 가지고 제2 레지스터 전극이 타원형의 평면 형상을 가지는 것도 가능하다. 이 외에도 육각형, 팔각형의 다각형 등 다양한 평면 형상을 가질 수 있다. 도 3의 미설명된 참조부호 1303은 레지스터이다. As shown in FIG. 3, it is also possible for the first resistor electrode 1101 to have a rectangular closed curve, and the second resistor electrode 1201 may have a rectangular planar shape. It is also possible to have a closed curve and the second resistor electrode has an elliptical planar shape. In addition, it may have various planar shapes such as hexagons and octagons. Unexplained reference numeral 1303 of FIG. 3 is a register.

이 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)은 인쇄회로기판에 형성되는 회로 패턴의 일부로, 회로 패턴을 형성하는 공정에서 함께 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)이 회로 패턴과 별도로 형성될 수도 있다. The first resistor electrode 110 and the second resistor electrode 120 are part of a circuit pattern formed on a printed circuit board, and may be formed together in a process of forming a circuit pattern. However, the present invention is not limited thereto, and the first resistor electrode 110 and the second resistor electrode 120 may be formed separately from the circuit pattern.

그리고 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)은 비아홀에 의하여 다른 층에 형성된 또 다른 회로 패턴에 전기적으로 연결될 수 있는데, 이에 대해서는 이후에 도 5a 내지 도 5l을 참조하여 좀더 자세하게 설명한다. In addition, the first resistor electrode 110 and the second resistor electrode 120 may be electrically connected to another circuit pattern formed in another layer by via holes, which will be described later in more detail with reference to FIGS. 5A to 5L. do.

상기 제1 레지스터 전극(110)과 제2 레지스터 전극(120)의 사이에 형성된 닫힌 영역(A)을 메우면서 레지스터(130)가 형성된다. 본 실시예에서는 레지스터(130)가 제1 레지스터 전극(110) 및 제2 레지스터 전극(120) 각각의 일부를 덮으면서 형성되어, 나머지 일부는 노출되도록 한다. The resistor 130 is formed while filling the closed region A formed between the first and second resistor electrodes 110 and 120. In the present exemplary embodiment, the resistor 130 is formed to cover a part of each of the first and second resistor electrodes 110 and 120, so that the remaining part is exposed.

그러나, 본 발명이 이에 한정되는 것은 아니며, 도 4a에 도시된 바와 같이, 레지스터(1303)가 제1 레지스터 전극(1103)과 제2 레지스터 전극(1203)의 전부를 덮으면서 형성되는 것도 가능하다. 또한 도 4b에 도시된 바와 같이, 레지스터(1305)가 제2 레지스터 전극(1205)을 전부 덮으면서 제1 레지스터 전극(1105)의 일부를 덮는 것도 가능하며, 별도로 도시하지는 않았지만 이의 반대 경우도 가능하다. However, the present invention is not limited thereto, and as shown in FIG. 4A, the resistor 1303 may be formed while covering all of the first resistor electrode 1103 and the second resistor electrode 1203. In addition, as shown in FIG. 4B, it is also possible for the resistor 1305 to cover a part of the first resistor electrode 1105 while covering the entire second resistor electrode 1205, and vice versa. .

이와 같이 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)이 서로의 사이에 닫힌 영역(A)을 가지므로, 레지스터(130)를 형성할 때 사용하는 레지스터 페이스트의 퍼짐 현상을 최소화할 수 있다. 이에 따라 각 레지스터의 저항값의 균일 성을 향상할 수 있다. As such, since the first resistor electrode 110 and the second resistor electrode 120 have a closed area A between each other, spreading of the resistor paste used when forming the resistor 130 can be minimized. have. Thereby, the uniformity of the resistance value of each resistor can be improved.

이 때, 본 실시예와 같이 제1 레지스터 전극(110) 및 제2 레지스터 전극(120)이 대칭적인 평면 형상을 가지면서 이들의 시작점과 끝점이 존재하지 않으므로 이들에 형성된 단차 및 굴곡에 의한 레지스터 페이스트의 퍼짐 영향을 더욱 줄일 수 있다. 따라서, 저항값의 균일성을 좀더 향상시킬 수 있다. At this time, since the first resistor electrode 110 and the second resistor electrode 120 have a symmetrical planar shape as shown in the present embodiment and their start and end points do not exist, the resistor paste due to the step and bending formed therein Can further reduce the spreading effect. Therefore, the uniformity of resistance value can be improved further.

이에 따라 종래 저항값을 균일하게 하기 위하여 레지스터 페이스트를 인쇄 및 경화한 후 실시하던 레이저 트리밍 공정을 생략할 수 있다. 결과적으로 레지스터가 매립된 인쇄회로기판의 제조 비용을 줄일 수 있다. Accordingly, the laser trimming process, which is performed after printing and curing the resistor paste, may be omitted in order to make the resistance value uniform. As a result, the manufacturing cost of the printed circuit board with the resistor can be reduced.

또는, 매우 정교한 편차를 위하여 레이저 트리밍 공정을 수행하더라도 트리밍 정도가 작아지므로, 파워 레이트(power rate)의 레지스터의 제작이 용이한 장점이 있다. Alternatively, even if the laser trimming process is performed for very precise deviations, the trimming degree is reduced, so that a resistor of a power rate can be easily manufactured.

상술한 바와 같은 레지스터가 매립된 인쇄회로기판의 실시예를 도 5a 내지 도 5l을 참조하여 상세하게 설명하면서, 레지스터가 다른 층에 형성된 또 다른 회로 패턴과 전기적으로 연결되는 구조를 함께 설명한다. An embodiment of a printed circuit board in which a resistor as described above is embedded will be described in detail with reference to FIGS. 5A to 5L, and the structure in which the resistor is electrically connected to another circuit pattern formed on another layer will be described together.

도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 도시한 공정 단면도들이다. 5A through 5L are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

먼저, 도 5a에 도시된 바와 같이, 절연층(12)의 양면에 동박(14)이 형성된 동박적층판(10)을 준비한다. 인쇄회로기판의 사용 분야, 용도 등을 고려하여, 동박적층판(10)으로 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판, 복합 동박 적층판 등에서 적절한 것을 선택할 수 있다. First, as shown in FIG. 5A, a copper foil laminated plate 10 having copper foils 14 formed on both surfaces of the insulating layer 12 is prepared. In consideration of the field of use of the printed circuit board and the purpose of use, the copper foil laminate 10 is suitable for glass / epoxy copper foil laminate, heat resistant resin copper foil laminate, paper / phenolic copper foil laminate, high frequency copper foil laminate, flexible copper foil laminate, composite copper foil laminate, etc. You can choose.

이어서, 도 5b에 도시된 바와 같이, 동박적층판(10)에 CNC(computer numerical control) 드릴, 이산화탄소(CO2) 레이저, UV-YAG 레이저, UV-바나데이트(vanadate) 레이저 등을 이용하여 도통홀(16)을 형성한다. 그러나 본 발명이 이에 한정되는 것이 아니며 다양한 방법으로 도통홀(16)을 형성할 수 있다. Subsequently, as illustrated in FIG. 5B, the copper-clad laminate 10 uses a computer numerical control (CNC) drill, a carbon dioxide (CO 2 ) laser, a UV-YAG laser, a UV-vanadate laser, and the like. (16) is formed. However, the present invention is not limited thereto, and the through hole 16 may be formed in various ways.

이어서, 도 5c에 도시된 바와 같이, 패널 도금을 하여 동박적층판(10)의 상하면과 도통홀(16)의 내면에 도금층(18)을 형성한다. 도금층(18)은 다양한 물질로 구성될 수 있는데, 일례로 도금층(18)이 동으로 이루어질 수 있다. Subsequently, as shown in FIG. 5C, the plating layer 18 is formed on the upper and lower surfaces of the copper clad laminate 10 and the inner surface of the through hole 16. The plating layer 18 may be made of various materials. For example, the plating layer 18 may be made of copper.

이어서, 도 5d에 도시된 바와 같이, 동박(도 5c의 참조부호 14, 이하 동일)과 도금층(도 5c의 참조부호 18, 이하 동일)을 패터닝하여 내층 회로 패턴(20)을 형성한다. Subsequently, as shown in FIG. 5D, the copper foil (reference numeral 14 in FIG. 5C, the same as below) and the plating layer (reference numeral 18 in FIG. 5C, the same below) are patterned to form the inner circuit pattern 20.

이 때, 내층 회로 패턴(20)의 일부로 내층 레지스터(도 5e의 참조부호 130a)가 전기적으로 연결될 제1 레지스터 전극(110a)과 제2 레지스터 전극(120a)을 함께 형성한다. 상술한 바와 같이, 제1 레지스터 전극(110a)은 원형의 폐곡선, 타원형의 폐곡선, 사각형의 폐곡선 등과 같은 대칭형의 평면 형상을 가지며 제2 레지스터 전극(120a)은 원형, 타원형, 사각형 등과 같은 대칭형의 섬(island) 평면 형상을 가지도록 형성한다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 이에 의해 제1 레지스터 전극(110a)과 제2 레지스터 전극(120a)의 사이에 닫힌 영역(A1)이 형성된다. At this time, the first resistor electrode 110a and the second resistor electrode 120a to which the inner layer resistor (reference numeral 130a of FIG. 5E) is to be electrically connected are formed together as part of the inner circuit pattern 20. As described above, the first resistor electrode 110a has a symmetrical planar shape such as a circular closed curve, an elliptical closed curve, a rectangular closed curve, and the like, and the second resistor electrode 120a has a symmetrical island such as a circular, elliptical, or square shape. (island) It is formed to have a planar shape. However, the present invention is not limited thereto. As a result, a closed area A1 is formed between the first resistor electrode 110a and the second resistor electrode 120a.

이러한 내층 회로 패턴(20), 제1 레지스터 전극(110a) 및 제2 레지스터 전극(120a)은 드라이 필름을 이용하여 동박(14)과 도금층(18)을 에칭하는 방법이 사용될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며 애디티브(additive)법 등의 다른 방법이 적용될 수도 있다. The inner circuit pattern 20, the first resistor electrode 110a and the second resistor electrode 120a may be used to etch the copper foil 14 and the plating layer 18 using a dry film. However, the present invention is not limited thereto and other methods such as an additive method may be applied.

이어서, 도 5e에 도시된 바와 같이, 레지스터 페이스트를 인쇄한 다음 경화시켜 내층 레지스터(130a)를 형성한다. 레지스터 페이스트는 인쇄회로기판의 사용 분야, 용도 등을 고려하여 다양한 물질 중에서 선택할 수 있는데, 일례로 카본계 레지스터 페이스트를 사용할 수 있다. 본 실시예에서는 인쇄법을 이용하여 내층 레지스터(130a)를 형성하였지만, 본 발명이 이에 한정되는 것은 아니며 다른 방법으로 내층 레지스터(130a)를 형성할 수 있음은 물론이다. Subsequently, as shown in FIG. 5E, the resistor paste is printed and then cured to form the inner layer resistor 130a. The resistor paste may be selected from various materials in consideration of the use field of the printed circuit board, the use, and the like, and for example, a carbon-based resistor paste may be used. In the present embodiment, the inner layer register 130a is formed using a printing method, but the present invention is not limited thereto, and the inner layer register 130a may be formed by other methods.

이 때, 본 실시예에서는 내층 레지스터(130a)가 닫힌 영역(도 5e의 참조부호 A1)을 메우면서 제1 레지스터 전극(110a) 및 제2 레지스터 전극(120a)의 일부만을 덮으면서 형성된다. 이에 따라 제2 레지스터 전극(110a)의 중앙부에는 내층 레지스터(130a)가 형성되지 않는 부분이 존재하는데, 이후에 이러한 부분에 대응하여 비아홀(도 5j의 참조부호 26a1)이 형성되어 외층 회로 패턴(도 5j의 참조부호 30, 이하 동일)에 전기적으로 연결된다. 이에 대해서는 이후에 좀더 설명한다. At this time, in this embodiment, the inner layer resistor 130a is formed while covering only a part of the first resistor electrode 110a and the second resistor electrode 120a while filling the closed region (reference numeral A1 in FIG. 5E). Accordingly, a portion where the inner layer resistor 130a is not formed exists in the center portion of the second resistor electrode 110a. A via hole (reference numeral 26a1 of FIG. 5J) is formed in correspondence with the portion to form an outer layer circuit pattern (FIG. 5j, the same below). This will be described later.

이어서, 도 5f에 도시된 바와 같이, 흡습 등을 방지하여 내층 레지스터(130a)를 보호하는 내층 보호층(140a)을 내층 레지스터(130a)를 덮으면서 형성한다. 이러한 내층 보호층(140a)을 형성하지 않는 것도 가능하다. Subsequently, as shown in FIG. 5F, an inner layer protection layer 140a that protects the inner layer resistor 130a by preventing moisture absorption and the like is formed while covering the inner layer resistor 130a. It is also possible not to form such an inner protective layer 140a.

이어서, 도 5g에 도시된 바와 같이, 내층 레지스터(130a)를 덮으면서 또 다 른 절연층(22) 및 동박(24)을 형성한다. 절연층(22)은 본딩 시트(bonding sheet)와 같은 접착성을 띠는 절연재, 또는 반경화 상태의 프리프레그 등으로 이루어질 수 있다. 또한, 절연층(22) 및 동박(24)을 레진코팅동박(resin coated copper, RCC)을 이용하여 형성하는 것도 가능하다. 이와 같이 본 발명은 절연층(22) 및 동박(24)을 형성하는 방법에 한정되지 않는다. Subsequently, as shown in FIG. 5G, another insulating layer 22 and a copper foil 24 are formed while covering the inner layer resistor 130a. The insulating layer 22 may be formed of an insulating material having an adhesive property such as a bonding sheet, a prepreg in a semi-cured state, or the like. In addition, the insulating layer 22 and the copper foil 24 may be formed using a resin coated copper (RCC). As described above, the present invention is not limited to the method of forming the insulating layer 22 and the copper foil 24.

이어서, 도 5h에 도시된 바와 같이, 절연층(22)과 내층(24)에 비아홀(26a1, 26a2, 26b, 26)을 형성한다. 비아홀(26a1, 26a2, 26b, 26)은 내층 회로 패턴(20)과 외층 회로 패턴(30), 내층 회로 패턴(20)과 외층 레지스터(도 5k의 참조부호 130b, 이하 동일), 외층 회로 패턴(30)과 내층 레지스터(130a) 등을 회로 설계에 따라 전기적으로 연결할 수 있는 위치에 형성된다. Subsequently, as shown in FIG. 5H, via holes 26a 1 , 26a 2 , 26b and 26 are formed in the insulating layer 22 and the inner layer 24. The via holes 26a 1 , 26a 2 , 26b, 26 include an inner circuit pattern 20 and an outer circuit pattern 30, an inner circuit pattern 20, an outer layer resistor (reference numeral 130b of FIG. 5K, hereinafter same), and an outer layer circuit. The pattern 30 and the inner layer resistor 130a and the like are formed at positions where they can be electrically connected according to the circuit design.

이러한 비아홀(26a1, 26a2, 26b, 26)은 이산화탄소(CO2) 레이저, UV-YAG 레이저, UV-바나데이트(vanadate) 레이저 등을 이용하여 형성될 수 있다. The via holes 26a 1 , 26a 2 , 26b and 26 may be formed using a carbon dioxide (CO 2 ) laser, a UV-YAG laser, a UV-vanadate laser, or the like.

이어서, 도 5i에 도시된 바와 같이, 필 도금(fill plating)을 수행하여 비아홀(26a1, 26a2, 26b, 26)을 채우면서 또 다른 도금층(28)을 형성한다. 도금층(28)은 다양한 물질로 구성될 수 있는데, 일례로 도금층(28)이 동으로 이루어질 수 있다. 또한 필 도금이 아닌 패널 도금으로 도금층(28)을 형성할 수도 있으며, 이 또한 본 발명의 범위에 속한다. Subsequently, as shown in FIG. 5I, fill plating is performed to form another plating layer 28 while filling the via holes 26a 1 , 26a 2 , 26b and 26. The plating layer 28 may be made of various materials. For example, the plating layer 28 may be made of copper. It is also possible to form the plating layer 28 by panel plating rather than peel plating, which is also within the scope of the present invention.

이어서, 도 5j에 도시된 바와 같이, 동박(도 5i의 참조부호 24)과 도금층(도 5i의 참조부호 28)을 패터닝하여 외층 회로 패턴(30)을 형성한다. 이 때, 외층 회 로 패턴(30)의 일부로 외층 레지스터(130b)가 전기적으로 연결될 제1 레지스터 전극(110b)과 제2 레지스터 전극(120b)을 함께 형성한다. 이는 내층 회로 패턴(20), 내층 레지스터(130a)를 위한 제1 레지스터 전극(110a) 및 제2 레지스터 전극(120a)의 형성 방법과 실질적으로 동일하므로, 상세한 설명을 생략한다. Subsequently, as shown in FIG. 5J, the copper foil (reference numeral 24 of FIG. 5I) and the plating layer (reference numeral 28 of FIG. 5I) are patterned to form an outer layer circuit pattern 30. At this time, the first resistor electrode 110b and the second resistor electrode 120b to which the outer resistor 130b is electrically connected are formed together as part of the outer circuit pattern 30. Since this is substantially the same as the method of forming the inner circuit pattern 20, the first resistor electrode 110a and the second resistor electrode 120a for the inner layer resistor 130a, a detailed description thereof will be omitted.

이어서, 도 5k 및 도 5l에 도시된 바와 같이, 외층 레지스터(130b) 및 외층 보호층(140b)을 형성한다. 이는 내층 레지스터(130a) 및 내층 보호층(140a)의 형성 방법과 실질적으로 동일하므로, 상세한 설명을 생략한다.Subsequently, as shown in FIGS. 5K and 5L, an outer layer resistor 130b and an outer layer protection layer 140b are formed. Since this is substantially the same as the method of forming the inner layer resistor 130a and the inner protective layer 140a, a detailed description thereof will be omitted.

이렇게 제조된 매립된 레지스터를 가지는 인쇄회로기판(100)에서 제1 레지스터 단자(110a)(110b), 제2 레지스터 단자(120a)(120b)가 내층 회로 패턴(20) 또는 외층 회로 패턴(30)과 전기적으로 연결되는 구조를 살펴보면 다음과 같다. In the printed circuit board 100 having the buried resistor manufactured as described above, the first resistor terminals 110a and 110b and the second resistor terminals 120a and 120b are formed of the inner layer circuit pattern 20 or the outer layer circuit pattern 30. The structure that is electrically connected with is as follows.

먼저 내층 레지스터(130a)에 전기적으로 연결된 제1 레지스터 단자(110a)와 제2 레지스터 단자(120a)에 대해 살펴보면, 제1 레지스터 단자(110a)는 이에 연결된 내층 회로 패턴(20)에 대응하는 비아홀(26a2)에 의하여 외층 회로 패턴(30)과 전기적으로 연결된다. 그리고 제2 레지스터 단자(120a)는 내층 레지스터(130a)가 형성되지 않은 중앙부에 대응하는 비아홀(26a1)에 의하여 외층 회로 패턴(30)과 전기적으로 연결된다. First, referring to the first resistor terminal 110a and the second resistor terminal 120a electrically connected to the inner layer resistor 130a, the first resistor terminal 110a may include a via hole corresponding to the inner layer circuit pattern 20 connected thereto. 26a 2 ) is electrically connected to the outer layer circuit pattern 30. The second resistor terminal 120a is electrically connected to the outer layer circuit pattern 30 by a via hole 26a 1 corresponding to a center portion in which the inner layer resistor 130a is not formed.

다음으로 외층 레지스터(130b)에 전기적으로 연결된 제1 레지스터 단자(110b)와 제2 레지스터 단자(120b)에 대하여 살펴보면, 제2 레지스터 단자(120b)의 하부에 대응하는 비아홀(26b)에 의하여 내층 회로 패턴(20)과 전기적으로 연결 된다. Next, the first resistor terminal 110b and the second resistor terminal 120b electrically connected to the outer layer resistor 130b will be described. The inner layer circuit may be formed by the via hole 26b corresponding to the lower portion of the second resistor terminal 120b. It is electrically connected with the pattern 20.

이와 같이 본 실시예에 따른 제1 레지스터 단자(110a)(110b) 및 제2 레지스터 단자(120a)(120b)는 같은 층의 회로 패턴 뿐만 아니라 다른 층에 형성된 회로 패턴과도 쉽게 연결될 수 있음을 알 수 있다. 그러나, 이러한 전기적 연결 구조는 본 발명의 일례에 불과할 뿐 본 발명이 이에 한정되는 것은 아니며, 회로 설계에 따라 다양한 전기적 연결 구조를 가질 수 있음은 물론이다. As described above, it is understood that the first register terminals 110a and 110b and the second register terminals 120a and 120b according to the present exemplary embodiment may be easily connected to circuit patterns formed on other layers as well as circuit patterns of the same layer. Can be. However, the electrical connection structure is only one example of the present invention, and the present invention is not limited thereto. Of course, the electrical connection structure may have various electrical connection structures.

그리고, 본 실시예에서는 총 네 개의 회로층을 구비하며 내층 회로 패턴에 형성되는 내층 레지스터와 외층 회로 패턴에 형성되는 인쇄회로기판의 제조 방법이지만, 본 발명이 이에 한정되는 것은 아니다. 즉, 본 발명은 회로층의 개수를 다르게 하거나 내층 레지스터 및 외층 회로 패턴 중 어느 하나만 형성된 인쇄회로기판에도 적용될 수 있음은 물론이다. In the present embodiment, a total of four circuit layers are provided and a manufacturing method of a printed circuit board formed on an inner layer resistor formed on an inner layer circuit pattern and an outer layer circuit pattern, but the present invention is not limited thereto. That is, the present invention may be applied to a printed circuit board having a different number of circuit layers or only one of an inner layer resistor and an outer layer circuit pattern.

이상을 통해 본 발명의 실시예 및 변형예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하며 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the embodiments and modifications of the present invention have been described above, the present invention is not limited thereto, and various modifications or changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Of course, this also belongs to the scope of the present invention.

상술한 바와 같이 본 발명에 따른 인쇄회로기판은, 제1 레지스터 전극와 제2 레지스터 전극 사이에 닫힌 영역이 형성되어, 레지스터 페이스트의 퍼짐 현상을 최소화할 수 있다. 이에 따라 레지스터의 저항값 편차를 줄일 수 있어 저항값을 균일화할 수 있다. As described above, in the printed circuit board according to the present invention, a closed region is formed between the first resistor electrode and the second resistor electrode, thereby minimizing the spreading of the resistor paste. As a result, the resistance value variation of the resistor can be reduced, thereby making the resistance value uniform.

이 때, 제1 레지스터 전극과 제2 레지스터 전극이 대칭적이면서 시작점과 끝점이 존재하지 않는 평면 형상을 가지므로, 단차 및 굴곡에 의한 상기 레지스터 페이스트의 퍼짐 현상을 더욱 방지할 수 있다. At this time, since the first resistor electrode and the second resistor electrode are symmetrical and have a planar shape in which the starting point and the end point do not exist, spreading of the resistor paste due to the step and bending can be further prevented.

이에 따라, 종래에 저항값을 균일화를 위하여 실시하던 레이저 트리밍 공정을 생략할 수 있어 레지스터가 매립된 인쇄회로기판의 제조 비용을 줄일 수 있다. 레지스터의 저항값들을 매우 정교하게 제어하기 위하여 레이저 트리밍 공정을 수행하더라도 트리밍 정도가 매우 작아 파워 레이트(power rate)의 레지스터 제조가 가하다. Accordingly, the laser trimming process, which is conventionally performed to uniformize the resistance value, can be omitted, thereby reducing the manufacturing cost of the printed circuit board having the resistor embedded therein. Even if the laser trimming process is performed to control the resistance values of the resistors very precisely, the trimming degree is very small, and a resistor of a power rate is applied.

Claims (10)

평면으로 볼 때 서로의 사이에 닫힌 영역이 형성되는 제1 레지스터 전극과 제2 레지스터 전극을 포함하는 회로 패턴; 및 A circuit pattern comprising a first resistor electrode and a second resistor electrode in which a closed region is formed between each other in plan view; And 상기 닫힌 영역을 메우면서 상기 제1 레지스터 전극과 상기 제2 레지스터 전극에 전기적으로 연결되는 레지스터A resistor electrically filling the closed region and electrically connected to the first and second resistor electrodes 를 포함하는 인쇄회로기판. Printed circuit board comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 레지스터 전극 및 상기 제2 레지스터 전극 중 적어도 어느 하나는 대칭적인 평면 형상을 가지는 인쇄회로기판. At least one of the first resistor electrode and the second resistor electrode has a symmetrical planar shape. 제1항에 있어서, The method of claim 1, 상기 제1 레지스터 전극이 폐곡선의 평면 형상을 가지며, The first resistor electrode has a planar shape of a closed curve, 상기 제2 레지스터 전극이 상기 제1 레지스터 전극의 내부에 위치하며 섬(island)의 평면 형상을 가지는 인쇄회로기판. The second resistor electrode is located inside the first resistor electrode and has a planar shape of the island (island). 제1항에 있어서, The method of claim 1, 상기 제1 레지스터 전극과 상기 제2 레지스터 전극이 서로 대응하는 형상으로 형성되는 인쇄회로기판. The printed circuit board having the first resistor electrode and the second resistor electrode corresponding to each other. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제1 레지스터 전극이 원형의 폐곡선, 타원형의 폐곡선 및 다각형의 폐곡선으로 이루어진 군에서 선택된 하나의 평면 형상을 가지는 인쇄회로기판. The first resistor electrode has a flat shape selected from the group consisting of a circular closed curve, an elliptical closed curve and a polygonal closed curve. 제1항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 제2 레지스터 전극이 원형, 타원형, 다각형으로 이루어진 군에서 선택된 하나의 평면 형상을 가지는 인쇄회로기판. The second resistor electrode is a printed circuit board having one planar shape selected from the group consisting of circular, elliptical, polygonal. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 레지스터가 상기 제1 레지스터 전극의 일부 또는 전부를 덮으면서 형성되는 인쇄회로기판. The printed circuit board is formed while the resistor covers a part or all of the first resistor electrode. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 레지스터가 상기 제2 레지스터 전극의 일부 또는 전부를 덮으면서 형성되는 인쇄회로기판. The printed circuit board is formed while the register covers part or all of the second resistor electrode. 제1항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 제1 레지스터 전극 및 상기 제2 레지스터 전극 중 적어도 어느 하나는 비아홀에 의하여 다른 층에 형성된 또 다른 회로 패턴과 전기적으로 연결되는 인쇄 회로기판. At least one of the first resistor electrode and the second resistor electrode is electrically connected to another circuit pattern formed on another layer by a via hole. 제1항에 있어서,The method of claim 1, 상기 레지스터를 덮으면서 형성되는 보호층을 더 포함하는 인쇄회로기판. The printed circuit board further comprises a protective layer formed while covering the resistor.
KR1020060078237A 2006-08-18 2006-08-18 Printed circuit board KR100771307B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060078237A KR100771307B1 (en) 2006-08-18 2006-08-18 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078237A KR100771307B1 (en) 2006-08-18 2006-08-18 Printed circuit board

Publications (1)

Publication Number Publication Date
KR100771307B1 true KR100771307B1 (en) 2007-10-29

Family

ID=38816248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078237A KR100771307B1 (en) 2006-08-18 2006-08-18 Printed circuit board

Country Status (1)

Country Link
KR (1) KR100771307B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492742B1 (en) * 2021-08-11 2023-01-31 주식회사 알엔투세라믹스 Trimming method of printed pattern and manufacturing method of ceramic circuit board using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115112A (en) * 1987-10-29 1989-05-08 Matsushita Electric Ind Co Ltd Chip component
JP2005277436A (en) * 1992-12-22 2005-10-06 Denso Corp Method of producing thick-film multi-layer substrates
KR20060020908A (en) 2004-09-01 2006-03-07 삼성전기주식회사 Embedded resistor printed circuit board and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115112A (en) * 1987-10-29 1989-05-08 Matsushita Electric Ind Co Ltd Chip component
JP2005277436A (en) * 1992-12-22 2005-10-06 Denso Corp Method of producing thick-film multi-layer substrates
KR20060020908A (en) 2004-09-01 2006-03-07 삼성전기주식회사 Embedded resistor printed circuit board and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492742B1 (en) * 2021-08-11 2023-01-31 주식회사 알엔투세라믹스 Trimming method of printed pattern and manufacturing method of ceramic circuit board using the same

Similar Documents

Publication Publication Date Title
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
RU2327311C2 (en) Method of integration of components to plate-base
JP3910045B2 (en) Method for manufacturing electronic component internal wiring board
US8735739B2 (en) Wiring board and method for manufacturing the same
US9538642B2 (en) Wiring board and method for manufacturing the same
WO2010013366A1 (en) Flex-rigid wiring board and method for manufacturing the same
WO2010007704A1 (en) Flex-rigid wiring board and electronic device
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2005142523A (en) Method of manufacturing printed circuit board including buried resistor
JP2007165888A (en) Printed-circuit substrate in which electron devices are built, and its manufacturing method
US9078366B2 (en) Printed wiring board and method for manufacturing the same
KR101438915B1 (en) The printed circuit board and the method for manufacturing the same
JP6721143B2 (en) Printed circuit board and manufacturing method thereof
TWI586232B (en) Printed circuit board and method of manufacturing the same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR100771307B1 (en) Printed circuit board
KR100656416B1 (en) The thick copper pcb and method to printed circuit board
JP2013131731A (en) Wiring board and method of manufacturing the same
KR101609268B1 (en) Embedded board and method of manufacturing the same
KR20040111302A (en) A heavy copper PCB device for multi layer PCB and therefor a manufacturing process
KR100679070B1 (en) Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor
KR200415210Y1 (en) Rigid-flexible Printed Circuit Board
JP2002026519A (en) Printed-circuit board and its manufacturing method
KR20160103270A (en) Printed circuit board and method of manufacturing the same
KR20140044035A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee