KR100656416B1 - The thick copper pcb and method to printed circuit board - Google Patents
The thick copper pcb and method to printed circuit board Download PDFInfo
- Publication number
- KR100656416B1 KR100656416B1 KR1020060001188A KR20060001188A KR100656416B1 KR 100656416 B1 KR100656416 B1 KR 100656416B1 KR 1020060001188 A KR1020060001188 A KR 1020060001188A KR 20060001188 A KR20060001188 A KR 20060001188A KR 100656416 B1 KR100656416 B1 KR 100656416B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- copper
- thin film
- filler
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/227—Drying of printed circuits
Abstract
Description
도 1은 본 발명의 제조공정 중 제1단계에서부터 제3단계까지를 도시한 도면,1 is a view showing the first to third steps in the manufacturing process of the present invention,
도 2는 본 발명의 제조공정 중 제4단계에서부터 제6단계까지를 도시한 도면,2 is a view showing the fourth to sixth steps in the manufacturing process of the present invention,
도 3은 본 발명의 제조공정 중 제7단계에서부터 제8단계까지를 도시한 도면이다.3 is a view showing the seventh step to the eighth step of the manufacturing process of the present invention.
<도시된 도면의 주요부호에 대한 간단한 설명><Brief description of the major symbols in the drawing shown>
10; 동박막 20; 절연층10;
30; 기판 40; 1차회로GAP30;
50; 충진제 60; 홀50; Filler 60; hall
70; 도금층 80; 2차회로GAP70;
본 발명은 다중겹 인쇄회로기판의 제조방법과 그 기판에 관한 것으로 특히, 1차로 형성된 회로GAP에 충진제를 충진시키고 예비건조,본건조,평탄처리를 하고 도통대상홀을 드릴후 기판전체에 동도금을 한다음 2차로 회로를 형성하는 단계로 제조하므로써 도통홀에 잔류되는 충진제로인한 납땜불량을 없앨수있는 두께 동 피씨비기판 제조방법과 그 피씨비기판에 관한 것이다.The present invention relates to a method for manufacturing a multi-ply printed circuit board and a substrate thereof. In particular, a filler is filled into a circuit gap formed primarily, pre-drying, main drying, and flattening are processed, and a hole to be conductive is used, and copper plating is applied to the entire substrate. Then, the present invention relates to a method for manufacturing a thick copper PCB and a PCB which can eliminate soldering defects due to the filler remaining in the through hole by manufacturing the circuit in a second step.
일반적으로 현재 제조되고 있는 많은 분야의 전자제품 중 가장 기초가 되는 부품으로 사용된다.Generally, it is used as the most basic component of many electronic products currently manufactured.
그리고 최근에는 보다 높은전류 통전을 위한 PCB가 자동차파워용,산업설비파워용,LCD,PDP등 디스프레이파워용,LED 모듈용,IPM,SPM,HDI 등등의 PCB에 많이 사용되어지고 있다.In recent years, PCBs for higher current energization have been widely used in PCBs for automotive power, industrial equipment power, display power such as LCD and PDP, LED module, IPM, SPM, HDI and so on.
따라서 상기 PCB는 더욱 경량화, 박형화, 및 고전류 수용을 요구하고 있기에 다중겹 PCB를 요구하고 있는 실정이다.Therefore, since the PCB is required to be lighter, thinner, and higher current, there is a need for a multi-ply PCB.
그런데 종래의 이러한 다중겹 PCB 제조방법은 많은 문제점이 있다. However, the conventional multi-layer PCB manufacturing method has many problems.
도통홀을 먼저 형성후 회로갭을 부식한 후 그 갭에 충진제를 충진하는 방식이 사용되는 것이 일반적이다.It is common to use a method of first forming a through hole and then corroding the circuit gap and then filling the gap with a filler.
그러나 이러한 방법은 충진제가 형성된 도통홀벽에 잔류되어 부품납땜시에 납땜이 되지않는 불량이 발생되는 문제점이 있다. However, this method has a problem in that defects that remain in the conductive hole wall in which the filler is formed and are not soldered when soldering parts are generated.
상기한 문제점을 해결한 본 발명은, 다중겹 인쇄회로기판의 제조방법과 그 기판에 관한 것으로 특히, 1차로 형성된 회로GAP에 충진제를 충진시키고 경화시킨후 평탄처리 한후 도통홀을 드릴링한다음 도통홀에 동도금을하고 2차회로를 형성 하므로써 도통홀에 충진제 잔류불량을 없앨수 있도록한 두께 동 피씨비기판 제조방법과 그 피씨비기판을 제공하고자 한다.
따라서 본 발명은 THICK COPPER PCB 인쇄회로기판의 제조방법에 있어서, 제1단계: 동박막 사이에 절연층을 끼우고, 열압착하여 일체화시켜 기판을 제작하는 단계와; 제2단계: 상기 일체화된 동박막과 절연층의 기판 4개 모서리 부위에 각각 수개의 가이드홀을 천공하는 단계와; 제3단계: 상기 기판 상하를 형성하는 동박막에 회로의 모양이 되는 1차회로GAP을 형성시키는 1차 회로 형성의 단계와; 제4단계: 상기 동박막의 1차회로GAP에 충진제를 충진,건조하는 단계와; 제5단계: 상기 1차회로GAP에 충진제가 충진된 동박막의 표면을 평탄하게 평탄처리하는 단계와; 제6단계: 상기 기판의 상하를 관통하는 홀을 천공시키는 단계와; 제7단계: 상기 상하를 관통하는 홀과 기판의 상,하부를 전면적으로 도금시키켜 도금층을 형성하는 단계와; 제8단계: 상기 도금층 상부에 2차회로GAP을 형성시키는 2차 회로 형성의 단계와; 제9단계: 도금된 기판의 표면을 처리하고, 외형을 가공하는 단계들로 이루어져 인쇄회로기판을 형성하는 두께 동 피씨비기판 제조방법을 제공하고자 한다.The present invention, which solves the above problems, relates to a manufacturing method of a multi-layer printed circuit board and a substrate thereof. In particular, the conductive hole is filled with a filler and cured in a primary circuit, and then drilled through the through hole after flattening. The purpose of the present invention is to provide a method for manufacturing a thick copper PCB and a PCB for removing a defect of filler in a through hole by copper plating and forming a secondary circuit.
Accordingly, the present invention provides a method of manufacturing a THICK COPPER PCB printed circuit board, comprising the steps of: preparing a substrate by sandwiching an insulating layer between copper foils, and thermally compressing and integrating the insulating layer; Second step: drilling a plurality of guide holes in each of four corners of the substrate of the integrated copper thin film and the insulating layer; A third step of forming a primary circuit GAP in a shape of a circuit in the copper thin film forming upper and lower substrates; Step 4: filling and drying the filler in the primary circuit GAP of the copper thin film; Step 5: flattening the surface of the copper thin film filled with the filler in the primary circuit GAP; Step 6: drilling a hole penetrating the upper and lower sides of the substrate; Step 7: forming a plating layer by plating the upper and lower portions of the upper and lower portions of the substrate and the upper and lower portions of the substrate on the entire surface; Eighth step: forming a secondary circuit to form a secondary circuit GAP on the plating layer; The ninth step is to process the surface of the plated substrate, and to process the appearance to provide a thick copper PCB manufacturing method for forming a printed circuit board.
삭제delete
또한 본 발명의 상기 제1단계에서 사용되는 절연층은, 에폭시, 아라미드 또는 폴리이미드 재질이 선택적으로 사용되고; 상기 제4단계의 충진제는, 에폭시계, 폴리이미드계, 아라미드계, 일반레진, 또는 방열용레진이 선택적으로 사용되어 기판을 제작하는 두께 동 피씨비기판 제조방법을 제공하고자 한다.In addition, the insulating layer used in the first step of the present invention, epoxy, aramid or polyimide material is optionally used; The filler of the fourth step is to provide a method of manufacturing a thick copper PCB substrate using a epoxy, polyimide, aramid, general resin, or a heat dissipation resin to selectively produce a substrate.
또한 본 발명의 상기 제4단계의 충진제 충진의 단계 뒤에는, 예비건조의 단계로 60~80℃에서 5-60분간 예비건조의 시간을 갖고; 상기 예비건조의 단계의 뒤에는, 충진제 경화의 단계로 80~200℃에서 40-80분간 건조의 단계를 갖는 두께 동 피씨비기판 제조방법을 제공하고자 한다.In addition, after the filler filling step of the fourth step of the present invention, the pre-drying step has a time of pre-drying for 5 to 60 minutes at 60 ~ 80 ℃; After the step of the pre-drying, to provide a thick copper PCB substrate manufacturing method having a step of drying for 40-80 minutes at 80 ~ 200 ℃ as a step of curing the filler.
더불어 본 발명은 다중겹 PCB에 있어서, 상기 전술된 제조방법들을 통해 제조된 두께 동 피씨비기판을 제공하고자 한다. In addition, the present invention is to provide a thick copper PCB substrate manufactured by the above-described manufacturing method in a multi-ply PCB.
본 발명은 두께 동 피씨비기판 제조방법에 관한 것이기에 이를 도시한 도 1 내지 3과 함께 상세히 설명한다.The present invention relates to a method for manufacturing a thick copper PCB, which will be described in detail with reference to FIGS. 1 to 3.
본 발명은 두께 동 피씨비기판 제조방법과 그 피씨비기판이라는 점에서는 종래의 그것과 유사하다.The present invention is similar to the conventional one in that it is a method of manufacturing a thick copper PCB and its PCB.
그러나 충진제의 충진을 선행한다음 도통 홀을 드릴 후, 동 도금한 다음 2차 회로의 형성을 나중에 한다는 점에서 큰 특징이 있고 그에따라 도통 홀에 충전제 잔류로인한 불량을 없앨수 있다는 큰특징이 있기에 도시된 도면과 함께 상세히 설명한다.However, it is a big feature that it is possible to eliminate the defects caused by the filler remaining in the through-holes after the filling of the through-holes after drilling of the fillers, copper plating, and the formation of the secondary circuit later. It will be described in detail with the accompanying drawings.
우선 본 발명은 제1단계: 동박막(10) 사이에 절연층(20)을 끼우고, 압착하여 일체화시켜 기판(30)을 제작하는 단계를 거친다.First, the present invention undergoes the first step: sandwiching the
즉, 막형화 되어있는 동박막(10)을 준비하되, 상하로 위치시킨다(도 1의 첫번째 도면에 도시).That is, while preparing the
이때 상기 동박막(10)은 같은 크기이며, 동일한 두께를 가진 형태의 것이나 서로 다른 두께의 동박막(10)을 상하로 위치시켜도 무방하다.At this time, the copper
그리고 상기 동박막(10)과 절연층(20)을 고온 고압으로 가압하면서, 절연층(20)이 용융되어 상기 동박막(10)과 융착되어 도 1의 2번째 도면과 같이 서로 일체화되도록 하는 것이다.In addition, while pressing the copper
그런데 상기 본 발명의 제1단계에서 사용되는 절연층(20)은, 에폭시, 아라미 드 또 폴리이미드계의 재질이 선택적으로 사용되는 것이 바람직하다.However, the
이 재질들은 모두 절연성이 뛰어나서 기판(30)에 적용되어 절연의 효과를 증대시킬 것이다. These materials are all excellent in insulation and will be applied to the
그리고 다음으로 제2단계: 상기 일체화된 동박막(10)과 절연층(20)의 기판 4개 모서리 부위에 각각 다수의 가이드홀(33)을 천공하는 단계를 거친다.Next, a second step: drilling a plurality of
즉, 즉, 상하로 위치하는 동박막(10)이 정확하게 포개어 진 상태에서 천공을 수행하여 후일 이루어지는 작업에서 그 기준을 제공하는 것이다.In other words, the perforation is performed in a state in which the copper
따라서 이 가이드홀(33)에 맞추게 되면 상기 기판(30)에 성형되는 1차회로 등의 적확한 위치를 맞출 수 있는 것이다. Therefore, if the
또한 다음의 단계로 제3단계: 상기 기판(30) 상하를 형성하는 동박막(10)에 회로의 모양이 되는 1차회로GAP(40)을 부식시키는 1차 회로 형성의 단계를 거친다.In addition, the next step is a third step: forming a primary circuit to corrode the
즉, 이 단계는 상기 상하의 동박막(10)에 회로모양을 형성하는 단계로, 필요한 부위에 1차회로GAP(40)을 부식시키는 것이다.That is, this step is to form a circuit shape on the upper and lower copper
즉, 회로가 설계된 상태라면, 이를 촬영하여 노광시키며 현상한 상태로 상기 동박막의 표면을 부식시켜 1차회로GAP(40)을 형성시키는 것이다.That is, when the circuit is designed, the surface of the copper thin film is corroded in the developed state by photographing and exposing the same to form the
따라서 상기 동박막(10)은 필요한 부위에 다수의 1차회로GAP(40)이 형성되어 하나의 회로기판으로서 모양을 갖추는 것이다. Therefore, the copper
물론 이러한 모든 공정들은 공지된 상태이기에 더 이상의 설명을 자제한다.Of course, all of these processes are well known and therefore are not described further.
그리고 본 발명은 다음으로 제4단계: 상기 동박막(10)의 1차회로GAP(40)에 충진제(50)를 충진하는 단계를 거친다.In addition, the present invention is a fourth step: filling the
즉, 상기 3단계를 통하여 동박막(10)을 부식시켜 1차회로GAP(40)이 형성된 홈 부위에 도 2의 첫 번째 도면에서 보이는 것처럼, 충진제(50)를 채워 넣는 것이다.That is, as shown in the first drawing of FIG. 2, the
그런데 이 충진제(50)는 에폭시계, 폴리이미드계, 아라미드계, 일반레진, 또는 방열용레진이 선택적으로 사용될 수 있는데 이들 역시 절연의 효과가 높은 것이 특징이다. However, the
그런데 상기 충진제(50)를 충진시키는 방법으로는 많은 방식이 사용이 가능하다.However, as a method of filling the
본 발명에서는 이렇게 충진제(50)를 충진시키는 방법으로 다음과 같은 방식을 사용한다.In the present invention, the following method is used as a method of filling the
즉, 실크인쇄를 통해 상기 1차회로GAP(40)에 충진제(50)를 충진시키거나, 롤필링(Roll-Filling)기법, 디스펜싱(Despensing)기법과 스프레이(Spray) 방법이 사용가능하다.That is, the
여기서 실크인쇄의 방식은 실크스크린 방식처럼 망으로 구성된 실크 위에 충진제(50)를 넣고 러버로 밀어 넣는 방식이고, 롤필링기법의 경우 롤에 충진제(50)를 묻힌 상태에서 상기 기판의 상,하부로 굴려 충진제(50)를 밀어 넣는 방식이다.Here, the silk printing method is a method of putting the
그리고 디스펜싱기법의 경우 주사기 같은 것에 충진제(50)를 넣어 상기 1차회로GAP(40)에 충진제(50)를 짜 넣는 방식이고, 스프레이 방법은 스프레이를 통해 뿌려서 넣는 방식이다.
다음에 80~200도에서 40~80분간 건조를 시행한다.In the dispensing method, the
Next, dry for 40 to 80 minutes at 80 to 200 degrees.
한편 본 발명은 다음의 단계로 제5단계: 상기 1차회로GAP(40)에 충진제(50) 가 충진된 동박막(10)의 표면을 평탄하게 평탄처리하는 단계를 거친다.On the other hand, the present invention is the following step, the fifth step: the surface of the copper
즉, 상기 충진제(50)는 액상의 상태이기에 상기 1차회로GAP(40)의 높이와 정확하게 일치하게 충진될 수 없다.That is, since the
어느 정도 부족하거나 도시된 도 2의 첫 번째 도면에서처럼 약간 상부로 돌출된 상태를 유지할 수밖에 없다. There is no choice but to keep the projecting state slightly upward as in the first drawing of FIG.
그렇다면 후일 가공되어야할 2차회로의 형성단계에서도 문제가 될 소지가 있기에 본 발명에서는 상기 상부로 돌출된 상태의 충진제(50)를 가공하여 평판면을 유지시켜야 할 필요가 있다.If so, there is a problem in forming the secondary circuit to be processed later, so in the present invention, it is necessary to process the
따라서 도 2의 두 번째 도면에서처럼, 상기 1차회로가 형성된 기판 동박막(10)의 표면을 평탄하게 가공하는 것이다.Therefore, as shown in the second drawing of FIG. 2, the surface of the substrate copper
이 과정을 본 발명에서는 평탄처리과정이라고 명명한다. This process is referred to as a flattening process in the present invention.
그리고 다음의 단계로 제6단계: 상기 기판(30)의 상하를 관통하는 홀(60)을 형성시키는 단계를 거친다.In the next step, a sixth step is performed: forming a
이 단계에서 상기 기판(30)에 홀(60)을 형성시키는 방식으로 드릴을 이용하여 홀(60)을 뚫을 수도 있고, 기계식 드릴 및 일반적인 편칭가공 등의 다양한 방식이 사용가능하다.In this step, the
그러나 상기 드릴로 형성시킨 홀(60)은 그 내주면이 좀 말끔하게 다듬질 된 상태로 가공됨이 바람직하다.However, the
결국 이 단계에서 중요한 점은 상기 상부 동박막(10)과 하부 동박막(10)간에 서로 통전이 필요한 부위에 도시된 도면에서처럼, 홀(60)을 형성시킨다는 점이다.As a result, an important point in this step is to form the
또한 본 발명은 상기 6단계를 거치고 나서, 제7단계: 상기 상하를 관통하는 홀(60)과 기판(30)의 상,하부를 전면적으로 도금시키어 도금층(70)을 형성하는 단계를 거친다.In addition, after the sixth step of the present invention, the seventh step: plating the upper and lower portions of the
즉, 상기 상하 동박막(10) 간에 통전을 위해 동막을 입히게 되는데, 이때 동막(도금층: 70)을 입히는 방식으로 무 전해 도금 방식과 전해 도금 방식이 모두 사용될 수 있다. That is, a copper film is coated to conduct electricity between the upper and lower copper
그러면 도시된 도 3의 첫 번째 도면에서처럼, 상기 홀(60)의 내주면도 도금층(70)이 형성되어 두 층간에 통전을 달성할 수 있게 되며, 기판(30)의 상하를 이루는 동박막(10)의 외부에도 별도의 동막인 도금층(70)이 형성되는 것이다. Then, as shown in the first drawing of FIG. 3, the inner circumferential surface of the
다음으로 본 발명은 제8단계: 상기 도금층(70) 상부에 2차회로GAP(80)을 부식시키는 2차 회로 형성의 단계를 거친다.Next, the present invention undergoes the eighth step: forming a secondary circuit to corrode the
즉, 상기 기판(30)의 상하부에 형성된 도금층(70)에 2차회로GAP(80)을 부식시키는데, 이 방식도 전술된 1차회로GAP(40)의 형성과정과 동일하게 형성시킨다.That is, the
즉, 회로가 설계된 상태라면, 이를 촬영하여 노광시키며 현상한 상태로 상기 동박막(10)의 표면을 부식시켜 2차회로GAP(80)을 형성시키는 것이다.That is, if the circuit is designed, the surface of the copper
따라서 상기 도금층(70)은 필요한 부위에 다수의 2차회로GAP(80)이 형성되어 하나의 회로기판으로서 모양을 갖추는 것이다. Therefore, the
이때 도시된 도 3의 두 번째 도면에서처럼, 전술된 제4단계에서 충진된 충진제(50)의 상부가 개방될 수 있도록 회로가 형성되야 한다. In this case, as shown in the second drawing of FIG. 3, a circuit must be formed so that the top of the
이 위치의 정확도는 정말 중요한데, 이 위치확보를 위해 감광지를 입힐 때 전술된 가이드홀(33)이 사용된다. The accuracy of this position is really important, as the
그리고 본 발명의 마지막 단계인 제9단계: 도금된 기판(30)의 표면을 처리하고, 외형을 가공하는 단계들로 이루어져 인쇄회로기판을 완성시킨다.The final step of the present invention is the ninth step: processing the surface of the plated
즉, 기판(30)의 표면을 처리하는 과정도 필요하고, 외부의 형태를 다듬질해주는 공정과, 적당한 부위를 절단하는 커팅공정들이 사용될 수 있다.That is, a process of treating the surface of the
그런데 본 발명에 있어서, 상기 제4단계의 충진제(70) 충진의 단계 뒤에는, 예비건조의 단계로 60-80℃에서 5-60분간 예비건조의 시간을 갖는 형태로 제작하는 것이 바람직하다.By the way, in the present invention, after the filling of the
즉, 이 단계는 그냥 경화시킬 경우에 발생될지 모르는 충진제(70)의 내부에 기포가 발생되는 현상을 미연에 막아 주게 된다.That is, this step prevents the phenomenon that bubbles are generated inside the
적당한 온도에서 적당한 시간 동안 예비건조시키기에 안전하게 경화가 될 수 있는 기틀을 제공한다.It provides a framework that can be cured safely to predrying for a suitable time at a suitable temperature.
물론 이러한 단계 뒤, 즉, 상기 예비건조의 단계의 뒤에는, 충진제(70) 경화의 단계로 80-200℃에서 40-80분간 건조의 단계를 가질 수 있다.Of course, after this step, that is, after the step of the pre-drying, it may have a step of drying for 40-80 minutes at 80-200 ℃ as a step of curing the
상기한 온도와 시간은 그 충진제(70)의 종류에 따라 다소 차이가 질 수 있지만, 이 온도와 시간은 본 발명의 출원인이 다수의 실험을 통해 산출된 최적의 수치이다. The temperature and time may vary slightly depending on the type of the
따라서 이 온도와 시간을 유지시키는 것이 바람직하다. Therefore, it is desirable to maintain this temperature and time.
한편 본 발명은 다중겹 PCB에 있어서, 전술된 모든 제조방법을 통해 제조된 그 PCB 기판도 그 청구의 대상이다. Meanwhile, in the present invention, the PCB substrate manufactured by all the above-described manufacturing methods in the multilayer PCB is also subject to the claims.
이상의 설명에서처럼, 본 발명은 먼저 동박막에 형성되는 1차회로GAP을 부식시킨 후에, 그 갭에 충진제를 충진, 건조, 평탄작업을 하며, 도통 홀을 드릴링한 후 동도금을 하는 2차회로 형성하는 순서로 시행함으로써 도통홀에 충진제가 잔류되어 납땜불량 되는것을 없앨수 있다는 큰효과가 있다. As described above, the present invention first corrodes the primary circuit GAP formed in the copper thin film, and then fills, dries and flattens the filler in the gap, and forms a secondary circuit for copper plating after drilling the through hole. This procedure has a big effect of eliminating solder defects due to residual fillers in the through-holes.
더불어, 본 발명은 제조방법이 간단하여 실제로 사용되는 데 있어서, 비용이 절감되며, 제작시간이 짧고 PCB 신뢰성이 높다..In addition, the present invention is simple in the manufacturing method, in the actual use, the cost is reduced, the manufacturing time is short and the PCB reliability is high.
Claims (6)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060001188A KR100656416B1 (en) | 2006-01-05 | 2006-01-05 | The thick copper pcb and method to printed circuit board |
CNA2007100001930A CN1997267A (en) | 2006-01-05 | 2007-01-05 | The thick copper PCB and method to printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060001188A KR100656416B1 (en) | 2006-01-05 | 2006-01-05 | The thick copper pcb and method to printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100656416B1 true KR100656416B1 (en) | 2006-12-11 |
Family
ID=37732935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060001188A KR100656416B1 (en) | 2006-01-05 | 2006-01-05 | The thick copper pcb and method to printed circuit board |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100656416B1 (en) |
CN (1) | CN1997267A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103167730B (en) * | 2011-12-14 | 2015-11-25 | 深南电路有限公司 | Heavy copper circuit board and manufacture method thereof |
CN104812157A (en) * | 2014-01-23 | 2015-07-29 | 深圳崇达多层线路板有限公司 | Power supply printed circuit board and processing method thereof |
CN105208796B (en) * | 2015-09-14 | 2018-08-03 | 上海美维电子有限公司 | The production method and super thick copper circuit board of super thick copper circuit board |
CN105472912B (en) * | 2015-11-23 | 2018-07-31 | 深圳崇达多层线路板有限公司 | A kind of compression method of high pressure resistant thick copper PCB |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
JP2003188540A (en) | 2001-12-14 | 2003-07-04 | Nippon Avionics Co Ltd | Method for manufacturing printed wiring board |
KR20050090513A (en) * | 2004-03-08 | 2005-09-13 | 주식회사 영은전자 | The manufacturing method of the surface unbalance thickness copper pcb |
-
2006
- 2006-01-05 KR KR1020060001188A patent/KR100656416B1/en not_active IP Right Cessation
-
2007
- 2007-01-05 CN CNA2007100001930A patent/CN1997267A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
JP2003188540A (en) | 2001-12-14 | 2003-07-04 | Nippon Avionics Co Ltd | Method for manufacturing printed wiring board |
KR20050090513A (en) * | 2004-03-08 | 2005-09-13 | 주식회사 영은전자 | The manufacturing method of the surface unbalance thickness copper pcb |
Also Published As
Publication number | Publication date |
---|---|
CN1997267A (en) | 2007-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
US8302299B2 (en) | Method of manufacturing a multilayer printed circuit board with a built-in electronic device | |
US9345142B2 (en) | Chip embedded board and method of manufacturing the same | |
JP2007059846A (en) | Projecting and recessed multilayer circuit board module and its production process | |
JP2010157709A (en) | Printed wiring board and method for manufacturing the same | |
JP6795137B2 (en) | Manufacturing method of printed circuit board with built-in electronic elements | |
CN109041459B (en) | Manufacturing method of groove bottom pattern stepped groove and PCB | |
US9793218B2 (en) | Method for manufacturing device embedded substrate, and device embedded substrate | |
CN103871996A (en) | Package structure and manufacturing method thereof | |
KR100656416B1 (en) | The thick copper pcb and method to printed circuit board | |
TW201419969A (en) | Method for manufacturing embedded component substrate, and embedded component substrate manufactured using this method | |
KR20110081856A (en) | Wiring board and method for manufacturing same | |
TWI618462B (en) | Method for manufacturing embedded electronic component circuit board with dielectric directly attached | |
CN104703399A (en) | Circuit board and production method thereof | |
US9521754B1 (en) | Embedded components in a substrate | |
US20160338193A1 (en) | Multilayer board and method of manufacturing multilayer board | |
KR100720918B1 (en) | The multifari-ousness pcb and method to printed circuit board | |
JP2013062441A (en) | Printed board and manufacturing method of the same | |
KR20140060517A (en) | Method for manufacturing substrate with built-in component and substrate with built-in component using same | |
JP2011061010A (en) | Method for manufacturing module having built-in component | |
KR100771283B1 (en) | Plugging Method of via hole in PCB | |
RU2619913C2 (en) | Method of printed circuit board filled transition metallized holes producing | |
JP4633457B2 (en) | Manufacturing method of rigid flexible printed wiring board | |
JP7430494B2 (en) | Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same | |
KR101609268B1 (en) | Embedded board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131203 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141202 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160608 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161206 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |