KR100766913B1 - 평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치 - Google Patents

평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치 Download PDF

Info

Publication number
KR100766913B1
KR100766913B1 KR1020007001006A KR20007001006A KR100766913B1 KR 100766913 B1 KR100766913 B1 KR 100766913B1 KR 1020007001006 A KR1020007001006 A KR 1020007001006A KR 20007001006 A KR20007001006 A KR 20007001006A KR 100766913 B1 KR100766913 B1 KR 100766913B1
Authority
KR
South Korea
Prior art keywords
current
conductor
short circuit
delete delete
plate structure
Prior art date
Application number
KR1020007001006A
Other languages
English (en)
Other versions
KR20010022424A (ko
Inventor
필드존이.
오베르그스테파니제이.
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/903,021 external-priority patent/US6107806A/en
Priority claimed from US08/903,022 external-priority patent/US6118279A/en
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20010022424A publication Critical patent/KR20010022424A/ko
Application granted granted Critical
Publication of KR100766913B1 publication Critical patent/KR100766913B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/146—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop
    • G01R15/148—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop involving the measuring of a magnetic field or electric field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/42—Measurement or testing during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Measuring Magnetic Variables (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

본 발명은 평면 CRT 표시장치의 베이스플레이트 구조체와 같은 플레이트 구조체에서 발생하는 전류의 검지 방법 및 장치에 관한 것으로서, 일반적으로 평판 구조체(10)에 흐르는 전류를 검지하는 장치(16)는 자기 헤드(18)와 신호처리회로(20)를 포함하고, 자기 헤드는 (a) 헤드가 플레이트 구조체위에 위치할 때 전류유도 자속의 변화를 검지하고, (b) 헤드 출력신호를 제공하고, 신호처리회로는 헤드 출력신호를 처리하여 헤드 아래의 플레이트 구조체에 얼마만큼의 전류가 흐르는지를 나타내는 데이터 신호를 발생하고, 통상 특징적인 표시를 발생하기 위해 주기적으로 변화하는 구동전압이 플레이트 구조체의 제 1 전도체에 인가되고, 플레이트 구조체가 제 2 전기전도체(48) 그룹과 공칭적으로 전기적으로 절연된 제 1 전기전도체(32) 그룹을 포함할 때, 플레이트 구조체의 단락회로 결함을 검출하기 위해 자기적으로 얻어진 전류 데이터에 대한 확률 분석 기술이 실행되는 것을 특징으로 한다.

Description

평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법 및 장치{MAGNETIC CURRENT SENSING AND SHORT CIRCUIT DETECTION IN PLATE STRUCTURE}
본 발명은 전류, 특히 평면 음극선관("CRT") 표시장치의 베이스플레이트 구조체와 같은 플레이트 구조체에서 발생하는 전류를 검지하기 위한 방법 및 장치에 관한 것이다. 본 발명은 또한 그러한 플레이트 구조체내에서의 단락 결함을 검출하기 위한 방법에 관한 것이다.
평면표시장치는 일반적으로 베이스플레이트 구조체 및 상기 베이스플레이트 구조체에 대향 배치된 평판 구조체로 형성된 매트릭스-어드레스드(matrix-addressed) 평면장치이다. 게이트형 전계방출 평면 CRT 표시장치("전계방출 표시장치")에서, 베이스플레이트 구조체는 대개 평평한 베이스플레이트, 베이스플레이트의 내면상에 연장되는 하위 레벨의 대개 평행한 에미터 전극들, 에미터 전극위에 놓인 절연층 및 대개 에미터 전극에 수직인 절연층상에 연장되는 상위 레벨의 제어(또는 게이트) 전극을 포함한다. 전자방출소자는 절연층의 공동(cavity)내에 위치하고, 제어전극의 개구부를 통해 노출된다.
전계방출 표시장치("FED")가 작동하는 동안, 선택된 전자방출소자로부터 방출된 전자는 평판 구조체를 향해 이동한다. 상기 전자는 평판 구조체내 대응 광방 출 영역에 충돌하여, 상기 영역이 투명 평판의 외면상에 영상을 생성하는 빛을 방출하도록 한다. 제어전극중의 하나가 베이스플레이트 구조체내 에미터 전극중의 하나와 교차하는 위치 각각은 흑백 표시장치에서의 화면 화상 소자("픽셀") 및 칼라 표시장치에서의 서브픽셀을 한정하고, 일반적으로 3개의 서브픽셀이 1개의 칼라 픽셀을 형성한다.
평면표시장치를 제조하는 동안 다양한 형태의 결함이 발생할 수 있다. FED의 베이스플레이트 구조체와 같은 다중 레벨의 전극을 포함하는 플레이트 구조체를 가진 표시장치에서, 특별한 관심중의 하나가 단락이다. 한 레벨의 전극이 또 다른 레벨의 전극과 우연히 연결될 때 단락 결함이 발생한다. 예를 들어, 제어전극과 에미터 전극을 연결하기 위해 전극간 절연층을 통해 전기적 도전경로가 연장되는 경우 FED내에서 단락 결함이 발생한다.
단락 결함 검출은 평면표시장치 제조의 중요부분이 된다. 일부 실시예에서, 플레이트 구조체가 서로 연결되기 전에 단락 결함이 교정될 수 있으므로, 잠재적 결함이 있는 표시장치를 전체적으로 실시되는 표시장치로 바꿀 수 있다. 다른 실시예에서, 단락 결함이 표시장치를 잘라낼 수 있다. 서브픽셀 또는 픽셀의 전부의 일부가 없어지지만, 표시장치의 나머지 부분의 성능은 대개 별로 영향받지 않는다. 일반적으로 특정한 응용에서 표시장치가 수용가능하다.
상위 및 하위 레벨의 전극의 잔여부가 적절하게 접지되는 동안 2개 전극 사이에 적절한 전압이 인가되는 경우에 발생하는 것을 관찰함으로써 제어전극이 FED내 에미터 전극과 교차하는 각각의 위치가 단락 결함에 대해 테스트될 수 있다. 불행히도, 다수의 픽셀을 가진 FED에서 이러한 형태의 단락 테스트 진행은 매우 시간이 오래 걸린다.
만약에 있으면, 표시장치의 특정 부분에서 얼마나 많은 전류가 흐르는지 판단하기 위해 평면표시장치를 테스트할 때 다양한 형태의 장비 및 절차가 사용된다. 일반적으로 전류 흐름, 특히 단락 결함으로 인한 과잉 전류 흐름에 대한 테스트는 신속하게 수행되는 것이 바람직하다.
Henley의 미국특허 제 5,073,754 호에서는 매트릭스-어드레스드 액정표시장치("LCD")가 단락 결함에 대해 테스트되고, 따라서 개시되지 않은 구성의 자기센서를 이용하여 바람직하지 못한 전류 흐름에 대해 테스트되는 방법을 기재하고 있다. 단락 결함을 통해 흐르는 전류의 크기는 검지된 자계 크기와 함께 증가한다. Henley는 LCD의 가장자리상의 자기 센서를 스캔하고, 한 레벨(높이)의 전기전도체와 교차하는 다른 레벨의 전기전도체 사이의 임의의 단락 결함을 검출하기 위해 검지된 자계의 크기를 검사한다. 결과적으로, 단락 결함을 특징짓는 전류가 신속하게 식별될 수 있다.
각각의 레벨의 다수의 전도체상에서 비교적 필적하는 강도의 자계가 검출되는 경우, Henley의 상기 미국특허에서는 전도체 교차 위치중에 단락 결함을 가지는 것과 가지지 않는 것을 판단하는데 문제가 있다. 대신, Henley의 상기 미국특허에서는 일반적으로 단락 회로 결함이 이들 위치중의 일부에 존재하지 않더라도 관련된 전도체 교차 위치 모두가 단락 결함을 가진 것으로 단순하게 분류한다.
자기 검지법은 전류 흐름을 추정하는 신뢰성 있는 방법이다. 평면표시장치내 전류 흐름을 나타내는 데이터를 생성하면서 자기 검지법을 이용하는 장비를 가지는 것이 바람직하다. 또한 플레이트 구조체, 특히 매트릭스-어드레스드 평면 CRT 표시장치의 베이스플레이트 구조체내 단락 결함의 위치를 판단할 때 Henley의 상기 미국특허보다 더 정확하게 기능하는 자기 검지 기반 방법을 가지는 것이 바람직하다.
본 발명은 평면 CRT 표시장치의 베이스플레이트 구조체와 같은 일반적으로 평평한 플레이트 구조체에서 자기적으로 전류를 검지하기 위한 장치를 제공한다. 본 전류 검지 장치의 2가지 구성요소는 자기 헤드 및 신호처리회로이다. 자기 헤드는 플레이트 구조체상에 헤드가 위치할 때 전류유도 자속의 변화를 검지한다. 상기 헤드는 자속에서 검지된 임의의 변화를 나타내는 헤드 출력신호를 제공한다. 만약에 있으면, 헤드 아래 플레이트 구조체에서 표면상으로 흐르는 전류의 양을 나타내는 데이터 신호를 생성하기 위해 신호처리회로는 헤드 출력신호를 처리한다.
본 발명의 전류 센서는 플레이트 구조체와 관련하여 자기 헤드의 횡적 위치를 판단하는 위치 센서를 포함하여, 전류가 플레이트 구조체에서 횡으로 흐르는 위치를 판단한다. 일반적으로, 위치 센서는 플레이트 구조체의 토포그래피(topography)를 광학적으로 검지한다. 예를 들어, 위치 센서는 광원 및 광원에 의해 방출된 후 플레이트 구조체에 반사되는 빛에 반응하여 전기신호를 발생하는 광센서로 형성될 수 있다.
자기 헤드가 플레이트 구조체보다 위에 위치하는 높이를 제어하기 위해 전류 센서에서 대개 가스 쿠션 매커니즘이 사용된다. 가스 쿠션 매커니즘은 기체가 헤 드와 플레이트 구조체 사이를 흐르도록 하여, 플레이트 구조체위에서 헤드의 높이를 조절하는 가스 쿠션을 생성한다. 상기 방법에서, 플레이트 구조체상에서 물리적으로 방해하는 일없이 전류 검지 및 전류 위치조정 기능이 수행된다.
본 전류 센서는 일반적으로 제 1 전도체에 시변화 자극이 제공될 때 플레이트 구조체의 제 1 전기전도체내 전류를 신속하게 측정하기 위해 사용된다. 특히, 자기 헤드가 제 1 전도체위를 지나가면서 상기 방법에서 시간에 따라 변화하는 구동전압은 상기 전도체에 인가된다. 구동전압은 전도체의 다른 부분들 사이 또는 제 1 전도체와, 플레이트 구조체에서 제 1 전도체로부터 공칭 전기적으로 절연된 또 다른 전기절연체 사이에 인가될 수 있다. "공칭(nominally) 전기적 절연"이라는 표현은 우연히 전도체가 전기적으로 결합할 수도 있는 단락 결함을 제외하고 2개의 전도체가 서로 실질적으로 전기적으로 절연되는 것을 의미한다. 어느 한쪽의 경우든지, 전류 센서는 제 1 전도체내에서 흐르는 임의의 전류를 나타내는 값에서 데이터 신호를 제공한다.
미국 및 유럽에서 각각 사용되는 60-㎐ 및 50-㎐ 이상에서 안전하도록 구동전압은 일반적으로 선택된 주파수, 보통 적어도 70㎐에서 제공된다. 상기 방법에서 전류 검지작동을 수행함으로써, 헤드 출력신호는 보통 선택된 주파수에서 주파수 성분을 가진다. 2개 전도체내에 흐르는 전류의 양을 나타내는 데이터를 발생시킬 때, 전류 센서의 신호처리회로는 구동전압의 주파수 "표시(signature)"를 탐색할 수 있다. 잡음, 특히 60㎐ 또는 50㎐에서 공급된 전력을 이용하는 장비 근방에서 발생된 잡음은 결과적인 전류 데이터에서 감소되어, 전류 판단의 정확성을 개선 할 수 있다.
본 발명은 또한 단락 결함과 같은 전류 관련 결함을 정확하게 검출하기 위해 자기적으로 얻어진 전류 데이터를 처리하기 위한 방법을 제공한다. 본 발명의 검출방법은 일반적으로 단락 결함을 위해서, 평면 CRT 표시장치의 베이스플레이트 구조체와 같은 매트릭스-어드레스드 플레이트 구조체에서 사용된다. 특히, 한 그룹의 제 1 전기전도체 및 상기 제 1 전도 체와 교차하는 한 그룹의 제 2 전기전도체를 가진 플레이트 구조체내 단락 결함을 검출하기 위해 대개 확률 기반 방법이 사용된다. 제 2 전도체는 제 1 전도체로부터 공칭적으로 전기적으로 절연된다.
전도체의 적어도 일부를 통해 전류가 흐르면 얼마만큼의 전류가 흐르는 지를 나타내는 전류 데이터를 생성하기 위해, 제 1 및 제 2 전도체의 적어도 일부에서 자기 전류 검지가 수행된다. 그리고, 제 1 전도체 중의 식별된 하나가 제 2 전도체 중의 식별된 하나와 교차하는 위치를 단락 결함을 가질 확률이 가장 높은 것으로 선택하기 위해 단락 결함 확률 분석이 전류 데이터에 적용된다. 식별된 제 1 전도체가 수반하는 검지 전류는 보통 다른 제 1 전도체 중의 임의의 전도체가 수반하는 검지 전류보다 값이 더 크다. 또한, 식별된 제 1 전도체가 수반하는 검지 전류는 그 값이 임의의 다른 제 2 전도체를 통해 흐르는 검지 전류보다 식별된 제 2 전도체가 수반하는 검지 전류에 더 근접한다.
선택된 전극 교차 위치는 단락 결함의 물리적 특성을 가지는지 여부를 판단하기 위해 광학적으로 검사될 수 있다. 또한, 선택된 위치에 존재하는 임의의 단락 결함을 제거하기 위해 그곳에서 복구 작업이 수행될 수 있다.
선택된 전극 교차 위치에 단락 결함이 있다고 가정하면, 선택된 위치를 규정하는 2개의 전도체가 가지는 검지 전류의 값에서 선택된 단락 값의 전류를 감산하기 위해 전류 데이터를 1차 수정함으로써, 추가적인 단락 결함에 대해 플레이트 구조체가 점검될 수 있다. 그리고, 수정된 전류 데이터는 적어도 하나의 다른 단락 결함에 대해 충분한 값의 전류가 적어도 하나의 제 1 전도체 및 적어도 하나의 제 2 전도체를 통해 표면상에 흐르는지 여부를 판단하기 위해 검사된다. 만일 충분한 값의 전류가 흐른다면, 이제 추가적인 전극 교차 위치를 단락 결함을 가질 확률이 가장 높은 것으로 선택하기 위해 단락 결함 확률 분석이 수정된 전류 데이터에 적용된다. 그리고, 이러한 절차는 임의의 추가적인 단락 결함을 찾기 위해 적절하게 반복될 수 있다.
상기한 방법에 의한 단락 결함 검출은 매우 효과적이다. 전극 교차 위치가 확률 분석 단계동안 단락 결함을 가질 확률이 가장 높은 것으로 발견되더라도 실제로 단락 결함을 가지지 않는 한, 전극 교차는 추가적인 확률 분석 단계에서 제거될 수 있다. 이것은 확률 분석 절차가 다음 단계에서의 올바른 트랙으로 복귀될 수 있게 한다. 최종 결과로 Henley의 방법보다는 본 발명에서 단락 결함이 좀더 정확하게 발견된다. 또한, Henley의 방법에서보다 본 발명에서 평균적으로 단락 결함을 복구하기 위한 전체 시간이 덜 요구된다. 따라서, 본 발명은 상당한 진보성을 제공한다.
도 1a 및 도 1b는 본 발명에 따라 구성된 전류 센서가 플레이트 구조체에 흐 르는 전류를 자기적으로 검지하는 방법의 간략화된 모형을 나타내는 개략도,
도 2는 도 1a 및 도 1b의 센서가 게이트형 평면 CRT 표시장치의 베이스플레이트 구조체의 전류를 자기적으로 검지하기 위해 사용되는 방법을 나타내는 개략도로서, 상기 베이스플레이트 구조체의 일부의 측단면도,
도 3은 도 2의 베이스플레이트 구조체의 일부의 계획도,
도 4는 (a) 도 2의 베이스플레이트 구조체의 교차 전극의 일부 및 (b) 이들 전극내에서 검지된 전류의 예시적인 그래픽적 표시를 나타내는 복합도,
도 5a 내지 도 5d는 각각 본 발명에 따라 구성된 자기 기반 전류 센서의 일부의 실시예에 대한 측면, 전면, 평면 및 저면도 및
도 6은 도 5a 내지 도 5d의 전류 센서에 포함된 위치 센서에서 사용하기 위해 본 발명에 따라 구성된 광 픽업 매커니즘의 개략도이다.
상기 도면 및 적절한 실시예의 설명에서 동일한 또는 매우 유사한 구성요소(들)를 나타내기 위해 유사한 참조부호가 사용된다.
상기 도면을 참조하면, 도 1a 내지 도 1b(집합적으로 "도 1")는 일반적으로 평평한 플레이트 구조체(10)내 전류 흐름을 판단하기 위해 본 발명에서 사용된 자기 방법의 간략화된 모형을 나타내고 있다. 참조하기 위해, 플레이트 구조체(10)의 바닥면은 xyz 좌표계의 xy 평면을 따라 놓여있고, 이때 z좌표는 수직좌표이다. y방향의 면적은 도 1에 도시되어 있지 않다. 플레이트 구조체(10)의 도시된 부분은 좌표계의 수직 xz 평면에서의 단면이다.
플레이트 구조체(10)는 y방향으로 연장되는 일반적으로 직선형의 제 1 전기전도체(12)를 포함한다. 제 1 전도체(12)는 제 1 전도체 전류(IC)를 수반한다. 도 1의 모형에서, 전류(IC)는 도 1의 평면 외부로 흐른다.
전류(IC)는 자속의 라인(14)에 의해 표시된 자계를 생성한다. 전류(IC)가 도 1의 평면밖으로 흐르기 때문에, 자계는 도 1에서 반시계방향으로 향한다. 자계의 강도는 전류(IC)의 크기에 직접적으로 비례한다. 또한, 전도체(12)로부터 멀리 간격이 증가하면서 자속 라인(14) 사이의 증가된 간격두기에 의해 표시된 바와 같이 전도체(12)로부터 멀리 간격이 증가되는 것과 함께 자계의 강도가 감소한다.
본 발명에 따라 구성된 자기 기반 전류 센서(16)는 자속(14)에서의 변화를 검지함으로써 전류(IC)의 근사값을 판단한다. 전류 센서(16)는 자기 헤드(18), 신호처리회로(20) 및 플레이트 구조체(10)상의 하나 이상의 기준 위치와 관련하여 자기 헤드(18)의 위치를 판단하는 위치 센서(도시되지 않음)로 형성된다. 자속(14)내 검지된 변화는 전도체(12), 그리고 플레이트 구조체(10)와 관련된 헤드(18)의 이동으로부터 발생되는 상대적인 변화 또는/및 실제 자속 변화가 될 수도 있다.
자기 헤드(18)는 코어(22) 및 코어(22) 주위에 여러번 감긴 전선의 코일(24)로 형성된다. 코어(22)는 일반적으로 철과 같은 자기 재료로 구성된다. 저투과성 재료로 채워진 갭(26)이 코어(22)의 바닥에 존재한다. 헤드(18)는 또한 코어(22)와 코일(24)을 둘러싸고 있는 하우징(도시되지 않음)을 포함한다. 하우징은 갭(26) 아래에 개구부를 가진다. 코일(24)의 말단은 하우징을 통해 연장되고, 신호처리회로(20)와 연결된다.
전류 센서(16)는 다음의 방법으로 작동한다. 자기 헤드(18)는 그 상위면에 가깝게, 그러나 그로부터 수직으로 떨어져 간격을 두고 있는 플레이트 구조체(10)상에 위치한다. 센서(18)의 코어(22)의 적어도 바닥은 수직 xz 평면을 통과한다. 도 1a에 도시된 단계에서, 헤드(18)는 센서(16)가 자속(14)의 변화를 검지할 수 있도록 하기 위해 전도체(12)로부터 멀리 떨어져 있다.
특히, 자기 헤드(18)는 전류유도 자속(14)의 변화와 다른 소스로부터 발생하는 자속의 변화의 합을 검지한다. 플레이트 구조체(10)내 다른 전기전도체에서 흐르는 전류에 의해 생성된 자속에서 검지된 변화는 헤드(18)가 도 1a에 도시된 위치에 있을 경우 때로 매우 높아서, 센서(16), 특히 신호처리회로(20)는 자속의 전체 검지된 변화 중 어떤 부분이 자속(14) 변화로 인한 것인지 판단할 수 없다. 플레이트 구조체(10)내 다른 전도체를 통해 흐르는 전류는 관심밖이더라도, 전자장비 근방으로부터의 환경적 자기 잡음이 때로 매우 커서, 센서(16)가 환경적 자기 잡음에서 발생하는 자속의 변화에서 자속(14)의 변화를 구별할 수 없다.
도 1b에 도시된 단계에서, 자기 헤드(18)는 전도체(12) 바로 위의 위치에 대한 음의 x방향으로, 전도체(12), 그리고 플레이트 구조체(10)와 관련하여 이동했다. 도 1에서 화살표(28)는 이동 방향을 나타낸다. 헤드(18)가 도 1b에 도시된 단계에서 전도체(12)로부터 수직으로 간격을 두고 떨어져 있지만, 헤드(18)는 센서(16)가 자속(14)의 변화를 적절하게 검지할 수 있도록 하기 위해 전도체(12)에 충분히 가깝게 있다. 헤드(18)에 의해 검지된 전체 자속 변화중에서, (만약에 있다면) 구조체(10)내 다른 전도체에서 흐르는 전류로부터 발생하는 성분은 전류(IC)로부터 발생하는 성분과 비교하여 무시해도 좋을 정도로 매우 작다. 전도체(12) 바로 위의 헤드(18)에서, 환경적 자기 잡음의 관련 효과는 자속(14)의 변화가 적당한 필터링으로 절연되도록 할 수 있을 정도로 작다.
전류 검지 정보가 수집되는 주기 동안 센서(16)가 자속(14)의 변화를 검지할 수 있도록 하기 위해서, 전류(IC)는 시간에 따라 적절하게 변화되어야 하거나, 또는 자기 헤드(18)는 전도체(12) 위의 위치에 도달하면서, 대개 (양 또는 음의) x 방향으로 전도체(12)와 관련하여 이동해야 한다. 전류(IC)가 전류 검지 주기 동안 시간에 따라 적절하게 변화할 때, 센서(16)는 일반적으로 헤드(18)가 전도체(12)와 관련하여 x방향으로 이동되도록 작동된다.
자기 헤드(18)가 도 1b에 도시된 방법으로 전도체(12)위를 통과할 때, 자속(14)의 일부분(14A)은 코어(22)를 통과한다. 자속부(14A)는 전류(IC)의 시변화에 기인해 시간 또는/및 플레이트 구조체(10)와 관련된 헤드(18)의 x방향 이동에 의해 변화한다. 도 1b에 도시되지 않았지만, 일반적으로 환경적 자기 잡음은 또한 일부 시변화 잡음 자속이 코어(22)를 통과하게 한다. 시변화 자속(14A)과 시변화 잡음 자속의 결합은 전압(VI)이 코일(24)상에 주입되게 한다.
특히, 주입된 전압(VI)은 패러데이의 법칙으로부터 다음과 같이 판단된다:
Figure 112000001733222-pct00001
여기서 N은 코일(24)의 회전수이고, Φ는 코어(22)를 통한 전체 자속이며, d()/dt 표시는 시간 도함수를 나타낸다. 자속(14A)을 부호 ΦC로 표시하면, 전체 자속 Φ은 추가적으로 환경적 자기 잡음으로부터 발생하는 복합 성분 ΦN 및 시변화 성분 ΦC로 구성된다. 따라서, 수학식 1은 다음과 같이 수정될 수 있다:
Figure 112000001733222-pct00002
여기서 표현 -N·dΦC/dt는 전류(IC)의 시변화 특성 또는/및 전도체(12)와 관련된 자기 헤드(18)의 이동으로부터 발생한다.
자속 ΦC는 자속 ΦC가 코어(22)에 들어가거나 나오는 통로인 표면영역(S)상의 전류(IC)로 인해 자계(BC)의 필수구성요소가 된다. 즉,
Figure 112000001733222-pct00003
여기서 자계(BC)는 위치 변수 x, y 및 z와 전류(IC)의 함수이다.
전도체(12)가 지점(PC)에서 xyz 좌표값 xc, yc, zc에 의해 특징된다고 하자. 예를 들어 지점(PC)은 xz 평면에서 전도체(12)의 무게중심에 있을 수 있고, 그러면 좌표값(yC)은 0이 된다. 도 1은 이러한 경우를 설명하고 있다. 자계(BC)가 위치 변수 x, y 및 z에 종속되기 때문에, 자계(BC)는 대응적으로 지점(PC)에서 먼 거리에 종속된다.
보통은 자기장(BC)은 전류(IC)에 정비례한다. 따라서 자기장(BC)은 다음과 같이 나타낼 수 있다.
Figure 112003024940455-pct00023
여기서 f(x-xC, y-yC, z-zC)는 컨덕터(12)의 외형에 기인한 BC의 부분적 변화를 있게 하는 함수이다. 수학식 4를 이용하면 수학식 3은
Figure 112003024940455-pct00024
적당한 근사값을 사용하여, 위 수학식 5의 적분계수를 자속(ΦC)이 수학식 2에 쉽게 사용될 수 있도록 닫힌 형태의 미분에 적절한 형태로 놓을 수 있다.
컨덕터(12)가 그 길이를 따라 상대적으로 균일한 단면을 가지며 자기헤드(18)가 상기 컨덕터(12)의 단부와 떨어져 있는 컨덕터(12) 부분 위에 놓여있다고 가정한다. 이러한 경우, 수학식 5의 거리 y-yC 상의 자속(ΦC)의 종속은 작 아 제 1 근사값을 무시할 수 있다.
시변 자속(ΦC)이 코어(22)를 출입하는 근사 위치를 xz 좌표 xH 및 zH를 가지는 지점(PH)으로 나타낸다. 도 1에서, 지점(PH)은 코어(22)내의 갭(26)의 바닥에 있는 것으로 도시되어 있다. 그럼에도 불구하고, 지점(PH)은 에어 갭(26)의 다른 부분에 있을 수 있으며 심지어 현재의 분석을 충분히 반영하지 않고도 코어(22)의 바닥 부분에 있을 수 있다. 도 1a를 참고하면, 좌표 위치(xC)에서 좌표 위치(xH)까지의 측면 거리는 일반적으로 거리 변수(xR)로 표현된다. 좌표 위치(zC)에서 좌표 위치(zH)까지의 수직 거리는 비슷하게 거리 변수(zR)로 표현된다. 거리 변수(xR, zR)는 둘 다 시간의 함수이다.
거리(y-yC)상의 자속(ΦC)의 종속성을 무시하면, 수학식 5에서의 적분 계수는 거리 변수(xR,zR)의 함수, 즉 컨덕터(12)의 지점(PC)으로부터 자속(ΦC)이 코어(22)를 출입하는 근사 지점(PH) 까지의 x 및 z 거리의 함수로 크게 변화한다. 따라서, 수학식 5는 아래와 같이 쓸 수 있다.
Figure 112000001733222-pct00004
여기서, g(xR,zR)는 자속(ΦC)이 컨덕터(12)의 위치에 대해 자속(ΦC)이 코어(22)를 출입하는 곳의 부분적 종속성을 근사적으로 가져다주는 함수이다.
수학식 6의 자속(ΦC)을 시간에 대해 미분하면, 시간에 변화하는 자속(ΦC)의 비 dΦC/dt는 다음과 같이 주어진다.
Figure 112000001733222-pct00005
여기서, "∂"는 부분적 도함수를, "d"는 전체 도함수를 나타낸다. 수학식 7에서, dzR/dt는 좌표 위치(zH)가 좌표 위치(zC)에 대해 변화 및 이동하는 비율이다. 자기 헤드(18)는 보통 컨덕터(12) 위의 거의 일정한 높이에서 유지되어 플레이트 구조체(10) 위에 있게 된다. 따라서, dzR/dt는 거의 0이 된다. 그러면 수학식 7은 다음과 같이 간략화 된다.
Figure 112000001733222-pct00006
수학식 8에서의 자속 변화율 dΦC/dt를 수학식 2에 적용하면.
Figure 112000001733222-pct00007
수학식 9에서 dxR/dt 항은 좌표 위치(xH)가 좌표 위치(xC)에 대해 변화 또는 이동하는 비율이다. 컨덕터(12)의 위치는 플레이트 구조체(10)내에 고정되어 있다. 자기 헤드(18)는 보통 플레이트 구조체(10)에 대해 고정된 상측 방위내에 유지되어 있다. 따라서, dxR/dt도 헤드(18)가 x 방향(양 또는 음)에서 플레이트 구조체(10)에 대해 이동하는 비율을 나타낸다. 만일 전류검지 기간 동안 플레이트 구조체(10)의 y 위치에 대한 헤드(18)의 y 위치내에 변화가 거의 없다면, dxR/dt도 플레이트 구조체(10)로의 헤드(18)의 상대적 속도를 나타낸다.
유도 전류(II)는 코일(24)을 통해 흐른다. 유도 전류(II)가 유도 전압(VI)에 비례하긴 하지만, 전압(VI)과의 위상각 과는 다르다. 위상각 차이는 자기 헤드(18) 및 헤드 전자회로의 설계에 따라 달라진다.
신호처리회로(20)는 유도 전류(II)를 주기적으로 샘플하고, 샘플링된 II 데이터를 처리하여 출력 신호 정보(SO)를 만든다. 특히, 회로(20)는 상기 샘플링된 II 데이터를 여파하여 자속(ΦC)으로 인한 상기 VI 성분을 식별한다. 상기 필터링 작업에는 II-VI 위상차를 조정하는 것이 포함된다. 그러면 회로(20)는 자속(ΦC)에 대응하는 값, 즉 전류(II)의 값을 나타내는 값에서 출력 정보(SO)를 제공한다.
신호처리회로(20)는 통상적으로 최소 자승법을 사용하여 출력 신호 정보(SO)를 위한 최선의 근사값을 만들어낸다. 전류(II)가 직류("DC")특성이 있으면, 출력 정보(SO)는 일반적으로 전류(II)의 상기 DC 값에 정비례한 값에서 제공된다. 전류(II)가 0 또는 0에 근접한 반복 주파수 및 시간평균 전류값에 의해 특징짓게 된다면, 정보(SO)는 전류(II)를 다양한 방식으로 보고할 수 있다. 예를들어, 정보(SO)는 전류(II)의 시간평균 절대값(예를들어, 제곱평균제곱근)에 비례하는 값 또는 전류(II)의 평균 최대값에 비례하는 값에서 제공될 수 있다.
도 1은 자기 헤드(18)가 이동하는 경우에 신호처리회로(20)가 고정적임을 표시하고 있다. 그럼에도 불구하고, 회로(20)의 일부는 헤드(18)와 함께 이동하기 위해 헤드(18)를 수용하는 본체 내부에 통합될 수 있다. 대안적으로, 헤드(18)가 고정되면서 플레이트 구조체(10)가 이동할 수 있다. 다른 대안으로, 플레이트 구조체(10)와 헤드(18) 모두 전류검지 기간동안 이동할 수 있다. 앞서의 분석들은 이러한 대안 모두에 적용되며, dxR/dt는 x 방향에서 플레이트 구조체(10)에 대해 헤드(18)가 이동하는 비율을 여전히 나타낸다.
컨덕터(12)는 보통 하나 또는 그 이상의 다른 전기전도체들과 직렬로 연결되어 있다. 이러한 전도체들의 조합 결과는 관련된(기생) 저항을 가지고 있다. 커패시터, 인덕터 및 (실제) 저항과 같은 하나 또는 그 이상의 회로 소자들도 상기 컨덕터의 조합과 직렬 및/또는 병렬로 연결될 수 있다. 전류(IC)는 구동 전압(VD)을 상기 컨덕터 및 회로소자(들)의 조합에 인가함으로써 컨덕터(12)에서 발생된다. 구동 전압(VD)은 일정하거나 또는 시간에 따라 변화할 수 있다. 이러한 두 가지 동작 조건은 각각 본 명세서에서는 일정 구동 및 가변 구동 상태 또는 모드로 언급된다.
일정 구동 상태를 먼저 고려해 본다. 일정한 구동 전압(VD)에서 전류(IC)가 비영이 되기 위해서는, 컨덕터(12)와 직렬로 연결되는 커패시터가 없다. 일정한 구동 전압(VD)에서, 컨덕터(12)와 직렬인 어느 인덕터상의 전압은 0이다. 따라서, 구동 전압(VD)의 주어진 값에 대하여, 일정 구동 모드의 전류(IC)의 양은 주로 상기 컨덕터와 직렬인 어느 실제 저항(들)의 값 및 상기 컨덕터의 기생 저항의 합으로 결정된다. 이러한 합성 저항값은 고정된 저항값(RD)으로 모형화될 수 있다. 따라서 일정 구동 모드에서, 전류(IC)는 다음과 같이 계산된 상수값이다.
Figure 112003024940455-pct00025
일정 구동 상태에 대하여, dIC/dt는 구동 전압(VD)이 일정하기 때문에 0이다. 그러면 수학식 9는 일정 구동 모드에서는 다음과 같이 된다.
Figure 112000001733222-pct00008
수학식 11에 나타난 바와 같이, dxR/dt는 센서(16)에 의해 결정될 전류(IC)용 일정 구동 상태에서는 비영이어야 한다. 즉, 자기 헤드(18)가 컨덕터(12)를 통과 함에 따라 플레이트 구조체(10)에 대해 이동해야 한다. 일정 구동 모드에서, 출력신호 정보(SO)는 보통 그렇게 검지된 IC 값을 직접 표현하는 값에서 신호처리회로(20)로부터 제공된다.
다음으로 구동 전압(VD)이 시간 변화가능한 가변 구동 상태를 고려한다. 선택된 반복 주파수 또는 주기는 보통 상기 가변 구동 모드내의 구동 전압(VD)의 적어도 한 부분과 관련되어 있다. 예를들어, 전압(VD)은 아래 일반식의 DC 성분상에 부여된 사인파 성분으로 구성된다.
Figure 112000001733222-pct00009
여기서, VDO는 DC 성분이고, VDA는 사인파의 최대값이며, ωD는 각 주파수이다. 만일 커패시터가 컨덕터(12)와 직렬로 연결되어 있다면, 커패시터를 통과하는 DC 전류를 없다. 따라서 전류(IC)는 보통 전류(IC)의 시간평균값이 0인 교류("AC")특성을 지닌다.
선택한 주파수가 구동 전압(VD)의 적어도 일부와 관련되어 있으면, 거의 동일한 주파수가 일반적으로 dΦC/dt의 최소부분과 연관되어 있어서 dΦC/dt에서 발생하는 VI 성분의 최소부분에서 연관되게 된다. 선택한 주파수, 예를들어 수학식 12 에 표현된 사인파 표현에서 ωD/2π는 보통 출력 신호 정보(SO)에 나타난다. 가변 구동 상태에서 전압(VD)과 관련된 주파수는 일반적으로 환경적 자기 잡음과 관련된 어느 주파수의 값과는 크게 다른 값으로 선택된다. 그러므로, 구동 전압은 출력 정보(SO)에 나타나는 고유한 특징을 가지고 있다. 신호처리회로(20)는 보통 상기 샘플링된 II 데이터를 필터링함으로써 전류(IC)용 값을 결정하여 상기 VD 특성 주파수에서 신호 성분을 식별하여서 그러한 신호 성분에 대응하는 적절한 SO 전류값을 결정한다.
관련된 환경적 자기 잡음을 일으키는 장비는 종종 미국에서는 60㎐ 그리고 유럽에서는 50㎐ 에서 전기를 제공하는 표준 전력라인에서 동작한다. 따라서 60㎐ 또는 50㎐ 의 주파수가 그러한 장비와 관련된다. 그래서, VD 특성 주파수는 60㎐ 및 50㎐ 모두와 충분히 다르게 선택된다. 비록 VD 주파수가 50㎐ 이하가 될 수 있으나, 보통은 안전하게 60㎐ 이상이 되도록 적어도 70㎐ 에서 선택된다. 상기 V 주파수는 통상적으로는 최소 100㎐, 전형적으로는 1000㎐ 이다.
dΦC/dt상의 x 이동 효과를 보기 위해서, 자기 헤드(18)가 플레이트 구조체(10)에 대해 x 방향으로 움직이는 앞서의 경우를 가정한다. 수학식 9에서 g·dIC/dt가 가변 구동 상태에서는 비영이기 때문에, 헤드(18)는 보통 수학식 9에서 IC·∂g/∂xR·dxR/dt 항이 0이 되기 위해서 가변 구동 동작이 진행되는 동안 플레이트 구조체(10)에 대해 고정될 수 있다. 그럼에도 불구하고, 자기 헤드(18)는 보통 상기 가변 구동 모드에서 전류 검지가 진행되는 동안 컨덕터(12)의 길이와 교차하는 방향으로 이동하도록 동작한다.
수학식 9의 dΦC/dt로부터 발생하는 VI 성분을 결정하는 변수 값은 통상적으로 평균적으로 상기 g·dIC/dt 항이 상기 IC·∂g/∂xR·dxR/dt 항보다 상당히 큰 값이 되도록 선택된다. 이러한 변수 값의 선택은 상기 가변 구동 상태에서 dxR/dt 의 효과를 설명할 필요를 충분히 덜어줌으로써 필터링 동작을 간단하게 한다. 선택적으로, 상기 IC·∂g/∂xR·dxR/dt 항에서 발생하는 샘플링된 II 데이터의 성분들은 신호처리회로(20)내의 적절한 필터링에 의해 제거될 수 있다.
전류검지 주기동안 플레이트 구조체(10)에 대해 y 방향(양 또는 음)에서 자기 헤드(18)의 어떠한 움직임도 없는 상기 경우도 가정해 보았다. 이 가정은 상기 가변 구동 모드 및 일정 구동 모드 모두를 위해 완화될 수 있다. 플레이트 구조체(10)에 대한 헤드(18)의 y 방향 움직임이 상기 y 방향에서 플레이트 구조체(10)에 대한 헤드(18) 이동의 dyR/dt 비율로부터 발생하는 기여도를 포함하도록 수정되는 것이 허용되는데, 여기서 yR 은 지점(PC)에서부터 지점(PH)까지의 가변 y 거리이다. 그러나, 자속-변화율 dΦC/dt에 기여하는 dyR/dt의 크기는 보통 dIC/dt 및 dxR/dt를 포함하는 항의 평균 크기에 비해 매우 작다. 그래서, 헤드(18)는 보통 회로(20)내의 신호 처리상의 어떠한 상당한 효과를 미치지 않으면서 플레이트 구조체(10)에 대해 y 방향으로 움직일 수 있다.
제 1 컨덕터(12)는 보통 대략 직사각형 상자와 같은 모양을 하고 있다. 그러한 근사치를 이용하여, 함수 g(xR,zR)는 분석적으로 결정될 수 있다. 그러나, 일반적으로는 적절한 동작을 위한 전류 센서(16)용으로는 그러한 것이 필요하지는 않다. 대신, 센서(16)를 공지된(전형적으로는 시간에 따라 변화) 전류 통과를 통해 컨덕터(12)와 유사한 기준 전기 컨덕터를 사용하여 조정할 수 있다.
전류 센서(16)는 매트릭스-어드레스드 플레이트 구조체내의 단락회로 결함으로부터 발생하는 전류를 검지하는데 특히 적합하다. 도 2는 플레이트 구조체(10)가 매트릭스-어드레스드 게이트형 전계방출 평면 CRT 표시장치의 베이스플레이트 구조체를 구성하는 경우 단락회로 전류를 검지하는데 센서(16)를 사용하는 방법을 설명하고 있다.
도 2의 전계방출 표시장치("FED")내의 베이스플레이트 구조체(10)는 편평한 전기적으로 절연된 베이스플레이트(30)로부터 생성된다. 측면으로 나란하게 분리된 에미터 행전극(32)의 그룹(또는 레벨)이 베이스플레이트(30)의 상측(내부) 표면상에 놓여 있고, 이중 하나가 도 2에 도시되어 있다. 에미터 행전극(32)상에 높은 저항층(33)이 놓여있다.
전극간 절연층(34)이 저항층(33)상에 놓여 있다. 절연 구멍(36)의 측면으로 분리된 여러 세트들이 행전극(32) 위의 위치에서 저항층(33) 아래로 절연층(34)을 통해 확장된다. 대응하는 전자방출소자(38)들은 각각 절연 구멍(36)내에 놓여 있고, 도면에서 원뿔 모양으로 도시되어 있다. 때때로, 전자방출소자(38)들은 전자 방출소자의 측면으로 분리된 다수의 세트내로 분류된다. 상기 전자방출소자(38) 세트열은 저항층(33)을 통해 행전극(32)의 대응하는 하나와 전기적으로 결합된다. 저항층(33)은 각각의 전자방출소자(38)와 하부 행전극(32) 사이에 적어도 106 ohms, 전형적으로는 1010 ohms 의 저항을 제공한다.
전자방출소자(38) 각각의 세트는 (a) FED가 흑백 표시장치인 경우의 다른 픽셀 및 (b) FED가 컬러 표시장치인 경우의 다른 서브픽셀을 한정하는 표시장치 영역내에 위치해 있다. 컬러 픽셀은 3개의 서브픽셀로 형성되는데, 하나는 적색 빛용, 다른 하나는 녹색 빛용, 그리고 세번째는 청색 빛용이다.
도 2의 베이스플레이트 구조체(10)에는 에미터 행전극(32)과 일반적으로 수직인 절연층(34) 위로 확장하는 측면으로 분리된 나란한 열 제어 전극(40)의 그룹(또는 레벨)이 포함되어 있다. 제어 전극(40) 중 2개가 도 2에 도시되어 있다. 제어 전극(40) 각각은 행전극(32)에 각각 대응하는 큰 제어 구멍(42)을 여러개 가지고 있다. 각각의 제어 구멍(42)은 픽셀(흑백 표시장치인 경우) 또는 서브픽셀(컬러 표시장치인 경우)을 위한 일반적 위치에서 대응하는 행전극(32) 위에 놓여있다.
각각의 제어 전극(40)상에 하나 또는 그 이상의 전기전도성 게이트부(44)가 놓여 있고, 전극간 절연층(34) 아래의 그의 제어 구멍(42)가지 확장된다. 제어 전극(40)위로 확장하는 대신, 게이트부(44)는 전극(40) 아래로 확장할 수 있다. 구멍(46)은 제어 구멍(42) 내부의 게이트부(44)를 통해 확장하여 전자방출소자(38)를 노출시킨다. 각각의 전자방출소자(38)의 맨 위는 보통 그의 게이트 구멍(46)을 통 해 부분적으로 확장한다. 각각의 제어 전극(40) 및 인접한 게이트부 또는 게이트부들(44)의 조합이 복합 열전극(48)을 형성한다.
도 2의 베이스플레이트 구조체(10)를 제조하는 과정은 하벤(Haven) 등이 1998년 6월 5일 출원한 국제출원 PCT/97US/09198 에 설명되어 있고, 그 내용은 본 명세서에서 참고문헌으로 통합된다. 미국 특허 제 5,462,467 호, 제 5,559,389 호 및 제 5,564,959 호에는 베이스플레이트 구조체(10)를 제조하는데 사용될 수 있는 다른 처리들이 설명되어 있다.
베이스플레이트 구조체(10)를 그러한 방법으로 제조하는 경우, 각각의 복합 열전극(48)은 보통 각각의 행전극(32)과는 전기적으로 분리되는데, 행전극(32) 위에 형성된 전자방출소자(38)를 포함하고 있다. 상기 전기적인 분리는 절연층(34), 그리고 게이트부(34) 및 전자 방출 소자(38) 사이의 에어 갭으로 완성된다.
가끔, 구조체(10)가 통상 원형 외벽을 통해 적당한 페이스플레이트 구조체에 밀봉되기 전의 FED 제조과정 동안 베이스플레이트 구조체(10)에 가끔 단락회로 결함이 발생된다. 단락회로 결함은 도 5의 "50"으로 개략적으로 표시된 바와 같이, 절연층(34)을 통해 행전극(32) 하나의 아래로 열전극(48)의 하나에서 연장되는 전기적 도전경로에 의해 형성된다. 적절한 광학 장비를 사용하여, 이러한 단락회로 결함 형태를 특징짓는 마킹(marking) 작업은 보통 베이스플레이트 구조체(10)의 상부 표면에서 볼 수 있다.
때때로, 전자방출소자(38)의 하나는 대응하는 열전극(48)의 게이트부(44)와 전기적으로 연결된다. 만일 저항층(33)이 없으면, 그러한 전기적 접속은 단락회로 로 분류될 수 있다. 그러나, 층(33)이 행전극(32)과 상부 전자방출소자(38) 사이에 제공하는 높은 저항으로 인해, 관련된 게이트부(44)와 연결되는 그의 전자방출소자(38)의 하나에 따른 각각의 열전극(48)을 통해 흐를 수 있는 전류의 양은 도전성 물질(50)에 의해 표현되는 것과 같은 다이렉트 단락회로를 통해 흐르는 전류에 비해 상당히 작다. 따라서, 그의 전자방출소자(38)의 하나와 게이트부(44)와의 전기적 접속은 본 명세서에서는 단락회로 결함으로 고려하지 않는다.
전류 센서(16)는 본 발명에 따른 단락회로 결함을 탐색하는 시스템의 일부이다. 상기 시스템에는 한편으로는 복합 열전극(48) 모두와 다른 한편으로는 행전극(32) 모두 사이에 결합된 구동 전압(VD)의 소스(54)가 포함되어 있다. 도 2의 전기전도체(56)는 행전극(32)을 VD 소스(54)의 한 단말과 결합시킨다. 전기전도도체(58)는 열전극(48), 특정적으로는 전극(40)을 소스(54)의 다른 단말과 결합시킨다. 시스템 전류계(분리하여 도시하지 않음)는, 전압(VD)이 구조체(10)에 걸쳐 인가되는 경우, 베이스플레이트 구조체(10), 즉 그룹으로서 전극(32 또는 48)을 통해 흐르는 전체 전류를 제공하기 위해 소스(54)와 통합 또는 직렬로 놓이는 것이 적절하다.
도 3은 평면도로서, FED의 컬러 실시예에서 전극(32, 48)에 구동 전압(VD)이 인가되는 방법의 예가 표시되어 있다. 간략화를 위해, 단말의 어떠한 세부사항도 도시하지 않고 도 3에서는 직선 스트립으로서 전극(32, 48)을 설명하고 있다. 특히, 도 3에는 전극(32 또는 48)에 실제로 존재하기도 하는 폭의 변화 또는 기복의 변화는 설명되어 있지 않다.
각각이 하나의 행전극(32)을 가지는 4개의 예시적인 제곱 컬러 픽셀(60)의 위치가 도 3의 점선에 마크되어 있다. 각각의 제곱 픽셀(60)에는 각각 FED의 페이스플레이트 구조체내에 포함된 발광 영역에서 적색, 녹색 및 청색 빛의 방출을 일으키는 전자를 방출하는 3개의 직사각형의 컬러 서브픽셀(도 3에 특별히 표시하지 않음)이 포함되어 있다. 각각의 서브픽셀에는 하나의 열전극(48)이 있다.
전기 컨덕터(56)는 행 구동기(도시하지 않음)가 전극(32)과 연결되는 근방의 FED 측(도 3의 좌측면)의 하나를 따라 행전극(32)의 단부와 확실하게 연결되어 있다. FED의 대향면(도 3의 우측면)을 따라 행전극(32)의 단부는 보통 좌측이 개방되어 있다. 전기 컨덕터(48)는 열 구동기(역시 도시하지 않음)가 전극(48)과 연결되는 근방의 상기 FED의 나머지 2개의 면(도 3의 바닥면) 중 하나를 따라 열 컨덕터(48)의 단부와 비슷하게 접속된다. 상기 FED의 대향면(도 3의 윗면)을 따라 열전극(48)의 단부는 보통 좌측이 개방되어 있다. 단락회로 결함이 열전극(32)의 하나와 열전극(48)의 하나 사이에서 일어난다면, 전류(IC)는 전극(32, 48) 쌍을 통해 및 이들 2 전극(32, 48) 회로를 단락시키는 어떠한 전기전도성 재료를 통해 흐른다.
대안적으로, 컨덕터(56)는 2개의 전기전도체로 나눌 수 있다. 행전극(32)의 일부는 전극(32)의 나머지들이 FED의 다른 면을 따라 다른 컨덕터와 연결되는 반면에 상기 FED의 면 중 하나를 따라 이러한 컨덕터의 하나와 연결된다. 열전극(48) 에 대해 동일한 사항이 컨덕터(58)에 적용된다.
전형적인 FED 대량생산 환경에서는, 오직 베이스플레이트 구조체(10)의 일부만이 활성영역내의 단락회로 결함을 가지는 것으로 기대된다. 단락회로 결함을 위한 베이스플레이트 구조체(10) 모두를 시험하기 위해 센서(16)를 사용하는 것보다, 구조체(10)가 단락회로 결함에 자유로운 사전 결정을 하는 다른 기술을 사용하는 것이 더 효과적인 경우가 있다. 예를들어, 전압 소스(54)와 직렬로 연결된 또는 통합된 시스템 전류계를 사용하여 얼마나 많은 전류가 각각의 구조체(10)내에서 한편으로는 열전극(32) 및 다른 한편으로는 열전극(48) 사이에 흐르는지(흐른다면)를 결정한다. 상기 전류계에 의해 적어도 하나의 단락회로 결함의 존재를 나타내기에 충분히 높은 전류가 검출되지 않는다면, 테스트중인 베이스플레이트 구조체(10)는 활성영역 단락회로 결함이 없는 것으로 분류될 수 있다. 그러면, 센서(16)는 단락회로 결함에 자유로운 것으로 발견되지 않은 이들 베이스플레이트 구조체(10)의 상기 활성영역내의 단락회로 결함을 위치시키는데 사용된다.
센서(16)를 가지고 단락회로 전류를 검사하는 것은 베이스플레이트 구조체(10)의 상부 표면상의 자기헤드(18)를 스캐닝하여 수행된다. 스캐닝 작업을 시험하기 위해서, FED내의 픽셀의 행을 따른 방향을 행방향이라고 언급하도록 하고, 픽셀의 열을 따른 방향을 열방향이라고 언급한다. 이 스캐닝은 헤드(18)를 이들 두 방향중 한 방향으로 구조체(10)를 한 번 또는 그 이상 가로지르게 이동시키고 헤드(18)를 다른 방향으로 구조체(10)를 한 번 또는 그 이상 가로지르게 이동시킴으로써 이루어진다. 상기 스캐닝은 보통 전극(32, 48)의 단부에 걸친 표시장치 의 주변 영역에서 이루어져서 열전극(48)이 행전극(32)을 가로지르는 표시장치의 활성영역의 손상 위험을 감소시킨다. 따라서 단락회로 결함을 식별하는 데이터는 전극(32, 48)을 통해 흐르는 어느 전류상에 모이게 된다. 그래서, 전류검지가 진행되는 동안, 도 2 또는 도 3의 전극(32, 48) 각각은 도 1의 제 1 컨덕터(12)에 해당하게 된다.
전형적인 스캐닝 동작을 더 자세히 이해하기 위해서, 상기 스캐닝의 초기 부분이 행방향에서 이루어지고 나머지는 열방향에서 이루어지는 상황을 고려한다. 페이스플레이트 구조체(10)상의 행방향에서의 스캐닝은 컨덕터(58)가 열전극(48)에 부착되는 위치와 특정 행전극(32)이 상기 열전극 부착 지점에 가장 가까운 지점 사이의 놓여있는 주변영역(행) 스트립상에서 수행된다. 따라서, 도 3에서 상기 행방향 스캔은 설명된 행전극(32)의 하부 아래의 스트립상에서 이루어진다. 행방향 스캔이 진행되는 동안, 자기 헤드(18)는 각각의 열전극(48)의 폭과 교차한다. 그 결과, 센서(16)가 열전극(48)의 각각을 통해 흐르는 모든 전류를 검지한다. 전류 센서(16)내의 위치 센서도 정보를 수집하여 각각의 열전극(48)의 위치가 시험됨에 따라 식별한다. 어느 경우에서는, 상기 행방향 스캔에는 열전극(48)의 일부를 교차하여 수행되기만 하면 되기도 한다.
상기 행방향 스캔과 비슷하게, 베이스플레이트 구조체(10)상의 열방향 스캐닝은 컨덕터(56)가 행전극(32)에 부착되고 특정 열전극(48)이 행전극 부착 지점과 가장 가까운 곳 사이에 놓여있는 주변영역(열) 스트립에 걸쳐 수행된다. 따라서, 도 3에서 상기 열방향 스캔은 설명된 열전극(48)의 좌측 스트립에 걸쳐 행해진다. 상기 열방향 스캔이 진행되는 동안, 자기 헤드(18)는 각각의 행전극(32)의 폭과 교차한다. 이어서, 센서(16)가 행전극(32)의 각각을 통해 흐르는 모든 전류를 검출한다. 다시 위치 검출기가 정보를 수집하여 시험에 따른 각각의 행전극(32)의 위치를 식별한다. 어느 경우에서는, 상기 열방향 스캔은 행전극(32)의 일부에 걸쳐서 수행되기만 하면 되기도 한다.
지금까지의 스캔 절차는 일정 구동 모드(구동 전압(VD)이 일정함) 및 가변 구동 모드(전압(VD)이 시간에 따라 변화함) 모두에서 사용되었다. 동일한 절차가 상기 행 스캐닝이 상기 열 스캐닝 전에 앞서의 두 문단에서 설명한 단계를 바꿔서 이루어질 수도 있다. 단락회로 결함 검출의 정확도를 향상시키기 위한 더 다른 데이터를 모으기 위해 표시된 위치에서 상기 행방향 및/또는 열방향내에 하나 또는 그 이상의 추가적인(부분적 또는 완전한) 스캔을 할 수 있다. 스캐닝 속도는 제어 검지에 따라 변화할 수 있다.
전극(32, 48)의 연결되지 않은 단부를 통해 흐르는 전류는 없는데, 즉 컨덕터(56, 58)와 각각 접속된 것과 대향하는 전극(32, 48)의 단부를 통해 흐르지 않는다. 베이스플레이트 구조체(10)가 적어도 하나의 단락회로 결함을 가지는 정도에서는, 상기 표시된 위치(즉, 컨덕터(56, 58)가 각각 전극(32, 48)과 부착되는 가장 가까운 곳)에서 상기 행방향 및 열방향 스캔을 수행하는 것은 각각의 단락회로 결함을 통해 이동하는 전류가 구동 전압(VD)이 일정하든 변하든 간에 상관없이 상기 행 및 열방향 모두에서 검지되는 것을 보장한다.
대안적으로, 컨덕터(56)는 각각의 행전극(32)의 양 단부와 도전될 수 있다. 비슷하게, 컨덕터(58)는 각각의 열전극(48)의 양 단부와 접속될 수 있다. 이러한 방식으로 컨덕터(56, 58)를 전극(32, 48)과 연결시키는 것은 전극(32, 48)으로 추가적인 중계를 추가하는 비용에 있어서 상기 행 및 열방향 스캔을 위한 위치를 선택하는데 융통성을 제공한다.
각각의 전류검지 스캔 주기 동안, 신호처리회로(20)는 선택된 비율로 유도 전류(II)를 샘플하고, 그 II 샘플을 처리한다. 처리 회로(20)는 이 처리된 데이터를 연관시켜 상기 행 또는 열방향의 거리의 함수로서 출력 신호 정보(SO)를 만들어 상기 열전극 또는 행전극 수의 함수가 되게 한다. 동일한 행방향 또는 열방향 스트립에 걸쳐서 2회 이상의 스캔이 수행되는 경우에, 회로(20)도 상기 분리 스캔으로부터의 데이터를 조합하여 얻어진 전체 데이터의 혼합으로서 출력 정보(SO)를 만들어 낸다. 일반적으로 출력 정보(SO)는 각각의 전극(32, 48)을 통해 전류가 흐른다면 그 흐르는 전류를 나타낸다. 추가로, 상기 시스템 전류계는 베이스플레이트 구조체(10)를 통해 얼마나 많은 전류가 흐르는지를 결정한다.
상기 SO 데이터를 분석하여 베이스플레이트 구조체(10)의 활성영역내의 단락회로결함의 수 및 위치를 결정한다. 이것은 보통 상기 SO 데이터를 처리하여 단락회로 결함의 확률이 행전극(32) 및 열전극(48)을 교차하는 어느 지점에서 있다는 것을 알려주는 하나 이상의 수의 세트를 발생시키는 처리를 수반한다. 상기 SO 데이터를 처리하는 동안 단락회로 결함 확률이 결정되는 전극 교차(또는 크로스오버(crossover)) 위치에는 보통 높은 단락회로 결함 확률을 가지는 모든 전극 교차 위치가 포함되어 있다. 단락회로 결함이 거의 확실히 존재하는 전극 교차 위치에서, 상기 확률은 거의 1에 가깝게 된다. 이 확률은 단락회로 결함이 거의 확실히 존재하지 않는 전극 교차 위치에서는 0에 가깝게 된다.
상기 SO 데이터를 분석하여 베이스플레이트 구조체(10)내의 단락회로 결함의 수 및 위치를 결정하는 것은 보통 상기 SO 데이터의 발생 직후 신호처리회로(20)에서 자동적으로 수행된다. 이렇게 하기 위해서, 처리 회로(20)에는 아래 설명할 방법을 수행하여 단락회로 결함 위치 확률을 만드는 적절히 프로그램된 컴퓨터가 포함되어 있다. 이것은 자기 헤드(18)를 가지고 상기 스캐닝 작업이 완성된 다음 거의 즉시 초기화 될 단락회로 결함의 복구를 허용한다. 대안적으로, 상기 SO 단락회로 데이터 분석은 헤드(18)에 의해 수행된 상기 전류검지 기능과 분리될 수 있다. 그러면, 상기 단락회로 결정은 나중의 시간에서 및/또는 처리 회로(20)내의 분석에서의 분리 전자회로를 가지고 이루어진다. 어느 경우에서, 단락회로 결함 복구는 통상적으로 상기 단락회로 결함 위치 확률을 발생시키는 구간에서 수행된다.
단락회로 결함의 위치 및 수를 결정하는데 상기 확률 기술을 어떻게 사용하는지를 이해하는 것은 베이스플레이트 구조체(10)의 상기 활성영역의 부분이 개략적으로 표시된 도 4를 통해 쉽게 알 수 있다. 도 4에도 상기 설명된 활성영역 부분을 위한 SO 데이터의 간략화된 예시적인 그래픽 개략도가 도시되어 있다.
도 4의 교차 라인들은 R1-R6 번호가 매겨져 있는 6개의 행전극(32) 및 C1-C9 번호가 매겨져 있는 9개의 열전극(48)을 나타낸다. 도 4의 예는 행전극(32)의 좌측 단부가 컨덕터(56)와 접속되어 있고, 열전극(48)의 하부 단부가 컨덕터(58)와 접속되어 있는 상태를 나타낸다. 따라서, 최하측 번호의 열전극(C1)이 컨덕터(56)가 행전극(32)과 부착되는 가장 가까운 열전극(48)이 된다. 마찬가지로, 최하측 번호의 행전극(R1)이 컨덕터(58)가 열전극(48)과 부착되는 가장 가까운 행전극(32)이 된다.
전극(32, 48) 각각에는 단위 길이당 작은 기생 저항이 있는데, 본 명세서에서는 이를 분포된 컨덕터 저항이라고 언급한다. 도 4에서, 행전극(32)을 위한 상기 분포된 컨덕터 저항은 연속적인 열전극(48) 사이의 행전극 섹션내에 위치한 등가 행전극 저항(70)으로 나타나 있다. 열전극(48)을 위한 상기 분포된 컨덕터 저항은 연속적인 행전극(32) 사이의 상기 열전극 섹션내에 위치한 등가 열전극 저항(72)으로 나타나 있다.
컨덕터(56)(도 4에는 도시되지 않음)를 행전극(32)의 좌측 단부와 연결하여, 등가 행전극 저항(74)이 열전극(C1)의 좌측에 놓인 행전극(32)의 부분과 관련된 상기 분포된 컨덕터 저항을 나타낸다. 컨덕터(58)(도 4에는 도시되지 않음)를 열전극(48)의 바닥 단부와 연결하여, 등가의 추가적인 열전극 저항(76)이 행전극(R1)아래에 놓인 열전극(48)의 부분과 관련된 상기 분포된 컨덕터 저항을 나타낸다. 추가적인 저항(74, 76)도 각각 컨덕터(56)와 행전극(32)의 접속 및 컨덕터(58)와 열전극(48)의 접속과 관련된 어느 저항을 포함하고 있다.
일부 기생 저항은 단락회로 결함의 실제 위치에서 존재한다. 위치상의 단락회로 저항은 결함의 특정한 특성에 따라 크게 변화한다. 그러나, 위치상의 단락회로 저항은 보통은 분포된 컨덕터 저항(70, 72, 74, 76)에 비해 작다. 특히 상기 위치상의 단락회로 저항은 500ohm 이하이며 보통은 5ohm, 전형적으로는 3ohm 이하로 나타난다. 양호한 근사값을 위해서, 상기 위치상의 단락회로 저항은 전극 교차 위치에서 잠정적인 단락회로 결함을 통한 기대된 단락회로 전류를 설정하는데 무시될 수 있다.
분포된 컨덕터 저항(70, 72, 74, 76)으로 인해서, 단락회로 결함을 통해 흐르는 전류의 값은 FED의 활성영역내의 결함의 위치에 따라 달라진다. 예를들어, 단락회로 결함이 행전극(R1)과 열전극(C1)의 교차에서, 즉 컨덕터(56, 58)가 전극(32, 48)에 부착되는 가장 가까운 상기 설명된 전극 교차 위치에 존재한다고 가정한다. 상기 R1/C1 교차에서 단락회로를 위한 전류 경로를 통해 흐르는 전류는 도 4의 다른 전극 교차 위치에서의 단락회로를 위한 전류 경로를 통해 흐르는 전류보다 더 낮은 분포된 컨덕터 저항을 만나게 된다. 따라서, R1/C1 단락회로 전류량의 평균은 보통 상기 설명된 활성영역 부분내의 다른 전극 교차 위치에서의 단락회로 결함을 통해 흐르는 단락회로 전류의 평균량보다 더 높다.
반대로, 단락회로 결함이 행전극(R6) 및 열전극(C9)의 교차에서, 즉 컨덕터(56, 58)가 전극(32, 48)에 부착된 곳에서 가장 멀리 떨어진 전극 교차 위치에서 발생하는 경우를 고려한다. R6/C9 교차에서의 단락회로 결함을 위한 전류 경로를 통해 흐르는 전류는 도 4의 다른 전극 교차 위치에서의 단락회로를 위한 전류 경로를 통해 흐르는 전류보다 더 많은 분포된 전체 컨덕터 저항을 만나게 된다. 따라서, 상기 R6/C9 단락회로 전류의 평균량은 도 4의 다른 곳에서의 단락회로 결함을 통해 흐르는 단락회로 전류보다 더 적다.
단락회로 결함을 위한 예비 위치의 개념이 상기 SO 전류 데이터를 도 4에 도시된 바와 같이 분석하여 단락회로 결함의 위치 및 수를 어떻게 결정하는지 이해하는데 도움이 된다. 단락회로 결함을 위한 예비 위치는 적어도 하나의 단락회로 결함을 위한 충분한 값의 검지된 전류를 수반하는 행전극(32)이 비슷하게 적어도 한 단락회로 결함을 위한 값의 충분한 검지된 전류를 수반하는 열전극(48)과 만나는 전극 교차 위치이다. 확률의 관점에서, 단락회로 결함을 위한 예비 위치들은 단락회로 결함의 확률이 다른 전극 교차 위치에서의 단락회로 결함의 확률에 비해 높은 전극 교차 위치이다. 신호처리회로(20)는 실제로는 어떠한 예비 단락회로 결함을 식별하지 않음에 주의하라. 대신, 처리 회로(20)는 단락회로 결함 확률을 만들어낸다.
단락회로 결함을 위한 예비 위치의 수는 (a) 각각 적어도 하나의 단락회로 결함을 위해 충분히 큰 검지된 전류를 수반하는 행전극(32)의 수(MR) 및 (b) 각각이 비슷하게 적어도 하나의 단락회로 결함을 위해 충분히 큰 검지된 전류를 수반하는 열전극(32)의 수(MC)의 곱이다. 도 4의 실시예에서, MR은 2이고 MC은 3이다. 이들의 곱 MRMC이 6이므로, 도 4의 단락회로 결함을 위한 6개의 예비 위치가 있게 된다. 단락회로 결함을 위한 각각의 예비 위치는 도 4에서 원으로 표시되어 있다.
단락회로 결함의 실제 수는 MR 및 MC 보다 큰 범위에서부터 단락회로 결함을 위한 예비 위치의 수인 MRMC 까지이다. 예비 위치의 주어진 어느 수(MRM C)에 대하여, 실제 단락회로 결함의 수는 보통 최소 수에 가까운데, 즉 최대 수(MRMC)보다는 MR 및 MC 이상에 가깝다. 도 4는 3개의 실제 단락회로 결함을 설명하고 있는데, 각각은 굵은 점선으로 표시되어 있다.
도 4의 상측 그래프는 열전극(C1-C9)을 교차하는 행방향의 스캐닝을 위해 상기 SO 전류 데이터가 어떻게 나타나는지에 대한 예를 보여주고 있다. 상기 상측 그래프에서의 가장 높은 3개의 전류 피크가 열전극(C2, C5, C8)을 위한 검지된 전류 데이터를 나타낸다. 도 4의 우측 부분의 그래프는 행전극(R1-R6)을 교차하는 열방향의 스캐닝을 위해 상기 SO 데이터가 어떻게 나타나는지에 대한 예를 보여주고 있다. 상기 우측 그래프에서 가장 높은 2개의 전류 피크가 행전극(R2, R4)을 위한 검지된 전류 데이터를 나타낸다. 이들 5개의 높은 전류 피크 각각은 적어도 하나의 단락회로 결함을 위한 단락회로 전류가 되기에 충분히 크다.
도 4에는 보다 작은 양의 전류가 전극(32, 48)의 나머지상에서 검지되는 것이 표시되어 있다. 이들 미소 전류는 각각 단락회로 결함이 되기에는 불충분하다. 그럼에도 불구하고, 이들 미소 전류는 통상적으로 SO 전류 데이터를 분석하여 단락회로 결함의 수 및 위치를 결정하는데 고려되어야 한다. 일반적으로 잡음은 이러한 미소 전류의 출현의 주된 이유가 된다.
각각의 실제 단락회로 결함에 대하여, 상기 결함을 통해 흐르는 단락회로 전류의 거의 모두는 상기 결함의 위치를 정의하는 전극(32, 48) 쌍 모두를 통해 흐르는 것으로 기대된다. 다시 말하면, 거의 동일한 전류가 일반적으로, 상기 결함 위치를 교차 정의하는 전극(32, 48)의 상을 통해 흐른다는 것이다. 상기 단락회로 전극(32, 48)의 쌍 중 어느 하나 또는 둘 모두는 행전극(32)이 하나 이상의 다른 열전극(48)과 단락된 회로가 되거나 또는/및 열전극(48)이 하나 이상의 다른 행전극(32)과 단락된 회로가 되느냐에 따라 상기 단락회로 결함을 통해 흐르는 것 이상의 전류를 수반하기도 한다.
신호처리회로(20)는 전극(32)이 적어도 하나의 단락회로 결함을 갖는 것으로 되기 때문에 가장 높게 검지된 전류를 수반하는 특정 행전극(32)을 식별하기 위해 검지된 행전류의 가장 높은 값을 위치시킴으로써 상기 SO 데이터 분석을 시작한다. i를 그렇게 식별된 행전극(32)의 행 번호를 표시하는 것으로 한다. 그러면 회로(20)는 아래 식을 사용하여 행전극 i가 열전극(48)의 하나를 교차하는 가장 높은 검지된 행전류(IRi)를 수반하는 각 위치에서 존재하는 단락회로 결함인 확률(Pij)을 계산한다.
Figure 112000001733222-pct00010
여기서, j는 각각의 열전극(48)의 열 수를 연속적으로 표현하며, ICj는 열전 극 j를 통해 흐르는 검지된 열전류이고, σCj는 열전극 j 상의 추가적인 잡음의 제곱평균제곱근의 평균량이며, k는 열전극(48)을 위한 구동 정수이고, K는 열전극(48)의 전체 수이며, ICk는 각각의 열전극(k)을 통해 흐르는데 검지된 전류이며, σCk는 각각의 열전극(k)상의 추가적인 잡음의 제곱평균제곱근의 평균량이다.
각각의 열전극(k)을 위한 추가적인 잡음(σCk)은 구동 전압(VD)이 0으로 설정되는 동안 자기 헤드(18)를 가지고 베이스플레이트 구조체(10)를 스캐닝하여 측정된다. 상기 σCk 값은 단락 결함을 복구하고, 그 결함을 통해 흐르는 전류내의 불확실성을 설명한 다음 변화시킬 수 있다. 이것은 상기 시스템 전류계가 매우 민감한 경우 완화된다.
신호처리회로(20)는 상기 해당하는 열전극 j를 식별하기 위해 이러한 확률 분석 단계내에서 계산된 확률(Pij)의 최고값을 확인한다. 그러면 상기 최고의 확률(Pij)이 있는 열전극(j)과 교차하는 가장 높게 검지된 행전류를 수반하는 행전극(i)의 위치는 가장 단락회로 결함 확률이 있는 것으로 분류된다. 그러면 이렇게 분류된 전극 교차 위치는 광학적으로 검사되어 이것이 단락회로 결함의 특성을 가졌는지를 결정한다. 결함을 가진 것으로 결정된다면, 이 전극 교차 위치에서 빠져나가도록 예상된 상기 단락회로 결함을 복구하는 작업을 진행한다. 복구 작업은 상기 식별된 전극 교차가 단락회로 결함의 특성을 가지지 않은 경우라도 행해질 수 있다.
수학식 13의 해가 나타내는 바와 같이, 가장 확실하게 단락회로 결함을 갖는 것으로 확인된 전극 교차 위치는 열전극 전류 ICj가 행전극 전류 IRi에 가장 근접하는 위치이다. 그럼에도 불구하고, 이 위치에서의 확률 Pij의 값은 복구 절차를 실행하는데 있어서 중요한 고려 요소이다. Pij 값이 최고로 검지된 행전류 IRi를 수반하는 행전극 i에 대한 다른 Pij 값보다 상당히 높으면, 확인된 위치에서의 확률 Pij가 그 행전도체 i를 따른 적어도 하나의 다른 전극 교차 위치에서의 Pij 값보다 그리 크지 않은 경우에 확인된 전극 교차 위치를 광학적으로 검사하는데 보다 많은 시간이 할당될 수 있다.
단락회로 결함의 최고 확률을 갖는 전극 교차 위치에서의 복구 작업이 완료한 후, 베이스플레이트 구조체(10)를 통한 전체 전류는 통상 시스템 전류계로 점검된다. 전체 전류의 크기가 일반적으로 복구 위치에서의 단락회로 결함을 통해 흐를 것으로 예측된 단락회로 전류에 대응하는 양만큼 감소하면, 그 위치에서 단락회로 결함이 존재했고, 복구된 것으로 간주된다. 다음에 신호처리회로(20)는 어떤 단락회로 결함도 복구 위치에 존재하지 않는 상태를 나타내기 위해 전류 흐름 데이터를 갱신한다. 이것은 통상 서로 교차하여 새로 복구된 위치를 형성하는 전극 i 및 j를 통해 흐르는 전류의 검지값에서 단락회로 전류의 예측값을 감산하는 것을 포함한다. 회로(20)는 수학식 13에 따라 그 행전극 i에 대한 단락회로 결함 확률을 갱신한다.
베이스플레이트 구조체(10)를 통한 전체 전류의 크기가 단락회로 전류의 예측값에 대응하는 적당한 양만큼 감소되지 않으면, 복구 위치는 통상 단락회로 결함을 갖지 않는 것으로 간주된다. 복구 위치에 어떤 단락회로 결함도 존재하지 않는 것으로 결정되기 때문에, 조사 위치를 한정하는 전극 i 및 j를 통해 흐르는 전류의 검지값은 예측된 단락회로 전류의 값만큼 감소되지 않는다. 그러나, 신호처리회로(20)는 단락회로 복구가 시도되었던 전극 교차 위치에서 단락회로 결함이 존재하지 않음을 나타내기 위해 그 행전극 i에 대한 단락회로 결함 확률을 갱신하는데 수학식 13을 사용한다. 이 경우에, 열전극 j의 항(즉, k=j인 항)은 수학식 13의 분모의 합계에서 제외된다.
어떤 상황이 발생하더라도 이전의 작업이 완료된 후, 신호처리회로(20)는 적어도 하나 이상의 단락회로 결함이 존재하는 것으로 보이는지를 판단하기 위해 생성된 전류 흐름 데이터를 검사한다. 특히, 회로(20)는 현재 검지된 행전류의 최고값을 갖는 행전극을 식별하기 위해 앞서의 방식으로 동작한다. 이 행전류 값이 적어도 하나 이상의 단락회로 결함에 대하여 충분히 높은지를 확인하기 위한 판단이 행해진다. 회로(20)는 단일(매우 약한) 단락회로 결함에 적합한 고정된 임계 전류값에 최고 잔류 행전류를 비교함으로써 앞서의 판단을 행하는 것이 바람직하다.
다른 단락회로 결함이 존재하는 것으로 보이지 않으면, SO 데이터 분석은 완료한다.
베이스플레이트 구조체(10)가 적어도 하나 이상의 단락회로 결함을 갖는 것 으로 보이면, 신호처리회로(20)는 확률 분석 절차의 새로운 단계를 시작한다. 회로(20)는 현재 최고 행전류값을 갖는 행전극(32)이 각각의 열전극(48)과 교차하는 각각의 위치에서 단락회로 결함의 확률 Pij를 계산하기 위해 수학식 13을 사용한다. 이렇게 계산된 확률의 최고값을 갖는 전극 교차 위치는 가장 확실하게 단락회로 결함을 갖는 것으로 분류된다.
새로 확인된 전극 교차 위치는 단락회로 결함 특성을 갖는지 결정하기 위해 광학적으로 검사된다. 만일 그렇다면, 이 위치에서 결함 복구 작업이 행해지고, 이어서 전체 전류 점검이 행해진다. 이전과 마찬가지로, 새로 확인된 전극 교차 위치가 광학적으로 단락회로 결함이 존재하는 것으로 보이지 않으면 결함 복구 작업과 전체 전류 점검이 행해질 수 있다. 어느 한 경우에, 전체 전류가 단락회로 전류의 예측값에 대응하는 양만큼 감소되면, 그 위치에서 새로 확인된 전극 교차 위치는 존재했고, 복구된 것으로 간주된다. 전류 데이터가 갱신된다. 부가적으로, 새로 확인된 결함 위치를 갖는 행전극(32)을 따른 단락회로 결함에 대한 확률이 갱신된다.
통상 모든 단락회로 결함의 수와 위치가 확인될 때까지, 후속하여 앞서의 절차가 반복된다. 최종 전체 전류 점검으로 베이스플레이트 구조체(10)에 더 이상의 단락회로 결함이 존재하지 않는다는 것이 명백해지면, 통상 더 이상의 확률/전류 흐름 갱신을 실행할 필요가 없다.
확률 분석 절차는 다만 하나의 단락회로 결함이 존재하고, 복수의 단락회로 결함이 존재하지만, 이들이 다만 하나의 행전극(32) 또는 다만 하나의 열전극(48)을 따라 위치할 때 잘 작동한다. 확률 분석 절차는 또한 2개 이상의 행전극(32) 및 2개 이상의 열전극(48)을 따라 단락회로 결함이 존재하는 보다 복잡한 경우의 대부분에서도 잘 작동한다.
2개 이상의 행전극(32) 및 2개 이상의 열전극(48)을 따라 단락회로 결함이 존재하는 보다 복잡한 경우에 있어서, 한 행전극(32)을 따른 복수의 단락회로 결함의 발생은 현재의 확률 분석 절차를 혹사시킬 수 있다. 도 4는 이러한 경우의 한 예를 나타낸다. (a) 행전극 R4는 최고 행전류를 갖고, (b) 열전극 C2는 최고 열전류를 갖으며, 이에 따라 R4 전류에 가장 근접한 열전류를 갖기 때문에, 확률 분석 절차의 사용은 행전극 R4가 열전극 C2와 교차하는 위치에서 단락회로 결함의 최고 확률이 발생한다는 최초의 판단을 초래한다. 도 4에 도시된 바와 같이, R4/C2 전극 교차 위치는 단락회로 결함을 갖지 않는다.
간단한 경우 및 약간의 보다 복잡한 경우에 높은 확실성으로 모든 단락회로 결함의 수와 위치를 판단하는데 사용될 수 있는 대안적인 절차는 저항체(70, 72, 74 및 76)로 표현된 분포된 전도체 저항의 작용을 고려하여 검지된 행전극 전류와 검지된 열전극 전류를 적절하게 정합시키는 것이다. 이 전류 정합 절차는 확률 분석 기술을 보충하는데 사용될 수 있다. 전류 정합 기술을 실행하는데 있어서, 각각의 잠재하는 단락회로 결함에서의 온사이트(on-site) 기생저항은 통상 초기에는 5ohm 이하로 가정된다. 온사이트 저항이 통상 분포된 전도체 저항에 비해 작기 때문에, 가능한 모든 단락회로 결함에 대한 온사이트 저항은 실제 단락회로 결함의 수 및 위치의 1차 판단에서는 무시된다.
전류 정합은 전류의 보존을 사용한다. 다시 말하면, 행전극(32)을 통해 흐르는 전체 전류는 잡음을 전제로 하여 실질적으로 열전극(48)을 통해 흐르는 전체 전류와 동일하다.
전류 정합 기술이 어떻게 작용하는지를 보기 위해, 다만 하나의 행전극(32)과 다만 하나의 열전극(48)이 단락회로 결함에 충분한 값의 검지 전류를 갖는 간단한 경우를 생각하자. 확인된 전극(32, 48) 쌍에서의 전류의 값이 충분히 근접한다면, 전극(32, 48) 쌍의 교차점에 단락회로 결함의 가능성은 매우 높다. 다음에 이 위치는 단락회로 결함을 갖는 것으로 분류된다. 적당한 광학 설비를 사용하는 시각적인 검사가 확인된 교차점에서의 단락회로 결함의 존재를 확인하기 위해 실행될 수 있다.
다음으로, 단 하나의 행전극(32)이 적어도 하나의 단락회로 결함에 충분한 검지 전류를 갖는 반면에, 2개 이상의 열전극(48)이 하나의 단락회로 결함에 충분한 검지 전류를 갖는 경우를 생각하자. 따라서, 단락회로 결함에 대한 모든 예상 위치들은 그와 같이 확인된 행전극(32)을 따라 발생한다.
그와 같이 확인된 행전극(32) 및 그와 같이 확인된 2개 이상의 열전극(48)에 대한 검지 전류의 값이 검사된다. 확인된 열전극(48)에 대한 검지 전류의 값의 합이 확인된 행전극(32)에 대한 검지 전류의 값에 충분히 근접하면, 확인된 열전극(32)이 확인된 열전극(48)과 교차하는 각각의 위치에서 단락회로 결함을 가질 확률은 매우 높다. 다음에, 각각의 확인된 전극 교차 위치들은 단락회로 결함 을 갖는 것으로 분류된다. 다만 하나의 열전극(48)이 적어도 하나의 단락회로 결함에 충분한 검지전류를 갖고 반면에, 2개 이상의 행전극(32)이 각각 하나의 단락회로 결함에 충분한 검지 전류를 가질 때, 상기 절차의 역이 사용된다. 다시 그 단락회로 결함이 확인된 전극 교차 위치의 각각에 실제로 존재하는지 확인하기 위해 시각적인 검사가 실행될 수 있다.
이제, 적어도 하나의 단락회로 결함에 충분한 전류가 2개 이상의 행전극(32) 및 2개 이상의 열전극(48)에서 검지되는 도 4의 예를 생각하자. 행전극 R2에서 검지된 전류는 하나의 단락회로 결함에는 충분하지만 2개의 단락회로 결함에는 충분하지 않다고 가정한다. 행전극 R4에서 검지된 전류는 검지된 R2 전류보다 크지만, 검지된 R2 전류의 2배는 아니다. 행전극 R4가 행전극 R2보다 전류와 관련하여 전도체(58)가 열전극(48)에 붙는 위치로부터 더 멀리 떨어져 있기 때문에, 열전극(48) 중 하나를 통해 행전극 R4로 흐르는 단락회로 전류는 그 열전극(48)을 통해 행전극 R2로 흐르는 단락회로 전류보다 분포된 전도체 저항과 부딪힌다. 1 차 판단에서, 행전극 R2가 하나의 단락회로 결함을 가질 확률은 매우 높다. 마찬가지로, 행전극 R4가 2개의 단락회로 결함을 가질 확률은 매우 높다. 따라서 단락회로 결함의 전체 수는 3이 될 것으로 보인다.
도 4의 행전극 R2 및 R4에서 검지된 전류의 값은 열전극 C2, C5 및 C8의 검지 전류의 값과 비교된다. 검지된 C2, C5 및 C8 전류 중, 검지된 C2 전류의 값이 검지된 R2 전류의 값에 가장 근접한다. 이 때문에 전극 R2와 C2의 교차점에 3개의 단락회로 결함 중 하나가 위치한다고 하는 적당히 높은 확률이 얻어진다. 다만 2 개의 단락회로 결함이 잔존하고, 행전극 R4가 2개의 단락회로 결함을 가지기 때문에, 행전극 R4가 열전극 C5 및 C8과 교차하는 위치에 잔존하는 2개의 단락회로 결함이 위치한다고 하는 적당히 높은 확률이 마찬가지로 얻어진다. 이것은 도 4에 도시된 예시적인 경우이다.
상기한 바와 같이, 행전류 데이터는 행전극 R4가 2개의 단락회로 결함을 갖고, 행전극 R2가 하나의 단락회로 결함을 갖는다는 것을 강하게 암시한다. 그러나, 자기 헤드(18)를 사용하는데 있어서 몇가지 내재하는 측정 오류가 존재한다. 도 4는 실제로 열전극 C2와 교차하는 위치에서 행전극 R2에서 단락회로 결함이 발생하는 예시적인 경우를 나타내고 있지만, 행 및 열전극 데이터의 분석은 열전극 C5 또는 C8과 교차하는 행전극 R2상에서 단락회로 결함이 발생하는 상당한 확률의 발견을 초래한다. 도 4에 도시된 전류 데이터에 기초하여, 행전극 R2가 열전극 C5 또는 C8과 교차하는 위치에서 발생하는 R2 단락회로 결함의 확률은 R2/C2 교차점에서 발생하는 R2 단락회로 결함의 확률보다 작지만, 무시할 수 있는 것은 아니다.
행전극(32) 중 하나와 열전극(48) 중 하나에서 복수의 단락회로 결함의 존재는 단락회로 결함의 위치를 애매하지 않게 확인하는데 있어서 경우에 따라 어려움을 발생할 수 있다. 도 4에 예시된 바와 같이, 그런 경우의 최악의 시나리오는 선택적으로 단락회로 결함을 갖지 않는 몇개의 전극 교차 위치를 검사하고, 가능하다면 이 위치에서 단락회로 복구를 시도하는 것을 포함할 수 있다.
보다 복잡한 경우를 다루는데 있어서 확률 분석 또는 전류 정합 기술에 도움을 주기 위해 사용될 수 있는 한가지 기술은 도 4에 도시된 바와 같이 자기 헤드(18)를 사용하여 활성 영역의 선택된 스트립들에 대하여 행 및 열방향으로 부가적인 스캐닝을 실행하는 것이다. 통상, 행방향 스캔은 적어도 하나의 단락회로 결함에 충분한 검지 전류를 갖는 각각의 행전극(32) 쌍 사이의 (행방향) 스트립을 따라 행해지는 반면, 열방향 스캔은 이와 유사하게 적어도 하나의 단락회로 결함에 충분한 검지 전류를 갖는 각각의 열전극(48) 쌍 사이의 (열방향) 스트립을 따라 행해진다. 신뢰성을 개선하기 위해 동일한 스트립들을 따른 복수의 스캔이 행해질 수 있다. 행전극(32) 중 하나 또는/및 열전극(48) 중 하나를 따라 복수의 단락회로 결함이 존재하는 경우를 제외하고, 이런 방식으로 동작하는 것은 통상 각각의 단락회로 결함을 독자적으로 위치시키는데 적당한 데이터를 제공한다.
몇몇 경우에 있어서, 각각의 단락회로 결함을 독자적으로 식별하고 위치시키는데 적당한 정보가 모든 부가적인 스캐닝이 완료되기 전에 발생될 수 있다. 하나 이상의 행방향 및 열방향 스캔의 일부 또는 전부가 제거될 수도 있다. 게다가, 부가적인 스캐닝은 다만 적어도 하나의 단락회로 결함에 충분한 검지 전류를 수반하는 특정 전극(32, 48)을 가로질러 실행될 필요가 있다.
도 4의 예에 부가적인 스캐닝 기술을 응용하면 이 기술이 단락회로 결함을 위치시키는 정보를 어떻게 제공하는지를 이해하는데 도움을 줄 것이다. 도 4에서, 이 기술에 따라 실행될 수 있는 특정 스캔은 행전극 R2 및 R4 사이의 스트립에 대한 행방향 스캔, 열전극 C2 및 C5 사이의 스트립에 대한 열방향 스캔 및 열전극 C5 및 C8 사이의 스트립에 대한 열방향 스캔을 포함한다.
행방향 스캔이 먼저 실행된다고 가정하자. 행방향 스캔은 다만 열전극 C2, C5 및 C8과 교차해야 한다. 행방향 스캔의 결과는 적어도 하나의 단락회로 결함에 충분한 전류가 열전극 C5 및 C8에서는 검지되지만 열전극 C2에서는 검지되지 않는다는 것이다. 결과적으로, 단락회로 결함은 열전극 C2가 행전극 R2와 교차하는 위치에 존재하지만, 열전극 C2가 행전극 R4와 교차하는 위치에는 존재하지 않는다. 또한, 단락회로 결함은 행전극 R4가 열전극 C5 및 C8과 교차하는 위치에 존재한다. 행전극 R2가 열전극 C5 및 C8과 교차하는 위치의 상태는 이 단계에서는 불확정적이다.
다음에, 열전극 C2 및 C5 사이에서 열방향 스캔이 실행된다고 하자. 이 열방향 스캔은 다만 행전극 R2와 교차해야 한다. 이 열방향 스캔의 결과는 적어도 하나의 단락회로 결함에 충분한 전류가 행전극 R2에서 검지된다는 것이다. 따라서, 행전극 R2가 열전극 C5 또는 C8과 교차하는 위치에서는 어떤 단락회로 결함도 존재하지 않는다. 모든 단락회로 결함의 수와 위치가 이제 확정된다. 도 4에 도시된 위치에서는 3개의 실제 결함이 존재한다. 열전극 C5 및 C8 사이에 열방향 스캔을 실행할 필요는 없다.
도 5a 내지 도 5d(집합적으로 "도 5")는 각각 전류 센서(16)의 일부를 형성하는 장치의 측면, 정면, 평면 및 저면도를 나타낸다. 도 5의 장치는 자기 헤드(18)를 포함한다. 도 5는 다만 헤드(18)의 외부 하우징(housing)만을 보여준다. 도 5a 및 도 5b에 도시된 바와 같이, 헤드(18)의 하우징은 수직방향으로 연장되어 있다. 코어(22)(도시되지 않음)의 갭(26) 아래의 하우징의 바닥을 관통하는 개구는 도 5d에서 항목 "78"로 도시되어 있다. 코어(22) 및 코일(24)은 통상 소니 525 마이크로카세트 레코더의 자기 헤드의 코어 및 코일로 구현된다.
도 5의 장치는 금속 본체(80)에 중심을 두고 있다. 심(shim)(84)에 접합된 얇고 기다란 가요성 금속빔(82)은 볼트(86)에 의해 본체(80) 바닥면의 각부에 연결된다. 자기 헤드(18)는 정밀한 직각을 갖는 댐퍼 플레이트(88)를 통해 가요성 빔(82)에 연결된다. 특히, 헤드(18)는 댐퍼 플레이트(88)의 종부(縱部)에 부착되고, 빔(82)은 플레이트(88)의 거의 횡부(橫部)에 부착된다. 플레이트(88)의 종부는 도 5a에 점선으로 도시되어 있다. 가요성 빔(82)과 댐퍼 플레이트(88)의 조합은 헤드(18)를 본체(80)에 대하여 수직(z) 방향으로 짧은 거리를 이동시킬 수 있는 둔화된 가요성 부재를 형성한다.
가스 채널(90)은 본체(80)를 관통하여 연장되고, 자기 헤드(18)의 바닥 근처의 노즐(91)에서 끝난다. 가스 채널(90)은 도 5a에서 점선으로 도시되어 있다. 나사(94)는 본체(80)를 관통하여 채널(90) 및 노즐(91)을 머시닝(machining)하는 것에 의해 발생하는 바라지 않은 개구를 폐쇄한다. 구멍(92)을 갖는 노즐(91)은 수직으로부터 약 20°정도 경사져 있다.
가스 주입 장치(96)는 구멍(92) 반대쪽의 채널(90)의 단부에 삽입된다. 질소와 같은 적당한 비활성 가스의 소스(도시되지 않음)에 채널(90)을 연결하기 위한 투명관(98)이 상기 장치(96)에 부착되어 있다. 가스 소스는 채널(90)을 통해 흐르는 가스의 양을 제어하는 가스 미터, 밸브 및 압력조절기(모두 도시되지 않음)를 포함한다. 가스 소스는 또한 정전기 방전을 방지하기 위한 이온화장치(마찬가지로 도시되지 않음)를 포함한다.
(도시되지 않은) 가스 소스를 포함하는, 구성요소 80, 82, 84, 86, 88, 90-92, 94, 96 및 98의 조합은 베이스플레이트 구조체(10)보다 높게 자기 헤드(18)의 높이를 제어하는 매커니즘을 형성한다. 가스 소스로부터의 가스는 관(98)을 통과하여 대략 일정한 선택된 흐름 속도로 채널(90)내로 통하도록 제어된다. 다음에 가스는 노즐(91)을 통과하여 헤드(18) 아래에 가스 쿠션을 형성한다. 가스 쿠션은 자기 헤드(18)를 베이스플레이트 구조체(10)보다 높게 선택된 높이로 유지한다. 이 높이는 통상 25-50㎛이고, 35-45㎛가 바람직하다.
베이스플레이트 구조체(10)의 하나 이상의 기준 위치에 대하여 자기 헤드(18)의 횡적 위치를 결정하는데 사용된 상기한 위치 센서는 헤드(18)에 부착된 광학 픽업(pick-up) 매커니즘을 포함한다. 광학 픽업 매커니즘은 광방출 다이오드("LED") 광원(100) 및 포토트랜지스터 광센서(102)로 구성된다. 헤드(18)의 상부 근처에 위치하는 LED 광원(100)은 적외선("IR") LED 및 렌즈로 형성된다. LED 는 전기선(도시되지 않음)을 통해 제어된다. 헤드(18)의 하부 근처에 위치하는 포토트랜지스터 광센서(102)는 포토트랜지스터와 이 포토트랜지스터를 둘러싸는 투명체로 구성된다. 포토트랜지스터는 베이스플레이트 구조체(10)에 대하여 헤드(18)의 횡적 위치를 결정하는 위치 센서의 나머지 부분에 연결된 전기선(도시되지 않음)에 출력신호를 제공하고, 이 횡적 위치에서 전류는 헤드(18) 아래의 구조체(10)로 통한다.
도 6은 광학 픽업 매커니즘이 어떻게 기능하는지를 개략적으로 나타낸다. 도 6의 항목 104는 광원(100)의 렌즈를 나타낸다. 항목 106은 광센서(102)의 포토 트랜지스터를 나타낸다. 광센서(102)는 평탄한 후면과 둥근 전면을 갖는다. 광센서(102)의 후면은 수직에 대하여 대략 60°의 각도를 갖는다. 광센서(102)의 후면은 광이 후면에 입사할 수 있는 슬릿(108)을 제외하고는 전체적으로 흑색(즉, 빛에 대해 불투명)이다.
IR 광(110)은 광원(100)의 LED에 의해 방출되고, 렌즈(104)에 의해 초점이 모아지며, 슬릿(108)을 통과하여 광센서(102)의 투명체로 통한다. 광센서(102)의 투명체에 의해 회절된 후, IR 광(110)은 광센서(102)의 둥근 전면을 통해 센서(102)를 통과하여 베이스플레이트 구조체(10)에 충돌한다. 광(110)은 구조체(10)에서 반사되고, 광센서(102)의 둥근 전면을 통해 광센서(102)로 입사하고, 센서(102)의 투명체에 의해 다시 회절되며, 포토트랜지스터(102)에 충돌하여, 포토트랜지스터(102)가 전기적 포토트랜지스터 출력신호를 발생하도록 유발한다. 포토트랜지스터 출력신호의 값은 구조체(10) 상부 표면의 구조에 따라 변화한다.
위치 센서는 포토트랜지스터 출력신호를 처리하는 전자회로를 포함한다. 베이스플레이트 구조체(10)의 기준 위치를 사용하여, 위치 센서의 전자회로는 주지된 위치에서 시작하는 열 또는 행방향 스캔 동안 지나친 전극(32 또는 48)의 수를 결정한다. 이와 같이 하여, 위치 센서의 전자회로는 포토트랜지스터(106)의 위치로부터 자기 헤드(18) 하부의 개구(78) 위치까지의 횡적 거리를 보상한다. 결과적으로, 위치 센서는 헤드(18)에 의해 자기적으로 검지되는 전류를 갖는 특정 전극(32 또는 48)을 식별한다.
베이스플레이트 구조체(10)는 x 및 y 횡적 거리에 이동할 수 있는 xy 테이블(도시되지 않음)위에 위치하고 있다. 진공 처크(chuck)(도시되지 않음)는 전류검지, 광학 검사 및 복구 동작 동안 베이스플레이트 구조체(10)를 xy 테이블상의 제위치에 확실하게 유지한다. xy 테이블은 360° 회전될 수 있다. 전류 센서(16)의 본체(80)는 xy 테이블위에 위치한 캐리지(carriage)에 설치되어 있다. 이 캐리지는 본체(80)를 수평으로 10㎝ 및 수직으로 5㎝ 까지 이동될 수 있도록 한다.
자속 검지가 가변 구동 모드에서 행해질 때, 구동 전압 VD는 통상 1㎑의 주파수에서 제공된다. 위치 센서는 VD 표시와 혼동을 방지하기 위하여 VD 주파수와는 상당히 다른 주파수에서 동작한다. 위치 센서의 주파수는 통상 2㎑이다.
신호처리회로(20)용의 전자회로의 일부는 본체(80)에 설치되어 있다. 특히, 회로(114)로 형성된 전치증폭기를 포함하는 인쇄회로기판(112)은 본체(80)의 한 측면에 볼트(116)에 의해 연결된다. 코일(24)로부터의 전류 II는 동축케이블(도 5에는 도시되지 않음)을 통해 전치증폭기(114)에 제공된다. 전치증폭기(114)는 전류 II를 증폭하여 증폭된 아날로그 전류 출력신호를 발생한다. 전류 증폭은 아날로그 디바이스(Analog Devices) AD797 연산증폭기로 실행될 수 있다.
신호처리회로(20)용의 전자회로의 나머지는 본체(80)로부터 떨어져 증폭된 전류 II가 전자적으로 여파되고, 통상 20㎑의 주파수로 샘플링되는 위치에 위치한다. 이 필터링은 5㎑의 차단주파수를 갖는 2극 버터워스(Butterworth) 필터로 행 해진다. 나머지 전자회로 요소들은 밸브 제어 기능, 구동 전압 VD에 대한 선택 가능한 1-㎑ 정현파 출력, 전압 VD의 AC 표시에 대한 동기를 위한 1-㎑ 정현파 레퍼런스, 20-㎑ 클럭, 출력 세기 제어 및 20-㎑ 샘플링율에 동기화된 광 픽업에 대한 선택 가능한 2-㎑ 구형파 출력을 제공한다. 샘플링된 데이터를 처리하는 컴퓨터는 출력 정보 SO를 발생하는데 있어서 디지털 위너(Wiener) 필터를 사용한다.
본 발명이 특정 실시예를 참조하여 기술되었지만, 이 설명은 단지 설명을 위한 것이고, 아래 청구된 본 발명의 범위를 제한하는 것은 아니다. 예를 들어, 자기 헤드(18)가 전도체(12)와 교차할 때, 적당한 구동전압이 전도체(12)를 가로질러 인가되는 경우에는 전도체(12)의 개방회로 결함을 검출하기 위해 전류 센서(16)가 사용될 수 있다. 플레이트 구조체(10)가 도 2 및 도 3에 도시된 평면 CRT 표시장치의 베이스플레이트 구조체로서 구현될 때, 전극(32)의 개방회로 결함을 검출하는 동안 구동전압이 전극(32)의 개방회로 결함이 인가되는 경우에는 헤드(18)는 행전극(32)을 가로질러 스캔된다. 열전극(48)의 개방회로 결함도 동일한 방식으로 검출된다.
개방회로 결함에 대한 신호처리는 단락회로 결함에 대한 그것과 유사하다. 센서(16)가 사인꼴(sinusoidal) 구동전압으로 가변 구동 모드에서 사용될 때 한가지 중요한 차이점이 있다. 용량 효과 때문에, 개방회로 결함에 대한 전류 크기 데이터를 제공하는 정보는 단락회로 결함에 대한 전류 크기 데이터를 제공하는 정보와 90°의 위상차가 있다. 따라서, 개방회로 검출을 위한 위너 필터는 기본적으로 단락회로 결함을 위해 거절되었던 정보를 통과시키고, 단락회로 결함을 위해 통과되었던 정보를 거절하도록 조정된다.
플레이트 구조체(10)보다 높게 자기 헤드(18)의 높이를 제어하기 위해 가스 쿠션 대신에 기계적인 기술이 사용될 수 있다. 전류 센서(16)의 위치 센서는 구조체(10)의 구조를 광학적으로 검지하기 보다는 기준 위치에서 시작하여 횡적 속도를 결합함으로써 구조체(10)에 대하여 헤드(18)의 위치를 결정할 수 있다.
평면 CRT 표시장치 이외의 평면 장치에서 전류를 검지하기 위해 센서(16)가 사용될 수도 있다. 그 예로는 매트릭스-어드레스드 플라즈마 표시장치, LCD 및 하이브리드 집적회로 패키지를 들 수 있다. 첨부된 청구의 범위에 한정된 본 발명의 진실한 범위 및 취지로부터 벗어나지 않고 다양한 변형 및 응용이 해당 기술 분야의 숙련자에 의해 행해질 수 있다.

Claims (84)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 평판(flat panel) 디스플레이 장치를 구성하는 평탄한 플레이트 구조체 내의 전류 흐름을 검지하는 장치에 있어서,
    상기 평판 디스플레이 장치는 상기 평탄한 플레이트 구조체의 평탄한 표면의 일부분상에 형성된 컨덕터를 포함하고,
    상기 전류흐름 검지장치는,
    상기 플레이트 구조체 위에 위치하면서 전류로 유도된 자속의 변화를 검지하고, 자속의 변화가 검지되면 검지된 자속의 변화를 나타내는 헤드 출력신호를 제공하는 자기 헤드,
    상기 헤드 출력신호를 처리하여, 상기 헤드 아래의 상기 플레이트 구조체에 전류 흐름이 있는 경우에 흐르는 전류의 크기를 나타내는 데이터 신호를 생성하는 신호처리회로, 및
    상기 헤드와 상기 플레이트 구조체 사이에 가스가 흐르도록 하여, 상기 플레이트 구조체 위로 비영(non-zero) 거리에 상기 헤드를 위치시키고, 상기 헤드가 상기 플레이트 구조체 위에 위치하는 높이를 제어하는 가스 쿠션기구(gas-cushion mechanism)를 포함하고,
    상기 자속의 변화는 상기 플레이트 구조체에 대한 상기 헤드의 이동에 의해 발생하는 상대적인 자속의 변화들을 포함하는 것을 특징으로 하는 전류흐름 검지장치.
  52. 제 51 항에 있어서,
    상기 플레이트 구조체에 대한 상기 헤드의 측면 방향으로의 위치를 판정하는 위치 센서를 추가로 구비하는 것을 특징으로 하는 전류흐름 검지장치.
  53. 제 52 항에 있어서,
    상기 위치 센서는 상기 플레이트 구조체의 토포그라피(topography)를 광학적으로 검지하는 것을 특징으로 하는 전류흐름 검지장치.
  54. 제 52 항에 있어서,
    상기 위치 센서는
    광원, 및
    상기 광원에 의해 방출된 후에 상기 플레이트 구조체로부터 반사된 광에 응답하여 전기신호를 생성하는 광센서를 포함하는 것을 특징으로 하는 전류흐름 검지장치.
  55. 삭제
  56. 제 51 항에 있어서,
    본체, 및
    상기 본체 및 상기 헤드에 연결된 가요성(flexible) 부재를 추가로 구비하고,
    상기 가스 쿠션기구는 가스 소스로부터의 가스가 상기 본체를 통과하여 연장되는 채널을 통해 흐르도록 하는 것을 특징으로 하는 전류흐름 검지장치.
  57. 제 51 항 내지 제 54 항 및 제 56 항 중 어느 한 항에 있어서,
    상기 자기 헤드가 상기 플레이트 구조체의 제 1 전도체 위를 지나면서 전류 유도된 자속의 변화를 검지하도록 동작할 때, 상기 제 1 전도체에 구동전압을 인가하는 수단을 추가로 구비하는 것을 특징으로 하는 전류흐름 검지장치.
  58. 청구항 58은(는) 설정등록료 납부시 포기되었습니다.
    제 57 항에 있어서,
    상기 구동전압은 선택되는 주파수에서 주기적으로 시간에 따라 변화하는 것을 특징으로 하는 전류흐름 검지장치.
  59. 청구항 59은(는) 설정등록료 납부시 포기되었습니다.
    제 58 항에 있어서,
    상기 선택되는 주파수는 70㎐ 이상인 것을 특징으로 하는 전류흐름 검지장치.
  60. 청구항 60은(는) 설정등록료 납부시 포기되었습니다.
    제 57 항에 있어서,
    상기 인가 수단은 상기 플레이트 구조체의 상기 제 1 전도체와 추가 전기 전도체 사이에 상기 구동전압을 인가하고, 이 2개의 전도체는 서로 공칭적으로(nominally) 전기적으로 절연되어 있는 것을 특징으로 하는 전류흐름 검지장치.
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 평탄한 플레이트 구조체의 제 1 전기전도체 위에 자기 헤드를 위치시켜서, 상기 헤드가 (a) 상기 제 1 전기전도체에 인가된 구동전압이 소정의 방식으로 시간에 따라 변화할 때 전류유도된 자속의 변화를 검지하고, (b) 자속의 변화가 검지되면 검지된 자속의 변화를 나타내는 헤드 출력신호를 제공하는 단계, 및
    상기 헤드 출력신호를 평가하여, 상기 제 1 전기전도체에 전류 흐름이 있는 경우에 흐르는 전류의 크기를 나타내는 데이터 신호를 생성하는 단계를 포함하고,
    상기 자속의 변화는 상기 플레이트 구조체에 대한 상기 헤드의 이동에 의해 발생하는 상대적인 자속의 변화들을 포함하고,
    상기 제 1 전기전도체 위에 자기 헤드를 위치시키는 것은, 상기 헤드와 상기 플레이트 구조체 사이에 가스가 흐르도록 하여, 상기 플레이트 구조체 위로 비영(non-zero) 거리에 상기 헤드를 위치시키고, 상기 헤드가 상기 플레이트 구조체 위에 위치하는 높이를 제어하는 가스 쿠션기구(gas-cushion mechanism)에 의해 수행되는 것을 특징으로 하는 전류흐름 검지방법.
  68. 삭제
  69. 평탄한 플레이트 구조체 상에서 단락회로 검출을 실행하는 방법에 있어서,
    상기 평탄한 플레이트 구조체의 평탄한 표면의 일부분에는 전도체가 형성되어 있고, 일군의 제 1 전기전도체가 공칭적으로 일군의 제 2 전기전도체와 전기적으로 절연되어 있으며, 상기 평탄한 플레이트 구조체에 대해 수직으로 바라보면 상기 일군의 제 1 전기전도체는 상기 일군의 제 2 전기전도체와 교차하고 있고,
    상기 방법은,
    상기 제 1 및 제 2 전도체의 전부 또는 일부에서 자기 전류검지 동작을 실행하여, 상기 전도체의 전부 또는 일부의 각각을 통하는 전류 흐름이 있는 경우에 흐르는 전류의 크기를 나타내는 전류 데이터를 생성하는 단계, 및
    상기 제 1 전도체들 중에서 특정된 하나의 제 1 전도체가 상기 제 2 전도체 중 특정된 하나의 제 2 전도체와 교차하는 위치를 단락회로 결함을 가질 가능성이 가장 높은 위치로서 선택하기 위해 상기 전류 데이터에 단락회로 결함 확률 분석을 적용하는 단계를 포함하고,
    상기 자기 전류 검지 동작을 실행하는 것은 상기 제 1 및 제 2 전도체의 전부 또는 일부의 위에 자기 헤드를 위치시킴으로서 수행되고,
    상기 제 1 및 제 2 전도체 위에 자기 헤드를 위치시키는 것은, 상기 헤드와 상기 플레이트 구조체 사이에 가스가 흐르도록 하여, 상기 플레이트 구조체 위로 비영(non-zero) 거리에 상기 헤드를 위치시키고, 상기 헤드가 상기 플레이트 구조체 위에 위치하는 높이를 제어하는 가스 쿠션기구(gas-cushion mechanism)에 의해 수행되며,
    상기 가스 쿠션기구는 상기 자기 헤드와 일체로 형성되는 것을 특징으로 하는 단락회로 검출방법.
  70. 청구항 70은(는) 설정등록료 납부시 포기되었습니다.
    제 69 항에 있어서,
    상기 특정된 전도체의 각각은 하나 이상의 단락회로 결함을 추정하기에 충분한 전류값이 검출되는 것으로 결정되는 것을 특징으로 하는 단락회로 검출방법.
  71. 청구항 71은(는) 설정등록료 납부시 포기되었습니다.
    제 69 항에 있어서,
    상기 특정된 제 1 전도체는 다른 제 1 전도체보다 큰 전류값이 검출되는 것으로 결정되고, 또한 다른 제 2 전도체보다 큰 전류값이 검출되는 것으로 결정되는 상기 특정된 제 2 전도체에서의 전류값에 가까운 크기의 전류가 검출되는 것으로 결정되는 것을 특징으로 하는 단락회로 검출방법.
  72. 청구항 72은(는) 설정등록료 납부시 포기되었습니다.
    제 69 항에 있어서,
    상기 단락회로 결함 확률 분석을 적용하는 단계는 상기 특정된 제 1 전도체가 상기 제 2 전도체들 중 전도체 j와 교차하는 각각의 위치에서 단락회로 결함의 확률 Pij를 다음과 같이 결정하는 단계를 포함하는 것을 특징으로 하는 단락회로 검출방법.
    Figure 112007007638274-pct00022
    (여기서, IRi는 표면상으로 상기 특정된 제 1 전도체를 통해 흐르는 전류의 검지값이고, ICj는 표면상으로 전도체 j를 통해 흐르는 전류의 검지값이고, σCj는 전도체 j의 부가적인 잡음의 평균 크기이고, K는 상기 제 2 전도체의 수이고, k는 1에서 K까지의 정수이고, ICk는 표면상으로 상기 제 2 전도체의 각 전도체 k를 통해 흐르는 전류의 검지값이며, σCk는 상기 제 2 전도체의 각 전도체 k의 부가적인 잡음의 평균 크기이다.)
  73. 제 69 항에 있어서,
    상기 선택된 위치를 광학적으로 검사하여, 상기 선택된 위치가 단락회로 결함의 물리적인 특성을 갖는지를 판정하는 단계를 추가로 포함하는 것을 특징으로 하는 단락회로 검출방법.
  74. 제 69 항에 있어서,
    상기 선택된 위치에서 단락회로 결함을 제거하는 복구 동작을 실행하는 단계를 추가로 포함하는 것을 특징으로 하는 단락회로 검출방법.
  75. 제 69 항에 있어서,
    상기 선택된 위치는 단락회로 결함을 갖는 것으로 결정되고,
    상기 방법은 상기 단락회로 결함 확률 분석을 적용하는 단계에 후속하여
    표면상으로 상기 2개의 특정된 전도체를 통해 흐르는 전류의 검지값에서, 선택된 단락회로 값의 전류를 차감하기 위해 상기 전류 데이터를 수정하는 단계,
    적어도 하나의 단락회로 결함을 검지하는데 충분한 전류값이 표면상으로 적어도 하나의 상기 제 1 전도체 및 적어도 하나의 상기 제 2 전도체를 통해 흐르는지를 판정하기 위해 상기 수정된 전류 데이터를 검사하는 단계, 및
    상기 검사 단계에서 충분한 전류값이 흐른다고 판정되는 경우, 상기 제 1 전도체의 특정된 하나가 상기 제 2 전도체의 특정된 하나와 교차하는 다른 위치를 단락회로 결함을 가질 가능성이 가장 높은 위치로서 선택하기 위해 단락회로 결함 확률 분석을 상기 수정된 전류 데이터에 적용하는 단계를 추가로 포함하며,
    상기 다른 위치를 한정하는 각각의 상기 특정된 전도체는 수정된 전류 데이터의 검사 동안 표면상으로 적어도 하나의 단락회로 결함에 충분한 전류값을 갖는 것으로 발견되어 지는 것을 특징으로 하는 단락회로 검출방법.
  76. 청구항 76은(는) 설정등록료 납부시 포기되었습니다.
    제 75 항에 있어서,
    상기 선택된 추가 위치는 단락회로 결함을 갖는 것으로 결정되고,
    상기 방법은
    상기 전류 데이터를 수정하는 단계, 상기 수정된 전류 데이터를 검사하는 단계, 및 필요한 경우에 하나의 제 1 전도체와 하나의 제 2 전도체 쌍 중에서 어느 것도 상기와 같이 수정된 전류 데이터의 검사 동안 적어도 하나의 단락회로 결함을 검출하는데 충분한 전류를 전송하는 것으로 발견되지 않을 때까지 또 다른 위치를 선택하기 위해 단락회로 결함 확률 분석을 적용하는 단계를 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 단락회로 검출방법.
  77. 제 69 항에 있어서,
    상기 선택된 위치는 단락회로 결함을 갖지 않는 것으로 결정되고,
    상기 방법은 상기 적용 단계에 후속하여
    적어도 하나의 단락회로 결함을 검출하는데 충분한 전류값이 표면상으로 상기 특정된 제 1 전도체를 제외한 적어도 하나의 제 1 전도체 및 적어도 하나의 제 2 전도체를 통해 흐르는지를 결정하기 위해 상기 전류 데이터를 검사하는 단계, 및
    미리 특정된 제 1 전도체 이외의 특정된 하나의 제 1 전도체가 특정된 하나의 제 2 전도체와 교차하는 다른 위치를 선택하기 위해 상기 전류 데이터에 단락회로 결함 확률 분석을 적용하는 단계를 추가로 포함하며,
    상기 다른 위치를 한정하는 각각의 상기 특정된 전도체는 상기 제 2 검사 단계 동안 적어도 하나의 단락회로 결함의 검지에 충분한 값의 전류를 가지는 것으로 발견되어 지는 것을 특징으로 하는 단락회로 검출방법.
  78. 제 69 항에 있어서,
    상기 제 1 전도체를 통한 전체 전류를 측정하는 단계를 추가로 포함하고,
    상기 전체 전류는 적어도 하나의 단락회로 결함을 검출하는데 충분한 값으로 발견되는 것을 특징으로 하는 단락회로 검출방법.
  79. 삭제
  80. 제 69 항 내지 제 78 항 중 어느 한 항에 있어서,
    상기 검지 단계는
    자기 헤드를 상기 전도체의 적어도 일부분 위로 이동시켜서, 상기 헤드가 전류로 유도된 자속의 변화를 검지하도록 하고, 자속의 변화가 검지되면 검지된 자속의 변화를 나타내는 헤드 출력신호를 제공하는 단계, 및
    상기 헤드 출력신호를 평가하여 상기 전류 데이터를 생성하는 단계를 포함하고,
    상기 자속의 변화는 상기 플레이트 구조체에 대한 상기 헤드의 이동에 의해 발생하는 상대적인 자속의 변화들을 포함하는 것을 특징으로 하는 단락회로 검출방법.
  81. 청구항 81은(는) 설정등록료 납부시 포기되었습니다.
    제 80 항에 있어서,
    상기 이동 단계는 한편의 상기 제 1 전도체와 다른 한편의 상기 제 2 전도체 사이에 구동 전압이 인가되는 동안 실행되는 것을 특징으로 하는 단락회로 검출방법.
  82. 삭제
  83. 평탄한 플레이트 구조체 상에서 단락회로 검출을 실행하는 방법에 있어서,
    상기 평탄한 플레이트 구조체의 평탄한 표면의 일부분에는 전도체가 형성되어 있고, 일군의 제 1 전기전도체가 공칭적으로 일군의 제 2 전기전도체와 전기적으로 절연되어 있으며, 상기 평탄한 플레이트 구조체에 대해 수직으로 바라보면 상기 일군의 제 1 전기전도체는 상기 일군의 제 2 전기전도체와 교차하고 있고,
    상기 방법은,
    상기 제 1 및 제 2 전도체의 전부 또는 일부에서 자기 전류검지 동작을 실행하여, 상기 전도체의 전부 또는 일부의 각각을 통하는 전류 흐름이 있는 경우에 흐르는 전류의 크기를 나타내는 전류 데이터를 생성하는 단계,
    적어도 하나의 단락회로 결함을 나타내는 검지된 전류를 가지는 것으로 결정된 제 1 및 제 2 전도체가 있는 경우 그 제 1 및 제 2 전도체 각각을 특정하는 단계,
    특정된 제 1 전도체 중 하나가 특정된 제 2 전도체 중 하나와 교차하는 각 위치를 단락회로 결함에 대한 후보 위치로 분류하는 단계, 및
    상기 후보 위치 중 하나를 단락회로 결함을 가질 가능성이 가장 큰 것으로 선택하기 위해 상기 전류 데이터에 단락회로 결함 확률 분석을 적용하는 단계를 포함하고,
    상기 자기 전류 검지 동작을 실행하는 것은 상기 제 1 및 제 2 전도체의 전부 또는 일부의 위에 자기 헤드를 위치시킴으로서 수행되고,
    상기 제 1 및 제 2 전도체 위에 자기 헤드를 위치시키는 것은, 상기 헤드와 상기 플레이트 구조체 사이에 가스가 흐르도록 하여, 상기 플레이트 구조체 위로 비영(non-zero) 거리에 상기 헤드를 위치시키고, 상기 헤드가 상기 플레이트 구조체 위에 위치하는 높이를 제어하는 가스 쿠션기구(gas-cushion mechanism)에 의해 수행되며,
    상기 가스 쿠션기구는 상기 자기 헤드와 일체로 형성되는 것을 특징으로 하는 단락회로 검출방법.
  84. 제 83 항에 있어서,
    상기 분류된 후보 위치에 대한 상기 특정된 제 1 전도체는 다른 제 1 전도체보다 많은 검지 전류를 가지는 것으로 결정되고, 다른 제 2 전도체보다 상기 분류된 후보 위치에 대한 특정된 제 2 전도체를 통해 흐르는 것으로 결정된 값에 보다 근접한 검지 전류를 가지는 것으로 결정되는 것을 특징으로 하는 단락회로 검출방법.
KR1020007001006A 1997-07-30 1998-07-24 평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치 KR100766913B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US08/903,021 US6107806A (en) 1997-07-30 1997-07-30 Device for magnetically sensing current in plate structure
US08/903,022 US6118279A (en) 1997-07-30 1997-07-30 Magnetic detection of short circuit defects in plate structure
US08/903,022 1997-07-30
US08/903,021 1997-07-30
US8/903,022 1997-07-30
US8/903,021 1997-07-30
PCT/US1998/014811 WO1999006844A2 (en) 1997-07-30 1998-07-24 Magnetic current sensing and short circuit detection in plate structure

Publications (2)

Publication Number Publication Date
KR20010022424A KR20010022424A (ko) 2001-03-15
KR100766913B1 true KR100766913B1 (ko) 2007-10-16

Family

ID=27129341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001006A KR100766913B1 (ko) 1997-07-30 1998-07-24 평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치

Country Status (5)

Country Link
EP (1) EP1004027B1 (ko)
JP (1) JP2001512239A (ko)
KR (1) KR100766913B1 (ko)
DE (1) DE69836486T2 (ko)
WO (1) WO1999006844A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000006B1 (ko) 2009-01-08 2010-12-10 경희대학교 산학협력단 무선 센서 네트워크에서 요구되는 통신 신뢰도를 만족시키기 위한 전송 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545500B1 (en) 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
KR100630005B1 (ko) 2004-05-18 2006-09-27 엘지전자 주식회사 비파괴 검사 장치 및 검사 방법
US7528592B2 (en) * 2006-05-31 2009-05-05 Caterpillar Inc. Magnetoresistive sensor for current sensing
US7388372B2 (en) 2006-05-31 2008-06-17 Caterpillar Inc. Electrical system with magnetoresistive sensors
KR101165992B1 (ko) * 2012-03-20 2012-07-18 주식회사 비엠티 일점 감지식 전원 측정기
CN111572589B (zh) * 2019-09-23 2021-12-24 浙江得玛斯科技有限公司 城市轨道交通故障测距系统及方法
CN114000178B (zh) * 2021-11-26 2022-11-22 中南大学 一种电解槽极板的故障检测方法及其装置、终端和可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073754A (en) * 1990-07-24 1991-12-17 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array using a magnetic field sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
JPS56154678A (en) * 1980-04-30 1981-11-30 Fujitsu Ltd Inspection method for conductor pattern
DE3111393A1 (de) * 1981-03-23 1982-09-30 WEE Elektronik Entwicklungs-Gesellschaft mbH, 6980 Wertheim Verfahren und einrichtung zum orten von kurzschluessen in leiterplatten, verdrahtungen, leitungen, kabeln oder dergleichen
US4542333A (en) * 1983-05-05 1985-09-17 Ppg Industries, Inc. Method and apparatus utilizing magnetic field sensing for detecting discontinuities in a conductor member associated with a glass sheet
KR960002145B1 (ko) * 1991-07-30 1996-02-13 가부시기가이샤 히다찌세이사구쇼 박막트랜지스터 액정기판의 검사방법 및 그 장치
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5821759A (en) * 1997-02-27 1998-10-13 International Business Machines Corporation Method and apparatus for detecting shorts in a multi-layer electronic package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073754A (en) * 1990-07-24 1991-12-17 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array using a magnetic field sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000006B1 (ko) 2009-01-08 2010-12-10 경희대학교 산학협력단 무선 센서 네트워크에서 요구되는 통신 신뢰도를 만족시키기 위한 전송 방법

Also Published As

Publication number Publication date
KR20010022424A (ko) 2001-03-15
WO1999006844A2 (en) 1999-02-11
EP1004027B1 (en) 2006-11-22
WO1999006844A3 (en) 1999-04-08
JP2001512239A (ja) 2001-08-21
EP1004027A1 (en) 2000-05-31
DE69836486D1 (de) 2007-01-04
DE69836486T2 (de) 2007-10-11
EP1004027A4 (en) 2001-05-09

Similar Documents

Publication Publication Date Title
US6118279A (en) Magnetic detection of short circuit defects in plate structure
US5006788A (en) Method and apparatus for monitoring electromagnetic emission levels
US7786436B1 (en) FIB based open via analysis and repair
JP4408538B2 (ja) プローブ装置
KR101116164B1 (ko) 도전패턴 검사장치
KR101074832B1 (ko) 전기회로에 있어서의 결함들을 분류하고 전기회로에 대한공정문제들을 인식하는 시스템 및 방법
US7710131B1 (en) Non-contact circuit analyzer
EP0226494A2 (en) Electron beam test probe system for analyzing integrated circuits
JP2002083850A (ja) デバイス検査装置および検査方法
JP2005331516A (ja) 配線の破壊検査装置及び破壊検査方法
KR100766913B1 (ko) 평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치
WO2005001492A1 (en) High current electron beam inspection
US6888138B2 (en) Absorption current image apparatus in electron microscope
KR20200110667A (ko) 인쇄 회로 기판 홀들 내에서 전기 전도성 층들을 측정하기 위한 용량성 테스트 니들
US6107806A (en) Device for magnetically sensing current in plate structure
US20080135754A1 (en) Charged-Particle Beam System
US4870344A (en) Method for inspecting integrated circuits or other objects
KR20000053553A (ko) 전극 패턴 검사 장치 및 전극 패턴 검사 방법
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
US6496013B1 (en) Device for testing circuit boards
US6177802B1 (en) System and method for detecting defects in an interlayer dielectric of a semiconductor device using the hall-effect
US6914443B2 (en) Apparatus and method for enhanced voltage contrast analysis
JP2627992B2 (ja) 半導体デバイスの静電破壊試験装置
US20230326714A1 (en) Metal pattern inspection method and focused ion beam apparatus
KR20000071474A (ko) 전극 배열을 위한 시험 장치 및 관련된 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051014

Effective date: 20061128

Free format text: TRIAL NUMBER: 2005101007046; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051014

Effective date: 20061128

S901 Examination by remand of revocation
N231 Notification of change of applicant
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee