KR100764448B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100764448B1
KR100764448B1 KR1020050126702A KR20050126702A KR100764448B1 KR 100764448 B1 KR100764448 B1 KR 100764448B1 KR 1020050126702 A KR1020050126702 A KR 1020050126702A KR 20050126702 A KR20050126702 A KR 20050126702A KR 100764448 B1 KR100764448 B1 KR 100764448B1
Authority
KR
South Korea
Prior art keywords
substrate
trench
insulating film
gate
memory device
Prior art date
Application number
KR1020050126702A
Other languages
English (en)
Other versions
KR20070066019A (ko
Inventor
박성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050126702A priority Critical patent/KR100764448B1/ko
Priority to US11/609,885 priority patent/US20070138537A1/en
Priority to CNA2006101712507A priority patent/CN1988161A/zh
Publication of KR20070066019A publication Critical patent/KR20070066019A/ko
Application granted granted Critical
Publication of KR100764448B1 publication Critical patent/KR100764448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 충분한 저장 용량을 확보함과 동시에 고집적화를 달성할 수 있는 비휘발성 메모리 소자 및 그 제조 방법을 제공한다.
본 발명에 따른 비휘발성 메모리 소자는, 반도체 기판, 기판에 형성된 트렌치, 트렌치 일 측면의 기판에 형성된 매립 확산 영역, 기판의 전면 위에 형성된 게이트 절연막, 트렌치 사이의 게이트 절연막 상에 형성된 플로팅 게이트, 기판의 전면 위에 형성된 절연막, 및 절연막 상에 형성된 콘트롤 게이트를 포함한다.
비휘발성메모리, 이이피롬, 매립확산영역, 콘트롤게이트, 플로팅게이트

Description

비휘발성 메모리 소자 및 그 제조 방법{NON-VOLATILE MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1a 내지 도 1f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 순차적 공정 평면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도들로서,
도 2a, 도 2b, 도 2c 및 도 2d는 도 1a의 ⅡA-ⅡA'선, 도 1b의 ⅡB-ⅡB'선, 도 1c의 ⅡC-ⅡC', 및 도 1d의 ⅡD-ⅡD'선에 따른 각각의 단면도들이고,
도 2e 및 도 2f는 도 1e의 ⅡE-ⅡE'선 및 도 1f의 ⅡF-ⅡF'선에 따른 각각의 단면도들이다.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 보다 상세하게는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 비휘발성 메모리 소자는 작은 셀 사이즈, 빠른 제거(erase) 및 기록 동작과 장시간의 데이터 저장 능력 등으로 인해 PDA(personal digital assistance), 디지털 카메라, PCS(personal communication system), 스마트 카드 등의 제품에 신호 처리용 트랜지스터 또는 DRAM(dynamic random access memory) 대체용 메모리로 각광받고 있다.
이러한 비휘발성 메모리 소자 중 노어 플래쉬 이이피롬(NOR flash EEPORM) 은 채널과 소오스/드레인 영역(junction)이 고농도 불순물로 도핑된 매립 확산 영역, 즉 BN＋(Buried N＋) 영역으로 형성되고 채널이 플로팅 게이트(floating gate)와 콘트롤 게이트(control gate)가 중첩된 부분의 기판에 형성되어, 데이터의 저장이 BN＋ 영역을 통해 이루어진다.
그런데, 상술한 노어 플래쉬 이이피롬에서 셀 동작에 요구되는 데이터 저장 용량을 얻기 위해서는 BN＋ 영역의 면적을 일정 이상 확보하여야 하므로 셀의 고집적화를 달성하기가 어렵다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 충분한 저장 용량을 확보함과 동시에 고집적화를 달성할 수 있는 비휘발성 메모리 소자 및 그 제조 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은, 반도체 기판, 기판에 형성된 트렌치, 트렌치 일 측면의 기판에 형성된 매립 확산 영역, 기판의 전면 위에 형성된 게이트 절연막, 트렌치 사이의 게이트 절연막 상에 형성된 플로팅 게이트, 기판의 전면 위에 형성된 절연막, 및 절연막 상에 형성된 콘트롤 게이트를 포함하는 비휘발성 메모리 소자를 제공한다.
상기의 목적을 달성하기 위하여 본 발명은, 반도체 기판에 트렌치를 형성하고, 트렌치 일측면에 매립 확산 영역을 형성하고, 트렌치 및 기판의 전면 위로 게이트 절연막을 형성하고, 트렌치 사이의 게이트 절연막 상에 플로팅 게이트를 형성하고, 기판의 전면 위에 절연막을 형성하고, 절연막 상에 콘트롤 게이트를 형성하는 단계들을 포함하는 비휘발성 메모리 소자의 제조 방법을 제공한다.
여기서, 매립 확산 영역은 불순물을 이온 주입한 후 확산시켜 형성할 수 있으며, 이때 이온 주입은 경사 이온 주입으로 실시할 수 있다.
또한, 콘트롤 게이트를 트렌치의 표면을 따라 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
먼저, 도 1d 및 도 1f와 도 2d 및 도 2f를 참조하여 본 발명의 실시예에 따른 비휘발성 메모리 소자를 설명한다. 본 실시예에서는 비휘발성 메모리 소자의 일례로 노어 플래쉬 이이피롬 소자를 나타낸다.
상기 도면들을 참조하면, P형 반도체 기판(100)에 트렌치(100a)가 형성되고, 트렌치(100a) 일 측면의 기판(100)에 매립 확산 영역, 즉 BN＋ 영역(121)이 형성된다. 기판(100)의 전면에 게이트 산화막(130)이 형성되고, 트렌치(100a) 사이의 게이트 산화막(130) 상에 플로팅 게이트(140)가 형성되고, 트렌치(100a) 표면 및 기 판(100)의 전면 위에 절연막(150)이 형성되며, 절연막(150) 위로 플로팅 게이트(140)와 중첩하는 콘트롤 게이트(160)가 형성된다.
여기서, 플로팅 게이트(140)와 콘트롤 게이트(160)가 중첩하는 부분의 기판(100)이 실질적으로 채널로 작용한다. 또한, 콘트롤 게이트(160)는 트렌치(100a) 표면을 따라 상기 채널의 길이 방향으로 형성될 수 있고, 상부에 형성된 캡 산화막(170)과 측부에 형성된 스페이서 산화막(180)을 더 구비할 수 있다.
또한, 콘트롤 게이트(160) 사이에 제1 층간 절연막(190)에 의해 분리되는 소거 게이트 라인(200)이 형성되고, 기판(100)의 전면 위에 제2 층간 절연막(210)과 비트 라인(220)이 순차적으로 형성된다. 이때, 게이트 라인(200)은 콘트롤 게이트(160)와 동일한 방향으로 배치될 수 있고, 비트 라인(220)은 콘트롤 게이트(160)와 직교하는 방향으로 배치될 수 있다.
이와 같이, 본 실시예에서는 데이터 저장 영역인 BN＋ 영역(121)을 트렌치(100a)의 일 측면의 기판(100)에 형성하므로 셀 면적이 좁아지더라도 트렌치(100a)의 깊이를 조절하면 일정 이상의 면적을 충분히 확보할 수 있다. 따라서, 셀 동작에 요구되는 데이터 저장 용량을 얻을 수 있을 뿐만 아니라 셀의 고집적화를 달성할 수 있다.
다음으로, 도 1a 내지 도 1f와 도 2a 내지 도 2f를 참조하여 상술한 비휘발성 메모리 소자의 제조 방법을 설명한다.
도 1a 및 도 2a를 참조하면, 반도체 기판(100)에 마스크 패턴(110)을 형성하 고, 마스크 패턴(110)에 의해 노출된 기판(100)을 식각하여 기판(100)에 트렌치(100a)를 형성한다.
이때, 트렌치(100a)의 깊이는 셀 동작에 요구되는 데이터 저장 용량을 감안하여 적절하게 조절할 수 있다.
또한, 반도체 기판(100)은 P형 기판으로 이루어지거나 P웰(미도시)이 형성된 N형 기판으로 이루어질 수 있다.
그 다음, 트렌치(100a) 일 측면의 기판(100)으로 N＋ 불순물(120)을 이온 주입한다. 이때, 이온 주입을 경사(tilt) 이온주입으로 실시할 수 있다.
도 1b 및 도 2b를 참조하면, 어닐링에 의해 불순물(120)을 확산시켜 트렌치(100a)의 일 측면과 접하는 매립 확산 영역, 즉 BN＋ 영역(121)을 형성한다. 그 다음, 마스크 패턴(110)을 제거한다.
도 1c 및 도 2c를 참조하면, 기판(100)의 전면에 게이트 절연막(130)을 형성하고, 게이트 절연막(130) 상에 제1 폴리실리콘막을 증착하고 이를 패터닝하여 트렌치(100a) 사이의 기판(100) 상부에 플로팅 게이트(140)를 형성한다. 이때, 게이트 절연막(130)은 산화막으로 이루어질 수 있다.
도 1d 및 도 2d를 참조하면, 기판(100)의 전면 위에 절연막(150)을 형성하고, 절연막(150) 위에 제2 폴리실리콘막을 증착하고 이를 패터닝하여 트렌치(100a)을 따라 배치되도록 콘트롤 게이트(160)를 형성한다.
도 1e 및 도 2e를 참조하면, 콘트롤 게이트(160) 상부에 캡 산화막(170)을 형성하고, 콘트롤 게이트(160) 및 캡 산화막(170) 측벽에 스페이서 산화막(180)을 형성한다. 그 다음, 기판(100)의 전면 위에 제1 층간 절연막(190)을 형성하고 이를 패터닝하여 콘트롤 게이트(160) 사이의 제1 층간 절연막(190)에 홀(190a)을 형성하고, 홀(190a) 내부에 소거 게이트 라인(200)을 형성한다.
도 1f 및 도 2f를 참조하면, 기판(100)의 전면 위에 제2 층간 절연막(210)을 형성하고, 제2 층간 절연막(210) 상부에 비트 라인(220)을 형성한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
상술한 바와 같이, 본 발명에 따른 비휘발성 메모리 소자는 셀 동작에 요구되는 데이터 저장 용량을 얻을 수 있을 뿐만 아니라 셀의 고집적화를 달성할 수 있다.

Claims (8)

  1. 반도체 기판;
    상기 기판에 형성된 트렌치;
    상기 트렌치 일 측면의 상기 기판에 형성된 매립 확산 영역;
    상기 기판의 전면 위에 형성된 게이트 절연막;
    상기 트렌치 사이의 상기 게이트 절연막 상에 형성된 플로팅 게이트;
    상기 기판의 전면 위에 형성된 절연막; 및
    상기 절연막 상에 상기 트렌치의 표면을 따라 형성된 콘트롤 게이트를 포함하는 비휘발성 메모리 소자.
  2. 삭제
  3. 제1 항에 있어서,
    상기 기판이 P형이고 상기 매립 확산 영역이 N형인 비휘발성 메모리 소자.
  4. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치 일측면에 불순물을 이온 주입한 후 확산시켜 매립 확산 영역을 형성하는 단계;
    상기 트렌치 및 기판의 전면 위로 게이트 절연막을 형성하는 단계;
    상기 트렌치 사이의 상기 게이트 절연막 상에 플로팅 게이트를 형성하는 단계;
    상기 기판의 전면 위에 절연막을 형성하는 단계; 및
    상기 절연막 상에 콘트롤 게이트를 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.
  5. 삭제
  6. 제4 항에 있어서,
    상기 이온 주입은 경사 이온 주입으로 실시하는 비휘발성 메모리 소자의 제조 방법.
  7. 제4 항에 있어서,
    상기 콘트롤 게이트를 상기 트렌치의 표면을 따라 형성하는 비휘발성 메모리 소자의 제조 방법.
  8. 제4 항에 있어서,
    상기 기판이 P형이고 상기 매립 확산 영역이 N형인 비휘발성 메모리 소자의 제조 방법.
KR1020050126702A 2005-12-21 2005-12-21 비휘발성 메모리 소자 및 그 제조 방법 KR100764448B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050126702A KR100764448B1 (ko) 2005-12-21 2005-12-21 비휘발성 메모리 소자 및 그 제조 방법
US11/609,885 US20070138537A1 (en) 2005-12-21 2006-12-12 Non-volatile memory device and method of fabricating a non-volatile memory device
CNA2006101712507A CN1988161A (zh) 2005-12-21 2006-12-21 非易失性存储器以及非易失性存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126702A KR100764448B1 (ko) 2005-12-21 2005-12-21 비휘발성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070066019A KR20070066019A (ko) 2007-06-27
KR100764448B1 true KR100764448B1 (ko) 2007-10-05

Family

ID=38172460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126702A KR100764448B1 (ko) 2005-12-21 2005-12-21 비휘발성 메모리 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20070138537A1 (ko)
KR (1) KR100764448B1 (ko)
CN (1) CN1988161A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI343634B (en) * 2007-07-03 2011-06-11 Nanya Technology Corp Method for manufacturing flash memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041099A (ko) * 1997-11-21 1999-06-15 구본준 반도체장치의 분리형 게이트 플래쉬 셀 및 그의 제조방법
JP2002222877A (ja) * 2001-01-26 2002-08-09 Sharp Corp 半導体記憶装置およびその製造方法
JP2004273643A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体記憶装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933739A (en) * 1988-04-26 1990-06-12 Eliyahou Harari Trench resistor structures for compact semiconductor memory and logic devices
US5106776A (en) * 1988-06-01 1992-04-21 Texas Instruments Incorporated Method of making high performance composed pillar dRAM cell
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
JPH09148542A (ja) * 1995-11-17 1997-06-06 Sharp Corp 半導体記憶装置及びその製造方法
US6936887B2 (en) * 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6894343B2 (en) * 2001-05-18 2005-05-17 Sandisk Corporation Floating gate memory cells utilizing substrate trenches to scale down their size
US8815654B2 (en) * 2007-06-14 2014-08-26 International Business Machines Corporation Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041099A (ko) * 1997-11-21 1999-06-15 구본준 반도체장치의 분리형 게이트 플래쉬 셀 및 그의 제조방법
JP2002222877A (ja) * 2001-01-26 2002-08-09 Sharp Corp 半導体記憶装置およびその製造方法
JP2004273643A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
CN1988161A (zh) 2007-06-27
KR20070066019A (ko) 2007-06-27
US20070138537A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US6670671B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US6301155B1 (en) Non-volatile semiconductor memory device and method of reading same
US6541326B2 (en) Nonvolatile semiconductor memory device and process of production and write method thereof
US8084316B2 (en) Method of fabricating single transistor floating-body DRAM devices having vertical channel transistor structures
US7696557B2 (en) Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US10818594B2 (en) Semiconductor device
US6417081B1 (en) Process for reduction of capacitance of a bitline for a non-volatile memory cell
KR20080001066A (ko) 비휘발성 메모리 소자 및 그 제조 방법
GB2417131A (en) Semiconductor memory device
US9153592B2 (en) High density vertical structure nitride flash memory
CN100466293C (zh) 闪存器件及其制造方法
US20100270607A1 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US20080179656A1 (en) Semiconductor device, nonvolatile semiconductor memory device and manufacturing method of semiconductor device
KR100764448B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20070252190A1 (en) Nonvolatile memory device and method for manufacturing the same
US10388660B2 (en) Semiconductor device and method for manufacturing the same
KR20080103242A (ko) 비휘발성 메모리 소자의 제조방법
JP2000138300A (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8222685B2 (en) Flash memory device and method for manufacturing the same
US7718491B2 (en) Method for making a NAND Memory device with inversion bit lines
JP2013004675A (ja) 半導体記憶装置およびその製造方法
KR20090052989A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee