KR100764062B1 - 항공기의 다중화 컴퓨터 시스템 - Google Patents

항공기의 다중화 컴퓨터 시스템 Download PDF

Info

Publication number
KR100764062B1
KR100764062B1 KR1020060039269A KR20060039269A KR100764062B1 KR 100764062 B1 KR100764062 B1 KR 100764062B1 KR 1020060039269 A KR1020060039269 A KR 1020060039269A KR 20060039269 A KR20060039269 A KR 20060039269A KR 100764062 B1 KR100764062 B1 KR 100764062B1
Authority
KR
South Korea
Prior art keywords
input
output
hardware
software
control signal
Prior art date
Application number
KR1020060039269A
Other languages
English (en)
Inventor
윤성욱
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020060039269A priority Critical patent/KR100764062B1/ko
Application granted granted Critical
Publication of KR100764062B1 publication Critical patent/KR100764062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control By Computers (AREA)

Abstract

본 발명은 항공기의 다중화 컴퓨터 시스템에 관한 것으로,
본 발명은 응용 프로그램의 제어신호를 입출력 인터페이스 소프트웨어를 통해서 출력하는 프로세서모듈과; 상기 프로세서 모듈로부터 제어신호를 받아 하드웨어 형상이 기록된 테이블의 정보에 의하여 구동하는 다수의 입출력모듈로 구성하여 상기 프로세서 모듈의 응용 소프트웨어는 입출력 인터페이스 소프트웨어를 통해서 제어신호를 입출력모듈에 출력하고, 상기 입출력모듈에서 하드웨어 형상을 기록하는 하드웨어 형상 테이블의 정보에 따라 동작하게 되므로 상기 하드웨어 형상 테이블의 변경만으로 다중화 컴퓨터의 입출력 형상을 쉽게 변경할 수 있어 수시로 발생 되는 다중화 시스템의 입출력 형상 변경 요구와 다양한 개발 프로그램에 쉽게 대처할 수 있어 개발 비용 및 위험성을 줄일 수 있게 되는 것이다.
항공기, 다중화 컴퓨터, 하드웨어 형상 테이블

Description

항공기의 다중화 컴퓨터 시스템{MULTIPLEX COMPUTER SYSTEM OF AIRCRAFT}
도 1은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 블럭도
도 2는 본 발명의 일실시예에 따른 하드웨어 구성 테이블
도 3은 본 발명의 일실시예에 따른 하드웨어 구성 테이블의 옵션 정보구조도
도 4는 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 다중화 블럭도
도 5는 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 프로세스 모듈의 소프트웨어 제어 흐름도
도 6은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 입출력모듈의 신호입력 즉시 교차 채널 데이터 링크 전송도
도 7은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 입출력모듈의 주소 맵
도 8은 본 발명의 일실시예에 따른 항공기 컴퓨터 시스템의 다중화 시스템의 블럭도.
도 9는 본발명의 일실시예에 따른 항공기 컴퓨터 시스템의 다중화 방식의 외부신호 출력 블럭도
*도면의 주요부분에 대한 부호의 설명*
10; 프로세서 모듈 11; 응용 소프트웨어
12; 입출력인터페이스 소프트웨어
13; 하드웨어 형상 제어 소프트웨어
20; 입출력 모듈 21; 듀얼 포트 메모리
22; 입출력 제어기 23; 입출력장치
24; 교차 채널 데이터 링크 25; 하드웨어 형상 테이블
본 발명은 항공기의 다중화 컴퓨터 시스템에 관한 것으로, 상세하게는 항공기에 탑재되는 다중화 컴퓨터에 유연한 입출력 구조를 갖도록 하여 다양한 개발에 신속하고 손쉽게 대처할 수 있도록 한 항공기의 다중화 컴퓨터 시스템에 관한 것이다.
일반적으로 항공기에는 생존성을 높이기 위하여 높은 신뢰성의 다중화 컴퓨터가 탑재되게 되는데, 이때 상기 다중화 컴퓨터는 많은 경우 항공기 별로 개발하게 되며, 현대에 와서는 새로운 항공기 개발 프로그램이 늘고 있어, 상기 다중화 컴퓨터의 시스템 요구사항 역시 다양화될 뿐만 아니라, 빈번하게 설계 요구사항이 변경되고 있다.
이러한 이유로 다중화 컴퓨터 시스템의 설계 요구사항이 변경될 경우 새롭게 수행되는 시험평가 등의 이유로 개발에 적은 않은 시간과 비용이 소요되게 된다.
특히 외부 입출력에 대한 설계 요구가 비교적 빈번하게 변경되고 있고, 이러 한 변경은 자원의 재사용성이 미흡하여 작업 개발에 투입되는 시간과 자원의 낭비를 초래하게 되는 문제점이 있다.
본 발명의 목적은 다중화 컴퓨터의 소프트웨어와 하드웨어를 최대한 분리하고, 외부 입출력의 기능적 형상을 소프트웨어가 제어할 수 있도록 하여 소프트웨어의 하드웨어에 대한 독립성 및 기개발 설계의 재사용성을 높여주는 데 있다.
본 발명의 다른 목적은 수시로 발생되는 다중화 컴퓨터 시스템의 입출력 형상 변경 요구사항에 하드웨어나 소프트웨어의 설계 변경을 최소화하면서 신속하게 대처할 수 있어 다양한 개발요구에 개발 위험성을 줄이고자 하는 데 있다.
상기의 목적을 실현하기 위하여 본 발명은 응용 프로그램의 제어신호를 입출력 인터페이스 소프트웨어를 통해서 출력하는 프로세서모듈과; 상기 프로세서 모듈로부터 제어신호를 받아 하드웨어 형상이 기록된 테이블의 정보에 의하여 구동하는 다수의 입출력모듈을 포함한다.
상기 프로세서모듈은 개발 프로그램이 응용된 응용소프트웨어와; 상기 응용소프트웨어의 프로그램을 입출력하는 입출력 인터페이스 소프트웨어와; 하드웨어 형상을 제어하는 하드웨어 형상 제어 소프트웨어를 포함한다.
상기 입출력모듈은 상기 프로세서모듈의 입출력 인터페이스 소프트웨어에서 출력되는 제어신호를 입출력 저장하는 듀얼 포트 메모리와;
상기 듀얼 포트 메모리에서 출력되는 제어신호를 입출력장치 및 교차채널데이터링크에 출력하고, 상기 입출력장치 및 교차 채널 데이터 링크에서 입력되는 제 어신호를 상기 듀얼 포트 메모리에 전송하는 입출력제어기와;
상기 입출력제어기에서 출력되는 제어신호를 받아 동작하는 입출력장치 및 다른 다중화 컴퓨터에 전송하는 교차 채널 데이터 링크와;
상기 프로세서모듈의 하드웨어 형성 제어 소프트웨어에서 출력되는 제어신호에 의하여 하드웨어 형상을 결정하여 상기 하드웨어 형상을 변경하고, 상기 입출력 제어기에 전송하는 하드웨어 형상 테이블을 포함한다.
따라서 본 발명에 의하면 프로세서 모듈의 응용 소프트웨어는 입출력 인터페이스 소프트웨어를 통해서 제어신호를 입출력모듈에 출력하고, 상기 입출력모듈에서 하드웨어 형상을 기록하는 하드웨어 형상 테이블의 정보에 따라 동작하게 되므로 상기 하드웨어 형상 테이블의 변경만으로 다중화 컴퓨터의 입출력 형상을 쉽게 변경할 수 있어 수시로 발생 되는 다중화 시스템의 입출력 형상 변경 요구와 다양한 개발 프로그램에 쉽게 대처할 수 있어 개발 비용 및 위험성을 줄일 수 있게 되는 것이다.
이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 블럭도이고, 도 2는 본 발명의 일실시예에 따른 하드웨어 구성 테이블이며, 도 3은 본 발명의 일실시예에 따른 하드웨어 구성 테이블의 옵션 정보 구조도이고, 도 4는 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 다중화 시스템 블럭도이며, 도 5는 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 프로세스 모듈의 소프트웨어 제 어 흐름도이고, 도 6은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 입출력모듈의 신호입력 즉시 교차 채널 데이터 링크전송도 이며, 도 7은 본 발명의 일실시예에 따른 항공기의 컴퓨터 시스템의 입출력모듈의 주소 맵 이고, 도 8은 본 발명의 일실시예에 따른 항공기 컴퓨터 시스템의 다중화 시스템의 블럭도이며, 도 9는 본발명의 일실시예에 따른 항공기 컴퓨터 시스템의 다중화 방식의 외부신호 출력 블럭도로서, 본 발명 항공기 컴퓨터 시스템은 프로세서 모듈(10)와 입출력 모듈(20)로 구성된다.
상기 프로세서 모듈(10)은 프로그램에 의한 소정의 제어신호를 출력하는 모듈로서, 내부에 응용 소프트웨어(11), 입출력 인터페이스 소프트웨어(12), 하드웨어 형상제어 소프트웨어(13)를 포함한다.
상기 응용 소프트웨어(11)는 개발 프로그램이 저장된 소프트웨어이다.
상기 입출력 인터페이스 소프트웨어(12)는 상기 응용소프트웨어의 프로그램을 입출력하는 소프트웨어이다.
상기 하드웨어 형상 제어 소프트웨어(13)는 하드웨어 형상을 제어하는 소프트웨어이다.
상기 입출력 모듈(20)은 상기 프로세서모듈(10)의 입출력 인터페이스 소프트웨어(12)로부터 출력되는 제어신호를 입출력하는 모듈로서, 듀얼 포트 메모리(21), 입출력제어기(22), 입출력장치(23), 교차 채널 데이터 링크(24), 하드웨어 형상 테이블(25)를 포함한다.
상기 듀얼 포트 메모리(21)는 듀얼 포트 메모리(Dual port memory)로 구성되 어 입력되는 신호를 지정된 메모리 위치에 저장하거나, 메모리의 제어신호를 출력한다.
상기 입출력제어기(22)는 상기 입출력 인터페이스(21)에서 출력되는 제어신호를 입출력장치(23) 및 교차 채널 데이터 링크(24)에 출력하고, 상기 입출력장치(23)및 교차 채널 데이터 링크(24)에서 입력되는 제어신호를 상기 듀얼 포트 메모리(21)에 전송한다.
상기 입출력제어기(22)는 하드웨어 형상 테이블(25)의 설정값에 따라 듀얼 포트 메모리(21)의 저장 영역과 입출력 장치(23) 및 교차 채널 데이터 링크(24) 사이에 저장된 라벨의 신호를 옵션에 따라 중계한다.
상기 입출력장치(23)는 상기 입출력 제어기(22)에서 출력되는 제어신호를 입출력한다.
상기 교차 채널 데이터 링크(24)는 상기 입출력 제어기(22)에서 출력되는 제어신호를 다른 다중화 컴퓨터에 전송한다.
상기 하드웨어 형상 테이블(25)은 상기 프로세서 모듈(10)의 하드웨어 형성 제어 소프트웨어(13)에서 출력되는 제어신호에 의하여 하드웨어 형상을 결정하여 상기 하드웨어 형상을 변경하고 상기 입출력제어기(22)에 전송한다.
상기 하드웨어 형상 테이블(25)은 도 2에 도시한 바와 같이, 임의로 규정한 수만큼의 신호를 각각의 고유의 장치번호(DEVICE ID), 장치에 사용하는 신호들의 개수, 신호들의 고유 라벨(Label 0 - Label n-1), 신호들이 저장되는 기억장치의 주소(Store 0 - Store n-1), 신호들을 위한 장치의 동작옵션(0ption 0 - Option n- 1)로 구성된다.
상기 하드웨어 형상 테이블(25)의 동작옵션은 도 3에 도시한 바와 같이, 교차 채널 데이터 링크(CCDL); 해당 신호를 교차 채널 데이터 링크(CCDL)를 통해 다른 채널로 전송할 것인가 여부를 결정한다.
즉시 전송(Immediate Transfer)은 입력신호를 바로 교차 채널 데이터 링크에 전송할 것인가 여부를 결정한다.
증가(Increamental)는 저장(store)에서 시작되는 주소를 증가시키면서 입출력을 수행할 것인가 여부를 결정한다.
라벨 체크(Label Check)는 신호 입출력시 라벨을 검사할 것인가 여부를 결정한다.
액티브/액티브(Active/Active)는 다중화 컴퓨터의 외부 신호 출력 방식을 결정한다.
상기와 같이 구성된 본 발명은 프로세서 모듈(10)의 하드웨어 형상 제어 소프트웨어(13)가 입출력 모듈(20)의 하드웨어 형상 테이블(25)에 하드웨어 형상 테이블 값을 다중화 시스템에 맞게 설정하게 되면, 상기 입출력 모듈(20)에서는 입출력 제어기(22)가 입출력장치(23)를 하드웨어 형상 테이블(25)의 라벨, 저장, 옵션 정보를 가지고 제어하게 된다.
상기 프로세서 모듈(10)과 입출력 모듈(20)은 듀얼 포트 메모리(21)를 통해서 서로 신호를 교환하며, 입출력 제어기(22)는 하드웨어 형상 테이블(25)의 설정값에 따라 입출력장치(23)를 제어하여 입출력 신호들을 하드웨어 형상 테이블(25) 의 저장이 지정하는 듀얼 포트 메모리(21)의 적절한 위치에 기록하게 된다.
상기 프로세서 모듈(10)의 입출력 소프트웨어(12)는 입출력 모듈(20)의 듀얼 포트 메모리(21)와 입출력 신호를 교환하게 된다.
여기서 상기 입출력 제어기(22)에서는 저장 위치에 지정되어 있는 고유 라벨의 신호를 옵션에 따라 처리하게 되며, 해당 신호에 대한 다중화 관리가 필요한 경우, 도 4에 도시한 바와 같이, 교차 채널 데이터 링크(CCDL)를 통해서 다른 채널(다른 다중화 컴퓨터)로 전송하게 되는바, 즉 교차 채널 데이터 링크(CCDL) 필드에 "1"이 설정되면 입출력 제어기(22)는 도 5에 도시한 바와 같이, 프로세서 모듈(10)의 소프트웨어의 제어 또는 자동으로 해당 신호를 교차 채널 데이터 링크(CCDL)를 통해 다른 채널로 전송한다.
상기 교차 채널 데이터 링크(CCDL)필드는 다중화 관리의 대상신호가 입력되었을 때 바로 교차 채널 데이터 링크(CCDL) 전송을 수행할 것인가, 아니면 프로세서 모듈(10)의 소프트웨어에 따라 교차 채널 데이터 링크(CCDL) 전송을 수행할 것인지를 결정하게 되는데, 상기 프로세서 모듈(10)의 소프트웨어에 의한 교차 채널 데이터 링크(CCDL)전송은 소프트웨어의 설계 및 해석이 비교적 간단하고 명확한 장점이 있다.
그러나 상기 교차 채널 데이터 링크(CCDL)전송시 상기 프로세서 모듈(10)의 소프트웨어의 기능은 제한되며, 다중화 관리의 대상신호의 용량이 클 경우 프로세서 모듈(10)의 점유율이 높아지는 단점이 있다. 이 경우 상대적으로 복잡하지만 도 6에 도시한 바와 같이 신호입력 즉시 교차 채널 데이터 링크(CCDL)전송을 수행할 필요성이 생기며 "즉시 전송" 플래그를 "1"로 설정한다.
그리고 상기 필드는 신호 입출력시 "저장"에서 시작되는 주소를 도 7에 도시한 바와 같이 "증가"시키면서 입출력을 수행할 것인지 여부를 결정하게 된다. 이때 보통 이 기능은 불록 단위의 신호나 필터 처리를 위하여 사용된다.
상기 필드는 신호 입출력시 하드웨어 형상 테이블(25)의 라벨 정보와 비교하여 등록되지 않은 라벨일 경우 입출력 수행을 차단하게 된다.
한편 상기 다중화 시스템의 외부 출력은 외부장비에서 사용하는 방법에 따라 액티브/액티브 방식과 액티브/대기 방식으로 나누게 되며, 상기 필드에서는 액티브/액티브 방식은 다중화 시스템의 모든 구성품이 동시에 동작하며, 다중화 컴퓨터가 정상 동작하는 한 도 4에 도시한 바와 같이, 모든 채널에서 동일하게 외부 제어신호를 출력하게 된다.
반면에 액티브/대기 방식은 도 8에 도시한 바와 같이 정상 동작하는 채널 가운데 우선순위가 가장 높은 채널에서만 외부 제어신호가 출력된다.
따라서 상기 액티브/대기 방식의 다중화 시스템을 구현하기 위해서는 컴퓨터의 외부 출력을 하이 임피던스(High Impedance)상태로 놓을 수 있어야 하고, 이를 위해서 하드웨어 형상 테이블(25)의 액티브/액티브 필드신호를 사용하여 외부 출력장치를 제어하여야 하며, 상기 외부 출력장치를 제어하기 위하여 도 9에 도시한 바와 같이, 트리 게이트 버퍼(Tri State Buffer)와 오아 게이트(OR Gate)를 구성하여, 옵션(OPTION)의 액티브/액티브(ACTIVE/ACTIVE) 필드 값이 "1"로 설정될 경우 트리 게이트 버퍼는 채널 인에이블 신호에 관계없이 항상 출력 값을 내보내어 다중 화 시스템이 액티브/액티브 방식으로 동작하게 되지만, 상기 액티브/액티브 필드값이 "0"이 될 경우, 출력 버퍼는 채널 인에이블 신호에 제어를 받아 트리 게이트 버퍼를 열고 또는 닫을 수 있으므로 액티브/대기 방식을 구현할 수 있어 다중화 시스템을 수행하게 되는 것이다.
이상에서 설명한 바와 같이 본 발명은 프로세서 모듈과 입출력모듈로 구성되는 다중화 컴퓨터에서 상기 프로세서 모듈의 응용 소프트웨어를 입출력 인터페이스 소프트웨어를 통해서 제어신호를 출력하게 되고, 상기 입출력모듈에서는 하드웨어 형상을 기록하는 하드웨어 형상 테이블의 정보에 따른 하드웨어 형상에 따라 동작하게 되므로 상기 하드웨어 형상 테이블의 변경만으로도 다중화 컴퓨터의 입출력 하드웨어 형상을 쉽게 변경할 수 있어 수시로 발생되는 다중화 시스템의 입출력 하드웨어 형상 변경 요구와 다양한 개발 프로그램에 더 작은 비용과 개발 위험을 대처는 물론 단순 입출력 변경시에도 하드웨어나 소프트웨어 변경 없이 신속하고 손쉽게 대처할 수 있게 되는 것이다.

Claims (5)

  1. 응용 프로그램의 제어신호를 입출력 인터페이스 소프트웨어를 통해서 출력하는 프로세서 모듈과; 상기 프로세서 모듈로부터 제어신호를 받아 하드웨어 형상이 기록된 테이블의 정보에 의하여 구동하는 다수의 입출력모듈을 포함하는 항공기의 다중화 컴퓨터 시스템.
  2. 제 1 항에 있어서, 상기 프로세서모듈은 개발 프로그램이 응용된 응용소프트웨어와; 상기 응용소프트웨어의 프로그램을 입출력하는 입출력 인터페이스 소프트웨어와; 하드웨어 형상을 제어하는 하드웨어 형상 제어 소프트웨어를 포함하는 항공기의 다중화 컴퓨터 시스템.
  3. 제 1 항에 있어서, 상기 입출력모듈은 상기 프로세서모듈의 입출력 인터페이스 소프트웨어에서 출력되는 제어신호를 입출력 저장하는 듀얼 포트 메모리와;
    상기 듀얼 포트 메모리에서 출력되는 제어신호를 입출력장치 및 교차채널데이터링크에 출력하고, 상기 입출력장치 및 교차채널데이터링크에서 입력되는 제어신호를 상기 듀얼 포트 메모리에 전송하는 입출력제어기와;
    상기 입출력제어기에서 출력되는 제어신호를 받아 동작하는 입출력장치 및 다른 다중화 컴퓨터에 전송하는 교차 채널 데이터 링크와;
    상기 프로세서모듈의 하드웨어 형성 제어 소프트웨어에서 출력되는 제어신호 에 의하여 하드웨어 형상을 결정하여 상기 하드웨어 형상을 변경하고, 상기 입출력 제어기에 전송하는 하드웨어 형상 테이블을 포함하는 항공기의 다중화 컴퓨터 시스템.
  4. 제 3 항에 있어서, 상기 하드웨어 형상 테이블은 임의로 규정한 수만큼의 신호를 각각의 고유의 장치번호(DEVICE ID), 장치에 사용하는 신호들의 개수, 신호들의 고유 라벨(Label 0 - Label n-1), 신호들이 저장되는 기억장치의 주소(Store 0 - Store n-1), 신호들을 위한 장치의 동작옵션(0ption 0 - Option n-1)을 포함하는 항공기의 다중화 컴퓨터 시스템.
  5. 제 4 항에 있어서, 상기 하드웨어 형상 테이블의 동작 옵션은 해당 신호를 교차 채널 데이터 링크를 통해 다른 채널로 전송할 것인가 여부를 결정하는 교차 채널 데이터 링크; 입력신호를 바로 교차 채널 데이터 링크에 전송할 것인가 여부를 결정하는 즉시 전송; 저장에서 시작되는 주소를 증가시키면서 입출력을 수행할 것인가 여부를 결정하는 증가; 신호 입출력시 라벨을 검사할 것인가 여부를 결정하는 라벨 체크; 다중화 컴퓨터의 외부 신호 출력 방식을 결정하는 액티브/액티브를 포함하는 항공기의 다중화 컴퓨터 시스템.
KR1020060039269A 2006-05-01 2006-05-01 항공기의 다중화 컴퓨터 시스템 KR100764062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060039269A KR100764062B1 (ko) 2006-05-01 2006-05-01 항공기의 다중화 컴퓨터 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060039269A KR100764062B1 (ko) 2006-05-01 2006-05-01 항공기의 다중화 컴퓨터 시스템

Publications (1)

Publication Number Publication Date
KR100764062B1 true KR100764062B1 (ko) 2007-10-09

Family

ID=39419305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039269A KR100764062B1 (ko) 2006-05-01 2006-05-01 항공기의 다중화 컴퓨터 시스템

Country Status (1)

Country Link
KR (1) KR100764062B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2677437A1 (en) * 2012-06-21 2013-12-25 Honeywell International Inc. Method and system for implementing software-selectable multipurpose aircraft pins

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143379A (ja) * 1991-11-19 1993-06-11 Toshiba Corp プログラム監視装置
KR19990082423A (ko) * 1996-02-16 1999-11-25 가나이 쓰도무 멀티포트메모리 및 그것을 액세스하는 데이타처리장치
EP1050817A1 (en) 1999-05-07 2000-11-08 THOMSON multimedia Method for testing software modules
KR20050066511A (ko) * 2003-12-26 2005-06-30 삼성전자주식회사 입력 관리 장치 및 방법
KR20050120350A (ko) * 2004-06-18 2005-12-22 주식회사 파이오링크 입출력 포트의 다중화 장치
JP2006178557A (ja) 2004-12-21 2006-07-06 Nec Corp コンピュータシステム及びエラー処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143379A (ja) * 1991-11-19 1993-06-11 Toshiba Corp プログラム監視装置
KR19990082423A (ko) * 1996-02-16 1999-11-25 가나이 쓰도무 멀티포트메모리 및 그것을 액세스하는 데이타처리장치
EP1050817A1 (en) 1999-05-07 2000-11-08 THOMSON multimedia Method for testing software modules
KR20050066511A (ko) * 2003-12-26 2005-06-30 삼성전자주식회사 입력 관리 장치 및 방법
KR20050120350A (ko) * 2004-06-18 2005-12-22 주식회사 파이오링크 입출력 포트의 다중화 장치
JP2006178557A (ja) 2004-12-21 2006-07-06 Nec Corp コンピュータシステム及びエラー処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2677437A1 (en) * 2012-06-21 2013-12-25 Honeywell International Inc. Method and system for implementing software-selectable multipurpose aircraft pins
US8855836B2 (en) 2012-06-21 2014-10-07 Honeywell International Inc. Methods and systems for implementing software-selectable multipurpose aircraft pins

Similar Documents

Publication Publication Date Title
US5446841A (en) Multi-processor system having shared memory for storing the communication information used in communicating between processors
US20070288204A1 (en) Device for remote diagnostics of a field device
CN101300556A (zh) 支持内存系统中不定的读出数据等待时间的方法和系统
JP2004021556A5 (ko)
US8151026B2 (en) Method and system for secure communication between processor partitions
EP1701271A1 (en) Electronic apparatus system with master node and slave node
CN101295255B (zh) 固件更新系统及方法
US20080082681A1 (en) Programmable logic control device with integrated database driver
CN107368219B (zh) 触摸响应方法、芯片及智能设备
CN102402422A (zh) 处理器组件及该组件内存共享的方法
KR19980069899A (ko) 대기 용장화 시스템
KR100764062B1 (ko) 항공기의 다중화 컴퓨터 시스템
CN104252416A (zh) 一种加速器以及数据处理方法
CN109800202B (zh) 一种基于pcie的数据传输系统、方法及装置
CN116300780B (zh) 零部件配置方法、装置、电子设备及存储介质
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
JP6517474B2 (ja) プログラマブルコントローラ、及び演算処理システム
EP1936514A1 (en) Operation processing device
US20130239110A1 (en) Detaching method and recording medium
US5528768A (en) Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory
CN111478947A (zh) 主备控制板实时同步方法及系统
JP2006236371A (ja) 制御システム
CN105591854A (zh) 一种基于串行总线的交互方法、装置以及系统
CN107783722B (zh) 数据传输方法和数据转发装置
CN115086579B (zh) 视频矩阵冗余备份方法、装置、终端设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130617

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 13