KR100763086B1 - 증가된 계산 효율을 갖는 방법, 수신기, 및 등화기 - Google Patents

증가된 계산 효율을 갖는 방법, 수신기, 및 등화기 Download PDF

Info

Publication number
KR100763086B1
KR100763086B1 KR1020027009846A KR20027009846A KR100763086B1 KR 100763086 B1 KR100763086 B1 KR 100763086B1 KR 1020027009846 A KR1020027009846 A KR 1020027009846A KR 20027009846 A KR20027009846 A KR 20027009846A KR 100763086 B1 KR100763086 B1 KR 100763086B1
Authority
KR
South Korea
Prior art keywords
metric
variable
state
difference
branch
Prior art date
Application number
KR1020027009846A
Other languages
English (en)
Other versions
KR20020072575A (ko
Inventor
장지캄비즈시.
라메쉬라자람
휴데니스
쳉중-푸
Original Assignee
에릭슨 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭슨 인크. filed Critical 에릭슨 인크.
Publication of KR20020072575A publication Critical patent/KR20020072575A/ko
Application granted granted Critical
Publication of KR100763086B1 publication Critical patent/KR100763086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03184—Details concerning the metric
    • H04L25/03197—Details concerning the metric methods of calculation involving metrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03401—PSK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03235—Trellis search techniques with state-reduction using feedback filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Treatment Of Liquids With Adsorbents In General (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)
  • Optical Communication System (AREA)
  • Networks Using Active Elements (AREA)

Abstract

DFSE 등화기에서 이전의 가정된 트렐리스 상태로부터 현재의 가능한 각 상태로의 각 분기와 관련된 메트릭이 계산될 수 있다. 특히, 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각각의 분기 메트릭에 공통인 분기 메트릭의 공통부가 계산될 수 있으며, 또한 분기 메트릭의 공통부와 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각각의 분기 메트릭 간의 차이를 나타내는 차이 변수가 계산될 수 있다. 다음으로, 분기 메트릭의 공통부 및 각 차이 변수가 조합되어 현재의 가능한 각 상태에 대한 각각의 메트릭을 제공할 수 있다.
DFSE 등화기, 트렐리스, 분기 메트릭, 차이 변수

Description

증가된 계산 효율을 갖는 방법, 수신기, 및 등화기{METHODS, RECEIVERS AND EQUALIZERS HAVING INCREASED COMPUTATIONAL EFFICIENCY}
본 발명은 통신 분야에 관한 것으로서, 특히 수신 방법 및 시스템에 관한 것이다.
디지털 무선 통신 시스템은 무선 채널에 분포하는 시간 분산 및/또는 지연으로 인해 나타나는 심볼간 간섭(ISI)을 보상하기 위해 등화를 사용한다. 일반적으로, 최대 확률론적 시퀀스 추정(Maxium Likelihood Sequence Estimation:MLSE) 등화기(또한, 비터비(Viterbi) 등화기로 공지되어 있음)와 같은 비선형 등화기는 코히어런트 복조(coherent demodulation)를 제공함으로써 상기 디지털 무선 통신 시스템에서의 심볼간 간섭(ISI)을 보상하는데 사용될 수 있다. MLSE 등화기는 전송된 심볼 시퀀스에 대해 다양한 가설을 고려하여, 분산적인 무선 채널의 모델을 이용하여, 어떤 가설이 수신된 샘플에 가장 적합한지를 결정한다. 이러한 결정은 비터비 알고리즘을 이용하여 실현될 수 있다. MLSE 등화 기술은, 예컨대 J.C.Proakis에 의해 McGraw-Hill(1995) page 589-593, Digital Communications에 개시되어 있다. 그러나, MLSE 등화기는 구현하기 어려울 수 있다.
MLSE 등화기를 이용하면, 전송된 심볼(s(n))은 8PSK 콘스텔레이션 (constellation):
Figure 112007032848613-pct00001
으로부터 값을 취할 수 있으며, 무선 채널을 통해 무선 수신기로 전송될 수 있다. 수신기에서는, 수신된 신호가 필터링되고, 증폭되어, I 및 Q 반송파를 이용하여 믹스 다운(mix down)된 다음, 수신된 신호 스트림(r(n))을 제공하여 매 심볼 주기(T)마다 한 번씩 샘플링된다. 이러한 예에서, 채널은 L 광선(rays)을 포함하여 다음과 같이 될 수 있다:
Figure 112002024796565-pct00002
상기 식에서, h(i)는 복소수 값의 채널 탭을 나타내고, w(n)은 추가 잡음 또는 간섭이다.
전송된 8PSK 심볼의 수를 나타내는데 N을 사용하면, 길이(N)의 8N 가능 전송 시퀀스가 나타나게 된다. 비터비 알고리즘/등화기는 트렐리스(trellis)를 이동시킴으로써 최적의 시퀀스를 결정하는 방법을 제공한다. 트렐리스는 n=0, n=1, n=2, ..., n=N-1로 표시된 N개의 단계를 갖는다. 단계(n-1)에서 비터비 알고리즘의 트렐리스의 상태는 X(n-1)=[s(n-1}, ..., s(n-L+1)] 형태의 벡터이다. 즉, 마지막(L-1)이 시간(n-1)에 가장 최근 수신된 심볼이다. 상태 벡터의 각 요소가 8개의 가능 값을 가지므로, 비터비 트렐리스가 8L-1개의 각기 다른 가능(가정) 값을 가져, 비터비 트렐리스는 각 단계에서 8L-1개의 상이한 가능 상태를 갖는다. 시간(n-1)에서의 각 상태와 관련하여, 시간 "0" 에서 시간 "n-1"까지의 n-투플(tuple)의 8PSK 심볼 및 누적된(총) 경로 메트릭(metric) M(X(n-1))을 포함하는 저장된 경로 히스토리가 나타나게 된다. 트렐리스의 n-번째 단계에서, 이전 상태(X(n-1))로부터 현재 상태(X(n))로의 상태 천이에 상응하는 분기 메트릭은 다음 식을 이용하여 계산된다:
Figure 112002024796565-pct00003
다음으로, 상기 분기 메트릭이 누적된 경로 메트릭(M(X(n-1))에 가산된다. 상태(X(n))의 누적된 경로 메트릭은 다음 식에 따라 얻어진다:
Figure 112002024796565-pct00004
누적된 경로 메트릭에서, X(n)으로의 유효한 상태 천이를 갖는 X(n-1)들에 최소화가 이루어진다. 각 다음 상태(X(n))로의 유효한 천이가 8개 있으므로, 비터비 트렐리스의 각 단계에서는 8L개의 상이한 분기 메트릭이 계산될 필요가 있다. 따라서, 분기 메트릭 계산에 의해 좌우되는 비터비 알고리즘의 복잡도는 채널 탭(L)의 수가 클 때 매우 높아질 수 있다. 5-탭 채널(즉, L=5)의 경우, 비터비 트렐리스의 각 단계에서 32,768 개의 분기 메트릭이 계산될 필요가 있다.
따라서, 트렐리스의 각 단계서의 분기 메트릭 계산의 수를 줄임으로써, 특히 트렐리스의 상태의 수를 줄임으로써, 계산 복잡도를 감소시키기 위해 결정 피드백 시퀀스 추정(Decision Feedback Sequence Estimation:DFSE) 등화기가 제안되어 왔다. DFSE 등화기는 예컨대, A.Duel-Hallen 등에 의해 1989, 5월, IEEE Transaction on Communications, Vol.37, N0.5, Delayed Decision-Feedback Sequence Estimation에 개시되어 있으며, 상기 개시는 본원에서 전반적으로 참조되어 있다. DFSE 등화기에서, L 채널은 LMLSE 탭과 LDFSE 탭으로 분리되어 L=LMLSE+LDFSE가 될 수 있다. 즉, 채널 탭 h(0)...h(LMLSE-1)을 LMLSE 탭이라 하고, 채널 탭 h(LMLSE)...h(L-1)을 LDFSE 채널 탭이라 한다. DFSE 알고리즘에 사용된 트렐리스의 n-번째 단계는 가장 최근의 LMLSE-1 심볼의 벡터에 상응하여 8LMLSE-1 상태를 갖는다: XDFSE(n)=[s(n-1),..., s(n-LMLSE+1)]. 또한, 시간 n-1에, 각 DFSE 상태와 관련되는 시간 "0"에서 시간 "n-1"로의 n-투플의 8PSK 심볼을 포함하는 저장된 경로 히스토리가 존재한다. DFSE 알고리즘은 비터비 알고리즘과 유사하게 동작한다. DFSE 알고리즘은 DFSE 트렐리스 상에서 동작하며, 각 분기 메트릭은 다음 식을 따라 계산된다:
Figure 112002024796565-pct00005
식 4에서, 심볼 (s(n-1), ..., s(n-LMLSE+1))은 시간 n-1에서 가정된 상태 및 시간 n에서의 현재 상태로부터, 즉 (X(n-1), X(n))로부터 얻어진다. 심볼
Figure 112002024796565-pct00006
은 이전 상태 X(n-1)와 관련된 경로 히스토리로부터 얻어진다.
DFSE 트렐리스의 각 단계에서의 상태의 수가 8LMLSE-1이며, 각 상태로부터 8 분기가 팬-아웃(fan-out)하여, DFSE 트렐리스의 각 단계에서는 8LMLSE 분기 메트릭이 계산될 필요가 있다. 5-탭의 채널과 2 MLSE 탭(LMLSE=2)을 이용하면, DFSE 트렐리스의 각 단계에서 64 분기 메트릭이 계산될 필요가 있다(비터비 트렐리스에서의 32,768 분기 메트릭과 비교).
DFSE 알고리즘이 상기 논의된 바와 같음에도 불구하고, 종래 기술에서는 계속해서 계산 복잡도가 감소된 더욱 개선된 DFSE 등화기가 요구되고 있다.
본 발명에 따르면, 방법, 수신기, 및 등화기는 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 분기 메트릭 각각에 공통인 분기 메트릭의 공통부를 계산할 수 있으며, 이전의 가정된 트렐리스 상태로부터 현재의 가능한 각 상태로의 분기 메트릭 각각과 분기 메트릭의 공통부 사이의 차이를 나타내는 차이 변수(difference variable)가 계산될 수 있다. 다음으로, 분기 메트릭의 공통부와 각 차이 변수가 조합되어 현재의 가능한 각 상태에 대한 각각의 메트릭을 제공할 수 있다. 따라서, DFSE 등화기에서의 메트릭을 계산하는데 사용되는 계산의 총 수가 감소됨에 따라, 본 발명에 따른 방법, 수신기 및 등화기의 복잡도를 줄이고 및/또는 성능을 개선한다. 예컨대, 본 발명에 따른 등화기를 구현하는데 사용되는 디지털 신호 처리기가 더욱 효율적으로 메트릭을 계산할 수 있으며, 이와 같은 효율 중가에 의해, 덜 복잡한 디지털 신호 처리기가 사용될 수 있고 및/또는 메트릭이 계산되는 속도가 증가될 수 있다.
본 발명의 동작은, 예컨대 두 개의 MLSE 탭을 가지며 트렐리스의 각 단계에서 8개의 가능 상태가 존재하도록 8-PSK 변조를 제공하는 DFSE 등화기를 이용하여 구현될 수 있다. 설명을 위해 두 개의 MLSE 탭이 논의되어 있지만, 본 발명에 따라 임의의 수의 MLSE 탭이 사용될 수 있다. 또한, 분기 메트릭의 공통부와 각 차이 변수를 조합하는 것은 8개의 가능한 현재 상태의 각 상태와 각각 관련하는 8개의 메트릭을 제공하는 것을 포함할 수 있다. 이 외에도, 차이 변수를 계산하는 것은 네 개의 차이 변수를 계산하는 것을 포함할 수 있다. 따라서, 분기 메트릭의 공통부와 각 차이 변수와의 조합은, 네 개의 차이 변수 각각을 분기 메트릭의 공통부에 가산하여 네 개의 메트릭을 제공하고, 분기 메트릭의 공통부로부터 네 개의 차이 변수 각각을 감산하여 또 다른 네 개의 메트릭의 제공하는 것을 포함할 수 있다. 즉, 네 개의 차이 변수 각각이 분기 메트릭의 공통부에 가산되고 분기 메트릭의 공통부로부터 감산되어 8개의 각자의 메트릭을 제공할 수 있다.
좀 더 상세히 설명하면, 차이 변수를 계산하는 것은, 주채널 탭의 공액(conjugate)과, 비-주채널 탭과 상기 비-주채널 탭에 상응하는 가정된 심볼의 합과 샘플링 신호와의 차이를 곱한 것을 두 배하여 제 1중간 변수를 계산하는 것을 포함할 수 있다. 제 2중간 변수는 제 1중간 변수와
Figure 112002024796565-pct00007
와의 곱으로 계산될 수 있다. 차이 변수의 제 1변수는 제 1중간 변수의 실수부로서 계산될 수 있고, 차이 변수의 제 2변수는 제 1중간 변수의 허수부로서 계산될 수 있고, 차이 변수의 제 3변수는 제 2중간 변수의 실수부로서 계산될 수 있으며, 차이 변수의 제 4변수는 제 2 중간 변수의 허수부로서 계산될 수 있다.
따라서, 본 발명에 따른 방법, 수신기, 및 등화기는 DFSE 트렐리스의 각 단계에서의 메트릭 계산과 관련된 계산 복잡도를 줄임으로써 효율을 증가시킬 수 있다.
도 1은 본 발명에 따른 DFSE 등화기를 포함하는 통신 시스템의 블록도.
도 2는 본 발명에 따른 DFSE 등화기에서 이전 상태로부터 현재의 가능한 각 상태로의 분기 메트릭의 팬-아웃을 나타내는 도면.
도 3은 본 발명에 따른 DFSE 등화기의 동작을 나타내는 흐름도.
이하, 본 발명의 바람직한 실시예가 도시되어 있는 첨부 도면을 참조하여 본 발명이 더욱 상세히 설명된다. 그러나, 본 발명은 다양한 형태로 구현될 수 있어, 본원에 설명된 실시예로 제한되는 것으로 여겨져서는 안되며, 이들 실시예는 본 개시가 완벽하게 이루어져 당업자들에게 본 발명의 범위를 충분히 전달하기 위해 제공되는 것이다. 동일한 번호는 동일한 요소를 나타낸다. 당업자들이 알고 있는 바와 같이, 본 발명은 방법 또는 장치로서 구현될 수 있다. 따라서, 본 발명은 하드웨어 실시예, 소프트웨어 실시예, 또는 소프트웨어와 하드웨어의 관점을 결합한 실시예의 형태를 취할 수 있다.
본 발명에 따른 DFSE 등화기(49)를 가진 수신기를 포함하는 통신 시스템이 도 1에 도시되어 있다. 도시되어 있는 바와 같이, 무선 송신기(21)는 송신기 프로세서(21)에 의해 발생된 통신 데이터를 기반으로 하여 심볼 시퀀스(s(n))를 발생시키는 디지털 심볼 발생기(19)를 포함할 수 있다. 심볼 시퀀스(s(n))는, 무선 채널(29)을 통해 안테나(27)로부터 무선 신호로서 송신되기 전에, 필터(23)를 이용하여 필터링되고 믹서(25)를 이용하여 송신 주파수(f1)로 믹스 업(mix up)될 수 있다. 무선 신호는 안테나(41)를 포함하는 수신기에서 수신되고, 믹서(43)에서 베이스밴드 주파수(fb)로 믹스 다운(mix down)되며, 필터(45)에서 필터링되고, A-to-D 변환기(47)에서 샘플링되어 수신 신호 스트림(r(n))을 제공할 수 있다. 다음으로, 수신된 신호 스트림(r(n))은 심볼 시퀀스(s(n))의 추정값(
Figure 112007032848613-pct00008
)을 제공하도록 DFSE 등화기(49)를 이용하여 처리될 수 있다. 상기 심볼 시퀀스의 추정값은 수신기 프로세서(51)에 의해 수신기(38)에서 통신 데이터를 재생성하도록 처리될 수 있다.
또한, 수신기(39)는, 예컨대 Kambiz C. Zangi 등에 의해 "Method And Apparatus For Computing Prefilter Coefficients" 라는 명칭으로 1999년 8월 20일에 출원된 공동 계류중인 출원 번호 제 09/378,314 호에 개시되어 있는 바와 같은 프리필터(prefilter)를 포함할 수 있으며, 상기 출원의 개시는 본원에서 전반적으로 참조되어 있다. 상기 프리필터는 예컨대, DFSE 등화기(49)의 일부, A-to-D 변환기(47)의 일부, 또는 A-to-D 변환기와 DFSE 등화기 사이의 별도의 블록으로서 정의될 수 있다. 더욱이, 수신기 내의 베이스밴드 프로세서는, 공동 계류중인 Zangi 등의 특허 출원에도 논의되어 있는 바와 같이 DFSE 등화기(49)는 물론 동기화 장치, 채널 추정기, 프리필터 계수 발생기 및/또는 프리필터를 포함하는 것으로 정의될 수 있다. 선택적으로, 동기화 장치, 채널 추정기, 프리필터 계수 발생기 및/또는 프리필터는 도시된 A-to-D 변환기의 일부, DFSE 등화기의 일부, 및/또는 별도의 블록으로 정의될 수 있다. 도 1은 본 발명의 범위를 제한하지 않고 본원에서의 설명과 개시를 용이하게 하고자 A-to-D 변환기(47)를 DFSE 등화기(49)와 결합된 것으로 도시한다.
2 MLSE 채널 탭을 가진 DFSE 등화기의 경우, 각 트렐리스 단계에서 64개의 분기 메트릭이 계산되며, 여기서 각 분기는 이전의 한 가능 상태를 현재의 한 가능 상태에 연결시킨다. 이들 64개의 분기 메트릭은 8개의 그룹으로 그룹화될 수 있어, 각 그룹은 특정 가능한 이전의 상태
Figure 112002024796565-pct00009
로부터 현재의 가능한 각 상태
Figure 112002024796565-pct00010
로 팬아웃하는 8개의 분기를 포함한다. 상기의 제 1그룹은 이전의 상태 ejπl/4에서 팬아웃하는 8개 분기 모두를 포함하게 된다. 8개의 이전 상태 l=0, 1, ..., 7와 8개의 현재 가능한 상태 k=0, 1, ..., 7가 존재하므로, 각 DFSE 트렐리스 단계에서 64 분기 메트릭과 총 메트릭이 계산된다. 설명을 위해 두 개의 MLSE 탭이 논의되지만, 임의의 수의 MLSE 탭이 본 발명에 따라 사용될 수 있다.
제 1그룹내의 분기와 관련된 분기 메트릭이
Figure 112002024796565-pct00011
으로 표시될 수 있어, B(l,k)은 도 2에 도시되어 있는 바와 같이 l번째의 이전 상태를 k번째의 현재 상태에 연결하는 분기에 대한 분기 메트릭이다. 이전의 가정된 트렐리스 상태에 대한 총 메트릭 J(l)은 이전 상태 및 선행 상태들에 대해 가정된 심볼 시퀀스 (sl(n-1), sl(n-2), sl(n-3), ...)와 관련된 에러를 표시한다. 이러한 표시를 사용하면, 분기 메트릭이 다음 식을 이용하여 계산될 수 있다:
Figure 112002024796565-pct00012
Figure 112002024796565-pct00013
=
상기 식 6에서,
Figure 112002024796565-pct00014
은 다음과 같이 정의된다:
Figure 112002024796565-pct00015
Figure 112002024796565-pct00016
을 효율적으로 계산하기 위해서는, 채널 계수가 슬롯에 걸쳐 변하지 않는다고 가정하고 식(7)의 합계가 미리 계산된 테이블을 이용하여 구해질 수 있다는 것을 알아두어야 한다. 이들 테이블을 이용하면, 각
Figure 112002024796565-pct00017
은 두 개의 복수수 덧셈(4개의 실수 덧셈)과 같은 적은 수로 계산될 수 있다.
다음으로, 단일 이전 상태로부터의 8개의 모든 분기 메트릭
Figure 112002024796565-pct00018
이 중간 변수를 이용하여 계산될 수 있다. 따라서, 식 6은 다음과 같이 표현될 수 있다:
Figure 112002024796565-pct00019
Figure 112002024796565-pct00020
다음으로, 세 개의 중간 변수가 다음과 같이 정의될 수 있다:
Figure 112002024796565-pct00021
Figure 112002024796565-pct00022
Figure 112002024796565-pct00023
식 (12)에서, J(l)은 이전의 l-번째 상태와 관련된 총 메트릭을 나타낸다. 상기 세 개의 중간 변수는 이전의 상태에 의존한다(즉, 이들은 l에 의존한다). 더욱이, 이전 상태 각각은 D l (0)이 이전의 상태에 의존하며 무시되지 않도록 DFSE 등화기에서 고유의 경로 히스토리를 갖는다.
따라서, 8 분기 메트릭
Figure 112002024796565-pct00024
은 상기 정의된 세 개의 중간 변수의 실수부/허수부를 이용하여 계산될 수 있다. J(l,k)가 분기 메트릭 B(l,k)과 관련된 총 메트릭을 나타낸다면, 다음과 같다:
Figure 112002024796565-pct00025
Figure 112002024796565-pct00026
Figure 112002024796565-pct00027
Figure 112002024796565-pct00028
Figure 112002024796565-pct00029
Figure 112002024796565-pct00030
Figure 112002024796565-pct00031
Figure 112002024796565-pct00032
여기서,
Figure 112002024796565-pct00033
=Real{E l (i)}이고,
Figure 112002024796565-pct00034
=Imaginary{E l (i)}이다.
이 외에도, (J(l,k),J(l,k+4))가 다음과 같은 버터플라이형 연산을 이용하여 계산될 수 있다:
Figure 112002024796565-pct00035
k = 0, ..., 3
Figure 112002024796565-pct00036
k = 0, ..., 3
따라서, l-번째 이전 상태로부터 팬아웃하는 8개의 총 메트릭이 다음과 같이 계산될 수 있다:
(1) E l (0), E l (1), 및 D l (0)을 계산한다[12개의 실수 연산];
(2)
Figure 112002024796565-pct00037
를 계산한다[8개의 실수 덧셈]; 및
(3)
Figure 112002024796565-pct00038
를 계산한다.[8개의 실수 덧셈]
그러므로, 본 발명의 방법은 DFSE 등화를 수행하는데 필요한 계산의 수를 감소시키는데 사용될 수 있다. 따라서, DFSE 등화의 속도가 증가하고, 및/또는 DFSE 등화를 수행하는데 사용되는 하드웨어의 복잡도가 감소될 수 있다.
본 발명에 따른 총 메트릭을 계산하는 동작이 도 3의 흐름도에 나타나있다. 구체적으로, 이전의 가정된 트렐리스 상태에 대한 총 메트릭J(l)이 제공될 수 있다(블록 81). 상기 논의되어 있는 바와 같이, 이전의 가정된 트렐리스 상태에 대한 총 메트릭은 도 2에 도시되어 있는 바와 같이 이전 트렐리스 단계 및 이전 트렐리스 단계를 선행하는 트렐리스 단계에 대해 가정된 심볼 시퀀스 (s l (n-1), s l (n-2), s l (n-3),...)와 관련된 에러를 표시한다. 각 분기 메트릭 B(l,k)에 공통인 분기 메트릭의 공통부
Figure 112002024796565-pct00039
가 계산된 다음(블록 83), 식 (12)을 이용하여 이전 의 가정된 트렐리스 상태에 대한 총 메트릭 J(l)과 조합되어 D l (0)을 제공할 수 있다. 중간 변수(E l (0) 및 E l (1))는 식 (10)과 식 (11)을 이용하여 계산될 수 있으며, 이들 중간 변수는 네 개의 차이 변수()를 계산하는데 사용될 수 있다(블록 85). 다음으로, 네 개의 차이 변수는 식 (13-20)을 이용하여 D l (0)에 가산되거나 D l (0)으로부터 감산되어, 현재 상태(
Figure 112002024796565-pct00041
) 각각에 대한 총 메트릭 J(l,k)을 제공할 수 있다(블록 87).
따라서, 본 발명에 따른 동작은 등화 과정 중에 트렐리스 단계에서 이전의 가정된 상태로부터 팬아웃하는 현재의 가능한 각 상태에 대한 총 메트릭을 제공하는데 사용될 수 있다. 상기 동작은 또한, 트렐리스 단계에서 이전의 가능한 각 상태로부터 팬아웃하는 현재의 가능한 각 상태에 대한 총 메트릭을 제공하는데 사용될 수 있다. 8 PSK 복조를 제공하는 DFSE 등화기에 있어서, 본 발명에 따른 동작은 트렐리스 단계의 64개의 총 메트릭 J(l,k) 모두(여기서, l =0, 1,..., 7 이고, k = 0, 1,..., 7)를 계산하는데 사용될 수 있다. 더욱이, 본 발명에 따른 동작은 선행 및 차후의 트렐리스 단계에 대한 총 메트릭을 계산하는데 사용될 수 있다. 따라서, 도 3의 동작은 각 트렐리스 단계에서 각 분기에 대한 총 메트릭을 제공하기 위해 등화기(49)에서 반복될 수 있다.
그러므로, 본 발명의 동작은 도 3의 흐름도 및 도 1의 블록도와 관련하여 기재되어 있다. 흐름도 및 블록도의 각 블록과, 흐름도 및 블록도의 블록의 조합은 컴퓨터 프로그램 명령에 의해 실행될 수 있음을 알아두어야 한다. 이들 프로그램 명령은 기계를 생성하도록 프로세서에 제공되어, 상기 프로세서에서 실행되는 명령이 흐름도 및 블록도 블록(들)에 규정된 기능을 수행하는 수단을 생성할 수 있다. 컴퓨터 프로그램 명령이 프로세서에 의해 실행됨으로써 프로세서에 의해 수행될 일련의 동작 단계가 컴퓨터 구현 과정을 생성하여, 프로세서에서 실행되는 명령이 흐름도 및 블록도 블록(들)에 규정된 기능을 수행하는 단계를 제공할 수 있다.
따라서, 흐름도 및 블록도의 블록은 규정된 기능을 수행하는 수단의 조합, 규정된 기능을 수행하는 단계의 조합, 및 규정된 기능을 수행하는 프로그램 명령 수단을 지원한다. 또한, 흐름도 및 블록도의 각 블록과 흐름도 및 블록도의 블록의 조합은 규정된 기능 또는 단계, 또는 특수용 하드웨어 및 컴퓨터 프로그램 명령의 조합을 수행하는 특수용 하드웨어-기반 시스템에 의해 구현될 수 있다는 것을 알아두어야 한다.
도면 및 명세서에 본 발명의 보편적인 바람직한 실시예가 개시되어 있으며, 특정 용어가 이용되고 있다 하더라도, 이들은 일반적이며 서술적인 의미로만 사용된 것이지 제한하기 위한 것이 아니며, 본 발명의 범위는 이하의 특허청구범위에 설명된다. 예컨대, 본 발명에 따른 방법, 수신기, 및 시스템은 EDGE(Enhanced Data Rates for Global Evolution)와 같은 무선 통신 시스템 및 IS-136+과 같은 그 밖의 시스템에서 베이스밴드에서의 등화 성능을 향상시키는데 사용될 수 있다.

Claims (18)

  1. DFSE 등화기에서 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기와 관련된 메트릭을 계산하는 방법으로서,
    이전의 가정된 상태로부터 현재의 가능한 각 상태로의 분기 메트릭 각각에 공통인 공통부 분기 메트릭을 계산하는 단계,
    분기 메트릭의 공통부와, 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기 메트릭 사이의 차이를 나타내는 차이 변수를 계산하는 단계, 및
    현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 분기 메트릭의 공통부와 차이 변수 각각을 조합하는 단계를 포함하는, 메트릭 계산 방법.
  2. 제 1 항에 있어서,
    상기 DFSE 등화기는 트렐리스의 각 단계로부터 팬아웃하는 8개의 가능한 상태가 존재하도록 8-PSK 변조를 제공하는 시스템내에 있으며,
    현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 분기 메트릭의 공통부와 각 차이 변수를 조합하는 상기 단계는, 이전 상태로부터 팬아웃하는 8개의 가능한 현재 상태 각각과 관련하는 8개의 각각의 메트릭을 제공하는 단계를 포함하는 것을 특징으로 하는 메트릭 계산 방법.
  3. 제 2 항에 있어서,
    상기 분기 메트릭의 공통부와, 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 분기 매트릭 각각과의 차이를 나타내는 차이 변수를 계산하는 상기 단계는 네 개의 차이 변수를 계산하는 단계를 포함하며,
    현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 상기 분기 메트릭의 공통부와 각 차이 변수를 조합하는 상기 단계는, 네 개의 차이 변수 각각을 분기 메트릭의 공통부에 가산하여 네 개의 메트릭을 제공하는 단계, 및 네 개의 차이 변수 각각을 분기 메트릭의 공통부에서 감산하여 또 다른 네 개의 메트릭을 제공하는 단계를 포함하는 것을 특징으로 하는 메트릭 계산 방법.
  4. 제 3 항에 있어서,
    상기 차이 변수를 계산하는 단계는:
    주채널 탭의 공액과, 비-주채널 탭과 상기 비-주채널 탭에 상응하는 가정된 심볼의 합계와 샘플링 신호와의 차이를 곱한 것을 두 배하여 제 1중간 변수를 계산하는 단계,
    제 1중간 변수와
    Figure 112007032848613-pct00042
    의 곱으로 제 2중간 변수를 계산하는 단계,
    차이 변수의 제 1변수를 제 1중간 변수의 실수부로서 계산하는 단계,
    차이 변수의 제 2변수를 제 1중간 변수의 허수부로서 계산하는 단계,
    차이 변수의 제 3변수를 제 2중간 변수의 실수부로서 계산하는 단계, 및
    차이 변수의 제 4변수를 제2 중간 변수의 허수부로서 계산하는 단계를 포함하는 것을 특징으로 하는 메트릭 계산 방법.
  5. 제 1 항에 있어서,
    이전의 가정된 상태에 대한 총 메트릭이 이전 트렐리스 단계 및 상기 이전 트렐리스 단계에 선행하는 트렐리스 단계에 대해 가정된 가정 심볼 시퀀스와 관련된 에러를 표시하는, 이전의 가정된 상태에 대한 총 메트릭을 제공하는 단계를 더 포함하는데,
    상기 현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 분기 메트릭의 공통부와 각 차이 변수를 조합하는 상기 단계는, 현재의 가능한 각 상태에 대한 메트릭이 현재의 가능한 각 상태에 대한 총 메트릭을 포함하도록 이전의 가정된 상태에 대한 총 메트릭을 조합하는 단계를 더 포함하며, 총 메트릭 각각은 이전의 가정된 상태에 대한 이전의 총 메트릭과 현재의 가능한 각 상태에 대한 각각의 분기 메트릭의 합인 것을 특징으로 하는 메트릭 계산 방법.
  6. 제 4 항에 있어서,
    상기의 이전의 가정된 트렐리스 상태에 대한 총 메트릭, 분기 메트릭의 공통부, 및 각 중간 변수를 조합하는 상기 단계는:
    제3 중간 변수를 제공하기 위해 이전의 가정된 트렐리스 상태의 총 메트릭을 분기 메트릭의 공통부와 조합하는 단계, 및
    현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하기 위해, 상기 제3 중간 변수를 차이 변수와 조합하는 단계를 포함하는 것을 특징으로 하는 메트릭 계산 방법.
  7. 통신 채널을 통해 통신을 수신하는 수신기로서,
    송신된 심볼 스트림에 상응하는 샘플링된 베이스밴드 신호를 발생시키는 아날로그-디지털 변환기, 및
    아날로그-디지털 변환기에 결합되어, 송신된 각 심볼에 대한 트렐리스 단계를 포함하는 DFSE 트렐리스를 이용하여 송신된 심볼 스트림의 추정값을 발생시키키는 DFSE 등화기를 포함하며,
    상기 DFSE 등화기는 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기와 관련된 메트릭을 계산하고, DFSE 등화기는 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기 메트릭에 공통인 분기 메트릭의 공통부를 계산하고, DFSE 등화기는 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 분기 메트릭 각각과 분기 메트릭의 공통부 간의 차이를 나타내는 차이 변수를 계산하며, DFSE 등화기는 현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 분기 메트릭의 공통부와 각 차이 변수를 조합하는 수신기.
  8. 제 7 항에 있어서,
    상기 DFSE 등화기는 트렐리스의 각 단계로부터 팬아웃하는 8개의 가능한 상태가 존재하도록 8-PSK 변조를 제공하는 시스템내에 있으며, 상기 DFSE 등화기는 8 개의 각각의 메트릭을 제공하고, 이들 메트릭 각각은 이전 상태로부터 팬아웃하는 8개의 가능한 현재 상태 각각과 관련하는 것을 특징으로 하는 수신기.
  9. 제 8 항에 있어서,
    상기 DFSE 등화기는 네 개의 차이 변수를 계산하며, 상기 DFSE 등화기는 네 개의 차이 변수 각각을 분기 메트릭의 공통부에 가산하여 네 개의 메트릭을 제공하고, 네 개의 차이 변수 각각을 분기 메트릭의 공통부로부터 감산하여 또 다른 네 개의 메트릭을 제공하는 것을 특징으로 하는 수신기.
  10. 제 9 항에 있어서,
    상기 DFSE 등화기는 주채널 탭의 공액과, 비-주채널 탭과 상기 비-주채널 탭에 상응하는 가정된 심볼의 합계와 샘플링 신호와의 차이를 곱한 것을 두 배하여 제 1중간 변수를 계산하고, 상기 DFSE 등화기는 제 1중간 변수와
    Figure 112007032848613-pct00043
    의 곱으로 제 2중간 변수를 계산하고, 상기 DFSE 등화기는 차이 변수의 제 1변수를 제 1중간 변수의 실수부로서 계산하고, 상기 DFSE 등화기는 차이 변수의 제 2변수를 제 1중간 변수의 허수부로서 계산하고, 상기 DFSE 등화기는 차이 변수의 제 3변수를 제 2중간 변수의 실수부로서 계산하며, 상기 DFSE 등화기는 차이 변수의 제 4변수를 제 2중간 변수의 허수부로서 계산하는 것을 특징으로 하는 수신기.
  11. 제 7 항에 있어서,
    상기 DFSE 등화기는 이전의 가정된 상태에 대한 총 메트릭을 제공하고, 여기서 이전의 가정된 상태에 대한 총 메트릭은 이전 트렐리스 단계 및 이전 트렐리스 단계에 선행하는 트렐리스 단계에 대해 가정된 가정 심볼 시퀀스와 관련된 에러를 표시하며, DFSE 등화기는 현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하기 위해 이전의 가정된 상태에 대한 총 메트릭을 분기 메트릭의 공통부 및 차이 변수와 조합하고, 여기서 상기 총 메트릭 각각은 이전의 가정된 상태에 대한 이전의 총 메트릭과 현재의 가능한 각 상태에 대한 각각의 분기 메트릭의 합인 것을 특징으로 하는 수신기.
  12. 제 11 항에 있어서,
    상기 DFSE 등화기는 이전의 가정된 트렐리스 상태에 대한 총 메트릭을 분기 메트릭의 공통부와 조합하여 제3 중간 변수를 제공하며, 상기 DFSE 등화기는 상기 제3 중간 변수를 차이 변수와 조합하여 현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하는 것을 특징으로 하는 수신기.
  13. 이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기와 관련된 메트릭을 계산하는 DFSE 등화기로서,
    이전의 가정된 상태로부터 현재의 가능한 각 상태로의 각 분기에 공통인 분기 메트릭의 공통부를 계산하는 수단,
    분기 메트릭의 공통부와 이전의 가정된 상태로부터 현재의 가능한 각 상태로 의 각 분기 메트릭 간의 차이를 나타내는 차이 변수를 계산하는 수단, 및
    현재의 가능한 각 상태에 대한 각각의 메트릭을 제공하기 위해 분기 메트릭의 공통부와 각 차이 변수를 조합하는 수단을 포함하는 DFSE 등화기.
  14. 제 13 항에 있어서,
    상기 DFSE 등화기는 각 단계로부터 팬아웃하는 8개의 가능한 트렐리스 상태가 존재하도록 8-PSK 변조를 제공하는 시스템내에 있으며, 현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하기 위해 총 메트릭, 분기 메트릭의 공통부, 및 각 차이 변수를 조합하는 수단은 이전 상태로부터 팬아웃하는 현재의 가능한 8개의 각 상태와 각각 관련하는 8개의 각각의 총 메트릭을 제공하는 수단을 포함하는 것을 특징으로 하는 DFSE 등화기.
  15. 제 14 항에 있어서,
    상기 분기 메트릭의 공통부와 이전의 가정된 트렐리스 상태로부터 현재의 가능한 각 상태로의 각 분기 메트릭 간의 차이를 나타내는 차이 변수를 계산하는 수단은 네 개의 차이 변수를 계산하는 수단을 포함하고,
    상기 현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하기 위해 분기 메트릭의 공통부와 차이 변수 각각을 조합하는 수단은, 네 개의 차이 변수 각각을 분기 메트릭의 공통부에 가산하여 네 개의 메트릭을 제공하는 수단과, 네 개의 차이 변수 각각을 분기 메트릭의 공통부로부터 감산하여 또 다른 네 개의 메트릭을 제공하는 수단을 포함하는 것을 특징으로 하는 DFSE 등화기.
  16. 제 15 항에 있어서,
    상기 차이 변수를 계산하는 수단은:
    주채널 탭의 공액과, 비-주채널 탭과 상기 비-주채널 탭에 상응하는 가정된 심볼의 합계와 샘플링 신호와의 차이를 곱한 것을 두 배하여 제 1중간 변수를 계산하는 수단,
    제 1중간 변수와
    Figure 112007032848613-pct00044
    의 곱으로 제 2중간 변수를 계산하는 수단,
    차이 변수의 제 1변수를 제 1중간 변수의 실수부로서 계산하는 수단,
    차이 변수의 제 2변수를 제 1중간 변수의 허수부로서 계산하는 수단,
    차이 변수의 제 3변수를 제 2중간 변수의 실수부로서 계산하는 수단, 및
    차이 변수의 제 4변수를 제2 중간 변수의 허수부로서 계산하는 수단을 포함하는 것을 특징으로 하는 DFSE 등화기.
  17. 제 13 항에 있어서,
    이전의 가정된 상태에 대한 총 메트릭이 이전 트렐리스 단계 및 상기 이전 트렐리스 단계에 선행하는 트렐리스 단계에 대해 가정된 가정 심볼 시퀀스와 관련된 에러를 표시하는, 이전의 가정된 상태에 대한 총 메트릭을 제공하는 수단을 더 포함하는데,
    상기 분기 메트릭의 공통부와 각 차이 변수를 조합하는 상기 수단은 현재의 가능한 각 상태에 대한 총 메트릭을 제공하기 위해, 이전의 가정된 상태에 대한 총 메트릭, 분기 메트릭의 공통부, 및 각 차이 변수를 조합하는 수단을 포함하며, 총 메트릭 각각은 이전의 가정된 상태에 대한 이전의 총 메트릭과 현재의 가능한 각 상태에 대한 각각의 분기 메트릭의 합인 것을 특징으로 하는 DFSE 등화기.
  18. 제 16 항에 있어서,
    상기의 이전의 가정된 트렐리스 상태에 대한 총 메트릭, 분기 메트릭의 공통부, 및 각 중간 변수를 조합하는 상기 수단은:
    제3 중간 변수를 제공하기 위해, 이전의 가정된 트렐리스 상태에 대한 총 메트릭을 분기 메트릭의 공통부와 조합하는 수단, 및
    현재의 가능한 각 상태에 대한 각각의 총 메트릭을 제공하기 위해 상기 제3 중간 변수를 차이 변수와 조합하는 수단을 포함하는 것을 특징으로 하는 DFSE 등화기.
KR1020027009846A 2000-02-08 2001-01-17 증가된 계산 효율을 갖는 방법, 수신기, 및 등화기 KR100763086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/499,977 US6707849B1 (en) 2000-02-08 2000-02-08 Methods, receivers and equalizers having increased computational efficiency
US09/499,977 2000-02-08

Publications (2)

Publication Number Publication Date
KR20020072575A KR20020072575A (ko) 2002-09-16
KR100763086B1 true KR100763086B1 (ko) 2007-10-04

Family

ID=23987543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009846A KR100763086B1 (ko) 2000-02-08 2001-01-17 증가된 계산 효율을 갖는 방법, 수신기, 및 등화기

Country Status (8)

Country Link
US (1) US6707849B1 (ko)
EP (1) EP1256217B1 (ko)
KR (1) KR100763086B1 (ko)
AT (1) ATE322118T1 (ko)
AU (1) AU2001232826A1 (ko)
DE (1) DE60118346T2 (ko)
MY (1) MY123614A (ko)
WO (1) WO2001060002A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707849B1 (en) * 2000-02-08 2004-03-16 Ericsson Inc. Methods, receivers and equalizers having increased computational efficiency
EP1207626B1 (en) * 2000-11-15 2006-03-01 Texas Instruments Incorporated Computing the full path metric in viterbi decoding
EP1213884B1 (fr) * 2000-12-04 2007-03-14 STMicroelectronics N.V. Procédé et dispositif d'estimation des valeurs successives de symboles numériques, en particulier pour l'égalisation d'un canal de transmission d'informations en téléphonie mobile
US7340016B2 (en) 2001-05-11 2008-03-04 Telefonaktiebolaget Lm Ericsson (Publ) Equalizers for multi-branch receiver
EP1432190A1 (en) * 2002-12-18 2004-06-23 Texas Instruments Incorporated RSSE using hardware acceleration
GB0417292D0 (en) * 2004-08-03 2004-09-08 Ttp Communications Ltd Method of and apparatus for improving computational efficiency in sequence estimation
GB0420183D0 (en) * 2004-09-10 2004-10-13 Ttp Communications Ltd Metric calculation utilising pre-stored values
US7397849B2 (en) * 2005-03-18 2008-07-08 Interdigital Technology Corporation Channel estimation enhanced LMS equalizer
US20080152044A1 (en) * 2006-12-20 2008-06-26 Media Tek Inc. Veterbi decoding method for convolutionally encoded signal
CN103001899B (zh) * 2011-09-15 2016-08-17 京信通信系统（中国）有限公司 用于gsm通信系统的自适应均衡解调方法及装置
KR101371315B1 (ko) * 2012-06-19 2014-03-10 한국항공대학교산학협력단 다중 입력 다중 출력 통신 시스템의 심볼 검파 방법
US9602242B2 (en) 2014-06-10 2017-03-21 Telefonaktiebolaget L M Ericsson (Publ) Coherent reception with noisy channel state information
US9692622B2 (en) * 2014-06-10 2017-06-27 Telefonaktiebolaget L M Ericsson (Publ) Equalization with noisy channel state information

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2083304C (en) 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
US6314387B1 (en) 1997-03-04 2001-11-06 Mitsubishi Denki Kabushiki Method of sequence estimation
AT405470B (de) * 1997-10-10 1999-08-25 Kratochwil Konrad Verfahren und anordnung zur übertragung von digitalen daten
US6154507A (en) * 1997-12-22 2000-11-28 Ericsson Inc System and method for signal demodulation
US6252904B1 (en) * 1998-11-13 2001-06-26 Broadcom Corporation High-speed decoder for a multi-pair gigabit transceiver
US6608862B1 (en) * 1999-08-20 2003-08-19 Ericsson, Inc. Method and apparatus for computing prefilter coefficients
US6707849B1 (en) * 2000-02-08 2004-03-16 Ericsson Inc. Methods, receivers and equalizers having increased computational efficiency
US6658071B1 (en) * 2000-02-14 2003-12-02 Ericsson Inc. Delayed decision feedback log-map equalizer

Also Published As

Publication number Publication date
AU2001232826A1 (en) 2001-08-20
KR20020072575A (ko) 2002-09-16
DE60118346T2 (de) 2006-08-24
EP1256217B1 (en) 2006-03-29
DE60118346D1 (de) 2006-05-18
ATE322118T1 (de) 2006-04-15
US6707849B1 (en) 2004-03-16
EP1256217A1 (en) 2002-11-13
WO2001060002A1 (en) 2001-08-16
MY123614A (en) 2006-05-31

Similar Documents

Publication Publication Date Title
US6590932B1 (en) Methods, receiver devices and systems for whitening a signal disturbance in a communication signal
EP1856797B1 (en) Wireless communications device performing block equalization based upon prior, current and/or future autocorrelation matrix estimates and related methods
KR101477482B1 (ko) 통신 채널들용 적응성 이퀄라이저
KR100763086B1 (ko) 증가된 계산 효율을 갖는 방법, 수신기, 및 등화기
WO2004006525A1 (en) Channel estimator and equalizer for ofdm systems
WO2005041429A1 (en) Multi-pass interference reduction in a gsm communication system
EP1854205A2 (en) Wireless communications device providing enhanced block equalization and related methods
WO2001011772A1 (en) Method and apparatus, and computer program for producing filter coefficients for equalizers
KR101085708B1 (ko) 다중-브랜치 수신기용 등화기
JPH11508114A (ja) ディジタル伝送装置の受信機のための低減された状態のシーケンス推定法によるイコライザ
US6608862B1 (en) Method and apparatus for computing prefilter coefficients
KR20060054440A (ko) Ｓａｉｃ ｇｓｍ／ｅｄｇｅ 수신기를 위한 저복잡도 등화및 간섭 억제를 제공하기 위한 방법 및 장치
EP1492288B1 (en) Multiuser detection for wireless communications systems in the presence of Interference
CN110753011B (zh) 一种针对gmsk信号的单载波均衡方法
EP1147641A1 (en) Mlse using look up tables for multiplication
AU2005203278A1 (en) Method for calculating filter coefficients for an equaliser in a communication receiver
Wesolowski On the performance and convergence of the adaptive canceller of intersymbol interference in data transmission
JPH05199143A (ja) シンボル間干渉を低下させる適応等化方法、該方法を実施する受信装置及びその適用システム
US20060240795A1 (en) Noise whitening
US6292510B1 (en) Automatic equalization method and automatic equalizer
JP3007228B2 (ja) 最尤系列推定器
Movahedian et al. Low complexity estimation of fast fading radio channels for higher order modulation
KR100299767B1 (ko) 채널 단축 등화기
EP1383289A1 (en) Noise whitening
Shinbox et al. High performance and low complexity two symbols ISDIC turbo equalizer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150908

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180905

Year of fee payment: 12