KR100762927B1 - Molding apparatus for semiconductor package - Google Patents

Molding apparatus for semiconductor package Download PDF

Info

Publication number
KR100762927B1
KR100762927B1 KR20040071050A KR20040071050A KR100762927B1 KR 100762927 B1 KR100762927 B1 KR 100762927B1 KR 20040071050 A KR20040071050 A KR 20040071050A KR 20040071050 A KR20040071050 A KR 20040071050A KR 100762927 B1 KR100762927 B1 KR 100762927B1
Authority
KR
South Korea
Prior art keywords
molding
semiconductor package
cavity
compound
cavity part
Prior art date
Application number
KR20040071050A
Other languages
Korean (ko)
Other versions
KR20060022317A (en
Inventor
박성열
Original Assignee
미크론정공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론정공 주식회사 filed Critical 미크론정공 주식회사
Priority to KR20040071050A priority Critical patent/KR100762927B1/en
Publication of KR20060022317A publication Critical patent/KR20060022317A/en
Application granted granted Critical
Publication of KR100762927B1 publication Critical patent/KR100762927B1/en

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지 몰딩장치에 관한 것으로, 보다 상세하게는 형합에 의해 형성되는 다수의 캐비티(4)에 몰딩 컴파운드가 장입되어 반도체 패키지를 성형하는 상측 몰드(2) 및 하측 몰드(3)와, 상기 하측 몰드(3) 일측에 구비되어 상기 캐비티(4)로 상기 몰딩 컴파운드가 장입되도록 압력을 가하는 플런저(10)를 구비하여, 다수의 상기 캐비티(4) 각각의 사이에 상기 몰딩 컴파운드가 압출 이송되도록 하는 통로인 다수 게이트(6)가 형성되도록 캐비티부(5)를 구비하며, 이때 제1포트(13), 제1컬(7), 제1런너(15)가 이어져 캐비티부(5) 일측으로 구비되며, 또한 제2포트(14), 제2컬(8), 제2런너(16)가 이어져 캐비티부(5)의 타측으로 구비되도록 하여, 반도체 패키지 형성에 소요되는 몰딩 컴파운드의 불필요한 양을 줄이며, 이송 압력을 줄여 다른 구성 부품들에 미치는 손상 압력을 줄이는 반도체 패키지 몰딩장치를 제공한다.The present invention relates to a semiconductor package molding apparatus, and more particularly, an upper mold (2) and a lower mold (3) in which a molding compound is inserted into a plurality of cavities (4) formed by molding to mold a semiconductor package; A plunger 10 provided on one side of the lower mold 3 to pressurize the molding compound into the cavity 4 so that the molding compound is extruded between each of the plurality of cavities 4. The cavity part 5 is provided so that a plurality of gates 6, which are passages, may be formed, and the first port 13, the first curl 7, and the first runner 15 are connected to one side of the cavity part 5. Also, the second port 14, the second curl 8, and the second runner 16 are connected to the other side of the cavity part 5 so that unnecessary amount of molding compound is required to form the semiconductor package. To reduce the pressure and reduce the feed pressure to other components It provides a semiconductor device package, the molding pressure to reduce the damage.

반도체 패키지, 몰드, 컴파운드, 포트, 컬Semiconductor Package, Mold, Compound, Port, Curl

Description

반도체 패키지 몰딩장치{Molding apparatus for semiconductor package} Molding apparatus for semiconductor package             

도 1은 종래 기술에 따른 몰딩장치에 대한 사시도이다.1 is a perspective view of a molding apparatus according to the prior art.

도 2는 종래 기술에 따른 몰딩장치의 상측 몰드에 대한 평면도이다.2 is a plan view of the upper mold of the molding apparatus according to the prior art.

도 3은 종래 기술에 따른 몰딩장치에 대한 정면도이다.3 is a front view of a molding apparatus according to the prior art.

도 4는 종래 기술에 따른 다른 실시의 몰드에 대한 사시도이다.4 is a perspective view of another embodiment mold according to the prior art.

도 5는 본 발명에 따른 몰딩장치의 정면에 대한 단면도이다.5 is a cross-sectional view of the front of the molding apparatus according to the present invention.

도 6은 본 발명에 따른 몰딩장치의 상측 몰드에 대한 평면도이다.6 is a plan view of the upper mold of the molding apparatus according to the present invention.

도 7은 본 발명에 따른 몰딩장치의 하측 몰드에 대한 평면도이다.7 is a plan view of the lower mold of the molding apparatus according to the present invention.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

1 : 몰딩장치 2 : 상측 몰드1 molding apparatus 2 upper mold

3 : 하측 몰드 4 : 캐비티3: lower mold 4: cavity

5 : 캐비티부 6 : 게이트5: cavity part 6: gate

7 : 제1컬 8 : 제2컬7: 1st curl 8: 2nd curl

10 : 플런저 11 : 제1플런저10: plunger 11: first plunger

12 : 제2플런저 13 : 제1포트12: 2nd plunger 13: 1st port

14 : 제2포트 15 : 제1런너14: 2nd port 15: 1st runner

16 : 제2런너16: 2nd runner

본 발명은 반도체 패키지 몰딩장치에 관한 것으로, 보다 상세하게는 플런저가 위치되는 각 포트 및 각 컬로부터 캐비티부의 각 캐비티 내로 몰딩 컴파운드를 이송하는 각 런너의 길이를 짧게 하여, 반도체 패키지 형성에 소요되는 몰딩 컴파운드의 불필요한 양을 줄이며, 이송 압력을 줄여 다른 구성 부품들에 미치는 손상 압력을 줄이는 반도체 패키지 몰딩장치에 관한 것이다.The present invention relates to a semiconductor package molding apparatus, and more particularly, molding required to form a semiconductor package by shortening the length of each runner for transferring the molding compound from each port and each curl in which the plunger is located into each cavity of the cavity portion. It relates to a semiconductor package molding apparatus which reduces unnecessary amounts of compound and reduces transfer pressure to reduce damage pressure on other components.

일반적으로 도체와 부도체의 중간적인 성격을 갖는 성질을 이용하여 전기적 신호를 제어, 증폭, 기억 등을 기능을 할 수 있도록 하는 반도체는 표면을 외부의 습기 및 불순물로부터 보호하고 접합부에서 발생하는 열을 효과적으로 발산시키기 위해 금속, 세라믹 또는 플라스틱 등으로 이루어진 용기에 내장되는데, 이를 통상 반도체 패키지(package)라 한다.In general, a semiconductor that can control electrical signals, amplification, memory, etc. by using a property that is intermediate between a conductor and a non-conductor can protect a surface from external moisture and impurities, and effectively prevent heat generated at a junction. It is embedded in a container made of metal, ceramic, plastic, or the like for diverging, which is commonly referred to as a semiconductor package.

이 반도체 패키지는 크게 본딩공정, 몰딩공정, MBT공정 및 테스트공정으로 이루어진 제조 공정에 의해 제조되는 바, 먼저 본딩공정에 따르면 다이본딩공정에서 리드프레임에 실리콘 웨이퍼 상에 트랜지스터 및 커패시터 등과 같은 고집적회 로가 형성된 반도체 칩을 실장한다. 그리고 나서 와이어본딩공정에서 반도체 칩과 와이어를 결선함으로써 외부 접속단자가 전기적으로 통전되도록 한다.The semiconductor package is manufactured by a manufacturing process consisting of a bonding process, a molding process, an MBT process, and a test process. First, according to the bonding process, a highly integrated circuit such as a transistor and a capacitor on a silicon wafer in a lead frame is used in a die bonding process. The formed semiconductor chip is mounted. Then, the external connection terminal is electrically energized by connecting the semiconductor chip and the wire in the wire bonding process.

그 다음에 몰딩공정에서 패키지의 전기적인 특성과 기계적 특성을 고려하여 반도체 칩을 보호하도록 에폭시 몰딩 컴파운드(EMC) 등과 같은 성형 수지를 이용해 패키지의 외관을 몰딩하게 된다.Next, in the molding process, the appearance of the package is molded using a molding resin such as an epoxy molding compound (EMC) to protect the semiconductor chip in consideration of the electrical and mechanical properties of the package.

이와 같이 성형 수지로 패키지 외관을 성형하는 몰딩공정은 상하형 한 쌍의 몰드를 구비한 몰딩머쉰에 의해 이루어진다. 여기에서 몰딩머쉰은 도 1 내지 도 3에 도면번호 110 및 120으로 각각 도시된 바와 같이 상호 클램핑되도록 구성된 상하형 몰드를 구비하고 있는데, 이 몰드(110, 120)의 중심부에는 센터블럭(113, 123)이 설치되어 있으며, 센터블럭(113, 123)의 중심부에는 컬(116, 126)과 런너(114, 124)가 가공되어 있고, 컬(116, 126)은 런너(114, 124)를 통해 캐비티(112, 122)와 연결되어 있다. 또한 상하형 몰드(110, 120)의 접촉면에는 각각 반도체 칩이 실장된 리드프레임이 안착되도록 체이스(chase;111, 121)가 센터블럭(113, 123)을 중심으로 그 양측에 다수개가 대칭 상태로 형성되어 있으며, 이 체이스(111, 121)에는 리드프레임에 실장된 반도체 칩이 안착되는 캐비티(112, 122)가 복수 개 형성되어 있다.The molding process of molding the package appearance with the molding resin is performed by a molding machine having a pair of upper and lower molds. Here, the molding machine is provided with upper and lower molds configured to be mutually clamped as shown by reference numerals 110 and 120 in FIGS. 1 to 3, respectively, and the center blocks 113 and 123 are formed at the centers of the molds 110 and 120. Curl (116, 126) and runners (114, 124) are processed in the center of the center block (113, 123), the curl (116, 126) through the runner (114, 124) (112, 122). In addition, a plurality of chases 111 and 121 are symmetrical on both sides of the center blocks 113 and 123 so that lead frames on which the semiconductor chips are mounted are mounted on the contact surfaces of the upper and lower molds 110 and 120, respectively. The chases 111 and 121 are formed with a plurality of cavities 112 and 122 on which semiconductor chips mounted in lead frames are seated.

따라서 위와 같은 몰딩머쉰에 의해 몰딩공정을 수행하기 위해서는 먼저 캐비티(112, 122) 내부에 와이어본딩 된 반도체 칩을 안착시키고, 센터블럭(113, 123)에 형성된 컴파운드 공급통로(113a)에 컴파운드(C)를 장입한 뒤 상하형 몰드(110, 120)를 클램핑시킨다. 그리고 나서 상형 몰드(110)에 포트(109)를 따라 상하 이동 하도록 설치된 플런저(117)를 소정량 하강시키면 공급통로(113a)에 장입되어 있던 컴파운드(C)는 압착되어 런너(114, 124)를 통해 캐비티(112, 122)까지 흘러 들어간 후 고화되어 반도체 칩의 몰딩영역을 밀봉 몰딩하여 패키지를 제조하게 된다.Therefore, in order to perform the molding process by the molding machine as described above, first, the wire-bonded semiconductor chip is seated in the cavities 112 and 122, and the compound C is formed in the compound supply passage 113a formed in the center blocks 113 and 123. ) And clamp the upper and lower molds (110, 120). Then, when the plunger 117 installed to move up and down along the port 109 in the upper mold 110 is lowered by a predetermined amount, the compound C charged in the supply passage 113a is compressed to run the runners 114 and 124. Through the flow through the cavity (112, 122) and solidified to seal the molding region of the semiconductor chip to manufacture a package.

이와 같이 구비되는 종래의 센터블럭 또는 몰드블럭은 대한민국 공개 특허 제10-2002-0030341호의 "반도체 패키지 제조용 몰드블럭"에 개시되어 도 4에 도시된 바와 같이, 몰드블럭(210) 중앙에 형성된 컬(216)로부터 다수 형성된 캐비티(214) 내로 몰딩 컴파운드를 이송되도록 하는 런너(212)를 형성한 것이다. The conventional center block or mold block provided as described above is disclosed in "Mold Block for Semiconductor Package Manufacturing" of Korean Patent Application Publication No. 10-2002-0030341, and as shown in FIG. 4, the curl formed in the center of the mold block 210 ( The runner 212 is formed to transfer the molding compound from the 216 to the plurality of cavity 214.

그러나 이와 같이 구비되는 종래의 몰드블럭(210)은 다수의 캐비티(214)로 몰딩 컴파운드를 이송하는 이송 통로인 런너(212)를 중앙의 컬(216)로부터 이송하여야 하기 때문에 런너(212)의 형태를 길게하여 마치 거미줄처럼 형성되어 있다. 그렇기 때문에 실제로 반도체 패키지로 제조되는 컴파운드는 각각의 캐비티(214) 내의 컴파운드만 사용되기 때문에, 런너(212) 내의 컴파운드가 불필요하게 낭비된다. 또한 런너(212)는 길고 좁게 형성되기 때문에 플런저 및 포트에서 압출되는 압출압이 세야하며, 이 때문에 다른 구성부품들이 손상되는 등의 문제점이 있다.However, the conventional mold block 210 provided as described above has a shape of the runner 212 because the runner 212, which is a transfer passage for transferring the molding compound to the plurality of cavities 214, needs to be transferred from the curl 216. To lengthen is formed like a spider web. Therefore, the compound in the runner 212 is unnecessarily wasted because the compound actually made of the semiconductor package uses only the compound in each cavity 214. In addition, since the runner 212 is formed to be long and narrow, the extrusion pressure extruded from the plunger and the port must be strong, which causes other components to be damaged.

상기와 같은 문제점을 해소하기 위한 본 발명은 반도체 패키지 몰딩장치에 의하면, 반도체 패키지 성형용 몰딩 컴파운드를 이송하는 플런저, 포트 그리고 컬 등을 다수 캐비티가 형성된 캐비티부의 양측으로 구비하여, 플런저가 위치되는 각 포트 및 각 컬로부터 캐비티부의 각 캐비티 내로 몰딩 컴파운드를 이송하는 각 런너의 길이를 짧게 하여, 반도체 패키지 형성에 소요되는 몰딩 컴파운드의 불필요한 양을 줄이며, 이송 압력을 줄여 다른 구성 부품들에 미치는 손상 압력을 줄이는 등의 목적이 있다.
According to the present invention for solving the above problems, according to the semiconductor package molding apparatus, the plunger, the port and the curl for conveying the molding compound for molding the semiconductor package is provided on both sides of the cavity portion formed with a plurality of cavities, Shorten the length of each runner that transfers the molding compound from the port and each curl into each cavity of the cavity, reducing the unnecessary amount of molding compound required to form the semiconductor package and reducing the transfer pressure to reduce damage pressure on other components. To reduce it.

상기와 같은 목적을 달성하기 위한 본 발명은 형합에 의해 형성되는 다수의 캐비티에 몰딩 컴파운드가 장입되어 반도체 패키지를 성형하는 상측 몰드 및 하측 몰드와, 상기 하측 몰드 일측에 구비되어 상기 캐비티로 상기 몰딩 컴파운드가 장입되도록 압력을 가하는 플런저를 구비하는 반도체 패키지 몰딩장치에 있어서, 다수의 상기 캐비티 각각의 사이에 상기 몰딩 컴파운드가 압출 이송되도록 하는 통로인 다수의 게이트가 형성되는 캐비티부를 포함하는 반도체 패키지 몰딩장치를 제공한다.The present invention for achieving the above object is an upper mold and a lower mold to be molded into a plurality of cavities formed by molding to form a semiconductor package, and provided on one side of the lower mold, the molding compound into the cavity A semiconductor package molding apparatus having a plunger pressurized to be inserted into the semiconductor package molding apparatus, the semiconductor package molding apparatus including a cavity portion in which a plurality of gates are formed, which are passages through which the molding compound is extruded and transferred between each of the plurality of cavities. to provide.

이하 본 발명의 실시예를 첨부한 예시된 도면을 참고로 하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 몰딩장치의 정면에 대한 단면도이고, 도 6은 본 발명에 따른 몰딩장치의 상측 몰드에 대한 저면도이며, 도 7은 본 발명에 따른 몰딩장치의 하측 몰드에 대한 평면도를 나타낸 것이다.Figure 5 is a cross-sectional view of the front of the molding apparatus according to the invention, Figure 6 is a bottom view of the upper mold of the molding apparatus according to the invention, Figure 7 is a plan view of the lower mold of the molding apparatus according to the invention It is shown.

따라서 본 발명 반도체 패키지 몰딩장치(1)는 플런저(10), 상측 몰드(2), 하측 몰드(3), 상기 상측 몰드(2) 및 상기 하측 몰드(3)의 형합에 의해 형성되는 캐비티(4) 그리고 다수의 상기 캐비티(4)가 형성되는 캐비티부(5)로 구비된다.Therefore, the semiconductor package molding apparatus 1 of the present invention is a cavity 4 formed by combining the plunger 10, the upper mold 2, the lower mold 3, the upper mold 2, and the lower mold 3. And a cavity portion 5 in which a plurality of the cavities 4 are formed.

즉 형합에 의해 형성되는 다수의 캐비티(4)에 몰딩 컴파운드가 장입되어 반도체 패키지를 성형하는 상측 몰드(2) 및 하측 몰드(3)와, 상기 하측 몰드(3) 일측에 구비되어 상기 캐비티(4)로 상기 몰딩 컴파운드가 장입되도록 압력을 가하는 플런저(10)를 구비하여, 다수의 상기 캐비티(4) 각각의 사이에 상기 몰딩 컴파운드가 압출 이송되도록 하는 통로인 다수 게이트(6)가 형성되도록 캐비티부(5)를 구비한 것이다.That is, a molding compound is inserted into a plurality of cavities 4 formed by molding to form a semiconductor package, and an upper mold 2 and a lower mold 3 are formed on one side of the lower mold 3 and the cavity 4 is provided. And a plunger 10 pressurizing the molding compound to be charged into the cavity, so that the plurality of gates 6, which are passages through which the molding compound is extruded, are formed between each of the plurality of cavities 4. (5) is provided.

그리고 상기 캐비티부(5)의 양측으로 각각 구비되어, 상기 몰딩 컴파운드를 장입하도록 구비되는 제1플런저(11) 및 제2플런저(12)를 구비하고, 상기 캐비티부(5)의 양측으로 상기 하측 몰드(3)에는 상기 제1플런저(11) 및 상기 제2플런저(12)에 의해 압출되는 상기 몰딩 컴파운드가 위치되도록 하는 제1포트(13) 및 제2포트(14)를 구비하였다.And a first plunger 11 and a second plunger 12 which are provided at both sides of the cavity part 5 and are provided to charge the molding compound. The mold 3 is provided with a first port 13 and a second port 14 to position the molding compound extruded by the first plunger 11 and the second plunger 12.

또한 상기 캐비티부(5) 양측으로 상기 상측 몰드(2)에는 상기 몰딩 컴파운드가 상기 제1포트(13) 및 상기 제2포트(14)로부터 이송되도록 하는 제1컬(7) 및 제2컬(8)을 구비하였다. 그리고 상기 상측 몰드(2) 및 상기 하측 몰드(3)의 형합에 의해 형성되어, 상기 캐비티부(5)와 양측 상기 제1컬(7) 사이에 상기 몰딩 컴파운드가 이송되는 제1런너(15)와 상기 캐비티부(5)와 양측 상기 제2컬(8) 사이에 상기 몰딩 컴파운드가 이송되는 제2런너(16)를 구비하였다.In addition, the first compound 7 and the second curl 7 to allow the molding compound to be transferred from the first port 13 and the second port 14 to the upper mold 2 at both sides of the cavity part 5. 8). The first runner 15 is formed by joining the upper mold 2 and the lower mold 3 so that the molding compound is transferred between the cavity part 5 and both side first curls 7. And a second runner 16 through which the molding compound is transferred between the cavity part 5 and both sides of the second curl 8.

이와 같이 구비되는 본 발명 반도체 패키지 몰딩장치(1)는 특히 상기 캐비티부(5)를 이루고 있는 다수의 캐비티(4) 및 다수의 게이트(6)에 대해 캐비티부(5)의 중간을 중심으로 하여, 양측으로 분리되도록 중앙에 위치된 두 개의 캐비티(4)를 잇는 게이트(6)를 형성하지 않았다. 따라서 상기 캐비티부(5)는 다수의 상기 캐비티(4)가 양측으로 분리되도록 상기 게이트(6)를 연결하여 형성되도록 하였다.The semiconductor package molding apparatus 1 according to the present invention, which is provided as described above, is particularly focused on the middle of the cavity part 5 with respect to the plurality of cavities 4 and the plurality of gates constituting the cavity part 5. No gate 6 is formed connecting the two cavities 4 centrally located so as to be separated on both sides. Therefore, the cavity part 5 is formed by connecting the gate 6 so that a plurality of the cavity 4 is separated to both sides.

그리고 또한 상기 게이트(6)는 상기 상측 몰드(2) 또는 상기 하측 몰드(3) 중 어느 한 쪽에 형성되거나, 또한 상측 몰드(2)와 하측 몰드(3)의 형합에 의해 형성되도록 하였다.In addition, the gate 6 may be formed on either the upper mold 2 or the lower mold 3, or may be formed by a combination of the upper mold 2 and the lower mold 3.

상기와 같이 구비되는 본 발명 반도체 패키지 몰딩장치(1)에 의한 몰딩 형성과정을 살펴보면 다음과 같다. 즉 최초 다수의 캐비티(4)를 서로 잇는 게이트(6)가 연결되어 형성된 캐비티부(5)가 각각 상측 몰드(2) 및 하측 몰드(3)에 형성하였다. 이에 일반적인 기술에 의한 상측 몰드 베이스(20)에는 상기 상측 몰드(2)가 결합되고, 하측 몰드 베이스(21)에는 상기 하측 몰드(3)가 결합되도록 하였다. 그리하여 도시되지 아니한 하측 몰드(3) 승하강 장치에 의하여, 상기 상측 몰드(2)와 상기 하측 몰드(3)가 형합되도록 하여, 캐비티(4)가 형성되도록 하였다. 이때 상측 몰드(2) 및 하측 몰드(3)의 형합에 의하여, 상기에 기술된 제1포트(13), 제1컬(7), 제1런너(15)가 이어져 캐비티부(5) 일측으로 구비되며, 또한 제2포트(14), 제2컬(8), 제2런너(16)가 이어져 캐비티부(5)의 타측으로 구비되도록 하였다. 그리하여 최초 제1포트(13) 및 제2포트(14) 내에 위치되어 있는 몰딩 컴파운드가 양측 제1플런저 (11) 및 제2플런저(12)에 의한 가압에 의하여, 캐비티부(5)로 압출되며, 따라서 캐비티부(5) 내의 통로인 다수의 게이트(6)에 의하여, 각각의 다수 캐비티(4)에 몰딩 컴파운드가 장입되게 된다.Looking at the molding forming process by the semiconductor package molding device 1 provided as described above is as follows. That is, the cavity portion 5 formed by connecting the first plurality of cavities 4 with the gates 6 connecting to each other is formed in the upper mold 2 and the lower mold 3, respectively. The upper mold 2 is coupled to the upper mold base 20 according to the general technique, and the lower mold 3 is coupled to the lower mold base 21. Thus, the lower mold 3 elevating device (not shown) allows the upper mold 2 and the lower mold 3 to be joined so that the cavity 4 is formed. At this time, by the combination of the upper mold 2 and the lower mold 3, the first port 13, the first curl 7, and the first runner 15 described above are connected to one side of the cavity part 5. The second port 14, the second curl 8, and the second runner 16 are connected to each other so as to be provided at the other side of the cavity part 5. Thus, the molding compound located in the first first port 13 and the second port 14 is extruded into the cavity part 5 by pressurization by both the first plunger 11 and the second plunger 12. Therefore, the molding compound is charged into each of the plurality of cavities 4 by the plurality of gates 6, which are passages in the cavity portion 5.

이와 같이 각각의 캐비티(4) 내로 장입되는 몰딩 컴파운드가 원활하게 압출되도록, 캐비티부(5)를 이루는 다수의 캐비티(4)를 중앙이 분리되어 두 영역을 형성하도록 하였다. 따라서 캐비티부(5)의 양측에서 각각 압출되는 몰딩 컴파운드는 각각의 캐비티(4) 내로 고루 분포되면서 장입되도록 하였다.In this way, the plurality of cavities 4 constituting the cavity part 5 are separated from the center to form two regions so that the molding compound charged into each cavity 4 can be extruded smoothly. Therefore, the molding compound extruded from both sides of the cavity part 5 is to be charged evenly distributed into each cavity (4).

이와 같이 구비되는 본 발명 반도체 패키지 몰딩장치(1)에 의하면, 플런저(10)가 위치되는 각 포트(13, 14) 및 각 컬(7, 8)로부터 캐비티부(5)의 각 캐비티(4) 내로 몰딩 컴파운드를 이송하는 각 런너(15, 16)의 길이를 짧게 하였기 때문에, 반도체 패키지 형성에 소요되는 몰딩 컴파운드의 불필요한 양을 줄일 수 있도록 구비하였다.According to the semiconductor package molding apparatus 1 of the present invention provided as described above, each cavity 4 of the cavity portion 5 from each port 13, 14 and each curl 7, 8 in which the plunger 10 is located. Since the lengths of the runners 15 and 16 for transporting the molding compound to the inside were shortened, the unnecessary amount of the molding compound required to form the semiconductor package was provided.

또한 1개의 캐비티부(5)로 하여 상측 몰드(2) 및 하측 몰드(3)를 형성하여 소량 생산이 가능하도록 할뿐만 아니라, 여러 캐비티부(5)를 하나의 상측 몰드(2) 및 하측 몰드(3)에 형성하여 대량 생산이 가능하도록 하였다.In addition, the upper mold 2 and the lower mold 3 are formed with one cavity portion 5 to enable a small amount of production, and the various cavity portions 5 are formed by the upper mold 2 and the lower mold. It was formed in (3) to enable mass production.

이상에서와 같은 실시예는 단지 본 발명을 예시하기 위한 것으로, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어 자명하며, 본 발명의 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Embodiments as described above are merely for illustrating the present invention, it is apparent to those skilled in the art that various modifications are possible without departing from the scope of the present invention, the protection of the present invention The range is not limited by these examples.

이와 같이 구비되는 본 발명 반도체 패키지 몰딩장치(1)에 의하면, 반도체 패키지 형성에 소요되는 몰딩 컴파운드의 불필요하게 소요되는 양을 줄일 수 있으며, 이송 압력을 줄여 다른 구성 부품들에 미치는 손상 압력을 줄이는 등의 효과가 있다.According to the present invention semiconductor package molding device (1) provided as described above, it is possible to reduce the unnecessary amount of the molding compound required to form the semiconductor package, to reduce the transport pressure to reduce the damage pressure on other components, etc. Has the effect of.

Claims (6)

형합에 의해 형성되는 다수의 캐비티(4)에 몰딩 컴파운드가 장입되어 반도체 패키지를 성형하는 상측 몰드(2) 및 하측 몰드(3)와, 상기 하측 몰드(3) 일측에 구비되어 상기 캐비티(4)로 상기 몰딩 컴파운드가 장입되도록 압력을 가하는 플런저(10)를 구비하는 반도체 패키지 몰딩장치에 있어서,A molding compound is inserted into a plurality of cavities 4 formed by molding, and an upper mold 2 and a lower mold 3 for molding a semiconductor package, and one side of the lower mold 3 are provided on the cavity 4. In the semiconductor package molding apparatus having a plunger 10 for applying a pressure so that the molding compound is charged, 상기 다수의 캐비티(4)가 일렬로 배치되도록 하고, 상기 다수의 캐비티(4)가 서로 연통되도록 상기 다수의 캐비티(4) 각각의 사이에 구비되는 게이트(6)가 형성되는 캐비티부(5)를 포함하되,The cavity part 5 in which the plurality of cavities 4 are arranged in a line, and the gate 6 provided between each of the plurality of cavities 4 is formed so that the plurality of cavities 4 communicate with each other. Including, 상기 캐비티부(5)의 양측에 각각 상기 캐비티부(5)와 나란하도록 제1플런저(11) 및 제2플런저(12)를 구비하여, 상기 몰딩 컴파운드가 상기 캐비티부(5) 양측에서 장입되도록 하는 것을 특징으로 하는 반도체 패키지 몰딩장치.A first plunger 11 and a second plunger 12 are provided on both sides of the cavity part 5 so as to be parallel with the cavity part 5 so that the molding compound is charged at both sides of the cavity part 5. A semiconductor package molding apparatus, characterized in that. 제 1항에 있어서,The method of claim 1, 상기 캐비티부(5)의 양측의 상기 하측 몰드(3)에 구비되어 상기 제1플런저(11) 및 상기 제2플런저(12)에 의해 압출되는 상기 몰딩 컴파운드가 위치되도록 하는 제1포트(13) 및 제2포트(14)를 더 포함하는 것을 특징으로 하는 반도체 패키지 몰딩장치.First ports 13 provided in the lower molds 3 on both sides of the cavity part 5 to position the molding compound extruded by the first plunger 11 and the second plunger 12. And a second port (14). 제 2항에 있어서,The method of claim 2, 상기 캐비티부(5)의 양측의 상기 상측 몰드(2)에 구비되어 상기 몰딩 컴파운드가 상기 제1포트(13) 및 상기 제2포트(14)로부터 이송되도록 하는 제1컬(7) 및 제2컬(8)을 더 포함하는 것을 특징으로 하는 반도체 패키지 몰딩장치.First and second curls 7 and 2 provided in the upper mold 2 on both sides of the cavity part 5 to transfer the molding compound from the first port 13 and the second port 14. A semiconductor package molding apparatus further comprising a curl (8). 제 3항에 있어서,The method of claim 3, wherein 상기 캐비티부(5)와 양측 상기 제1컬(7) 사이에 상기 몰딩 컴파운드가 이송되도록 하는 제1런너(15)와 상기 캐비티부(5)와 양측 상기 제2컬(8) 사이에 상기 몰딩 컴파운드가 이송되도록 하는 제2런너(16)를 더 포함하는 것을 특징으로 하는 반도체 패키지 몰딩장치.The molding between the first runner 15 and the cavity part 5 and both sides of the second curl 8 to transfer the molding compound between the cavity part 5 and both sides of the first curl 7. And a second runner (16) for conveying the compound. 제 1항 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 게이트(6)는 상기 상측 몰드(2) 또는 상기 하측 몰드(3)에 형성되는 것을 특징으로 하는 반도체 패키지 몰딩장치.The gate (6) is a semiconductor package molding device, characterized in that formed in the upper mold (2) or the lower mold (3). 제 5항에 있어서,The method of claim 5, 상기 캐비티부(5)는 다수의 상기 캐비티(4)가 양측으로 분리되도록 상기 게 이트(6)를 연결하여 형성되는 것을 특징으로 하는 반도체 패키지 몰딩장치.The cavity part (5) is a semiconductor package molding apparatus, characterized in that formed by connecting the gate (6) so that a plurality of the cavity (4) is separated on both sides.
KR20040071050A 2004-09-07 2004-09-07 Molding apparatus for semiconductor package KR100762927B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040071050A KR100762927B1 (en) 2004-09-07 2004-09-07 Molding apparatus for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040071050A KR100762927B1 (en) 2004-09-07 2004-09-07 Molding apparatus for semiconductor package

Publications (2)

Publication Number Publication Date
KR20060022317A KR20060022317A (en) 2006-03-10
KR100762927B1 true KR100762927B1 (en) 2007-10-04

Family

ID=37128863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040071050A KR100762927B1 (en) 2004-09-07 2004-09-07 Molding apparatus for semiconductor package

Country Status (1)

Country Link
KR (1) KR100762927B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299543A (en) * 1991-03-28 1992-10-22 Nec Corp Semiconductor manufacturing device
JPH04137045U (en) * 1991-06-12 1992-12-21 日本電気株式会社 Semiconductor element encapsulation mold
JPH0750311A (en) * 1993-08-09 1995-02-21 Rohm Co Ltd Apparatus for molding molded part in lead frame for electronic part

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299543A (en) * 1991-03-28 1992-10-22 Nec Corp Semiconductor manufacturing device
JPH04137045U (en) * 1991-06-12 1992-12-21 日本電気株式会社 Semiconductor element encapsulation mold
JPH0750311A (en) * 1993-08-09 1995-02-21 Rohm Co Ltd Apparatus for molding molded part in lead frame for electronic part

Also Published As

Publication number Publication date
KR20060022317A (en) 2006-03-10

Similar Documents

Publication Publication Date Title
US6589820B1 (en) Method and apparatus for packaging a microelectronic die
US6224360B1 (en) Resin sealing device for chip-size packages
KR200309906Y1 (en) lead frame for fabricating semiconductor package
US7067905B2 (en) Packaged microelectronic devices including first and second casings
US6969918B1 (en) System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
US6257857B1 (en) Molding apparatus for flexible substrate based package
KR100762927B1 (en) Molding apparatus for semiconductor package
KR20180021192A (en) Method for manufacturing semiconductor device
KR100521977B1 (en) Mold block for manufacturing semiconductor package
KR100531423B1 (en) lead frame for fabrication semiconductor and mold die therefor, and device for fabricating semiconductor using the same
JPH1044180A (en) Transfer resin sealing method and resin sealing with the method
KR100729025B1 (en) Mold for semiconductor package and molding method
KR100653607B1 (en) Resin-molding apparatus having a plural sub-runner for semiconductor chip package
KR100546840B1 (en) Center block of a semiconductor package molding mold
JP2742638B2 (en) Resin sealing molds for semiconductor devices
US20210043466A1 (en) Universal semiconductor package molds
KR200232738Y1 (en) Mold Die for semiconductor packaging
KR100886479B1 (en) Apparatus for molding semiconductor package
JP3575592B2 (en) Mold for resin molding of lead frame assembly and resin molding method
CN116364562A (en) Chip packaging method and packaging structure
TW417221B (en) 1:3 mold-type lead-on-chip package structure and its lead frame
JP2001035987A (en) Semiconductor device and manufacture thereof
KR20050091566A (en) Two faces mold for manufacturing semiconductor package
JP2665668B2 (en) Resin encapsulation molding method for electronic parts and mold for resin encapsulation molding
JP2000156385A (en) Resin seal molding method of electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee