JP2001035987A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2001035987A
JP2001035987A JP11206100A JP20610099A JP2001035987A JP 2001035987 A JP2001035987 A JP 2001035987A JP 11206100 A JP11206100 A JP 11206100A JP 20610099 A JP20610099 A JP 20610099A JP 2001035987 A JP2001035987 A JP 2001035987A
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
pellet
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11206100A
Other languages
Japanese (ja)
Inventor
Akio Aoki
明雄 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP11206100A priority Critical patent/JP2001035987A/en
Publication of JP2001035987A publication Critical patent/JP2001035987A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To set a space between the fringe of a resin sealing body and a pellet narrow by contracting the pitch of the drawing-around pat of adjacent inner leads, and to avoid increase of the line width of the resin sealing body, even when the number of pins increases or the size of the pellet is enlarged, and to increase the number of pins when the sizes of the resin sealing body and the pellet are under the same conditions. SOLUTION: In an SOP IC, which is equipped with tabs 6 bonded to an oblong semiconductor pellet 22, a plurality of inner leads 8A and 8B arranged outside both long sides of the tabs 6, a group of wires 23 bridged between the inner leads and a pellet 2, each other lead 7A and 7B coupled with each inner lead 8A and 8B, and a resin sealing body 24, the laying-around parts 10A and 10B for each inner lead are shifted in the thickness direction, thereby setting the pitch between the fellow neighbors small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、リードフレームが使用される半導体装置の
製造技術に関し、例えば、スモール・アウトライン・パ
ッケージ(以下、SOPという。)やデュアル・インラ
イン・パッケージ(以下、DIPという。)を備えてい
る半導体集積回路装置(以下、ICという。)に利用し
て有効なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a semiconductor device, and more particularly to a technology for manufacturing a semiconductor device using a lead frame. For example, the present invention relates to a small outline package (hereinafter referred to as an SOP) and a dual in-line. The present invention relates to a device which is effective when used in a semiconductor integrated circuit device (hereinafter, referred to as IC) having a package (hereinafter, referred to as DIP).

【0002】[0002]

【従来の技術】SOPやDIPはアウタリードが樹脂封
止体の一対の側面に一列ずつ配列されているため、メモ
リー等のICのパッケージとして広く使用されている。
例えば、SOPを備えているIC(以下、SOP・IC
という。)は、メモリーを含む集積回路が作り込まれた
半導体ペレット(以下、ペレットという。)と、このペ
レットがボンディングされたタブと、このタブの周囲に
配線された複数本のインナリードと、これらインナリー
ドとペレットとの間にそれぞれ橋絡されたワイヤ群と、
各インナリードにそれぞれ一体的に連結された複数本の
アウタリードと、ペレット、インナリード群およびワイ
ヤ群を樹脂封止した樹脂封止体とを備えており、樹脂封
止体は長方形の平盤形状に成形され、アウタリード群は
長辺側の二側面にそれぞれ配列されてガルウイング形状
に屈曲されている。
2. Description of the Related Art SOPs and DIPs are widely used as IC packages such as memories because outer leads are arranged in a row on a pair of side surfaces of a resin sealing body.
For example, an IC having an SOP (hereinafter referred to as an SOP IC
That. ) Is a semiconductor pellet (hereinafter, referred to as a pellet) in which an integrated circuit including a memory is built, a tab to which the pellet is bonded, a plurality of inner leads wired around the tab, and a plurality of inner leads. A group of wires bridged between the lead and the pellet,
It has a plurality of outer leads integrally connected to each inner lead, and a resin sealing body in which the pellets, the inner lead group and the wire group are resin-sealed, and the resin sealing body has a rectangular flat plate shape. The outer lead group is arranged on each of two long side surfaces and bent in a gull wing shape.

【0003】なお、SOPやDIPを述べてある例とし
ては、日経BP社1993年5月31日発行の「実践講
座VLSIパッケージング技術(上)」P80〜P8
4、がある。
[0003] Examples of SOP and DIP are described in "Practical Course VLSI Packaging Technology (above)" P80 to P8 issued on May 31, 1993 by Nikkei BP.
There are four.

【0004】[0004]

【発明が解決しようとする課題】SOPやDIPにおい
ては、アウタリード群が樹脂封止体の長辺側の側面に配
列されているため、インナリード群も樹脂封止体内部に
おける長辺側の狭い領域に集中的にレイアウトされてし
まうことになる。したがって、アウタリードの本数が増
加したりペレットのサイズが拡大した場合には、樹脂封
止体内部におけるインナリード群の引回し領域が不足し
てしまう。この引回し領域の不足を解消するには樹脂封
止体の横幅(短辺の寸法)が増大されることになるた
め、SOPやDIPの横幅が大きくなってしまい、SO
PやDIPの規格を遵守することができない場合が発生
する。
In SOP and DIP, the outer leads are arranged on the long side of the resin sealing body, so that the inner leads are also narrow on the long side inside the resin sealing. The layout is concentrated on the area. Therefore, when the number of outer leads is increased or the size of the pellet is increased, the routing area of the inner lead group inside the resin sealing body becomes insufficient. In order to solve the shortage of the routing area, the lateral width (dimension of the short side) of the resin sealing body is increased, so that the lateral width of the SOP or DIP is increased, and the SO
In some cases, it is not possible to comply with the P and DIP standards.

【0005】本発明の目的は、パッケージの横幅の増大
を防止しつつ多ピン化や半導体ペレットの大形化に対処
することができる半導体装置の製造技術を提供すること
にある。
An object of the present invention is to provide a semiconductor device manufacturing technique capable of coping with an increase in the number of pins and an increase in the size of a semiconductor pellet while preventing an increase in the width of a package.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0008】すなわち、半導体ペレットと、この半導体
ペレットがボンディングされたタブと、このタブの周囲
に配線された複数本のインナリードと、これらインナリ
ードと前記半導体ペレットとの間にそれぞれ橋絡された
ワイヤ群と、前記各インナリードにそれぞれ連結された
複数本のアウタリードと、前記半導体ペレット、前記イ
ンナリード群および前記ワイヤ群を樹脂封止した樹脂封
止体とを備えている半導体装置において、前記各インナ
リードの引回し部が厚さ方向にずらされて隣同士のピッ
チが小さく設定されていることを特徴とする。
That is, a semiconductor pellet, a tab to which the semiconductor pellet is bonded, a plurality of inner leads wired around the tab, and a bridge between the inner lead and the semiconductor pellet. In a semiconductor device comprising: a wire group; a plurality of outer leads connected to the respective inner leads; and a resin sealing body in which the semiconductor pellet, the inner lead group, and the wire group are resin-sealed. The wiring part of each inner lead is shifted in the thickness direction, and the pitch between adjacent leads is set to be small.

【0009】前記した手段によれば、各インナリードの
引回し部が厚さ方向にずらされて隣同士のピッチが小さ
く設定されていることにより、樹脂封止のインナリード
引回し領域が小さくて済むため、アウタリード群の本数
が増加したり半導体ペレットが大形化した場合であって
も樹脂封止体の横幅が増大するのを回避することができ
る。
According to the above-described means, the lead portion of each inner lead is shifted in the thickness direction so that the pitch between the adjacent leads is set to be small. Therefore, even when the number of outer lead groups increases or the size of the semiconductor pellet increases, it is possible to avoid an increase in the width of the resin sealing body.

【0010】[0010]

【発明の実施の形態】図1は本発明の一実施形態である
SOP・ICを示しており、(a)は一部切断平面図、
(b)は正面断面図である。図2以降は本発明の一実施
形態であるSOP・ICの製造方法を示す各説明図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an SOP IC according to an embodiment of the present invention.
(B) is a front sectional view. FIG. 2 is an explanatory view showing a method for manufacturing an SOP / IC according to an embodiment of the present invention.

【0011】本実施形態において、本発明に係る半導体
装置は、SOP・IC26として構成されている。SO
P・IC26は長方形の平板形状に形成されたペレット
22と、ペレット22の両長辺の外側にそれぞれ配線さ
れた上側平面内の上側インナリード8A群および下側平
面内の下側インナリード8B群と、各インナリード8
A、8Bとペレット22との間にそれぞれ橋絡されたワ
イヤ23群と、各インナリード8A、8Bにそれぞれ一
体的に連設されたアウタリード7A、7B群と、ペレッ
ト22、インナリード8A、8B群およびワイヤ23群
を樹脂封止する樹脂封止体24とを備えている。
In the present embodiment, the semiconductor device according to the present invention is configured as an SOP IC 26. SO
The P-IC 26 includes a pellet 22 formed in a rectangular flat plate shape, and upper inner leads 8A in the upper plane and lower inner leads 8B in the lower plane, which are wired outside both long sides of the pellet 22, respectively. And each inner lead 8
A, 8B and a wire 23 group respectively bridged between the pellet 22, an outer lead 7A, 7B group integrally connected to each inner lead 8A, 8B, and a pellet 22, the inner lead 8A, 8B. And a resin sealing body 24 for resin-sealing the group and the group of wires 23.

【0012】上側インナリード8Aの引回し部10Aと
下側インナリード8Bの引回し部10Bとは交互に上下
方向にずらされることによって互いに絶縁された状態に
なっている。上側インナリード8Aの先端部のボンディ
ングパッド部9Aと、下側インナリード8Bの先端部の
ボンディングパッド部9Bとは交互に上下方向にずらさ
れた状態で周方向に整列された状態になっている。
The leading portion 10A of the upper inner lead 8A and the leading portion 10B of the lower inner lead 8B are alternately shifted vertically to be insulated from each other. The bonding pad 9A at the distal end of the upper inner lead 8A and the bonding pad 9B at the distal end of the lower inner lead 8B are alternately shifted vertically and aligned in the circumferential direction. .

【0013】他方、アウタリード7A、7Bのそれぞれ
は、樹脂封止体24の長辺側の二側面から同一平面内に
おいて直角に突出されてガルウイング形状に成形されて
いる。各アウタリード7A、7Bのガルウイング形状の
最も外側端部における下面に形成された実装面は樹脂封
止体24の下面よりも若干下方になるように成形されて
いる。
On the other hand, each of the outer leads 7A and 7B is formed in a gull wing shape by projecting at right angles in the same plane from two long sides of the resin sealing body 24 in the same plane. The mounting surface formed on the lower surface at the outermost end of the gull wing shape of each of the outer leads 7A and 7B is formed so as to be slightly lower than the lower surface of the resin sealing body 24.

【0014】そして、前記構成に係るSOP・IC26
は、次のような製造方法によって製造されている。
Then, the SOP IC 26 according to the above configuration
Is manufactured by the following manufacturing method.

【0015】以下、本発明の一実施形態であるSOP・
ICの製造方法を説明する。この説明により、前記した
SOP・IC26の構成の詳細が共に明らかにされる。
Hereinafter, an embodiment of the present invention will be described.
A method for manufacturing an IC will be described. By this description, the details of the configuration of the SOP IC 26 will be clarified.

【0016】SOP・ICの製造方法には図2に示され
ている上側多連リードフレーム1Aと図3に示されてい
る下側多連リードフレーム1Bとが積層された図4に示
されている積層多連リードフレーム1が使用される。な
お、各多連リードフレームは各単位リードフレームが一
方向に連続されているが、便宜上、一単位である単位リ
ードフレームについて説明し図示するものとする。かつ
また、平面図については一単位の半分だけが図示されて
いる。
The method of manufacturing the SOP IC is shown in FIG. 4 in which the upper multiple lead frame 1A shown in FIG. 2 and the lower multiple lead frame 1B shown in FIG. 3 are stacked. Is used. In the multiple lead frames, each unit lead frame is continuous in one direction, but for convenience, a unit lead frame that is one unit will be described and illustrated. Also, only half of one unit is shown in the plan view.

【0017】図4に示されている積層多連リードフレー
ム1を構成している上側多連リードフレーム1Aと下側
多連リードフレーム1Bとはタブを除いて同一の構成要
素を備えており、概ね同一形状にそれぞれ形成されてい
る。そこで、まず、図3に示されている下側多連リード
フレーム1Bの構成要素を説明する。
The upper multiple lead frame 1A and the lower multiple lead frame 1B constituting the laminated multiple lead frame 1 shown in FIG. 4 have the same components except for a tab, Each is formed in substantially the same shape. Therefore, first, the components of the lower multiple lead frame 1B shown in FIG. 3 will be described.

【0018】下側多連リードフレーム1Bは複数の下側
単位リードフレーム(以下、下側リードフレームとい
う。)2Bが一方向(以下、左右方向とする。)に連続
されて構成されている。下側リードフレーム2Bは所定
の間隔を置いて互いに平行に配置された前後で一対の外
枠3B、3B(但し、図3においては後ろ側の外枠だけ
が図示されている。他の構成要素について同様であ
る。)を備えており、両外枠3B、3Bは隣合う下側リ
ードフレーム2Bと2B同士で連結されている。両外枠
3Bと3Bとの間には左右で一対のセクション枠4B、
4Bが架設されており、両外枠3B、3Bと両セクショ
ン枠4B、4Bとによって長方形の枠(フレーム)が形
成されている。両外枠3B、3Bにおける両セクション
枠4B、4B間の中央には一対のタブ吊りリード5B、
5Bがそれぞれ直角に突設されており、両タブ吊りリー
ド5B、5B間には長方形の平板形状のタブ6が吊持さ
れている。タブ6は両タブ吊りリード5B、5Bがクラ
ンク形状に屈曲されることにより、上面がフレームを含
む平面よりも下げられている。所謂タブ下げである。
The lower multiple lead frame 1B includes a plurality of lower unit lead frames (hereinafter, referred to as lower lead frames) 2B which are connected in one direction (hereinafter, referred to as left and right direction). The lower lead frame 2B is a pair of outer frames 3B, 3B before and after being arranged in parallel at a predetermined interval (however, only the rear outer frame is shown in FIG. 3; other components. The outer frames 3B and 3B are connected to each other by adjacent lower lead frames 2B and 2B. Between the outer frames 3B and 3B, a pair of left and right section frames 4B,
4B, and a rectangular frame (frame) is formed by both outer frames 3B, 3B and both section frames 4B, 4B. In the center between both section frames 4B, 4B in both outer frames 3B, 3B, a pair of tab suspension leads 5B,
5B are projected at right angles, and a tab 6 having a rectangular flat plate shape is suspended between both tab suspension leads 5B and 5B. The tab 6 has an upper surface lower than a plane including the frame by bending both tab suspension leads 5B and 5B into a crank shape. This is a so-called tab lowering.

【0019】セクション枠4Bには複数本のアウタリー
ド7Bがそれぞれセクション枠4Bに直角に突設され
て、等間隔に配列されている。各アウタリード7Bには
インナリード8Bが内側先端に連続するように一体的に
連設されている。各インナリード8Bの先端部はタブ6
の長辺に近接するように配置されており、この先端部に
よってボンディングパッド部9Bが構成されている。隣
合うボンディングパッド部9B、9B間のピッチは、こ
れらに連続したアウタリード7B、7B間のピッチより
も縮小された状態になっている。
In the section frame 4B, a plurality of outer leads 7B are provided at right angles to the section frame 4B and arranged at equal intervals. An inner lead 8B is integrally connected to each outer lead 7B so as to be continuous with the inner tip. The tip of each inner lead 8B is a tab 6
The bonding pad 9 </ b> B is constituted by the front end of the bonding pad 9 </ b> B. The pitch between the adjacent bonding pad portions 9B, 9B is smaller than the pitch between the outer leads 7B, 7B which are continuous with these.

【0020】他方、図2に示されている上側多連リード
フレーム1Aの上側単位リードフレーム(以下、上側リ
ードフレームという。)2Aにはタブが形成されていな
い。また、上側リードフレーム2Aにおける各上側イン
ナリード8Aの引回し部10Aは厚さ方向上向きにクラ
ンク形状に屈曲されており、下側インナリード8Bの引
回し部10Bの上面よりも若干上方に敷設された状態に
なっている。そして、図4に示されているように、上側
リードフレーム2Aは下側リードフレーム2Bの上に同
心的に配されて、上側外枠3Aおよび上側セクション枠
4Aが下側外枠3Bおよび下側セクション枠4Bに重ね
合わされて固定されている。これにより積層単位リード
フレーム(以下、積層リードフレームという。)2が製
造されたことになる。
On the other hand, no tab is formed on the upper unit lead frame (hereinafter, referred to as the upper lead frame) 2A of the upper multiple lead frame 1A shown in FIG. In addition, the lead portion 10A of each upper inner lead 8A in the upper lead frame 2A is bent upward in the thickness direction into a crank shape, and is laid slightly above the upper surface of the lead portion 10B of the lower inner lead 8B. It is in a state of being left. Then, as shown in FIG. 4, the upper lead frame 2A is arranged concentrically on the lower lead frame 2B, and the upper outer frame 3A and the upper section frame 4A are connected to the lower outer frame 3B and the lower side. It is superposed and fixed on the section frame 4B. Thus, a laminated unit lead frame (hereinafter, referred to as a laminated lead frame) 2 is manufactured.

【0021】積層リードフレーム2において、上側リー
ドフレーム2Aの上側インナリード8Aの引回し部10
Aは厚さ方向上向きにL字形状に屈曲されているため、
図4(a)に示されているように、その中間部および先
端部が下側リードフレーム2Bのインナリード8Bの引
回し部10Bよりも上側に位置した状態になっている。
また、図4(a)に示されているように、上側インナリ
ード8Aの引回し部10Aと下側インナリード8Bの引
回し部10Bとの左右方向のピッチPはきわめて小さく
設定されている。さらに、上側インナリード8Aの先端
部のボンディングパッド部9Aは隣合う下側ボンディン
グパッド部9Bと9Bとの間に位置されて、上下にずら
された状態になっている。
In the laminated lead frame 2, the routing portion 10 of the upper inner lead 8A of the upper lead frame 2A
Since A is bent upward in the thickness direction into an L-shape,
As shown in FIG. 4A, the middle portion and the tip portion are located above the routing portion 10B of the inner lead 8B of the lower lead frame 2B.
Also, as shown in FIG. 4A, the pitch P in the left-right direction between the routing portion 10A of the upper inner lead 8A and the routing portion 10B of the lower inner lead 8B is set to be extremely small. Further, the bonding pad portion 9A at the tip of the upper inner lead 8A is located between the adjacent lower bonding pad portions 9B and 9B, and is shifted vertically.

【0022】以上の構成に係る積層リードフレーム2に
は、ペレットボンディング工程およびワイヤボンディン
グ工程においてペレットボンディングおよびワイヤボン
ディングが実施され、図5に示されている組立体20が
製造される。
Pellet bonding and wire bonding are performed on the laminated lead frame 2 having the above configuration in the pellet bonding step and the wire bonding step, and the assembly 20 shown in FIG. 5 is manufactured.

【0023】まず、ペレットボンディング工程におい
て、所謂半導体の前工程においてメモリー等の半導体素
子を含む集積回路が作り込まれ長方形の平板形状に形成
されたペレット22が、下側リードフレーム2Bにおけ
るタブ6の上に同心的に配されて、銀ペースト等によっ
て形成されたボンディング層21によって接着されてボ
ンディングされる。
First, in a pellet bonding step, in a so-called pre-process of a semiconductor, an integrated circuit including a semiconductor element such as a memory is formed, and a pellet 22 formed into a rectangular flat plate shape is formed on a tab 6 of the lower lead frame 2B. It is concentrically disposed on the top and bonded and bonded by a bonding layer 21 formed of silver paste or the like.

【0024】次いで、ワイヤボンディング工程におい
て、各ワイヤ23が積層リードフレーム2における上側
リードフレーム2Aおよび下側リードフレーム2Bの各
インナリード8Aおよび8Bとペレット22との間に、
その両端部が上側インナリード8Aのボンディングパッ
ド部9Aおよび下側インナリード8Bのボンディングパ
ッド部9Bと、ペレット22の電極パッドとにそれぞれ
ボンディングされて橋絡される。このワイヤボンディン
グ作業はネールヘッドボンディング法、または、ウェッ
ジボンディング法のいずれによって実施してもよい。
Next, in the wire bonding step, each wire 23 is moved between each of the inner leads 8A and 8B of the upper lead frame 2A and the lower lead frame 2B of the laminated lead frame 2 and the pellet 22.
Both ends are bonded to the bonding pad 9A of the upper inner lead 8A, the bonding pad 9B of the lower inner lead 8B, and the electrode pad of the pellet 22, respectively, to form a bridge. This wire bonding operation may be performed by either a nail head bonding method or a wedge bonding method.

【0025】ちなみに、ワイヤボンディング作業は上側
リードフレーム2Aの各インナリード8A群、下側リー
ドフレーム2Bの各インナリード8B毎に実施したほう
が作業能率がよい。なぜならば、ワイヤボンディング作
業は上下二段を交互に実施して行く場合よりも、同一平
面毎に実施して行く場合の方が作業能率がよいからであ
る。
Incidentally, it is more efficient to perform the wire bonding operation for each inner lead 8A group of the upper lead frame 2A and each inner lead 8B of the lower lead frame 2B. This is because the work efficiency is better when the wire bonding operation is performed on the same plane than when the upper and lower two steps are performed alternately.

【0026】以上のペレットボンディング作業およびワ
イヤボンディング作業により、ペレット22に作り込ま
れた集積回路は、電極パッド、ワイヤ23、インナリー
ド8Aおよびアウタリード7A、インナリード8Bおよ
びアウタリード7Bを介して外部に電気的に導出される
状態になる。
By the above-described pellet bonding operation and wire bonding operation, the integrated circuit formed in the pellet 22 is electrically supplied to the outside via the electrode pad, the wire 23, the inner lead 8A and the outer lead 7A, the inner lead 8B and the outer lead 7B. It will be in a state that is derived.

【0027】その後、図6に示されているように、組立
体20には樹脂封止体24がトランスファ成形装置30
が使用されて樹脂成形され、図7に示されている成形品
25が成形される。
Thereafter, as shown in FIG. 6, a resin sealing body 24 is
Is used to perform resin molding, and the molded article 25 shown in FIG. 7 is molded.

【0028】トランスファ成形装置30はシリンダ装置
等(図示せず)によって互いに型締めされる一対の上型
31と下型32とを備えており、上型31と下型32と
の合わせ面には上型キャビティー凹部33aと下型キャ
ビティー凹部33bとが、互いに協働してキャビティー
33を形成するようにそれぞれ複数組没設されている。
上型31の合わせ面にはポット34が開設されており、
ポット34にはシリンダ装置(図示せず)によって進退
されるプランジャ35が成形材料としての樹脂(以下、
レジンという。)を送給し得るように挿入されている。
The transfer molding apparatus 30 includes a pair of upper mold 31 and lower mold 32 which are clamped to each other by a cylinder device or the like (not shown). A plurality of sets of the upper mold cavity recessed portion 33a and the lower mold cavity recessed portion 33b are provided so as to form the cavity 33 in cooperation with each other.
On the mating surface of the upper mold 31, a pot 34 is opened,
A plunger 35 advanced and retracted by a cylinder device (not shown) is attached to the pot 34 by a resin (hereinafter, referred to as a molding material).
It is called resin. ).

【0029】下型32の合わせ面にはカル36がポット
34との対向位置に配されて没設されているとともに、
ランナ37がポット34に接続するように放射状に配さ
れて没設されている。各ランナ37の他端部は下側キャ
ビティー凹部33bの一箇所のコーナ部に接続されてお
り、その接続部にはゲート38がレジンをキャビティー
33内に注入し得るように形成されている。下型32の
合わせ面における下型キャビティー凹部33bの長辺に
は複数個のダムブロック39が、積層リードフレーム2
の各アウタリード7A、7Bにそれぞれ対応されて突設
されている。
A cull 36 is disposed on the mating surface of the lower mold 32 at a position facing the pot 34 and is sunk.
Runners 37 are arranged radially so as to be connected to the pot 34 and are submerged. The other end of each runner 37 is connected to one corner of the lower cavity recess 33b, and a gate 38 is formed at the connection so that the resin can be injected into the cavity 33. . A plurality of dam blocks 39 are provided on the long side of the lower cavity recess 33b on the mating surface of the lower die 32, and
The outer leads 7A and 7B are provided so as to correspond to the respective outer leads 7A and 7B.

【0030】次に、前記構成にかかる積層リードフレー
ム2が用いられて、樹脂封止体24がトランスファ成形
される作業について説明する。樹脂封止体24がトラン
スファ成形されるに際して、積層リードフレーム2は下
型32の上に、各アウタリード7A、7Bが隣合うダム
ブロック39、39間にそれぞれ嵌入されるように、か
つ、ペレット22が各キャビティー33内に収容される
ように配されてセットされる。続いて、上型31と下型
32とが型締めされる。
Next, the operation of transfer molding the resin sealing body 24 using the laminated lead frame 2 according to the above configuration will be described. When the resin sealing body 24 is subjected to transfer molding, the laminated lead frame 2 is placed on the lower die 32 such that the outer leads 7A, 7B are fitted between the adjacent dam blocks 39, 39, and the pellet 22 is formed. Are arranged and set so as to be accommodated in each cavity 33. Subsequently, the upper mold 31 and the lower mold 32 are clamped.

【0031】その後、ポット34からプランジャ35に
よりレジン40がランナ37およびゲート38を通じて
キャビティー33に送給されて充填される。このとき、
キャビティー33内に充填したレジン40は、上型31
と下型32との合わせ面における隣合うアウタリード7
Aと7Bとの間の隙間からキャビティー33の外部へ漏
洩しようとする。しかし、隣合うアウタリード7Aと7
Bとの間にはダムブロック39が嵌入されているため、
キャビティー33内に充填されたレジン40がアウタリ
ード7A、7Bの隙間から外部へ漏洩することは防止さ
れる。
Thereafter, the resin 40 is fed from the pot 34 to the cavity 33 through the runner 37 and the gate 38 by the plunger 35 and is filled. At this time,
The resin 40 filled in the cavity 33 is
Outer lead 7 on the mating surface of the lower die 32
It tries to leak out of the cavity 33 from the gap between A and 7B. However, the adjacent outer leads 7A and 7A
Since the dam block 39 is inserted between the first and second blocks B,
The resin 40 filled in the cavity 33 is prevented from leaking outside through the gap between the outer leads 7A and 7B.

【0032】その後、上型31および下型32は型開き
されるとともに、エジェクタ・ピン(図示せず)によっ
て樹脂封止体24がキャビティー33から離型される。
そして、樹脂封止体24を成形された積層リードフレー
ム2は、トランスファ成形装置30から脱装される。
Thereafter, the upper mold 31 and the lower mold 32 are opened, and the resin sealing body 24 is released from the cavity 33 by an ejector pin (not shown).
Then, the laminated lead frame 2 in which the resin sealing body 24 has been molded is detached from the transfer molding device 30.

【0033】このようにして樹脂成形された樹脂封止体
24の内部には、図7に示されているように、タブ6、
ペレット22、上側インナリード8A、下側インナリー
ド8Bおよびワイヤ23群が樹脂封止されたことにな
る。この状態において、上側インナリード8Aの引回し
部10Aの下面と下側インナリードの引回し部10Bの
上面とは互いに横方向に若干ずれ、かつ、上下の隙間に
は樹脂封止24の樹脂が充填された状態になっているた
め、電気的に絶縁された状態になっている。
As shown in FIG. 7, inside the resin molded body 24 formed in this manner, the tab 6,
The pellet 22, the upper inner lead 8A, the lower inner lead 8B, and the group of wires 23 are sealed with resin. In this state, the lower surface of the leading portion 10A of the upper inner lead 8A and the upper surface of the leading portion 10B of the lower inner lead are slightly displaced from each other in the horizontal direction, and the resin of the resin seal 24 is filled in the upper and lower gaps. Since it is in a filled state, it is in an electrically insulated state.

【0034】以上のようにして樹脂封止体24が成形さ
れた成形品25は、リード切断成形工程において外枠を
切り落され、各アウタリード7A、7Bをガル・ウイン
グ形状に屈曲形成される。これにより、前記構成に係る
SOP・IC26が製造されたことになる。
The molded product 25 on which the resin sealing body 24 is molded as described above is cut off the outer frame in the lead cutting and molding step, and each outer lead 7A, 7B is bent and formed into a gull-wing shape. Thus, the SOP IC 26 according to the above configuration is manufactured.

【0035】以上のようにして製造されたSOP・IC
26はプリント配線基板に表面実装されることになる。
この際、パッケージの仕様は従来のSOP・ICの規格
を満足しているため、その表面実装形態は従来と同様と
なる。
SOP IC manufactured as described above
26 is to be surface-mounted on a printed wiring board.
At this time, the package specification satisfies the standard of the conventional SOP / IC, so that the surface mounting form is the same as the conventional one.

【0036】前記実施形態によれば、次の効果が得られ
る。
According to the above embodiment, the following effects can be obtained.

【0037】1) 隣合うインナリードの引回し部を上下
にずらすことにより、隣合うインナリードの引回し部の
ピッチを縮小することができるため、樹脂封止体の外縁
とペレットとの間の空間を狭く設定することができる。
1) Since the pitch of the adjacent inner leads can be reduced by vertically moving the adjacent inner leads, the distance between the outer edge of the resin sealing body and the pellet can be reduced. The space can be set narrow.

【0038】2) 前記1)により、アウタリードの本数が
増加したりペレットのサイズが拡大したりした場合であ
っても、樹脂封止体の横幅の増加を回避することができ
る。
2) According to the above 1), even when the number of outer leads is increased or the size of the pellet is increased, it is possible to avoid an increase in the lateral width of the resin sealing body.

【0039】3) また、樹脂封止体およびペレットのサ
イズが同じ条件の場合には、アウタリードの本数を増加
することができる。
3) When the size of the resin sealing body and the size of the pellet are the same, the number of outer leads can be increased.

【0040】4) インナリードが上下二段形状に配列さ
れているのにもかかわらず、SOPの仕様は従来の規格
を維持することができるため、SOP・ICに対する電
気特性検査作業やプリント配線基板に対する実装作業等
に関しての規則や作業効率等を損なわずに済む。
4) Even though the inner leads are arranged in a two-stage configuration, the SOP specification can maintain the conventional standard. It is not necessary to impair the rules and the work efficiency of the mounting work and the like.

【0041】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0042】例えば、上側インナリード8Aのボンディ
ングパッド部9Aと下側インナリード8Bのボンディン
グパッド部9Bとは上下にずらして配置するに限らず、
図8に示されているように、同一平面内に揃えてもよ
い。
For example, the bonding pad 9A of the upper inner lead 8A and the bonding pad 9B of the lower inner lead 8B are not limited to being vertically shifted.
As shown in FIG. 8, they may be aligned on the same plane.

【0043】インナリードおよびアウタリード群は積層
リードフレームによって形成するに限らず、一枚のリー
ドフレームによって形成してもよい。
The group of inner leads and outer leads is not limited to being formed by a laminated lead frame, but may be formed by a single lead frame.

【0044】各アウタリードはガルウイング形状に成形
するに限らず、DIPに対応するように成形してもよ
い。
Each outer lead is not limited to being formed into a gull wing shape, but may be formed so as to correspond to DIP.

【0045】トランスファ成形装置にダムブロックを配
設するに限らず、リードフレームにダムバーを配設して
もよい。
The present invention is not limited to the arrangement of the dam block in the transfer molding apparatus, but the arrangement may be such that a dam bar is arranged in the lead frame.

【0046】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるSOP
・ICに適用した場合について説明したが、それに限定
されるものではなく、DIP等の樹脂封止形パッケージ
を備えているICや、トランジスタ等の半導体装置全般
に適用することができる。また、メモリーICに限ら
ず、他の用途の半導体装置全般に適用することができ
る。
In the above description, the invention made mainly by the present inventor is based on the SOP which is
The case where the present invention is applied to an IC has been described. However, the present invention is not limited to this. The present invention can be applied to an IC having a resin-sealed package such as a DIP, and to semiconductor devices such as transistors in general. Further, the present invention is not limited to the memory IC, and can be applied to all semiconductor devices for other uses.

【0047】[0047]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0048】隣合うインナリードの引回し部を上下にず
らすことにより、隣合うインナリードの引回し部のピッ
チを縮小することができるため、樹脂封止体の外縁とペ
レットとの間の空間を狭く設定することができる。その
結果、アウタリードの本数が増加したりペレットのサイ
ズが拡大したりした場合であっても、樹脂封止体の横幅
の増加を回避することができる。また、樹脂封止体およ
びペレットのサイズが同じ条件の場合には、アウタリー
ドの本数を増加することができる。
By shifting the wiring portion of the adjacent inner lead up and down, the pitch of the wiring portion of the adjacent inner lead can be reduced, so that the space between the outer edge of the resin sealing body and the pellet is reduced. It can be set narrow. As a result, even if the number of outer leads increases or the size of the pellets increases, it is possible to avoid an increase in the width of the resin sealing body. When the size of the resin sealing body and the size of the pellet are the same, the number of outer leads can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるSOP・ICを示し
ており、(a)は一部切断平面図、(b)は正面断面図
である。
FIGS. 1A and 1B show an SOP IC according to an embodiment of the present invention, in which FIG. 1A is a partially cut plan view, and FIG.

【図2】本発明の一実施形態であるSOP・ICの製造
方法に使用される上側多連リードフレームを示してお
り、(a)は一部省略平面図、(b)は(a)のb−b
線に沿う正面断面図である。
2A and 2B show an upper multiple lead frame used in a method of manufacturing an SOP / IC according to an embodiment of the present invention, wherein FIG. 2A is a partially omitted plan view, and FIG. bb
It is a front sectional view along a line.

【図3】同じく下側多連リードフレームを示しており、
(a)は一部省略平面図、(b)は(a)のb−b線に
沿う正面断面図である。
FIG. 3 also shows a lower multiple lead frame,
(A) is a partially omitted plan view, and (b) is a front sectional view taken along line bb of (a).

【図4】同じく積層多連リードフレームを示しており、
(a)は一部省略平面図、(b)は(a)のb−b線に
沿う正面断面図である。
FIG. 4 also shows a laminated multiple lead frame,
(A) is a partially omitted plan view, and (b) is a front sectional view taken along line bb of (a).

【図5】本発明の一実施形態であるSOP・ICの製造
方法におけるワイヤボンディング工程後を示しており、
(a)は一部省略平面図、(b)は(a)のb−b線に
沿う正面断面図である。
FIG. 5 shows a state after the wire bonding step in the SOP / IC manufacturing method according to one embodiment of the present invention;
(A) is a partially omitted plan view, and (b) is a front sectional view taken along line bb of (a).

【図6】同じくトランスファ成形工程を示しており、
(a)は側面断面図、(b)は(a)のb−b線に沿う
断面図である。
FIG. 6 also shows a transfer molding step,
(A) is a side sectional view, and (b) is a sectional view along the bb line of (a).

【図7】トランスファ成形後を示しており、(a)は一
部省略平面図、(b)は(a)のb−b線に沿う正面断
面図である。
7A and 7B show a state after transfer molding, in which FIG. 7A is a partially omitted plan view, and FIG. 7B is a front sectional view taken along the line bb of FIG.

【図8】本発明の他の実施形態であるSOP・ICを示
しており、(a)は正面断面図、(b)は一部省略部分
斜視図である。
8A and 8B show an SOP / IC according to another embodiment of the present invention, wherein FIG. 8A is a front sectional view, and FIG. 8B is a partially omitted perspective view.

【符号の説明】[Explanation of symbols]

1…積層多連リードフレーム、1A…上側多連リードフ
レーム、1B…下側多連リードフレーム、2…積層リー
ドフレーム(積層単位リードフレーム)、2A…上側リ
ードフレーム(上側単位リードフレーム)、2B…下側
リードフレーム(下側単位リードフレーム)、3A、3
B…外枠、4A、4B…セクション枠、5A、5B…タ
ブ吊りリード、6…タブ、7A、7B…アウタリード、
8A、8B…インナリード、9A、9B…ボンディング
パッド部、10A、10B…引回し部、20…組立体、
21…ボンディング層、22…ペレット、23…ワイ
ヤ、24…樹脂封止体、25…成形品、26…SOP・
IC(半導体装置)、30…トランスファ成形装置、3
1…上型、32…下型、33…キャビティー、34…ポ
ット、35…プランジャ、36…カル、37…ランナ、
38…ゲート、39…ダムブロック、40…レジン。
DESCRIPTION OF SYMBOLS 1 ... Multilayer lead frame, 1A ... Upper multiple leadframe, 1B ... Lower multiple leadframe, 2 ... Multilayer leadframe (multilayer unit leadframe), 2A ... Upper leadframe (upper unit leadframe), 2B ... Lower lead frame (lower unit lead frame), 3A, 3
B: outer frame, 4A, 4B: section frame, 5A, 5B: tab suspension lead, 6: tab, 7A, 7B: outer lead,
8A, 8B: inner lead, 9A, 9B: bonding pad portion, 10A, 10B: routing portion, 20: assembly,
21: bonding layer, 22: pellet, 23: wire, 24: resin sealing body, 25: molded product, 26: SOP
IC (semiconductor device), 30 ... transfer molding device, 3
1 upper mold, 32 lower mold, 33 cavity, 34 pot, 35 plunger, 36 cal, 37 runner,
38: gate, 39: dam block, 40: resin.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F067 AA01 AA09 AA10 AB02 BB00 BB02 DA05 DA07 DE05 DE14 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F067 AA01 AA09 AA10 AB02 BB00 BB02 DA05 DA07 DE05 DE14

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体ペレットと、この半導体ペレット
がボンディングされたタブと、このタブの周囲に配線さ
れた複数本のインナリードと、これらインナリードと前
記半導体ペレットとの間にそれぞれ橋絡されたワイヤ群
と、前記各インナリードにそれぞれ連結された複数本の
アウタリードと、前記半導体ペレット、前記インナリー
ド群および前記ワイヤ群を樹脂封止した樹脂封止体とを
備えている半導体装置において、前記各インナリードの
引回し部が厚さ方向にずらされて隣同士のピッチが小さ
く設定されていることを特徴とする半導体装置。
1. A semiconductor pellet, a tab to which the semiconductor pellet is bonded, a plurality of inner leads wired around the tab, and a bridge formed between each of the inner leads and the semiconductor pellet. In a semiconductor device comprising: a wire group; a plurality of outer leads connected to the respective inner leads; and a resin sealing body in which the semiconductor pellet, the inner lead group, and the wire group are resin-sealed. A semiconductor device, wherein the lead portions of each inner lead are shifted in the thickness direction so that the pitch between adjacent leads is set small.
【請求項2】 前記各インナリードのボンディングパッ
ド部が前記樹脂封止体の厚さ方向にそれぞれずらされて
いることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the bonding pads of the inner leads are shifted from each other in a thickness direction of the resin sealing body.
【請求項3】 前記各インナリードのボンディングパッ
ド部が同一平面に配置されていることを特徴とする請求
項1に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the bonding pad portions of the respective inner leads are arranged on the same plane.
【請求項4】 前記インナリード群が前記樹脂封止体の
両長辺側の側面にそれぞれ配置されており、両インナリ
ード群列の各インナリードの引回し部がL字形状に形成
されていることを特徴とする請求項1、2または3に記
載の半導体装置。
4. The inner lead group is disposed on both long side surfaces of the resin sealing body, and a lead portion of each inner lead of both inner lead group rows is formed in an L-shape. The semiconductor device according to claim 1, 2 or 3, wherein
【請求項5】 各インナリードの引回し部が厚さ方向に
ずらされて隣同士のピッチが小さく設定されているリー
ドフレームが製造されるリードフレーム製造工程と、前
記リードフレームのタブに半導体ペレットがボンディン
グされるペレットボンディング工程と、前記半導体ペレ
ットの電極パッドと、前記リードフレームの各インナリ
ードのボンディングパッド部とにワイヤの両端部がボン
ディングされるワイヤボンディング工程と、前記半導体
ペレット、前記インナリード群および前記ワイヤ群を樹
脂封止する樹脂封止体が成形される樹脂封止体成形工程
と、前記リードフレームの外枠が切り落とされ、前記ア
ウタリードが屈曲されるリード成形工程と、を備えてい
ることを特徴とする半導体装置の製造方法。
5. A lead frame manufacturing process for manufacturing a lead frame in which a lead portion of each inner lead is shifted in a thickness direction and a pitch between adjacent inner leads is set small, and a semiconductor pellet is provided on a tab of the lead frame. A wire bonding step in which both ends of the wire are bonded to the electrode pads of the semiconductor pellet and the bonding pads of the inner leads of the lead frame; and the semiconductor pellet and the inner lead. A resin-sealed body forming step of forming a resin-sealed body for resin-sealing the group and the wire group, and a lead forming step in which an outer frame of the lead frame is cut off and the outer lead is bent. A method of manufacturing a semiconductor device.
【請求項6】 前記リードフレームは上側平面内の上側
リードフレームと下側平面内の下側リードフレームとが
上下に積層された積層リードフレームであって、上側リ
ードフレームの各インナリードの引回し部と下側リード
フレームの各インナリードの引回し部とが上下にずらさ
れた積層リードフレームであることを特徴とする請求項
5に記載の半導体装置の製造方法。
6. The lead frame is a laminated lead frame in which an upper lead frame in an upper plane and a lower lead frame in a lower plane are vertically stacked, and routing of each inner lead of the upper lead frame. 6. The method for manufacturing a semiconductor device according to claim 5, wherein the lead portion and the lead portion of each inner lead of the lower lead frame are vertically stacked.
【請求項7】 前記積層リードフレームにおける前記各
インナリードのボンディングパッド部が上下方向にずら
されていることを特徴とする請求項5または6に記載の
半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 5, wherein bonding pad portions of the inner leads in the laminated lead frame are vertically shifted.
【請求項8】 前記積層リードフレームにおける前記各
インナリードのボンディングパッド部が同一平面に配置
されていることを特徴とする請求項5または6に記載の
半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein bonding pad portions of said inner leads in said laminated lead frame are arranged on the same plane.
【請求項9】 ワイヤボンディング工程において、下側
のインナリード群についてワイヤボンディングが実施さ
れた後に、上側のインナリード群についてワイヤボンデ
ィングが実施されることを特徴とする請求項7に記載の
半導体装置の製造方法。
9. The semiconductor device according to claim 7, wherein in the wire bonding step, after the wire bonding is performed on the lower inner lead group, the wire bonding is performed on the upper inner lead group. Manufacturing method.
【請求項10】 樹脂封止体成形工程において、成形型
にダムブロックが形成されていることを特徴とする請求
項5、6、7、8または9に記載の半導体装置の製造方
法。
10. The method of manufacturing a semiconductor device according to claim 5, wherein a dam block is formed in a molding die in the resin sealing body molding step.
JP11206100A 1999-07-21 1999-07-21 Semiconductor device and manufacture thereof Withdrawn JP2001035987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11206100A JP2001035987A (en) 1999-07-21 1999-07-21 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11206100A JP2001035987A (en) 1999-07-21 1999-07-21 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001035987A true JP2001035987A (en) 2001-02-09

Family

ID=16517814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11206100A Withdrawn JP2001035987A (en) 1999-07-21 1999-07-21 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001035987A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7665205B2 (en) 2005-11-11 2010-02-23 Mitsui High-Tec, Inc. Method of manufacturing a laminated leadframe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7665205B2 (en) 2005-11-11 2010-02-23 Mitsui High-Tec, Inc. Method of manufacturing a laminated leadframe

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
JP2907802B2 (en) Bottom lead frame and bottom lead semiconductor package using the same
US7410834B2 (en) Method of manufacturing a semiconductor device
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
JP3129660B2 (en) Resin sealing method and resin sealing device for SON package
CN110828432A (en) Power semiconductor module
JPH09121015A (en) Semiconductor device
JP2001035987A (en) Semiconductor device and manufacture thereof
JP2631520B2 (en) Molding method for resin-sealed package
JP3688440B2 (en) Semiconductor device
CN210866170U (en) Power semiconductor module
JP3747991B2 (en) Manufacturing method of semiconductor device
JPH06232304A (en) Lead frame for full mold package
JP4049782B2 (en) Semiconductor device
KR100531423B1 (en) lead frame for fabrication semiconductor and mold die therefor, and device for fabricating semiconductor using the same
JP2006332366A (en) Semiconductor device
JP4620710B2 (en) Semiconductor device
JPS6050347B2 (en) Single inline lead frame for semiconductor devices
JPS60161643A (en) Semiconductor device
KR100364842B1 (en) Semiconductor package and method of manufacturing the same
JP2001144124A (en) Resin-sealing method and resin-sealing device for semiconductor device
JPH1027870A (en) Semiconductor device and manufacture thereof
JPH03242948A (en) Semiconductor device and its manufacture
JPH03219663A (en) Lead frame for semiconductor device
JPS6020546A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003