KR100364842B1 - Semiconductor package and method of manufacturing the same - Google Patents
Semiconductor package and method of manufacturing the same Download PDFInfo
- Publication number
- KR100364842B1 KR100364842B1 KR1019990041560A KR19990041560A KR100364842B1 KR 100364842 B1 KR100364842 B1 KR 100364842B1 KR 1019990041560 A KR1019990041560 A KR 1019990041560A KR 19990041560 A KR19990041560 A KR 19990041560A KR 100364842 B1 KR100364842 B1 KR 100364842B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead frame
- semiconductor
- pad
- wire bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 반도체 패키지에 관한 것으로, 특히 적층된 반도체 패키지에서 복수개의 반도체 칩이 리드프레임이 없이 적층되어 와이어 본딩의 높이 여유도를 향상시키도록 한 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which a plurality of semiconductor chips are stacked without a lead frame in a stacked semiconductor package to improve a height margin of wire bonding.
이를 위한 본 발명의 실시예에 따른 네모서리 부분에 독립적으로 형성된 리드프레임 패드, 상기 리드프레임 패드에 걸쳐서 부착된 제 1 반도체 칩, 상기 제 1 반도체 칩의 저면에 부착된 제 2 반도체 칩, 상기 리드프레임 패드와 이격되어 형성된 리드프레임, 상기 리드프레임의 와이어 본딩부와 제 1, 2 반도체 칩의 패드를 연결하는 와이어, 상기 와이어본딩부 및 와이어를 포함한 제 1, 2 반도체 칩을 몰딩하는 몰드재를 포함하여 이루어지고, 이에 따른 제조 방법은 제 1 반도체 칩을 리드 프레임 패드의 모서리에 걸치도록 부착하는 공정, 상기 제 1 반도체 칩의 저면에 접착부재를 이용하여 제 2 반도체 칩을 부착하는 공정, 상기 제 1, 2 반도체 칩을 외부단자와 전기적으로 연결하는 와이어 본딩하는 공정을 포함하여 이루어진다.According to an embodiment of the present invention, a lead frame pad independently formed on a corner portion, a first semiconductor chip attached over the lead frame pad, a second semiconductor chip attached to a bottom surface of the first semiconductor chip, and the lead A lead frame formed spaced apart from the frame pad, a wire connecting the wire bonding portion of the lead frame and the pads of the first and second semiconductor chips, and a mold material molding the first and second semiconductor chips including the wire bonding portion and the wire. And a manufacturing method according to the above, comprising attaching the first semiconductor chip to the edge of the lead frame pad, attaching the second semiconductor chip to the bottom surface of the first semiconductor chip using an adhesive member, and And a wire bonding process for electrically connecting the first and second semiconductor chips to external terminals.
Description
본 발명은 반도체 패키지에 관한 것으로, 복수개의 반도체 칩이 적층된 구조에서 와이어 본딩의 높이 여유도를 향상시키고, 전체적인 패키지의 두께를 감소시키도록 한 반도체 패키지 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package and a method of manufacturing the same, which improve the height margin of wire bonding and reduce the overall package thickness in a structure in which a plurality of semiconductor chips are stacked.
이하 첨부도면을 참조하여 종래기술에 따른 반도체 패키지 및 그의 제조 방법에 대해 설명하면 다음과 같다.Hereinafter, a semiconductor package and a method of manufacturing the same according to the related art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 적층형 반도체 패키지의 구조 단면도로서, 복수개의 반도체 칩(1,2)이 에폭시 수지(3)를 접착수단으로 하여 리드프레임 패드(4)에 부착되어 있다.1 is a structural cross-sectional view of a stacked semiconductor package according to the prior art, in which a plurality of semiconductor chips 1 and 2 are attached to a lead frame pad 4 using an epoxy resin 3 as an adhesive means.
또한 상기 반도체 칩(1,2)을 외부 단자와 전기적으로 연결하기 위한 리드프레임(5)에 와이어(6, 6a)가 본딩되어 있으며, 상기 반도체 칩들(1,2)과 와이어(6, 6a)는 몰드재(7)로 몰딩되어 있다.In addition, wires 6 and 6a are bonded to a lead frame 5 for electrically connecting the semiconductor chips 1 and 2 to an external terminal, and the semiconductor chips 1 and 2 and the wires 6 and 6a. Is molded from the mold material 7.
이 때 상기 리드 프레임 패드(4)의 두께는 예를 들면 5~10 mil이고, 각각의 반도체 칩의 두께는 11~18 mil이며 이에 따라 상기 몰딩이 완료된 반도체 패키지의 총 두께는 최소 35 mil이다.(접착부재의 두께는 설명을 생략함)At this time, the thickness of the lead frame pad 4 is, for example, 5 to 10 mil, the thickness of each semiconductor chip is 11 to 18 mil, and thus the total thickness of the molded semiconductor package is at least 35 mil. (The thickness of the adhesive member is omitted.)
이처럼 종래기술은 리드프레임을 사이에 두고 반도체 칩들이 적층되므로 패키지의 크기가 증가한다.As described above, the size of a package increases because semiconductor chips are stacked with a lead frame interposed therebetween.
그러나 상기와 같은 종래기술에 따른 반도체 패키지는 일정 두께의 리드 프레임을 포함하기 때문에 제한된 두께의 패키지 내에서 와이어 본딩을 위한 와이어 루프 형성에 제약이 따른다.However, since the semiconductor package according to the related art includes a lead frame having a predetermined thickness, there is a limitation in forming a wire loop for wire bonding in a limited thickness package.
또한 적층형 패키지의 경우 총두께 제한에 걸려 루프를 낮게 만들어야 하는데 루프가 너무 낮아질 경우, 와이어에 손상을 초래하거나 불균일한 루프 높이를만들게 되는 문제점이 있다.In addition, in the case of a stacked package, the loop thickness is limited due to the total thickness limitation, but if the loop is too low, there is a problem of causing damage to the wire or making an uneven loop height.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 특히 적층되는 반도체 칩을 포함한 패키지의 두께를 조절하여 와이어 루프의 여유도를 증가시키고 패키지의 두께를 감소시키는데 적당한 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and in particular, to provide a semiconductor package suitable for adjusting the thickness of a package including a stacked semiconductor chip to increase the margin of the wire loop and reduce the thickness of the package. have.
도 1 은 종래기술에 따른 반도체 패키지의 구조 단면도1 is a structural cross-sectional view of a semiconductor package according to the prior art
도 2 는 본 발명의 실시예에 따른 반도체 패키지의 구조 단면도2 is a structural cross-sectional view of a semiconductor package according to an embodiment of the present invention.
도 3 은 도 2 에 따른 몰딩전 평면도3 is a plan view before molding according to FIG.
도 4a 내지 도 4d 는 본 발명의 실시예에 따른 반도체 패키지의 제조 공정 단면도4A through 4D are cross-sectional views illustrating a process of manufacturing a semiconductor package according to an embodiment of the present invention.
도 5a 와 도 5b 는 본 발명의 다른 리드프레임을 나타낸 도면5A and 5B show another leadframe of the present invention
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21 : 리드 프레임 패드 22 : 제 1 반도체 칩21: lead frame pad 22: first semiconductor chip
23 : 제 2 반도체 칩 24 : 리드 프레임23: second semiconductor chip 24: lead frame
25,25a : 와이어 26 : 몰드재25,25a: wire 26: mold material
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는 네모서리 부분에 독립적으로 형성된 리드프레임 패드, 상기 리드프레임 패드에 걸쳐서 부착된 제 1 반도체 칩, 상기 제 1 반도체 칩의 저면에 부착된 제 2 반도체 칩, 상기 리드프레임 패드와 이격되어 형성된 리드프레임, 상기 리드프레임의 와이어 본딩부와 제 1, 2 반도체 칩의 패드를 연결하는 와이어, 상기 와이어본딩부 및 와이어를 포함한 제 1, 2 반도체 칩을 몰딩하는 몰드재를 포함하여 이루어지고, 이에 따른 제조 방법은 제 1 반도체 칩을 리드 프레임 패드의 모서리에 걸치도록 부착하는 공정, 상기 제 1 반도체 칩의 저면에 접착부재를 이용하여 제 2 반도체 칩을 부착하는 공정, 상기 제 1, 2 반도체 칩을 외부단자와 전기적으로 연결하는 와이어 본딩하는 공정을 포함하여 이루어짐을 특징으로 한다.The semiconductor package according to the present invention for achieving the above object is a lead frame pad independently formed in the corner portion, a first semiconductor chip attached over the lead frame pad, a second attached to the bottom surface of the first semiconductor chip A semiconductor chip, a lead frame spaced apart from the lead frame pad, a wire connecting the wire bonding portion of the lead frame and the pads of the first and second semiconductor chips, and the first and second semiconductor chips including the wire bonding portion and the wire. It comprises a mold material for molding, the manufacturing method according to this step is to attach the first semiconductor chip to the edge of the lead frame pad, the second semiconductor chip using an adhesive member on the bottom surface of the first semiconductor chip And a wire bonding process for electrically connecting the first and second semiconductor chips to external terminals. It features.
이하 본 발명에 따른 반도체 패키지 및 그의 제조 방법에 대해 구체적으로 설명하면 다음과 같다.Hereinafter, a semiconductor package and a manufacturing method thereof according to the present invention will be described in detail.
도 2 는 본 발명의 실시예에 따른 반도체 패키지의 구조 단면도이고, 도 3 은 도 2 에 따른 몰딩전 평면도이다.2 is a cross-sectional view illustrating a structure of a semiconductor package according to an embodiment of the present invention, and FIG. 3 is a plan view before molding according to FIG. 2.
그리고 도 4a 내지 도 4d 는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 제조 공정 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
도 2 에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지는 네모서리 부분에 독립적으로 형성된 리드프레임 패드(21)와, 상기 리드프레임 패드(21)에 걸쳐서 부착된 제 1 반도체 칩(22)과, 상기 제 1 반도체 칩(22)의 표면에 부착된 제 2 반도체 칩(23)과, 상기 리드프레임 패드(21)와 이격되어 형성된 리드프레임(24)과, 상기 리드프레임(24)의 와이어 본딩부(24a)와 제 1, 2 반도체 칩(22,23)의 패드(22a,23a)를 연결하는 와이어(25,25a)와, 상기 와이어본딩부(24a) 및 와이어 (25)를 포함한 제 1, 2 반도체 칩(22,23)을 몰딩하는 몰드재(26)를 포함하여 구성된다.As shown in FIG. 2, a semiconductor package according to an embodiment of the present invention includes a leadframe pad 21 formed independently of a corner portion and a first semiconductor chip 22 attached over the leadframe pad 21. ), A second semiconductor chip 23 attached to the surface of the first semiconductor chip 22, a lead frame 24 formed to be spaced apart from the lead frame pad 21, and the lead frame 24. A wire 25 and 25a connecting the wire bonding portion 24a and the pads 22a and 23a of the first and second semiconductor chips 22 and 23, and the wire bonding portion 24a and the wire 25. And a mold material 26 for molding the first and second semiconductor chips 22 and 23.
여기서 상기 제 2 반도체 칩(23)은 상기 제 1 반도체 칩(22)을 벗어나지 않도록 부착되고. 또한 횡방향(또는 종방향)으로 상기 제 1 반도체 칩(22)을 벗어나도록 부착될 수 있다.Wherein the second semiconductor chip 23 is attached so as not to leave the first semiconductor chip (22). It may also be attached so as to deviate from the first semiconductor chip 22 in the transverse direction (or longitudinal direction).
이는 상기 제 2 반도체 칩(23)이 상기 제 1 반도체 칩(22)이 부착된 리드 프레임 패드(22)와 접촉하지 않는 것을 의미한다.This means that the second semiconductor chip 23 does not contact the lead frame pad 22 to which the first semiconductor chip 22 is attached.
도 3 은 도 2 에 따른 평면도로서, 몰딩전 반도체 패키지를 나타내고 있다.3 is a plan view of FIG. 2, illustrating a semiconductor package before molding.
즉 제 1 반도체 칩(22)이 탑재될 영역의 네모서리 부분에 리드프레임 패드 (21)를 구성한다.That is, the lead frame pad 21 is formed in the four corner portions of the region where the first semiconductor chip 22 is to be mounted.
여기서 리드 프레임 패드(21)는 칩이 탑재될 영역(20)의 네모서리부분에 독립적으로 형성되므로, 탑재된 칩의 저면부(lower surface)가 거의 개방되어 몰딩시몰딩 컴파운드(molding compound)와의 직접 결합이 이루어지도록 한다.Since the lead frame pad 21 is formed independently of the four corners of the region 20 on which the chip is to be mounted, the lower surface of the mounted chip is almost opened, thus directly contacting the molding compound when molding. Make sure that the coupling is done.
그리고 상기 칩이 탑재될 영역은 중공을 갖는 사각형 링, 원형 링, 중공을 갖는 타원형등 다양한 구조로 이루어진다.And the area in which the chip is mounted is made of a variety of structures, such as a rectangular ring having a hollow, a circular ring, an oval having a hollow.
또한 상기 리드 프레임 패드(21)의 모서리에 걸치도록 다이 소잉이 완료된 제 1 반도체 칩(22)의 저면부, 이를테면 회로가 구성되지 않은 면을 접착부재로서 에폭시 수지(epoxy resin)를 이용하여 부착된다.In addition, a bottom surface portion of the first semiconductor chip 22 where die sawing is completed to cover the edge of the lead frame pad 21, such as a surface on which a circuit is not formed, is attached using an epoxy resin as an adhesive member. .
그리고 상기 리드 프레임 패드(21)와 일정 폭 간격을 두고 상기 제 1 반도체 칩(22)의 표면상에 접착부재로서 에폭시 수지를 이용하여 제 2 반도체 칩(23)의 저면부가 부착된다.The bottom surface of the second semiconductor chip 23 is attached to the surface of the first semiconductor chip 22 at a predetermined width interval with the lead frame pad 21 by using an epoxy resin as an adhesive member.
즉 상기 리드프레임 패드(21)에 걸치는 제 1 반도체 칩(21)의 동일 표면에 에폭시 수지를 이용하여 상기 제 2 반도체 칩(23)이 부착되어 있다.That is, the second semiconductor chip 23 is attached to the same surface of the first semiconductor chip 21 on the lead frame pad 21 by using an epoxy resin.
여기서 상기 제 2 반도체 칩(23)은 리드프레임 패드(21)의 네모서리 부분과 접촉하지 않도록 부착된다.Here, the second semiconductor chip 23 is attached so as not to contact the corner portions of the lead frame pad 21.
상기 제 1 반도체 칩(21) 저면에 양면 접착 테이프를 부착한 후, 리드프레임에 접착하여 제 2 반도체 칩(23)을 그대로 부착할 수 있다.After attaching the double-sided adhesive tape to the bottom surface of the first semiconductor chip 21, the second semiconductor chip 23 may be attached as it is by adhering to the lead frame.
또한 상기 제 1 반도체 칩(22)에 비해 횡방향(종방향)으로 폭이 더 큰 반도체 칩을 이용하여 부착할 수 있다.In addition, the semiconductor chip 22 may be attached using a semiconductor chip having a larger width in the lateral direction (the longitudinal direction) than the first semiconductor chip 22.
이와 같이 형성된 본 발명의 실시예에 따른 반도체 패키지의 제조 방법에 대해 상세히 설명하면 다음과 같다.The method of manufacturing the semiconductor package according to the embodiment of the present invention formed as described above will be described in detail as follows.
도 4a 에 도시된 바와 같이, 먼저 리드프레임 패드(21)와 리드 프레임(24)을각각 독립적으로 형성한다.As shown in FIG. 4A, first, the lead frame pad 21 and the lead frame 24 are independently formed.
이 때 상기 리드 프레임(24)은 리드 프레임 패드(21)와 일정 폭 이격되어 있다.At this time, the lead frame 24 is spaced apart from the lead frame pad 21 by a predetermined width.
도 4b 에 도시된 바와 같이, 상기 각각의 리드프레임 패드(21)의 모서리부분에 걸치도록 제 1 반도체 칩(22)을 에폭시 수지를 이용하여 부착한다.As shown in FIG. 4B, the first semiconductor chip 22 is attached using an epoxy resin so as to extend over the edges of the respective leadframe pads 21.
또한 상기 제 1 반도체 칩(22)의 표면에는 와이어 본딩을 위한 패드(22a)가 형성되어 있다.In addition, a pad 22a for wire bonding is formed on a surface of the first semiconductor chip 22.
도 4c 에 도시된 바와 같이, 도 4b 의 구조를 Y 방향으로 180° 회전시키어 상기 제 1 반도체 칩(22)의 저면부가 상측을 향하도록 하여 제 2 반도체 칩(23)을 에폭시 수지를 이용하여 상기 제 1 반도체 칩(22)의 저면부에 부착한다.As shown in FIG. 4C, the structure of FIG. 4B is rotated 180 ° in the Y direction so that the bottom surface of the first semiconductor chip 22 faces upward, and the second semiconductor chip 23 is formed by using an epoxy resin. It adheres to the bottom part of the 1st semiconductor chip 22. As shown in FIG.
이 때 상기 제 2 반도체 칩(23)은 상기 리드프레임 패드(21)와 접촉되지 않도록 하고, 상기 제 2 반도체 칩(23)의 표면에는 와이어 본딩을 위한 패드(23a)가 형성되어 있다.In this case, the second semiconductor chip 23 is not in contact with the lead frame pad 21, and a pad 23a for wire bonding is formed on the surface of the second semiconductor chip 23.
이어 상기 제 2 반도체 칩(23)의 패드(23a)와 리드프레임(24)의 와이어 본딩부(24a)를 전기적으로 연결하는 와이어(25a) 본딩을 실시한다.Subsequently, the wire 25a is bonded to electrically connect the pad 23a of the second semiconductor chip 23 to the wire bonding portion 24a of the lead frame 24.
그리고 상기 구조를 다시 원래대로 회전시키어 제 1 반도체 칩(22)의 패드 (22a)와 리드프레임(24)의 와이어 본딩부(도시되지 않음)를 전기적으로 연결하는 와이어(25) 본딩을 실시한다.Then, the structure is rotated again to bond the wire 25 electrically connecting the pad 22a of the first semiconductor chip 22 to the wire bonding portion (not shown) of the lead frame 24.
도 4d에 도시된 바와 같이, 상기 제 1, 2 반도체 칩(22,23)과 와이어 (25,25a)를 보호하기 위해 에폭시 몰드 화합물(Epoxy Molding Compound;EMC)과 같은 몰드재(26)를 이용하여 몰딩하여 패키지를 완성한다.As shown in FIG. 4D, a mold material 26 such as an epoxy molding compound (EMC) is used to protect the first and second semiconductor chips 22 and 23 and the wires 25 and 25a. Molding to complete the package.
도 5a 와 도 5b 는 다양한 리드 프레임 패드를 이용한 적층형 패키지를 나타낸 도면이다.5A and 5B illustrate stacked packages using various lead frame pads.
도 5a에 도시된 바와 같이, 중공부가 형성된 사각형 링 형태의 리드 프레임 패드(51)상에 제 1 반도체 칩(52)이 부착되어 있고, 상기 제 1 반도체 칩(52)의 저면부에 제 2 반도체 칩(53)이 부착되어 있다.As shown in FIG. 5A, a first semiconductor chip 52 is attached to a lead frame pad 51 having a rectangular ring shape in which a hollow part is formed, and a second semiconductor part is formed on a bottom surface of the first semiconductor chip 52. The chip 53 is attached.
도면에 도시되지 않았지만, 원형 링 또는 타원형 링 형태의 리드프레임 패드를 이용할 수 있다.Although not shown in the drawings, a leadframe pad in the form of a circular ring or an elliptical ring may be used.
도 5b에 도시된 바와 같이, 상측 모서리와 하측 모서리가 서로 연결된 리드 프레임 패드들(54) 상에 제 1 반도체 칩(55)이 걸쳐서 부착되고, 상기 제 1 반도체 칩(55)상에 제 2 반도체 칩(56)이 부착되어 있다.As shown in FIG. 5B, a first semiconductor chip 55 is attached to the lead frame pads 54 having upper and lower edges connected to each other, and a second semiconductor is mounted on the first semiconductor chip 55. The chip 56 is attached.
이상과 같은 반도체 패키지는 와이어 본딩시 와이어의 루프 높이를 리드 프레임 패드의 두께만큼 더 높일 수 있으므로 반도체 칩이 적층된 패키지에서 와이어의 루프 높이에 대해 조절할 수 있는 여유도가 증가되는 효과가 있다.The semiconductor package as described above can increase the loop height of the wire at the time of wire bonding by the thickness of the lead frame pad, thereby increasing the margin of control of the loop height of the wire in the package in which the semiconductor chips are stacked.
또한 리드 프레임 패드만큼의 두께를 감소시키므로 경박단소한 적층형 반도체 패키지를 제조할 수 있는 효과가 있다.In addition, since the thickness of the lead frame pad is reduced, it is possible to manufacture a thin and thin stacked semiconductor package.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041560A KR100364842B1 (en) | 1999-09-28 | 1999-09-28 | Semiconductor package and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041560A KR100364842B1 (en) | 1999-09-28 | 1999-09-28 | Semiconductor package and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028993A KR20010028993A (en) | 2001-04-06 |
| KR100364842B1 true KR100364842B1 (en) | 2002-12-16 |
Family
ID=19613067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990041560A KR100364842B1 (en) | 1999-09-28 | 1999-09-28 | Semiconductor package and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364842B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109976A (en) * | 1991-10-17 | 1993-04-30 | Fujitsu Ltd | Semiconductor device |
| JPH06188280A (en) * | 1992-12-21 | 1994-07-08 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0936300A (en) * | 1995-07-18 | 1997-02-07 | Hiroshima Nippon Denki Kk | Semiconductor device and manufacture thereof |
| JPH10256473A (en) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | Semiconductor device |
| KR100277438B1 (en) * | 1998-05-28 | 2001-02-01 | 윤종용 | Multi Chip Package |
-
1999
- 1999-09-28 KR KR1019990041560A patent/KR100364842B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109976A (en) * | 1991-10-17 | 1993-04-30 | Fujitsu Ltd | Semiconductor device |
| JPH06188280A (en) * | 1992-12-21 | 1994-07-08 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0936300A (en) * | 1995-07-18 | 1997-02-07 | Hiroshima Nippon Denki Kk | Semiconductor device and manufacture thereof |
| JPH10256473A (en) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | Semiconductor device |
| KR100277438B1 (en) * | 1998-05-28 | 2001-02-01 | 윤종용 | Multi Chip Package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010028993A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477020B1 (en) | Multi chip package | |
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| KR20030018204A (en) | Multi chip package having spacer | |
| JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
| US20040241908A1 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| KR20010037247A (en) | Semiconductor package | |
| JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
| KR100379089B1 (en) | leadframe and semiconductor package using it | |
| JP2002359338A (en) | Lead frame, and semiconductor device using it, and its manufacturing method | |
| KR100364842B1 (en) | Semiconductor package and method of manufacturing the same | |
| KR20010061886A (en) | Stack chip package | |
| KR100351922B1 (en) | Semiconductor package amd method of manufacturing the same | |
| JP2682200B2 (en) | Semiconductor device | |
| JP3036339B2 (en) | Semiconductor device | |
| JP3495566B2 (en) | Semiconductor device | |
| JP3466354B2 (en) | Semiconductor device | |
| KR0146061B1 (en) | Stack type semiconductor package and a method for manufacturing the same | |
| JPS61241954A (en) | Semiconductor device | |
| KR20070078593A (en) | Array type leadframe package, semiconductor package using array type leadframe package, and method for manufacturing the semiconductor package | |
| KR100345163B1 (en) | Ball grid array package | |
| KR20060005713A (en) | Up-down type chip stack package | |
| JP4207671B2 (en) | Manufacturing method of semiconductor package | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR200245729Y1 (en) | Semiconductor Package Structure | |
| KR100708050B1 (en) | semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121204 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131203 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141202 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20151202 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161202 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171201 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 17 |