KR100762576B1 - 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템 - Google Patents

임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템 Download PDF

Info

Publication number
KR100762576B1
KR100762576B1 KR1020050059447A KR20050059447A KR100762576B1 KR 100762576 B1 KR100762576 B1 KR 100762576B1 KR 1020050059447 A KR1020050059447 A KR 1020050059447A KR 20050059447 A KR20050059447 A KR 20050059447A KR 100762576 B1 KR100762576 B1 KR 100762576B1
Authority
KR
South Korea
Prior art keywords
data
memory
flash memory
host
embedded system
Prior art date
Application number
KR1020050059447A
Other languages
English (en)
Other versions
KR20070003454A (ko
Inventor
김경호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050059447A priority Critical patent/KR100762576B1/ko
Publication of KR20070003454A publication Critical patent/KR20070003454A/ko
Application granted granted Critical
Publication of KR100762576B1 publication Critical patent/KR100762576B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Abstract

본 발명은 호스트와 임베디스 시스템이 시리얼 통신으로 연결된 시스템에서 상기 임베디드 시스템의 디버깅을 위하여 플래시 메모리를 덤프하는 방법에 있어서, 상기 호스트로부터 덤프 명령이 입력되면, 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여 해당 데이터의 전송을 위한 메모리를 할당하고, 상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 할당된 메모리에 저장하고, 상기 저장된 데이터를 시리얼 통신으로 상기 호스트에 전송하는 것으로서, 디버깅을 이용하여 주소를 지정하고, 텍스트 데이터를 이진 데이터로 바꾸는 등의 작업을 할 필요가 없고, 디버깅 프로그램이 필요로 하는 비싼 장비와 임베디드 시스템에 디버깅을 위한 장치를 설치하지 않아도 된다.
임베디드 시스템, 시리얼 통신, 플래시메모리, 덤프, 디버깅

Description

임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템{Method and system for dumping flash memory of embedded system}
도 1은 종래의 호스트가 임베디드 시스템의 플래시 메모리를 덤프하는 방법을 나타낸 도면.
도 2는 본 발명에 따른 임베디드 시스템의 플래시 메모리를 덤프하기 위한 시스템의 구성을 나타낸 도면.
도 3 및 도 4는 본 발명에 따른 임베디드 시스템의 플래시 메모리를 덤프하는 방법을 나타낸 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 호스트 150, 210 : 임베디드 시스템
본 발명은 임베디드 시스템 플래시 메모리의 파일 시스템을 분석하거나 다른 시스템에 재현을 하기 위하여 플래시 메모리의 데이터를 호스트로 전송하는 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템에 관한 것이다.
최근 가전기기는 단순한 마이크로 컴퓨터에 의해 제어되는 것이 아닌 RTOS이 장착될 수 있는 16비트 혹은 32비트 프로세서를 장착하고 있다.
상기 프로세서의 장착에 의해 더 많은 사용자의 요구에 부합하는 기기를 제공할 수 있으며, 여러가지 소프트웨어 모듈을 제공하고 있다. 이러한 모듈들이 정상적으로 연동하여 작동하기 위해서는 오랜시간동안 테스트하는 것이 필요하게 되며 이러한 테스트를 통해 버그가 발생하지 않는 기기를 제조할 수 있게 된다.
이와 같은 테스트에서는 그 프로세서 및 각 모듈에 대한 버그를 검출할 수 있는 장치가 필요하며 디버깅을 수행하기 위해서는 디버깅 메시지의 종류와 어떤 태스크가 어떤 상태로 동작하고 있는지 검출하는 것이 중요하게 작용한다.
일반적인 임베디드 시스템에서 사용하고 있는 MCU(Microprocessor Control Unit)에는 최소 하나 이상의 시리얼 포트를 제공하고 있다. 이를 UART 장치라고 하는데, 대부분의 경우 1개 이상을 갖고 있다.
일반적으로 최소한 하나의 시리얼 포트는 셀프 프로그래밍을 위하여 제공한다. 셀프 프로그램밍을 하기 위해서는 어떤 호스트에 필요한 동작을 할수 있도록 개발자에게 메뉴를 제공해야 한다. 개발자는 작성한 프로그램을 컴파일하여 다운로드할 수 있도록 가공된 이미지로 만든다.
이 이미지는 디버깅을 위한 심볼들이 포함되어 있어서 디버거를 이용하여 임베디드 시스템의 하드웨어적인 연결 계층을 통해 전송하게 된다. 전송된 이미지는 호스트와 미리 연결된 하드웨어 계층을 통하여 제어될 수 있다. 따라서 디버거에서 이미지의 실행 명령에 따라서 동작할 수 있다. 디버거를 이용하여 어떠한 변수 혹은 배열 등을 확인해볼수도 있다. 물론 메모리 맵의 디바이스도 마음대로 접근할 수 있게 된다.
가장 중요한 것은 플래시 메모리의 영역와 어떤 영역의 주소를 디버깅을 하고자 하는 파일 시스템 영역을 자동으로 받을수 있도록 하는 가의 문제이다. 디버거를 사용하게 되면, 플래시 메모리의 주소를 알수 있는데 이주소를 가지고 디버거의 덤프 명령으로 메모리 맵의 디바디이스의 주소 영역을 읽어 오도록 해야 한다. 대부분의 경우 디버거는 이 주소 영역의 메모리에 있는 데이터들을 주소가 포함되어 있는텍스트 파일 형태로 변환하여 저장하게 된다.
이 텍스트 파일에는 플래시 메모리의 특정 영역의 메모리를 덤프 받기 어렵고, 디버거가 반드시 필요하며, 디버거를 위하여 특별히 제작된 하드웨어를 필요로 한다. 또한, 이러한 과정들은 압축을 하지 않기 때문에 상당한 시간이 필요하므로 생산 라인에서 발생한 제품을 개발자가 디버깅을 하는데 있어서 어려움이 발생한다. 결국 생산 라인에서 문제가 발생한 제품은 출고되지 못하고 개발자의 손길을 기다려야 한다.
도 1은 종래의 호스트가 임베디드 시스템의 플래시 메모리를 덤프하는 방법을 나타낸 도면이다.
도 1을 참조하면, 호스트(100)와 임베디드 시스템(150)은 각각 디버깅을 위한 통신 버스(190)과 디버거를 위한 하드웨어(120, 170)를 포함하고 있다.
상기 임베디드 시스템(150)의 경우에는 양산을 목표로 하기 때문에 불필요한 디버거를 위한 하드웨어(170)는 제거되는 경향이다.
상기 호스트(100)는 일반적으로 사용하는 PC를 말하고, 상기 PC에 디버거와의 통신을 위한 장치(120)가 부착된다.
상기 디버거를 위한 하드웨어(120)는 JTAG 인터페이스를 지원하는 장치 혹은 랜 카드를 의미한다. 상기 임베디드 시스템(150)에도 이와 대응하는 디버깅을 위한 하드웨어(170)가 장착된다.
일반적으로 호스트(100)와 임베디드 시스템(150)사이에는 시리얼 통신(180)을 하는데, 상기 시리얼 통신(180)을 이용하여 서로의 상태를 주고 받고 명령을 줄수 있다. 즉, 상기 시리얼 통신(180)은 상기 임베디드 시스템(150)이 CUI(Character based User Interface: 문자방식 사용자 인터페이스) 환경을 상기 호스트(100)에 전송하고 상기 호스트(100)로부터 문자를 전송받으면, 사람이 이에 해당하는 메뉴를 선택하여 명령을 내리기 위하여 기본적으로 사용하고 있는 통로이다. 이 통로는 제품이 양산되더라도 디버깅을 위한 최소의 기본적인 통로이므로 제거하지 않는다.
그러나 상기 시리얼 통신은 전송 속도가 디버거를 위한 통신 버스(190)에 비하여 현저히 느린 점이 단점이다. 따라서 대용량의 데이터를 전송하기에는 부족하므로 주로 제어 정보를 전송하는데 사용하거나 디버깅을 위한 문제 메시지를 출력하여 확인하기 위한 수단으로 사용한다.
상기 디버거를 위한 통신 버스(190)는 호스트(100)와 임베디드 시스템(150)의 주요 통신 수단으로 이 버스(190)를 통하여 디버깅 정보와 메모리 맵 영역의 장 치를 직접 접근할 수 있다. 또한, 이 통로를 통하여 플래시 메모리의 특정 영역의 데이터를 텍스트로 전송받아 PC에 저장할 수 있다.
그러나 상기와 같은 디버거를 위한 통신 버스를 이용하기 위해서는 부수적인 장치와 설정이 필요하고, 디버거를 사용하기 위하여 디버그 심볼이 포함되어 있는 버전의 소프트웨어를 임베디드 시스템에 다운로드한 후에 사용해야 한다는 불편한 점과 비용적인 문제 그리고 시간적인 문제가 있다.
따라서, 본 발명의 목적은 임베디드 시스템 플래시 메모리의 특정 영역의 데이터를 덤프하는데 있어서, 덤프하고자 하는 플래시 메모리 영역의 데이터들을 제한된 임베디드 시스템의 메모리 영역에서 압축하여 전송할 수 있는 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템을 제공하는데 있다.
본 발명의 다른 목적은 디버거를 위한 하드웨어 없이 시리얼 통신 방식으로 플래시 메모리의 데이터를 다운로드 할수 있는 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템을 제공하는데 있다.
상기 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 호스트와 임베디스 시스템이 시리얼 통신으로 연결된 시스템에서 상기 임베디드 시스템의 디버깅을 위하여 플래시 메모리를 덤프하는 방법에 있어서, 상기 호스트로부터 덤프 명령 이 입력되면, 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여 해당 데이터의 전송을 위한 메모리를 할당하고, 상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 할당된 메모리에 저장하고, 상기 저장된 데이터를 시리얼 통신으로 상기 호스트에 전송하는 것을 특징으로 하는 임베디드 시스템의 플래시 메모리 덤프 방법이 제공된다.
상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여 해당 데이터의 전송을 위한 메모리를 할당하는 것은 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여, 해당 데이터의 분할 전송을 위한 제1 메모리를 할당하고, 상기 플래시 메모리 주소에 해당하는 데이터를 압축하기 위한 제2 메모리를 할당하는 것을 특징으로 한다.
상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 할당된 메모리에 저장하는 것은 상기 플래시 메모리의 시작 주소에서 계산된 메모리의 용량 만큼 읽어서 상기 제1 메모리에 저장하고, 상기 제1 메모리에 저장된 데이터를 압축하여 상기 제2 메모리에 저장하는 것을 특징으로 한다.
상기 제1 메모리에 저장된 데이터를 압축함에 있어서, 상기 데이터의 크기와 전송 속도를 고려하여 해당 데이터를 분할 압축한다.
본 발명의 다른 측면에 따르면, 사용자에 의해 입력된 덤프 명령을 시리얼 통신을 이용하여 전송하는 호스트, 상기 시리얼 통신을 통해 상기 호스트로부터 덤프 명령이 전송되면, 상기 덤프 명령에 해당하는 플래시 메모리 영역을 접근하여 해당 데이터를 상기 시리얼 통신으로 상기 호스트에 전송하는 임베디드 시스템을 포함하는 임베디드 시스템의 플래시 메모리 덤프 시스템이 제공된다.
상기 임베디드 시스템은 상기 시리얼 통신을 통해 상기 호스트가 연결되면, 상기 호스트에 시리얼 통신으로 CUI를 전송하고, 상기 호스트는 상기 CUI에 의해 터미널 화면을 초기화한 후, 상기 사용자로부터 덤프 명령을 입력받아 상기 임베디드 시스템에 전송한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 임베디드 시스템의 플래시 메모리를 덤프하기 위한 시스템의 구성을 나타낸 도면이다.
도 2를 참조하면, 임베디스 시스템의 플래시 메모리를 덤프하기 위한 시스템은 사용자에 의해 입력된 덤프 명령어를 처리하는 임베디드 시스템(210), 상기 사용자와 상기 임베디드 시스템(210)의 소프트웨어 에이전트를 인터페이스하는 에이전트 모니터 소프트웨어를 구비하는 호스트(200)를 포함한다.
상기 호스트(200)는 PC와 같은 사용자 단말기일 수 있다.
상기 임베디드 시스템(210)과 호스트(200)는 시리얼 통신을 이용하여 디버깅을 수행한다.
즉, 사용자가 상기 호스트(200)에서 덤프 명령어를 입력하면, 상기 임베디드 시스템(210)은 상기 덤프 명령에 해당하는 플래시 메모리 영역을 접근하여 해당 데 이터를 압축하여 시리얼로 상기 호스트(200)에 전송한다.
상기와 같이 덤프하고자 하는 플래시 메모리 영역의 데이터들을 제한된 임베디드 시스템(210)의 메모리 영역에서 압축하여 전송하면, 전송 시간을 줄일수 있다,
상기와 같이 구성된 시스템에서 호스트(200)가 임베디드 시스템(210)의 플래시 메모리를 덤프하는 방법에 대하여 대하여 도 3을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 임베디드 시스템의 플래시 메모리를 덤프하는 방법을 나타낸 흐름도이다.
도 3을 참조하면, 임베디드 시스템은 호스트로부터 덤프 명령이 입력되면(S300), 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리 크기를 비교하여 해당 데이터를 전송하기 위한 제1 메모리를 할당한다(S302).
즉, 상기 임베디드 시스템은 호스트가 연결되면, 상기 호스트에 시리얼 통신으로 CUI를 전송한다. 그러면, 상기 호스트는 상기 CUI에 의해 터미널 화면을 초기화한다. 그러면, 상기 사용자는 상기 초기화 화면을 통해 덤프 명령을 입력한다. 여기서, 상기 덤프 명령은 플래시 메모리 영역의 주소를 포함한다.
상기 입력된 덤프 명령은 시리얼 통신으로 상기 임베디드 시스템에 전송된다. 그러면, 상기 임베디드 시스템은 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여, 해당 데이터의 분할 전송을 위한 제1 메모리를 할당한다.
단계 302가 수행되면, 상기 임베디드 시스템은 상기 플래시 메모리 주소에 해당하는 데이터를 압축하기 위한 제2 메모리를 할당한다(S304). 상기 데이터를 압축함에 있어서, 상기 임베디드 시스템은 상기 데이터의 크기와 전송 속도를 고려하여 해당 데이터를 분할 압축 또는 하나로 압축할 수 있다.
단계 304가 수행되면, 상기 임베디드 시스템은 상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 제1 메모리에 저장한다(S306). 즉, 상기 임베디드 시스템은 상기 플래시 메모리의 시작 주소에서 계산된 메모리의 용량 만큼 읽어서 상기 제1 메모리에 저장한다.
단계 306이 수행되면, 상기 임베디드 시스템은 상기 제1 메모리에 저장된 데이터를 압축하여 상기 제2 메모리에 저장한다(S308).
단계 308의 수행후, 상기 임베디드 시스템은 상기 제2 메모리에 저장된 데이터를 시리얼 통신으로 상기 호스트에 전송한다(S310). 상기 데이터를 전송함에 있어서, 데이터의 손실이 없어야 하므로, 상기 임베디드 시스템은 Zmodem을 실행하여 데이터가 전송될 것임을 상기 호스트에 알린다. 그러면, 상기 호스트는 Zmodem을 실행하여 데이터를 수신하게 된다.
단계 310의 수행후, 상기 임베디드 시스템은 상기 호스트에 전송할 데이터가 남아있는지를 판단하여 단계 306부터 반복 수행한다(S312). 즉, 상기 임베디드 시스템은 하나의 데이터 패킷이 전송된 후에 다시 다음 메모리의 주소를 계산하여 상기 전송된 데이터 다음에 계산된 플래시 메모리의 주소 영역을 접근하여 반복적인 작업을 하게 된다.
상기 임베디드 시스템으로부터 전송된 데이터를 수신한 호스트는 수신된 데이터를 다시 압축해제하여 합친다. 그러면, 상기 호스트는 덤프를 받고자 하는 플래시 메모리 영역의 데이터들을 저장하여 다른 테스트용 시스템에 다운로드할수 있는 형태로 만들수 있다.
도 4는 본 발명에 따른 임베디드 시스템의 플래시 메모리를 덤프하는 방법을 나타낸 흐름도이다.
도 4를 참조하면, 임베디드 시스템은 호스트로부터 덤프 명령이 입력되면(S400), 상기 덤프 명령에 해당하는 데이터의 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여, 해당 데이터의 분할 전송을 위한 메모리를 할당한다(S402).
단계 402의 수행후, 상기 임베디드 시스템은 해당 플래시 메모리로부터 데이터를 읽어서 상기 할당된 메모리에 저장한다(S404).
그런다음 상기 임베디드 시스템은 상기 저장된 데이터를 시리얼 통신으로 상기 호스트에 전송한다(S406).
상기와 같이 임베디드 시스템은 호스트에서 요청된 데이터를 압축하지 않고 전송하면, 상기 호스트는 수신된 데이터를 다시 조립하는 과정없이 바로 재생할 수 있다.
발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따르면, 디버깅을 이용하여 주소를 지정하고, 텍스트 데이터를 이진 데이터로 바꾸는 등의 작업을 할 필요가 없고, 디버깅 프로그램이 필요로 하는 비싼 장비와 임베디드 시스템에 디버깅을 위한 장치를 설치하지 않아도 되는 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템을 제공할 수 있다.
또한, 본 발명에 따르면, 기본적인 환경인 시리얼 통신을 가지고 플래시 메모리를 덤프하여 다른 테스트용 유닛에 다운로드하여 문제점을 재현할 수 있는 디버깅을 할수 있는 조건을 만들어 줄수 있는 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템을 제공할수 있다.

Claims (7)

  1. 호스트와 임베디스 시스템이 시리얼 통신으로 연결된 시스템에서 상기 임베디드 시스템의 디버깅을 위하여 플래시 메모리를 덤프하는 방법에 있어서,
    상기 호스트로부터 덤프 명령이 입력되면, 상기 덤프 명령내 플래시 메모리 주소에 해당하는 데이터 크기와 현재 사용 가능한 메모리의 크기를 비교하여, 해당 데이터의 분할 전송을 위한 제1 메모리를 할당하는 단계;
    상기 플래시 메모리 주소에 해당하는 데이터를 압축하기 위한 제2 메모리를 할당하는 단계;
    상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 할당된 메모리에 각각 분할하여 압축 저장하는 단계;및
    상기 저장된 데이터를 시리얼 통신으로 상기 호스트에 전송하는 단계
    를 포함하는 것을 특징으로 하는 임베디드 시스템의 플래시 메모리 덤프 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 플래시 메모리로부터 해당 데이터를 읽어서 상기 할당된 메모리에 저장하는 단계는
    상기 플래시 메모리의 시작 주소에서 계산된 메모리의 용량 만큼 읽어서 상기 제1 메모리에 저장하는 단계;
    상기 제1 메모리에 저장된 데이터를 압축하여 상기 제2 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 임베디드 시스템의 플래시 메모리 덤프 방법.
  4. 제3항에 있어서,
    상기 제1 메모리에 저장된 데이터를 압축함에 있어서, 상기 데이터의 크기와 전송 속도를 고려하여 해당 데이터를 분할 압축하는 것을 특징으로 하는 임베디드 시스템의 플래시 메모리 덤프 방법.
  5. 제1항에 있어서,
    상기 호스트에 전송할 데이터가 남아있는지를 판단하여 상기 전송된 데이터 다음에 계산된 플래시 메모리의 주소 영역을 접근하여 해당 데이터를 상기 호스트 에 전송하는 단계를 더 포함하는 것을 특징으로하는 임베디드 시스템의 플래시 메모리 덤프 방법.
  6. 삭제
  7. 삭제
KR1020050059447A 2005-07-02 2005-07-02 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템 KR100762576B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059447A KR100762576B1 (ko) 2005-07-02 2005-07-02 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059447A KR100762576B1 (ko) 2005-07-02 2005-07-02 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템

Publications (2)

Publication Number Publication Date
KR20070003454A KR20070003454A (ko) 2007-01-05
KR100762576B1 true KR100762576B1 (ko) 2007-10-01

Family

ID=37870307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059447A KR100762576B1 (ko) 2005-07-02 2005-07-02 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템

Country Status (1)

Country Link
KR (1) KR100762576B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948416B1 (ko) 2008-04-29 2010-03-19 김현수 임베디드 데이터 분석 장치 및 그 방법
KR100948415B1 (ko) 2008-04-29 2010-03-19 김현수 임베디드 데이터 복구 장치 및 그 방법
US9424153B2 (en) 2014-11-18 2016-08-23 Samsung Electronics Co., Ltd. Storage device and operating method of the same
KR20170055395A (ko) * 2015-11-10 2017-05-19 삼성전자주식회사 스토리지 장치 및 그것의 디버깅 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968501B1 (ko) 2014-05-29 2019-04-15 삼성에스디에스 주식회사 데이터 처리 장치 및 데이터 처리 장치의 메모리에 기록된 데이터의 확인 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328914A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd メモリダンプ方式
US6769077B2 (en) 2000-12-20 2004-07-27 Microsoft Corporation System and method for remotely creating a physical memory snapshot over a serial bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328914A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd メモリダンプ方式
US6769077B2 (en) 2000-12-20 2004-07-27 Microsoft Corporation System and method for remotely creating a physical memory snapshot over a serial bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948416B1 (ko) 2008-04-29 2010-03-19 김현수 임베디드 데이터 분석 장치 및 그 방법
KR100948415B1 (ko) 2008-04-29 2010-03-19 김현수 임베디드 데이터 복구 장치 및 그 방법
US9424153B2 (en) 2014-11-18 2016-08-23 Samsung Electronics Co., Ltd. Storage device and operating method of the same
KR20170055395A (ko) * 2015-11-10 2017-05-19 삼성전자주식회사 스토리지 장치 및 그것의 디버깅 방법
KR102576625B1 (ko) 2015-11-10 2023-09-11 삼성전자주식회사 스토리지 장치 및 그것의 디버깅 방법

Also Published As

Publication number Publication date
KR20070003454A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
US8566644B1 (en) System and method for debugging a target computer using SMBus
US5022028A (en) Software verification apparatus
US5715387A (en) Method and system for loading and confirming correct operation of an application program in a target system
KR100762576B1 (ko) 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템
JP2008523456A (ja) トレースコプロセッサを備えたデータ処理システム
CN112306581B (zh) 一种基板管理控制器管理bios配置的方法及介质
US6442725B1 (en) System and method for intelligent analysis probe
KR20070058948A (ko) 리눅스 시스템상에서 ｕｓｂ 디바이스 드라이버 개발을지원하는 운영체제 자원 진단 장치 및 방법
CN110209605B (zh) Pcie总线网卡的寄存器读写方法和计算设备
CN111427617A (zh) 数据处理方法、装置及设备
US7296187B1 (en) Hardware debug device having script-based host interface
JPH03204749A (ja) プログラマブルコネクタ装置
US11894097B2 (en) Configuring a host interface of a memory device based on mode of operation
US5838952A (en) Emulator apparatus to break running program when variable is read without being initialized
CN114281390A (zh) 一种基于Zynq 7000的在线升级系统及方法
CN109947407B (zh) 一种数据获取方法及装置
US7114066B1 (en) Method, apparatus, and computer-readable medium for ensuring compatibility between an operating system and a BIOS redirection component
KR100745244B1 (ko) 임베디드 시스템 디버깅 장치
CN113391931A (zh) 基于蓝牙的远程控制方法、装置、计算机设备和存储介质
JPH10326203A (ja) 複数のハードウェア環境上においてプログラムを別々に動作させつつも、ハードウェア環境間で動作状態を継承し合うことができるデバッグ装置
KR970006024B1 (ko) 디버깅장치 및 방법
CN116821026B (zh) 一种arm架构下的lpc总线转并口方法及系统
JPH1083318A (ja) 電子回路解析装置
CN110018959B (zh) 一种嵌入式应用调试的方法以及系统
CN110442548B (zh) 片上系统及其接口数据处理方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee