KR100761563B1 - Etching method, program, computer readable storage medium and plasma processing apparatus - Google Patents

Etching method, program, computer readable storage medium and plasma processing apparatus Download PDF

Info

Publication number
KR100761563B1
KR100761563B1 KR1020060002951A KR20060002951A KR100761563B1 KR 100761563 B1 KR100761563 B1 KR 100761563B1 KR 1020060002951 A KR1020060002951 A KR 1020060002951A KR 20060002951 A KR20060002951 A KR 20060002951A KR 100761563 B1 KR100761563 B1 KR 100761563B1
Authority
KR
South Korea
Prior art keywords
film
etching
gas
insulating film
silicon
Prior art date
Application number
KR1020060002951A
Other languages
Korean (ko)
Other versions
KR20060082799A (en
Inventor
아키히로 기쿠치
유이치로 사카모토
다카시 츠노다
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060082799A publication Critical patent/KR20060082799A/en
Application granted granted Critical
Publication of KR100761563B1 publication Critical patent/KR100761563B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
    • E02D29/14—Covers for manholes or the like; Frames for covers
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F2005/0416—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with an odour seal

Abstract

질화티탄막의 하지막 상에 SOG막과 TEOS막이 적층되어 있는 기판 W가 처리실 S 내에 수용되어 서셉터(13) 상에 지지된다. 처리실 S 내에는, 가압 분위기가 유지되어, 상부 전극(30)으로 부터, O2 가스를 포함하지 않고 C4F8 가스와 N2 가스를 함유하는 에칭 가스가 처리실 S 내에 도입된다. 고주파 전원에 의해 서셉터(13)에 고주파가 인가되면 처리실 S 내의 가스가 플라즈마화되어 기판 W 상의 적층막이 에칭된다. 도포 실리콘계 절연막을 가지는 적층 절연막을 에칭하는 경우 하지막의 파손이나 열화를 억제한다.The substrate W, on which the SOG film and the TEOS film are laminated on the base film of the titanium nitride film, is accommodated in the processing chamber S and supported on the susceptor 13. In the processing chamber S, a pressurized atmosphere is maintained, and the etching gas containing C 4 F 8 gas and N 2 gas without introducing O 2 gas is introduced into the processing chamber S from the upper electrode 30. When a high frequency is applied to the susceptor 13 by a high frequency power source, the gas in the processing chamber S is converted into plasma and the laminated film on the substrate W is etched. When the laminated insulating film having the coated silicon-based insulating film is etched, breakage or deterioration of the underlying film is suppressed.

플라즈마, 에칭 가스, 도포 절연막 Plasma, etching gas, coating insulating film

Description

에칭 방법, 프로그램, 컴퓨터 판독 가능한 기록 매체 및 플라즈마 처리 장치 {ETCHING METHOD, PROGRAM, COMPUTER READABLE STORAGE MEDIUM AND PLASMA PROCESSING APPARATUS}Etching methods, programs, computer readable recording media and plasma processing apparatus {ETCHING METHOD, PROGRAM, COMPUTER READABLE STORAGE MEDIUM AND PLASMA PROCESSING APPARATUS}

도 1은 에칭 장치의 구성의 개략을 설명하는 종단면도이다.1 is a longitudinal cross-sectional view illustrating an outline of a configuration of an etching apparatus.

도 2는 장치 제어부의 구성을 나타내는 블록도이다.2 is a block diagram showing the configuration of a device control unit.

도 3은 기판 상의 막 구조의 종단면도이다.3 is a longitudinal sectional view of a film structure on a substrate.

도 4는 에칭 후의 막 구조의 종단면도이다.4 is a longitudinal cross-sectional view of the film structure after etching.

도 5는 N2 가스의 유량비와, SOG막 및 TEOS막의 에칭 속도와의 관계를 나타내는 그래프이다. 5 is a graph showing the relationship between the flow rate ratio of the N 2 gas and the etching rates of the SOG film and the TEOS film.

도 6은 하지막(underlying film)에 요철이 있는 막 구조의 종단면도이다.6 is a longitudinal cross-sectional view of a film structure having irregularities in an underlying film.

도 7은 N2 가스의 유량비와, 레지스트막과 적층막의 마모량과의 관계를 나타내는 그래프이다.7 is a graph showing the relationship between the flow rate ratio of the N 2 gas and the wear amount of the resist film and the laminated film.

도 8은 O2 가스를 공급한 경우와 N2 가스를 공급한 경우의 실제 에칭 상태를 도시하는 도면이다.8 is a diagram illustrating an actual etching state when the O 2 gas is supplied and the N 2 gas is supplied.

도 9는 O2 가스를 공급한 경우와 N2 가스를 공급한 경우의 질화티탄막에 대한 에칭 선택비를 나타내는 표이다. 9 is a table showing the etching selectivity with respect to the titanium nitride film when the O 2 gas is supplied and when the N 2 gas is supplied.

도 10은 에칭의 하지막으로의 도달 시간의 차이를 설명하기 위한 막 구조의 종단면도이다.10 is a longitudinal cross-sectional view of the film structure for explaining the difference in the time of arrival of the etching to the base film.

본 발명은, 기판 상에 적층된 실리콘계 절연막을 에칭하는 에칭 방법, 해당 에칭 방법을 실행하기 위한 프로그램, 컴퓨터 판독 가능한 기록 매체 및 플라즈마 처리 장치에 관한 것이다. The present invention relates to an etching method for etching a silicon-based insulating film laminated on a substrate, a program for executing the etching method, a computer readable recording medium, and a plasma processing apparatus.

예컨대 다층 배선 구조 등을 가지는 전자 디바이스의 제조 프로세스에 있어서는, 예컨대 기판의 하지막 (underlying film) 상에 실리콘계 절연막이 다층으로 형성된다. 그 후, 그 실리콘계 절연막이 적층되어 형성된 적층막은, 홈이나 홀 (hole) 등의 소정 형상으로 에칭된다. 종래, 이 적층막의 에칭은, 예컨대 상층으로부터 한 층씩, CF(플루오로카본)계의 반응 가스를 포함하는 에칭 가스를 이용하여 실행되고 있었지만, 쓰로우풋(작업 처리량)의 관점에서, 적층막을 일괄하여 에칭하는 방법이 제안되어 있다(예컨대, 특허 문헌 1 참조). 또한, 에칭 가스에는, 잉여 카본을 제거하기 위해서, CF계의 반응 가스에 O2 가스가 첨가되어 있는 것이 이용되고 있었다. For example, in the manufacturing process of an electronic device having a multilayer wiring structure or the like, a silicon-based insulating film is formed in multiple layers on an underlying film of a substrate, for example. Then, the laminated film formed by laminating | stacking the silicon type insulating film is etched in predetermined shape, such as a groove | channel or a hole. Conventionally, the etching of the laminated film has been performed using an etching gas containing a CF (fluorocarbon) -based reaction gas, one layer from the upper layer, for example, but the laminated film is collectively packaged from the viewpoint of throughput (work throughput). And etching is proposed (see Patent Document 1, for example). Further, the etching gas, in order to remove excess carbon, had been used in that O 2 gas to the reaction gas of the CF-based is added.

그런데, 전자 디바이스에는, 도 10에 도시하는 바와 같이 다층 배선 구조내에, 예컨대 상하 방향으로 어긋난 복수의 A1 배선(100)이 형성되는 경우가 있다. A1 배선(100)의 상층에는, 하지막 (101)을 거쳐서 절연성이 있는 적층막(102)이 형성되고, 또한 그 상층에는, 에칭 마스크가 되는 레지스트막(R)이 형성된다. 이러한 경우, 어긋난 A1 배선(100)에 의한 영향을 없애고, 적층막(102)의 표면을 평탄화하기 위해서, 적층막(102) 중 한 층에는, SOG(Spin On Glass)막 등의 도포법에 의한 도포 절연막(103)이 이용된다. 이 도포 절연막(103)은, 액체 형상의 도포액을 도포하여 건조시키는 것에 의해 형성되고, 상면이 평평하게 되도록 위치에 따라서 막의 두께가 다르게 형성된다. By the way, in the electronic device, as shown in FIG. 10, some A1 wiring 100 may shift | deviate in the up-down direction, for example in the multilayer wiring structure. An insulating laminated film 102 is formed on the upper layer of the A1 wiring 100 via the base film 101, and a resist film R serving as an etching mask is formed on the upper layer. In this case, in order to eliminate the influence of the misaligned A1 wiring 100 and to planarize the surface of the laminated film 102, one layer of the laminated film 102 is coated with a coating method such as a spin on glass (SOG) film. The coating insulating film 103 is used. The coating insulating film 103 is formed by applying and drying a liquid coating liquid, and the thickness of the film is formed differently depending on the position so that the upper surface is flat.

이러한 막의 두께가 위치에 따라 변하는 도포 절연막(103)을 가지는 적층막(102)이, 상술한 바와 같이 산소 가스를 첨가한 CF계 에칭 가스에 의해, 에칭되는 경우, 도포 절연막(103)은, 다른 절연막(104)과 비교하여 에칭 속도가 느리기 때문에, 적층막(102) 전체의 에칭 시간이 도포 절연막(103)의 두께에 크게 영향을 받는다. 이 때문에, 도포 절연막(103)이 두꺼운 장소와 얇은 장소에서는, 적층막(102)의 에칭 시간이 크게 달라진다. 즉, 적층막(102) 표면의 에칭이 시작되고 나서 하지막 (101)이 노출하기까지의 시간이, 각 A1 배선(100)마다 크게 다르다. 그 결과, 적층막(102) 전면의 에칭이 종료하기까지의 사이에, 일부 하지막 (101)이 에칭 가스에 장시간 노출되게 된다. 이것 때문에, 에칭 대상이 아닌 하지막 (101)이 깎이고, 하지막 (101)이 파손, 혹은 열화하는 경우가 있었다. When the laminated film 102 having the coating insulating film 103 in which the thickness of such a film varies with position is etched by the CF-based etching gas to which oxygen gas is added as described above, the coating insulating film 103 is different. Since the etching rate is slower than that of the insulating film 104, the etching time of the entire laminated film 102 is greatly influenced by the thickness of the coating insulating film 103. For this reason, the etching time of the laminated | multilayer film 102 changes with the place where the coating insulating film 103 is thick and thin. That is, the time from the start of the etching of the surface of the laminated film 102 to the exposure of the underlying film 101 is greatly different for each A1 wiring 100. As a result, some of the underlying film 101 is exposed to the etching gas for a long time until the etching of the entire surface of the laminated film 102 is completed. For this reason, the underlayer 101 which is not an etching target is shaved, and the underlayer 101 may be damaged or deteriorate.

[종래기술의 문헌 정보][Documentation information of the prior art]

특허 문헌 1 : 일본 특허 공개 2000-235973호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2000-235973

본 발명은, 이러한 점에 비추어 이루어진 것이며, 실리콘계의 도포 절연막을 포함하는 적층막을 에칭하는 경우에 있어서, 하지막의 파손이나 열화를 억제하는 것을 목적으로 한다. This invention is made | formed in view of such a point, Comprising: When etching the laminated | multilayer film containing a silicon type coating insulating film, it aims at suppressing damage or deterioration of an underlying film.

상기 목적을 달성하기 위해서, 본 발명은, 기판 상에 형성되어, 복수층의 실리콘계 절연막을 가지는 적층막을 에칭하는 방법으로, 상기 적층막에는, 도포법에 의해 형성된 도포 실리콘계 절연막이 포함되어 있고, 불화탄소계 가스와 질소 가스를 함유하고 또한 산소 가스를 포함하지 않는 에칭 가스를 처리실내에 도입하여, 해당 처리실내에서 기판 상의 적층막을 에칭하는 것을 특징으로 한다. 또, 실리콘계 절연막이란, 실리콘을 함유한 절연막이다. 또한, 실리콘계 절연막에는, 실리콘과 산소를 함유한, SiO2, SiOF, SiOC 등의 산화 실리콘계의 절연막도 포함된다. MEANS TO SOLVE THE PROBLEM In order to achieve the said objective, this invention is the method of etching the laminated film formed on the board | substrate, and having a several layer silicon type insulating film, The said laminated film contains the coating silicon type insulating film formed by the apply | coating method, and fluoride An etching gas containing carbon-based gas and nitrogen gas and not containing oxygen gas is introduced into the processing chamber to etch the laminated film on the substrate in the processing chamber. The silicon-based insulating film is an insulating film containing silicon. The silicon-based insulating film also includes silicon oxide-based insulating films such as SiO 2 , SiOF, and SiOC containing silicon and oxygen.

본 발명과 같이, 에칭 가스의 일부로서 질소 가스를 이용하는 것에 의해, 도포 실리콘계 절연막과 그 이외의 실리콘계 절연막의 에칭 속도의 차를 저감할 수 있다. 즉, 도포 실리콘계 절연막의 다른 실리콘계 절연막에 대한 에칭 속도가 상대적으로 상승하게 된다. 예컨대 도포 실리콘계 절연막에 장소에 따른 막의 두께차가 있어도, 적층막의 에칭이 종료하여 하지막에까지 도달하는 시간차를 저감할 수 있다. 따라서, 일부의 하지막이 에칭 가스에 장시간 노출되는 경우가 없어져, 하지막의 파손이나 열화를 억제할 수 있다. 또한, 도포 실리콘계 절연막과 그 이외의 실리콘계 절연막의 에칭 속도가 같은 정도의 속도가 되기 때문에, 에칭이 수직으로 실행되어 에칭 형상이 개선된다. 여기서, 도포법은, 액체의 도포액을 기판 상에 도포하여, 건조시키는 것에 의해 막을 형성하는 것이다. As in the present invention, by using nitrogen gas as part of the etching gas, it is possible to reduce the difference in the etching rate between the coated silicon insulating film and the silicon insulating film other than that. That is, the etching rate with respect to the other silicon insulating film of the coated silicon insulating film is relatively increased. For example, even if there is a difference in the thickness of the film according to the place in the coated silicon insulating film, the time difference that the etching of the laminated film is completed and reaches the underlying film can be reduced. Therefore, some base films are not exposed to the etching gas for a long time, and damage and deterioration of the base films can be suppressed. In addition, since the etching rate of the coated silicon-based insulating film and the other silicon-based insulating film is about the same speed, etching is performed vertically to improve the etching shape. Here, a coating method forms a film | membrane by apply | coating a liquid coating liquid on a board | substrate, and drying.

상기 도포 실리콘계 절연막은, SOG막이어도 좋다. 또한, 질소 가스의 도입량을 조정하여, 상기 도포 실리콘계 절연막과 그 이외의 실리콘계 절연막의 에칭 속도의 비를 조정해도 좋다. 이렇게 하는 것에 의해, 도포막과 그 이외의 절연막과의 에칭 속도비를 최적화하여, 적층막을 원하는 형상으로 에칭할 수 있다. The coated silicon insulating film may be an SOG film. In addition, you may adjust the introduction amount of nitrogen gas, and adjust the ratio of the etching rate of the said coating silicon type insulating film and other silicon type insulating films. By doing in this way, the etching rate ratio between a coating film and other insulating films can be optimized, and a laminated film can be etched in a desired shape.

상기 적층막에는, 상기 도포 실리콘계 절연막 이외에, 화학기상성장법(CVD, chemical vapor deposition)에 의해 형성된 CVD 실리콘계 절연막이 포함되어 있어도 좋다. 상기 CVD 실리콘계 절연막은, 실리콘 산화막이어도 좋다. The laminated film may include a CVD silicon insulating film formed by chemical vapor deposition (CVD) in addition to the coated silicon insulating film. The CVD silicon insulating film may be a silicon oxide film.

상기 질소 가스의 도입량은, 에칭 가스의 전 유량 (total flow rate) 의 30~40%의 유량으로 조정되도록 해도 좋다. The introduction amount of the nitrogen gas may be adjusted to a flow rate of 30 to 40% of the total flow rate of the etching gas.

상기 적층막의 하지막은, 질소계의 금속막이어도 좋다. 이러한 경우, 에칭 가스에 의한 적층막과 하지막과의 에칭 선택비가 올라간다. 그 때문에, 하지막의 에칭이 더욱 억제되어, 하지막의 파손이 방지된다. 또한, 상기 질소계의 금속막은, 질화티탄이어도 좋다. The base film of the laminated film may be a nitrogen-based metal film. In this case, the etching selectivity of the laminated film and the underlying film by the etching gas increases. Therefore, etching of the underlying film is further suppressed, and breakage of the underlying film is prevented. The nitrogen-based metal film may be titanium nitride.

다른 관점에 의한 본 발명에 의하면, 청구항 1 또는 6 중 어느 한 항에 기재된 에칭 방법을 컴퓨터에 실현시키기 위한 프로그램이 제공된다. 또한, 다른 관점에 의한 본 발명에 의하면, 청구항 1 또는 6 중 어느 한 항에 기재된 에칭 방법을 컴퓨터에 실현시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다. 또한, 별도의 관점에 의한 본 발명에 의하면, 청구항 1 또는 2 중 어느 한 항에 기재된 에칭 방법을 실행하는 제어부를 가지는 플라즈마 처리 장치가 제공된다. According to this invention by another viewpoint, the program for realizing a etching method in any one of Claim 1 or 6 to a computer is provided. Moreover, according to this invention by another viewpoint, the computer readable recording medium which recorded the program for implementing the etching method in any one of Claims 1 or 6 to a computer is provided. Moreover, according to this invention by another viewpoint, the plasma processing apparatus which has a control part which performs the etching method of any one of Claims 1 or 2 is provided.

이하, 본 발명의 바람직한 실시예에 대하여 설명한다. 도 1은, 본 실시예에 관련한 에칭 방법이 실시되는 에칭 장치(1)의 구성의 개략을 나타내는 종단면의 설명도이다. Hereinafter, preferred embodiments of the present invention will be described. FIG. 1: is explanatory drawing of the longitudinal cross section which shows the outline of the structure of the etching apparatus 1 in which the etching method which concerns on a present Example is performed.

에칭 장치(1)는, 예컨대 대략 원통 형상의 처리 용기(10)를 가지고 있다. 처리 용기(10)의 내부에는, 처리실(S)이 형성되어 있다. 처리 용기(10)는, 예컨대 알루미늄 합금에 의해 형성되고, 내부 벽면이 알루미나막 또는 이트륨 (Yttrium) 산화막에 의해 피복되어 있다. The etching apparatus 1 has, for example, a substantially cylindrical processing container 10. The processing chamber S is formed in the processing container 10. The processing container 10 is formed of, for example, an aluminum alloy, and an inner wall surface thereof is covered with an alumina film or a yttrium oxide film.

처리 용기(10)내의 중앙의 바닥부에는, 절연판(11)을 사이에 두고 원주 형상의 서셉터 지지대(12)가 마련되어 있다. 서셉터 지지대(12) 상에는, 기판(W)을 탑재하는 서셉터(13)가 지지되어 있다. 서셉터(13)는, 하부 전극을 구성하고 있다. 서셉터(13)는, 예컨대 알루미늄 합금에 의해 형성되어 있다. The columnar susceptor support 12 is provided in the center bottom part in the processing container 10 with the insulating plate 11 interposed. On the susceptor support 12, a susceptor 13 on which the substrate W is mounted is supported. The susceptor 13 constitutes a lower electrode. The susceptor 13 is formed of aluminum alloy, for example.

서셉터(13)의 상부에는, 기판(W)을 유지하는 정전 척(14)이 마련되어 있다. 정전 척(14)은, 내부에 직류 전원(15)에 접속된 전극층(16)을 가지고 있고, 직류 전원(15)으로부터 전극층(16)으로 직류 전압을 인가하여, 쿨롱 힘 (coulomb force)을 발생시켜, 서셉터(13)의 상면에 기판(W)을 흡착할 수 있다. The electrostatic chuck 14 holding the substrate W is provided on the susceptor 13. The electrostatic chuck 14 has an electrode layer 16 connected to the DC power supply 15 therein, and applies a DC voltage from the DC power supply 15 to the electrode layer 16 to generate a coulomb force. The substrate W can be adsorbed on the upper surface of the susceptor 13.

서셉터 지지대(12)의 내부에는, 링 형상의 냉매실(17)이 형성되어 있다. 냉매실(17)은, 배관(17a, 17b)을 통하여, 처리 용기(10)의 외부에 설치된 칠러 (chiller) 유닛에 연통하고 있다. 냉매실(17)에는, 배관(17a, 17b)을 통하여 냉매 또는 냉각수가 순환 공급되어, 이 순환 공급에 의해 서셉터(13) 상의 기판(W)의 온도를 제어할 수 있다. In the susceptor support 12, a ring-shaped refrigerant chamber 17 is formed. The coolant chamber 17 communicates with a chiller unit provided outside the processing container 10 via the pipes 17a and 17b. The coolant or the coolant is circulated and supplied to the coolant chamber 17 through the pipes 17a and 17b, and the temperature of the substrate W on the susceptor 13 can be controlled by the circulating supply.

정전 척(14)의 상면에는, 서셉터(13) 및 서셉터 지지대(12)내를 지나는 가스 공급 라인(18)이 통해 있어, 기판(W)과 정전 척(14) 사이에 He 가스 등의 전열 가스를 공급할 수 있다. On the upper surface of the electrostatic chuck 14, there is a gas supply line 18 passing through the susceptor 13 and the susceptor support 12, such as He gas, between the substrate W and the electrostatic chuck 14. The heat transfer gas can be supplied.

서셉터(13)에는, 정합기(19)를 거쳐 고주파 전원(20)이 전기적으로 접속되어 있다. 고주파 전원(20)은, 예컨대 2MHz~20MHz 정도의 주파수의 고주파 전압을 출력할 수 있다. The susceptor 13 is electrically connected to the high frequency power supply 20 via a matcher 19. The high frequency power supply 20 can output, for example, a high frequency voltage having a frequency of about 2 MHz to 20 MHz.

서셉터(13)의 윗쪽에는, 서셉터(13)와 평행하게 대향하는 상부 전극(30)이 마련되어 있다. 서셉터(13)와 상부 전극(30) 사이에는, 플라즈마 생성 공간이 형성된다. On the upper side of the susceptor 13, the upper electrode 30 which opposes in parallel with the susceptor 13 is provided. A plasma generation space is formed between the susceptor 13 and the upper electrode 30.

상부 전극(30)은, 서셉터(13)에 탑재된 기판(W) 상에 소정의 에칭 가스를 분출하는 샤워 헤드를 구성하고 있다. 상부 전극(30)은, 예컨대 원판형상을 가지고, 상부 전극(30)에는, 에칭 가스를 처리실(S)내에 도입하는 다수의 가스 분출 구멍(30a)이 형성되어 있다. The upper electrode 30 constitutes a shower head which ejects a predetermined etching gas onto the substrate W mounted on the susceptor 13. The upper electrode 30 has a disk shape, for example, and the upper electrode 30 is formed with a plurality of gas ejection holes 30a for introducing an etching gas into the processing chamber S. As shown in FIG.

처리 용기(10)의 상면에는, 상부 전극(30)의 가스 분출 구멍(30a)에 통하는 가스 공급관(40)이 접속되어 있다. 가스 공급관(40)은, 도중에서 갈라져, 복수, 예컨대 4개의 각 가스 공급원(41, 42, 43, 44)에 접속되어 있다. 본 실시예에 있어서 는, 예컨대 제 1 가스 공급원(41)에는, C4F8 가스가 봉입되어 있고, 제 2 가스 공급원(42)에는, N2 가스가 봉입되어 있다. 제 3 가스 공급원(43)에는, Ar 가스가 봉입되어 있고, 제 4 가스 공급원(44)에는, CO 가스가 봉입되어 있다. 가스 공급관(40)에 있어서의 각 가스 공급원으로 통하는 분기관에는, 각각 매스플로우 컨트롤러(massflow controller) (45)가 설치된다. 이에 따라, 가스 공급원(41~44)으로부터의 가스를 소정의 유량비로 혼합하여 처리실(S)에 공급할 수 있다. 또한, 각 매스플로우 컨트롤러(45)에 있어서의 유량 제어는, 후술하는 장치 제어부(46)에 의해 실행되고 있다. The gas supply pipe 40 which communicates with the gas blowing hole 30a of the upper electrode 30 is connected to the upper surface of the processing container 10. The gas supply pipe 40 is divided on the way and is connected to a plurality of gas supply sources 41, 42, 43, 44, for example. In this embodiment, for example, C 4 F 8 gas is sealed in the first gas supply source 41, and N 2 gas is sealed in the second gas supply source 42. Ar gas is enclosed in the third gas supply source 43, and CO gas is enclosed in the fourth gas supply source 44. A massflow controller 45 is provided at each branch pipe leading to each gas supply source in the gas supply pipe 40. Thereby, the gas from the gas supply sources 41-44 can be mixed by predetermined flow volume ratio, and can be supplied to the process chamber S. FIG. In addition, the flow control in each massflow controller 45 is performed by the apparatus control part 46 mentioned later.

에칭 장치(1)에는, 직류 전원(15), 고주파 전원(20) 및 매스플로우 컨트롤러(45) 등의 에칭 처리를 실행하기 위한 각종 제원의 동작을 제어하는 장치 제어부(46)가 마련되어 있다. 장치 제어부(46)는, 예컨대 컴퓨터에 의해 구성되어, 도 2에 도시하는 바와 같이 에칭 처리를 실현하기 위한 프로그램(P)이 기록되는 기록부(46a)와, 프로그램(P)을 실행하는 CPU로 이루어지는 연산부(46b)를 구비하고 있다. 장치 제어부(46)에는, 예컨대 도 1에 도시하는 바와 같이 공정 관리자가 에칭 장치(1)를 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나 디스플레이로 구성된 유저 인터페이스부(47)가 접속되어 있다. 예컨대 이 인터페이스부(47)로부터, 기록 매체에 의해 프로그램(P)을 인스톨하여, 기록부(46a)에 기억할 수 있다. 장치 제어부(46)는, 프로그램(P)에 따라서, 매스플로우 컨트롤러(45) 등의 에칭 장치(1)의 동작을 제어하여, 소정의 에칭 처리를 실현할 수 있다. The etching apparatus 1 is provided with the apparatus control part 46 which controls the operation | movement of various specifications for performing etching processes, such as the DC power supply 15, the high frequency power supply 20, and the massflow controller 45. As shown in FIG. The apparatus control part 46 is comprised by the computer, for example, and consists of the recording part 46a in which the program P for implementing an etching process is recorded, and the CPU which runs the program P as shown in FIG. The calculating part 46b is provided. For example, as shown in FIG. 1, the device control unit 46 is connected with a user interface unit 47 composed of a keyboard and a display for performing a command input operation or the like for the process manager to manage the etching apparatus 1. . For example, the program P can be installed from the interface unit 47 by the recording medium and stored in the recording unit 46a. The apparatus control part 46 can control the operation | movement of the etching apparatus 1, such as the massflow controller 45, according to the program P, and can implement | prescribe a predetermined etching process.

처리 용기(10)의 바닥부의 옆쪽에는, 도시하지 않는 진공 펌프 등의 배기 장치에 통하는 배기관(50)이 접속되어 있다. 이 배기관(50)으로 배출되는 배기 가스를 조절하여, 처리실(S) 내부를 소망하는 압력으로 설정할 수 있다. The exhaust pipe 50 which connects to exhaust apparatuses, such as a vacuum pump which is not shown in figure, is connected to the side of the bottom part of the processing container 10. FIG. The exhaust gas discharged | emitted to this exhaust pipe 50 can be adjusted, and the inside of the process chamber S can be set to desired pressure.

처리 용기(10)의 주위에는, 수평 자기장 형성 자석(60)이 마련되어 있다. 수평 자기장 형성 자석(60)에 의해 처리실(S)내에 자기장을 형성하는 것에 의해, 처리실(S)내에 발생하는 플라즈마를 고밀도화하여, 에칭 효율을 향상할 수 있다. A horizontal magnetic field forming magnet 60 is provided around the processing container 10. By forming the magnetic field in the processing chamber S by the horizontal magnetic field forming magnet 60, the plasma generated in the processing chamber S can be made denser and the etching efficiency can be improved.

다음에, 이상의 에칭 장치(1)를 이용하여 실행되는 기판(W)의 에칭 처리에 대하여 설명한다. 기판(W) 상에는, 예컨대 도 3에 도시하는 바와 같이 하지막으로서의 질화티탄막(80), CVD 실리콘계 절연막으로서의 TEOS(tetraethoxysilane)막(81), 도포 실리콘계 절연막으로서의 SOG막(82), CVD 절연막으로서의 TEOS막(83) 및 소정의 패턴으로 노광된 레지스트막(R)이 밑에서부터 순서대로 적층되어 있다. TEOS막(81, 83)은, TEOS를 원료로 하여 CVD법에 의해 형성된 SiO2막(실리콘 산화막)이다. 또한, TEOS막(81), SOG막(82) 및 TEOS막(83)에 의해 적층막(84)이 형성되어 있다. 이 에칭 처리에서는, 적층막(84)을 상면으로부터 오목형으로 제거하여, 적층막(84)에 홈(트렌치)을 형성한다. Next, the etching process of the board | substrate W performed using the above etching apparatus 1 is demonstrated. On the substrate W, for example, as shown in Fig. 3, a titanium nitride film 80 as a base film, a tetraethoxysilane (TEOS) film 81 as a CVD silicon insulating film, an SOG film 82 as a coated silicon insulating film, and a CVD insulating film The TEOS film 83 and the resist film R exposed in a predetermined pattern are stacked in order from the bottom. The TEOS films 81 and 83 are SiO 2 films (silicon oxide films) formed by CVD using TEOS as a raw material. In addition, a laminated film 84 is formed by the TEOS film 81, the SOG film 82, and the TEOS film 83. In this etching process, the laminated film 84 is removed concave from an upper surface, and a groove (trench) is formed in the laminated film 84.

우선, 기판(W)이 서셉터(13) 상에 흡착 유지된다. 서셉터(13) 상에 있어서 기판(W)은, 소정 온도로 조정된다. 계속해서, 배기관(50)으로부터의 배기에 의해, 처리실(S)내가 소정의 압력으로 조정된다. 상부 전극(30)으로부터는, 예컨대 C4F8 가스, N2 가스, Ar 가스 및 CO 가스로 이루어지는 에칭 가스가 처리실(S)내에 공급 된다. 예컨대, N2 가스는, 에칭 가스의 전 유량의 30%~40%의 유량비가 되도록 공급된다. 고주파 전원(20)에 의해, 서셉터(13)에 고주파가 인가되어, 처리실(S)내의 가스가 플라즈마화된다. 또한, 처리실(S)내에는, 수평 자기장 형성 자석(60)에 의해 자기장이 형성되어, 플라즈마가 고밀도화된다. 이 플라즈마의 작용에 의해, 도 4에 도시하는 바와 같이 기판(W) 상의 적층막(84)이 상면으로부터 아래쪽을 향해서 오목형으로 에칭되어, 홈이 형성된다. First, the substrate W is adsorbed and held on the susceptor 13. On the susceptor 13, the board | substrate W is adjusted to predetermined temperature. Subsequently, the inside of the processing chamber S is adjusted to a predetermined pressure by the exhaust from the exhaust pipe 50. From the upper electrode 30, an etching gas made of, for example, a C 4 F 8 gas, an N 2 gas, an Ar gas, and a CO gas is supplied into the processing chamber S. FIG. For example, N 2 gas is supplied such that the flow rate of around 30% to 40% of the flow rate of the etching gas. A high frequency is applied to the susceptor 13 by the high frequency power supply 20, and the gas in the processing chamber S is converted into plasma. In the processing chamber S, a magnetic field is formed by the horizontal magnetic field forming magnet 60, whereby the plasma is densified. By the action of the plasma, as shown in Fig. 4, the laminated film 84 on the substrate W is etched in a concave shape from the top to the bottom to form a groove.

다음에, 상술한 에칭 처리와 같이, SOG막(82)과 TEOS막(81, 83)을 가지는 적층막(84)을, C4F8 가스와 N2 가스를 포함하는 에칭 가스에 의해 에칭한 경우의 SOG막(82)과 TEOS막(81, 83)의 에칭 속도에 대하여 검증한다. Next, as in the etching process described above, the laminated film 84 having the SOG film 82 and the TEOS films 81 and 83 is etched with the etching gas containing the C 4 F 8 gas and the N 2 gas. In this case, the etching rates of the SOG film 82 and the TEOS films 81 and 83 are verified.

도 5는, 에칭 가스의 총유량에 대한 N2 가스의 유량비와, SOG막(82), TEOS막(81, 83)의 에칭 속도와의 관계를 나타내는 실험 데이터이다. 이 실험은, 처리 압력: 3.99Pa(30mT), 고주파 파워: 1300W, C4F8/CO/Ar의 유량: 12/50/200cm3/min, 기판 온도: 20℃의 조건 하에서 실행되었다. 도 5에 의하면, SOG막(82)과 TEOS막(81, 83)의 에칭 속도가 N2 가스의 유량비에 따라 변동하여, N2 가스의 유량비가 30%~40%가 되면, SOG막(82)과 TEOS막(81, 83)의 에칭 속도가 가까워지는 것을 확인할 수 있다. 예컨대 N2 가스의 유량비가 30%~40%의 경우, SOG막(82)과 TEOS막(81, 83)과의 에칭 속도비(SOG막/TEOS막)가 0.6~0.8 이상으로 되어 있다. 이와 같이, N2 가스의 유량비를 조정하는 것에 의해, SOG막(82)과 TEOS막(81, 83)의 에칭 속도를 가깝게 할 수 있어, 그 결과 에칭 형상을 개선할 수 있다. 예컨대 도 6에 도시하는 바와 같이 높이가 다른 복수의 A1 배선(90)이 형성되어 있고, 각 A1 배선(90)의 상층에, 하지막인 질화티탄막(80)을 거쳐서, TEOS막(81)과, 두께가 다른 SOG막(82)과, TEOS막(83)이 밑에서부터 순서대로 형성되어 있는 것 같은 경우라도, SOG막(82)에 있어서의 에칭이 TEOS막(81)과 같은 정도의 속도로 진행하기 때문에, 에칭이 적층막(84)의 표면으로부터 각 A1 배선(90)의 질화티탄막(80)에 도달하기까지의 에칭 시간 T의 차가 저감된다. 그 결과, 일부의 질화티탄막(80)이 에칭 가스에 장시간 노출되는 경우가 없어, 질화티탄막(80)의 파손이나 열화가 억제된다. 또한, 도 6에 있어서의 다층막 구조는, 설명을 위한 것이고, 실제의 축척과는 다르다. 5 is experimental data showing the relationship between the flow rate ratio of the N 2 gas to the total flow rate of the etching gas and the etching rates of the SOG films 82 and the TEOS films 81 and 83. This experiment was performed under the conditions of processing pressure: 3.99 Pa (30 mT), high frequency power: 1300 W, flow rate of C 4 F 8 / CO / Ar: 12/50/200 cm 3 / min, substrate temperature: 20 ° C. Referring to FIG. 5, when the etching rates of the SOG film 82 and the TEOS films 81 and 83 vary with the flow rate ratio of the N 2 gas, and the flow rate ratio of the N 2 gas is 30% to 40%, the SOG film 82 ) And the TEOS films 81 and 83 are closer to each other. For example, when the flow rate ratio of the N 2 gas is 30% to 40%, the etching rate ratio (SOG film / TEOS film) between the SOG film 82 and the TEOS films 81 and 83 is 0.6 to 0.8 or more. In this way, by adjusting the flow rate ratio of the N 2 gas, the etching rates of the SOG film 82 and the TEOS films 81 and 83 can be made close, and as a result, the etching shape can be improved. For example, as shown in FIG. 6, the several A1 wiring 90 from which height differs is formed, and the TEOS film 81 is provided over the titanium nitride film 80 which is an underlayer on the upper layer of each A1 wiring 90. FIG. Even if the SOG film 82 and the TEOS film 83 having different thicknesses are formed in order from the bottom, the etching in the SOG film 82 is about the same as that of the TEOS film 81. In order to proceed to, the difference in etching time T until etching reaches the titanium nitride film 80 of each A1 wiring 90 from the surface of the laminated film 84 is reduced. As a result, part of the titanium nitride film 80 is not exposed to the etching gas for a long time, and damage and deterioration of the titanium nitride film 80 are suppressed. In addition, the multilayer film structure in FIG. 6 is for description, and differs from an actual scale.

또한, 도 7에 도시하는 바와 같이, N2 가스의 유량비를 올리는 것에 의해, 레지스트막(R)에 대한 적층막(84)의 에칭 선택성이 향상하는 것을 확인할 수 있어, 레지스트막(R)의 막의 줄어듦도 억제할 수 있다. In addition, as shown in FIG. 7, by increasing the flow rate ratio of the N 2 gas, it can be confirmed that the etching selectivity of the laminated film 84 with respect to the resist film R is improved, so that the film of the resist film R Reduction can also be suppressed.

다음에, 상술의 에칭 처리와 같이, 에칭 가스에 N2 가스를 부가한 경우의 적층막(84)과 질화티탄막(80)과의 에칭 선택비에 대하여 검증한다. 도 8은, 에칭 가스에 O2 가스를 부가한 경우의 에칭 상태와, 에칭 가스에 N2 가스를 부가한 경우의 에칭 상태를 나타내는 것이다. 도 9는, 도 8의 에칭 결과로부터 구해진, O2 가스를 부가한 경우와 N2 가스를 부가한 경우의 질화티탄막에 대한 에칭 선택비(적층막의 에칭 속도/질화티탄의 에칭 속도)를 나타내는 표이다. 이 실험은, 처리 압력: 3.99Pa(30mT), 고주파 파워: 1300W, C4F8/CO/Ar/O2의 유량: 10/100/200/9cm3/min, C4F8/CO/Ar/N2의 유량: 12/50/200/60cm3/min, 기판 온도: 20℃의 조건에서 실행되었다. 도 9에 도시하는 바와 같이, O2 가스를 부가하는 것보다 N2 가스를 부가한 경우가 더, 적층막의 질화티탄막에 대한 에칭 선택비가 현저하게 높은 것을 확인할 수 있다. 따라서, 에칭 가스에 O2 가스가 아니라, N2 가스를 부가하는 것에 의해, 에칭시의 질화티탄막(80)의 마모FMF 억제할 수 있다. 또한, 도 8로부터, O2 가스를 부가한 경우보다도 N2 가스를 부가한 경우 쪽이, 하부의 폭이 넓어지는 보잉(bowing) 현상이 적고, 에칭 형상도 개선되어 있다. Next, the etching selectivity of the laminated film 84 and the titanium nitride film 80 in the case where N 2 gas is added to the etching gas is verified as in the etching process described above. 8 shows the etching state when the O 2 gas is added to the etching gas and the etching state when the N 2 gas is added to the etching gas. FIG. 9 shows the etching selectivity (etch rate of the laminated film / etch rate of titanium nitride) with respect to the titanium nitride film when the O 2 gas is added and the N 2 gas is obtained from the etching result of FIG. 8. Table. In this experiment, treatment pressure: 3.99 Pa (30 mT), high frequency power: 1300 W, flow rate of C 4 F 8 / CO / Ar / O 2 : 10/100/200/9 cm 3 / min, C 4 F 8 / CO / The flow rate of Ar / N 2 was 12/50/200/60 cm 3 / min, and the substrate temperature was 20 ° C. As shown in FIG. 9, it can be confirmed that the etching selectivity of the laminated film with respect to the titanium nitride film is significantly higher when the N 2 gas is added than when the O 2 gas is added. Thus, as the O 2 gas in the etching gas it can be added by the N 2 gas, suppressing wear of the titanium nitride film 80 at the time of etching FMF. In addition, from the case where N 2 gas is added, the bowing phenomenon in which the width | variety of the lower part becomes wider is smaller than in the case where O 2 gas is added from FIG. 8, and the etching shape is also improved.

이상, 본 발명의 실시예의 일례에 대하여 설명했지만, 본 발명은 이 예에 한하지 않고 여러 가지의 형태를 채용할 수 있는 것이다. 예컨대 상기 실시예에서는, 적층막(84)이 TEOS막(81), SOG막(82) 및 TEOS막(83)이 밑에서부터 순서대로 적층된 3층막이었지만, 본 발명은, SOG 막이 적어도 한 층 이상 포함되는, 다른 층수의 적층막의 에칭에도 적용할 수 있다. 또한, 적층막(84)의 SOG막(82)은, 다른 도포 실리콘계 절연막, 예컨대 SiLK(다우 케미컬사의 등록 상표), HSQ막 등의 Low-k막(저유전율막)이어도 좋다. 또한, 적층막(84)의 TEOS막(81, 83)은, 다른 CVD막, 예컨대 HTO, BPSG, BSG, PSG, 또는 SiOC, SiOF 등의 Low-k막이어도 좋다. 또한, SOG막(82)이외의 실리콘계 절연막은, CVD막 이외의 다른 성막(成膜)법, 예컨대 스퍼터링법, 열산화법 등에 의해 형성된 것이어도 좋다. 하지막의 질화티탄막(80)은, 다른 질소계 금속막, 예컨대 TaN막이어도 좋다. 또한, 반응 가스로서 공급되는 불화탄소계 가스도, C4F8에 한정되지 않고, 에칭 재료에 따라 CF4, CHF3, C2F6, CH2F2 등의 다른 불화탄소계 가스이어도 좋다. 또한 본 발명은, 반도체 웨이퍼, FPD(플랫 패널 디스플레이), 포토 마스크용의 마스크 레티클 등의 기판에 대한 에칭에 적용할 수 있다. As mentioned above, although an example of the Example of this invention was described, this invention is not limited to this example, A various form can be employ | adopted. For example, in the above embodiment, the laminated film 84 is a three-layer film in which the TEOS film 81, the SOG film 82, and the TEOS film 83 are laminated in order from the bottom, but in the present invention, at least one SOG film is present. It can also be applied to etching of laminated films of different layers. The SOG film 82 of the laminated film 84 may be a low-k film (low dielectric film) such as another coated silicon-based insulating film, such as SiLK (registered trademark of Dow Chemical Corporation) or HSQ film. The TEOS films 81 and 83 of the laminated film 84 may be other CVD films such as HTO, BPSG, BSG, PSG, or a low-k film such as SiOC or SiOF. The silicon insulating film other than the SOG film 82 may be formed by a film formation method other than the CVD film, such as a sputtering method or a thermal oxidation method. The titanium nitride film 80 of the underlying film may be another nitrogen-based metal film such as a TaN film. The carbon fluoride gas supplied as the reaction gas is not limited to C 4 F 8 , and may be other fluorocarbon gas such as CF 4 , CHF 3 , C 2 F 6 , or CH 2 F 2 depending on the etching material. . Moreover, this invention is applicable to the etching with respect to board | substrates, such as a semiconductor wafer, a flat panel display (FPD), and a mask reticle for photomasks.

본 발명은, 도포 실리콘계 절연막을 포함하는 다층의 절연막을 에칭할 때에 유용하다 The present invention is useful when etching a multilayer insulating film containing a coated silicon insulating film.

본 발명에 의하면, 에칭시의 하지막의 파손이나 열화를 억제할 수 있기 때문에, 디바이스의 품질을 향상할 수 있다. According to the present invention, since damage and deterioration of the underlying film during etching can be suppressed, the quality of the device can be improved.

Claims (11)

기판 상에 형성되고 복수층의 실리콘계 절연막을 가지는 적층막을 에칭하는 방법으로, A method of etching a laminated film formed on a substrate and having a plurality of layers of silicon-based insulating films, 상기 적층막에는, 화학기상성장법에 의해 형성된 실리콘계 절연막, 도포법에 의해 형성된 도포 실리콘계 절연막, 화학기상성장법에 의해 형성된 실리콘계 절연막이 차례로 적층된 막이 포함되어 있고, The laminated film includes a film in which a silicon-based insulating film formed by a chemical vapor deposition method, a coated silicon-based insulating film formed by a coating method, and a silicon-based insulating film formed by a chemical vapor deposition method are sequentially stacked. 불화탄소계 가스와 질소 가스를 함유하고 또한 산소 가스를 포함하지 않는 에칭 가스를 처리실내에 도입하여 해당 처리실내에서 기판 상의 적층막을 에칭하는 것을 특징으로 하는 에칭 방법. An etching method comprising etching a laminated film on a substrate in the processing chamber by introducing an etching gas containing a fluorocarbon gas and a nitrogen gas and not containing an oxygen gas. 제 1 항에 있어서,The method of claim 1, 상기 도포 실리콘계 절연막은 spin on glass(SOG)막인 것을 특징으로 하는 에칭 방법. And the coated silicon insulating film is a spin on glass (SOG) film. 제 1 항에 있어서, The method of claim 1, 질소 가스의 도입량을 조정하여, 상기 도포 실리콘계 절연막과 그 이외의 실리콘계 절연막의 에칭 속도의 비를 조정하는 것을 특징으로 하는 에칭 방법. An amount of nitrogen gas is adjusted to adjust a ratio of an etching rate between the coated silicon insulating film and another silicon insulating film. 제 1 항에 있어서, The method of claim 1, 상기 적층막에는, 상기 도포 실리콘계 절연막 이외에 화학기상성장법(CVD,chemical vapor deposition)에 의해 형성된 CVD 실리콘계 절연막이 포함되어 있는 것을 특징으로 하는 에칭 방법. And the CVD silicon-based insulating film formed by chemical vapor deposition (CVD) in addition to the coated silicon-based insulating film. 제 4 항에 있어서,The method of claim 4, wherein 상기 CVD 실리콘계 절연막은 실리콘 산화막인 것을 특징으로 하는 에칭 방법.And the CVD silicon insulating film is a silicon oxide film. 제 5 항에 있어서,The method of claim 5, 상기 질소 가스의 도입량은 에칭 가스의 전 유량의 30%~40%의 유량으로 조정되는 것을 특징으로 하는 에칭 방법. The introduction amount of the nitrogen gas is adjusted to a flow rate of 30% to 40% of the total flow rate of the etching gas. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 적층막의 하지막은 질소계의 금속막인 것을 특징으로 하는 에칭 방법. The underlayer of the laminated film is a nitrogen-based metal film. 제 7 항에 있어서,The method of claim 7, wherein 상기 질소계의 금속막은 질화티탄막인 것을 특징으로 하는 에칭 방법. And the nitrogen-based metal film is a titanium nitride film. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 에칭 방법을 컴퓨터에 실현시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체. A computer-readable recording medium having recorded thereon a program for causing a computer to realize the etching method according to any one of claims 1 to 6. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 에칭 방법을 실행하는 제어부를 가지는 플라즈마 처리 장치. The plasma processing apparatus which has a control part which performs the etching method in any one of Claims 1-6. 제 1 항에 있어서,The method of claim 1, 상기 불화탄소계 가스는 C4F8 가스인 것을 특징으로 하는 에칭 방법.The fluorocarbon gas is an etching method, characterized in that the C 4 F 8 gas.
KR1020060002951A 2005-01-13 2006-01-11 Etching method, program, computer readable storage medium and plasma processing apparatus KR100761563B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005006332A JP2006196663A (en) 2005-01-13 2005-01-13 Etching method, program, recording, computer-readable recording medium, and plasma processor
JPJP-P-2005-00006332 2005-01-13

Publications (2)

Publication Number Publication Date
KR20060082799A KR20060082799A (en) 2006-07-19
KR100761563B1 true KR100761563B1 (en) 2007-09-27

Family

ID=36802502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002951A KR100761563B1 (en) 2005-01-13 2006-01-11 Etching method, program, computer readable storage medium and plasma processing apparatus

Country Status (4)

Country Link
JP (1) JP2006196663A (en)
KR (1) KR100761563B1 (en)
CN (1) CN100508135C (en)
TW (1) TWI390626B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077400A (en) * 2012-11-01 2015-07-07 도쿄엘렉트론가부시키가이샤 Plasma treatment method and plasma treatment device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010141257A2 (en) * 2009-06-03 2010-12-09 Applied Materials, Inc. Method and apparatus for etching
JP2015070232A (en) * 2013-09-30 2015-04-13 株式会社東芝 Semiconductor device manufacturing method and semiconductor manufacturing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216922B2 (en) * 1998-05-08 2009-01-28 東京エレクトロン株式会社 Oxide film etching method
JP4173454B2 (en) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
JP2001077086A (en) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd Dry etching method of semiconductor device
JP4381526B2 (en) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 Plasma etching method
KR100759602B1 (en) * 2000-05-12 2007-09-17 동경 엘렉트론 주식회사 Method of high selectivity sac etching
JP2001351974A (en) * 2000-06-08 2001-12-21 Seiko Epson Corp Manufacturing method of semiconductor device
TWI290741B (en) * 2000-11-08 2007-12-01 Daikin Ind Ltd Dry etching gas and method for dry etching
JP2004200299A (en) * 2002-12-17 2004-07-15 Toshiba Corp Method of manufacturing electronic device
JP2005005697A (en) * 2003-05-21 2005-01-06 Semiconductor Leading Edge Technologies Inc Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077400A (en) * 2012-11-01 2015-07-07 도쿄엘렉트론가부시키가이샤 Plasma treatment method and plasma treatment device
KR102149718B1 (en) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 Plasma treatment method and plasma treatment device

Also Published As

Publication number Publication date
TWI390626B (en) 2013-03-21
CN1819122A (en) 2006-08-16
CN100508135C (en) 2009-07-01
JP2006196663A (en) 2006-07-27
KR20060082799A (en) 2006-07-19
TW200633052A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
US20220328301A1 (en) Film deposition apparatus for fine pattern forming
KR100801768B1 (en) Etching method and apparatus
KR102080246B1 (en) Pattern forming method and substrate processing system
US11380551B2 (en) Method of processing target object
TWI436419B (en) A plasma etch method and a computer readable memory medium
US8138096B2 (en) Plasma etching method
KR102027675B1 (en) Plasma processing apparatus
KR100761563B1 (en) Etching method, program, computer readable storage medium and plasma processing apparatus
US7655570B2 (en) Etching method, program, computer readable storage medium and plasma processing apparatus
JP2019204815A (en) Substrate processing method and substrate processing apparatus
JP7072075B2 (en) Systems and methods for forming voids
KR20200062031A (en) Etching method and substrate processing device
US7517468B2 (en) Etching method
JP5089871B2 (en) Manufacturing method of semiconductor device
JP6666601B2 (en) Method for etching a porous film
US20070111529A1 (en) Plasma etching method
TW202032662A (en) Plasma processing method and plasma processing apparatus
JP2009200080A (en) Plasma etching method, plasma etching apparatus, control program and computer readable storage medium
JP2021028968A (en) Substrate and substrate processing method
KR20190015132A (en) Method for processing target object
JP7382578B2 (en) Plasma processing method and device chip manufacturing method
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP2007242753A (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee