KR100761372B1 - Oscillation circuit of vpp generator - Google Patents
Oscillation circuit of vpp generator Download PDFInfo
- Publication number
- KR100761372B1 KR100761372B1 KR1020060061408A KR20060061408A KR100761372B1 KR 100761372 B1 KR100761372 B1 KR 100761372B1 KR 1020060061408 A KR1020060061408 A KR 1020060061408A KR 20060061408 A KR20060061408 A KR 20060061408A KR 100761372 B1 KR100761372 B1 KR 100761372B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- control signal
- oscillation
- pump control
- pump
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
도 1은 종래기술에 따른 승압전압 생성기의 일 예를 도시한 블록도.1 is a block diagram illustrating an example of a boosted voltage generator according to the prior art.
도 2는 종래기술에 따른 승압전압 생성기의 이 예를 도시한 블록도.2 is a block diagram illustrating this example of a boosted voltage generator according to the prior art;
도 3은 도 1에 도시된 종래기술에 따른 승압전압 생성기의 일 예 중에서 승압전압 발진기를 상세히 도시한 회로도.3 is a circuit diagram showing in detail a boosted voltage oscillator of an example of a boosted voltage generator according to the prior art shown in FIG.
도 4는 도 2에 도시된 종래기술에 따른 승압전압 생성기의 이 예 중에서 승압전압 발진기를 상세히 도시한 회로도.4 is a circuit diagram showing in detail a boosted voltage oscillator in this example of a boosted voltage generator according to the prior art shown in FIG.
도 5는 본 발명의 실시예에 따른 승압전압 생성기를 도시한 블록도.5 is a block diagram illustrating a boosted voltage generator according to an embodiment of the present invention.
도 6은 도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기의 구성요소 중에서 승압전압 발진기를 상세히 도시한 회로도.6 is a circuit diagram illustrating in detail a boosted voltage oscillator among components of a boosted voltage generator according to an embodiment of the present invention shown in FIG.
도 7은 본 발명의 다른 실시예에 따른 승압전압 생성기를 도시한 블록도.7 is a block diagram illustrating a boost voltage generator according to another embodiment of the present invention.
도 8은 도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기의 구성요소 중에서 승압전압 발진기를 상세히 도시한 회로도.8 is a circuit diagram illustrating in detail a boosted voltage oscillator among components of a boosted voltage generator according to another embodiment of the present invention shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100, 200 : 승압전압 생성기.100, 200: step-up voltage generator.
120, 220 : 승압전압 검출기.120, 220: Step-up voltage detector.
140, 240 : 승압전압 발진기.140, 240: boosted voltage oscillator.
160, 262, 264 : 승압전압 펌프.160, 262, 264 step-up voltage pump.
260 : 펌핑부.260: pumping part.
본 발명은 승압전압 생성기의 발진회로에 관한 것으로, 특히, 메모리 소자의 사이즈에 대해 승압전압 펌프의 적절한 사용량을 테스트할 수 있는 승압전압 생성기의 발진회로에 관한 것이다.The present invention relates to an oscillating circuit of a boosted voltage generator, and more particularly to an oscillating circuit of a boosted voltage generator capable of testing an appropriate amount of boosted voltage pump with respect to the size of a memory element.
반도체 메모리 소자의 초고속, 고밀도, 저전력화에 따라 DRAM에서는 내부전압을 사용하여 왔다. 내부전압을 생성하기 위해서는 기준(Reference)전위를 만들고, 생성된 기준전위를 사용하여 차지 펌핑(charge pumping) 또는 다운 컨버팅(down converting)등을 이용하여 만든다. Due to the extremely high speed, high density, and low power consumption of semiconductor memory devices, internal voltages have been used in DRAMs. In order to generate the internal voltage, a reference potential is generated, and the generated reference potential is used by charge pumping or down converting.
차지 펌핑(charge pumping)을 이용한 대표적인 내부전압으로는 승압전압(VPP)과 백 바이어스 전압(VBB)이 있다. 또한, 다운 컨버팅(down converting) 이용한 대표적인 내부전압으로는 코어전압(VCORE)이 있다.Typical internal voltages using charge pumping include boost voltage VPP and back bias voltage VBB. In addition, a representative internal voltage using down converting is a core voltage VCORE.
일반적으로 승압전압(VPP)은 셀을 액세스하기 위해 셀(CELL) 트랜지스터의 게이트 (또는 워드 라인(Word line))에 셀 데이터의 손실이 없도록 외부전원전 압(VDD)보다 높은 전위를 인가하기 위해 만든다.In general, the boosted voltage VPP is applied to a potential higher than the external power voltage VDD so that there is no loss of cell data at the gate (or word line) of the cell transistor to access the cell. Make.
또한, 백 바이어스 전압(VBB)은 셀에 저장되어 있는 데이터의 손실을 막기 위해서 셀 트랜지스터의 벌크에 외부접지전압(VSS)보다 낮은 전위를 인가하기 위해 만든다.In addition, the back bias voltage VBB is made to apply a potential lower than the external ground voltage VSS to the bulk of the cell transistor in order to prevent loss of data stored in the cell.
그리고, 코어전압(VCORE)은 전력손실을 줄이고 안정된 코어의 동작을 위해 외부전원전압(VDD)를 다운 컨버팅(down converting)하여 외부전원전압(VDD)보다 낮고 동작영역 내에서는 외부전원전압(VDD)의 변동에 대해 일정한 전위를 유지하도록 증폭기(op-amp)등을 사용하여 만든다.In addition, the core voltage VCORE is down converted from the external power supply voltage VDD to reduce power loss and stabilize the operation of the core. The core voltage VCORE is lower than the external power supply voltage VDD. It is made by using an op-amp to maintain a constant potential against the fluctuation of.
여기서, 승압전압(VPP)은 반도체 소자의 모든 셀(CELL) 트랜지스터 영역에 공급되므로 워드 라인(Word line)이 뜨면서 한 번에 공급되는 양이 매우 많다. 때문에 승압전압(VPP)의 전위레벨이 순간적으로 타겟레벨(target level : 승압전압(VPP)의 이상적인 전위레벨)보다 낮아질 수 있다. 이렇게 승압전압(VPP)의 전위레벨이 순간적으로 타겟레벨보다 낮아지면, 승압전압(VPP)의 전위레벨을 다시 끌어 올려줘야 하는데 그 방법은 다음과 같다.Here, the boosted voltage VPP is supplied to all cell transistor regions of the semiconductor device, and thus a large amount of the word line is supplied at one time as the word line floats. Therefore, the potential level of the boosted voltage VPP may be lowered instantaneously than the target level (the ideal potential level of the boosted voltage VPP). When the potential level of the boosted voltage VPP is momentarily lower than the target level, the potential level of the boosted voltage VPP must be raised again. The method is as follows.
도 1은 종래기술에 따른 승압전압 생성기의 일 예를 도시한 블록도이다.1 is a block diagram illustrating an example of a boosted voltage generator according to the prior art.
도 2는 종래기술에 따른 승압전압 생성기의 이 예를 도시한 블록도이다.2 is a block diagram showing this example of a boosted voltage generator according to the prior art.
도 1 및 도 2를 참조하면, 승압전압(VPP)이 생성되는 과정을 알 수 있다.1 and 2, a process of generating a boosted voltage VPP is known.
첫째, 승압전압 검출기(10)는 승압전압 펌프(30)에서 피드백되는 승압전압(VPP)을 입력받아 승압전압 발진기(20)의 구동을 제어하는 펌핑 활성화 신호(PPE_ACT)를 출력한다. First, the
즉, 승압전압(VPP)의 전위레벨이 타겟레벨보다 낮아지면 펌핑 활성화신호(PPE_ACT)를 활성화하여 승압전압 발진기(20)를 구동시킨다.That is, when the potential level of the boosted voltage VPP is lower than the target level, the pumping activation signal PPE_ACT is activated to drive the
둘째, 승압전압 생성기의 일 예에 따른 승압전압 발진기(20)는 펌핑 활성화 신호(PPE_ACT)와 뱅크 동작신호(ACT0, ACT1,…, ACTN)에 응답하여 승압전압 펌프(30)의 구동을 제어하는 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN)를 발진한다.Second, the
마찬가지로, 승압전압 생성기의 이 예에 따른 승압전압 발진기(20)도 펌핑 활성화 신호(PPE_ACT)와 뱅크 동작신호(ACT0, ACT1,…, ACTN)에 응답하여 승압전압 펌프(30)의 구동을 제어하는 펌프제어신호(VPPOSC0_1, VPPOSC0_2, VPPOSC1_1,…, VPPOSC1_2, VPPOSCN_1, VPPOSCN_2)를 발진한다.Similarly, the
여기서, 승압전압 생성기의 일 예에 따른 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN)와 승압전압 생성기의 이 예에 따른 펌프제어신호(VPPOSC0_1, VPPOSC0_2, VPPOSC1_1,…, VPPOSC1_2, VPPOSCN_1, VPPOSCN_2)의 갯 수가 다른 이유는 다음과 같다.Here, the pump control signals (VPPOSC0, VPPOSC1, ..., VPPOSCN) according to the example of the boost voltage generator and the pump control signals (VPPOSC0_1, VPPOSC0_2, VPPOSC1_1, ..., VPPOSC1_2, VPPOSCN_1, VPPOSCN_1) according to this example of the boost voltage generator. The reason for the difference is as follows.
승압전압 생성기의 일 예에서는 하나의 뱅크에 하나의 승압전압 펌프(30)가 연결되어 승압전압(VPP)를 펌핑했지만, 승압전압 생성기의 이 예에서는 하나의 뱅크의 두 개의 승압전압 펌프(30)가 연결되어 승압전압(VPP)을 펌핑하기 때문이다. 즉, 승압전압 생성기가 사용되는 장치(device)에 따라서 승압전압 펌프(30)의 개 수는 조정가능하다.In one example of the booster voltage generator, one
그리고, 뱅크 동작신호(ACT0, ACT1,…, ACTN)는 복수 개의 메모리 뱅크 중 동작하는 메모리 뱅크에 응답하여 활성화된다.The bank operation signals ACT0, ACT1, ..., ACTN are activated in response to a memory bank operating among the plurality of memory banks.
즉, 펌핑 활성화신호(PPE_ACT)가 활성화되어도 동작하는 메모리 뱅크와 연결된 승압전압 펌프(30)만을 구동한다.That is, only the
셋째, 승압전압 펌프(30)는 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN) 또는 펌프제어신호(VPPOSC0_1, VPPOSC0_2, VPPOSC1_1,…, VPPOSC1_2, VPPOSCN_1, VPPOSCN_2)에 응답하여 승압전압(VPP)의 전위레벨을 끌어올려 출력한다.Third, the boosted
도 3은 도 1에 도시된 종래기술에 따른 승압전압 생성기의 일 예 중에서 승압전압 발진기를 상세히 도시한 회로도이다.3 is a circuit diagram illustrating in detail a boosted voltage oscillator of an example of a boosted voltage generator according to the related art shown in FIG. 1.
도 4는 도 2에 도시된 종래기술에 따른 승압전압 생성기의 이 예 중에서 승압전압 발진기를 상세히 도시한 회로도이다.4 is a circuit diagram showing in detail a boosted voltage oscillator in this example of a boosted voltage generator according to the prior art shown in FIG.
도 3을 참조하면, 종래기술에 따른 승압전압 생성기의 일 예 중에서 승압전압 발진기는 펌핑 활성화 신호(PPE_ACT)와 뱅크 동작신호(ACT0)에 응답하여 한 개의 펌프제어신호(VPPOSC0)를 발진하는 것을 알 수 있다.Referring to FIG. 3, it can be seen that, in one example of the boost voltage generator according to the related art, the boost voltage oscillator oscillates one pump control signal VPPOSC0 in response to the pumping activation signal PPE_ACT and the bank operation signal ACT0. Can be.
마찬가지로, 도 4를 참조하면, 종래기술에 따른 승압전압 생성기의 이 예 중에서 승압전압 발진기는 펌핑 활성화 신호(PPE_ACT)와 뱅크 동작신호(ACT0)에 응답하여 두 개의 펌프제어신호(VPPOSC0_1, VPPOSC0_2)를 발진하는 것을 알 수 있다.Similarly, referring to FIG. 4, in this example of the boost voltage generator according to the related art, the boost voltage oscillator outputs two pump control signals VPPOSC0_1 and VPPOSC0_2 in response to the pumping activation signal PPE_ACT and the bank operation signal ACT0. It can be seen that it is oscillating.
승압전압 생성기의 구성요소 중에서 실제 승압전압(VPP)의 전위레벨을 끌어올려 주는 역활을 하는 구성요소는 승압전압 펌프(30)인데, 이 승압전압 펌프(30)의 사이즈(size)와 개수 및 위치는 승압전압 생성기를 사용하는 장치(device)의 베이스 서킷(base circuit)에 비준하여 정해진다.Among the components of the booster voltage generator, the
그러나, 실제 제품이 생산된 이후에는 베이스 서킷(base circuit)에 비준하여 정해진 승압전압 펌프(30)의 사용량이 적절한 것인지 판단하기가 어렵다. 만약 승압전압 펌프(30)의 사이즈(size)가 너무 커서 승압전압(VPP)의 사용량이 과다한 경우 생산된 제품의 전류사용량을 증가시키는 문제점이 발생한다.However, after the actual product is produced, it is difficult to determine whether or not the amount of the
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 메모리 소자의 사이즈에 대해 승압전압 펌프의 적절한 사용량을 테스트할 수 있는 승압전압 생성기를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a boost voltage generator capable of testing an appropriate amount of boost voltage pump for a size of a memory device.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 승압전압을 생성하기 위해 한 개의 뱅크에 한 개의 승압전압 펌프를 구비하는 승압전압 생성기에서, 발진제어신호에 응답하여 상기 승압전압 펌프의 구동을 제어하는 펌프제어신호를 발진하는 펌프제어신호 발진수단; 테스트 모드에서 발진 테스트 신호에 응답하여 상기 발진제어신호를 비활성화시키는 것을 제어하는 테스트 동작수단; 노멀 모드에서 뱅크 동작신호와 펌핑 활성화 신호에 응답하여 상기 발진제어신호를 활성화 또는 비활성화시키는 것을 제어하는 노멀 동작수단을 포함하는 승압전압 생성기의 발진회로를 제공한다.According to an aspect of the present invention for achieving the above technical problem, in a boost voltage generator having one boost voltage pump in one bank to generate a boost voltage, the boost voltage pump in response to an oscillation control signal; Pump control signal oscillating means for oscillating a pump control signal for controlling driving; Test operation means for controlling deactivation of the oscillation control signal in response to an oscillation test signal in a test mode; Provided is an oscillation circuit of a boosted voltage generator including normal operation means for controlling activation or deactivation of the oscillation control signal in response to a bank operation signal and a pumping activation signal in a normal mode.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 승압전 압을 생성하기 위해 한 개의 뱅크에 제1승압전압 펌프와 제2승압전압 펌프를 구비하는 승압전압 생성기에서, 뱅크 동작신호와 펌핑 활성화 신호에 응답하여 발진제어신호를 활성화 또는 비활성화시키는 것을 제어하는 발진제어신호 제어수단; 상기 발진제어신호에 응답하여 상기 제1승압전압 펌프의 구동을 제어하는 제1펌프제어신호와 상기 제2승압전압 펌프의 구동을 제어하는 제2펌프제어신호를 발진하는 펌프제어신호 발진수단; 테스트 모드에서 제1펌핑 테스트 신호에 응답하여 상기 제1펌프제어신호를 비활성화시키는 것을 제어하는 제1테스트 동작수단; 및 테스트 모드에서 제2펌핑 테스트 신호에 응답하여 상기 제2펌프제어신호를 비활성화시키는 것을 제어하는 제2테스트 동작수단을 포함하는 승압전압 생성기의 발진회로를 제공한다.According to another aspect of the present invention for achieving the above technical problem, in the boost voltage generator having a first boost voltage pump and a second boost voltage pump in one bank to generate a boost voltage, the bank operation signal and Oscillation control signal control means for controlling activation or deactivation of the oscillation control signal in response to the pumping activation signal; Pump control signal oscillating means for oscillating a first pump control signal for controlling the driving of the first boosted voltage pump and a second pump control signal for controlling the driving of the second boosted voltage pump in response to the oscillation control signal; First test operation means for controlling deactivation of the first pump control signal in response to a first pumping test signal in a test mode; And second test operation means for controlling deactivation of the second pump control signal in response to a second pumping test signal in a test mode.
상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 승압전압의 전위레벨을 검출하여, 검출결과에 따라 펌핑 활성화 신호의 논리레벨을 결정하여 출력하는 승압전압 검출수단; 복수 개의 펌프제어신호에 응답하여 승압전압을 펌핑하고, 메모리 뱅크와 일 대 일로 대칭되어 승압전압을 공급하는 복수 개의 승압전압 펌프; 및 노멀모드에서 상기 펌핑 활성화 신호 및 복수 개의 뱅크 동작신호에 응답하여 상기 펌프제어신호를 발진하는 것을 제어하고, 테스트 모드에서 발진 테스트 신호에 응답하여 상기 복수 개의 펌프제어신호 중 일정 개 수의 신호를 발진하지 않는 복수 개의 승압전압 발진수단 을 포함하는 승압전압 생성기가 제공된다.According to another aspect of the present invention for achieving the above technical problem, step-up voltage detection means for detecting the potential level of the boosted voltage, and determines and outputs the logic level of the pumping activation signal according to the detection result; A plurality of booster voltage pumps for boosting the booster voltage in response to the plurality of pump control signals and supplying the booster voltage in a one-to-one symmetry with the memory bank; And oscillating the pump control signal in response to the pumping activation signal and the plurality of bank operation signals in a normal mode, and outputting a predetermined number of signals from the plurality of pump control signals in response to the oscillation test signal in a test mode. A boosted voltage generator is provided that includes a plurality of boosted voltage oscillating means that do not oscillate.
상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 승 압전압의 전위레벨을 검출하여, 검출결과에 따라 펌핑 활성화 신호의 논리레벨을 결정하여 출력하는 승압전압 검출수단; 복수 개의 메모리 뱅크와 일 대 일로 대칭되어 승압전압을 공급하고, 제1펌프제어신호에 응답하여 승압전압을 펌핑하는 제1승압전압 펌프와 제2펌프제어신호에 응답하여 승압전압을 펌핑하는 제2승압전압 펌프를 구비하는 복수 개의 펌핑수단; 노멀모드에서 상기 펌핑 활성화 신호 및 복수 개의 뱅크 동작신호에 응답하여 상기 제1펌프제어신호 및 제2펌프제어신호를 발진하는 것을 제어하고, 테스트 모드에서 제1펌핑 테스트 신호에 응답하여 상기 복수 개의 제1펌프제어신호 중 일정 개수의 신호를 발진하지 않으며, 제2펌핑 테스트 신호에 응답하여 상기 복수 개의 제2펌프제어신호 중 일정 개 수의 신호를 발진하지 않는 복수 개의 승압전압 발진수단을 포함하는 승압전압 생성기가 제공된다.According to another aspect of the present invention for achieving the above technical problem, step-up voltage detection means for detecting the potential level of the boost voltage, and determines and outputs the logic level of the pumping activation signal according to the detection result; A first boosting voltage pump that supplies a boosted voltage symmetrically with the plurality of memory banks one-to-one, and pumps the boosted voltage in response to the first pump control signal, and a second boosting voltage in response to the second pump control signal A plurality of pumping means having a boosted voltage pump; Controlling the oscillation of the first pump control signal and the second pump control signal in response to the pumping activation signal and the plurality of bank operation signals in a normal mode, and the plurality of second signals in response to the first pumping test signal in a test mode. Step-up including a plurality of boost voltage oscillation means that does not oscillate a predetermined number of signals in one pump control signal and does not oscillate a certain number of signals in the plurality of second pump control signals in response to a second pumping test signal. A voltage generator is provided.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be configured in various different forms, only this embodiment to complete the disclosure of the present invention and to those skilled in the art to complete the present invention. It is provided to inform you.
도 5는 본 발명의 실시예에 따른 승압전압 생성기를 도시한 블록도이다.5 is a block diagram illustrating a boosted voltage generator according to an exemplary embodiment of the present invention.
도 5를 참조하면, 본 발명의 실시예에 따른 승압전압 생성기(100)는, 승압전압(VPP)의 전위레벨을 검출하여, 검출결과에 따라 펌핑 활성화 신호(PPE_ACT)의 논리레벨을 결정하여 출력하는 승압전압 검출부(120)와, 복수 개의 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN)에 응답하여 승압전압(VPP)을 펌핑하고, 메모리 뱅크와 일 대 일로 대칭되어 승압전압(VPP)을 공급하는 복수 개의 승압전압 펌프(160), 및 노멀모드에서 펌핑 활성화 신호(PPE_ACT) 및 복수 개의 뱅크 동작신호(ACT0, ACT1, …, ACTN)에 응답하여 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN)를 발진하는 것을 제어하고, 테스트 모드에서 발진 테스트 신호(TM_PUMOFF0, TM_PUMOFF1,…, TM_PUMOFFN)에 응답하여 복수 개의 펌프제어신호(VPPOSC0, VPPOSC1,…, VPPOSCN) 중 일정 개 수의 신호를 발진하지 않는 복수 개의 승압전압 발진부(140)를 포함한다.Referring to FIG. 5, the boosted
도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기와 도 1에서 도시된 종래기술에 따른 승압전압 생성기의 차이점은 다음과 같다.The difference between the boosted voltage generator according to the embodiment of the present invention shown in FIG. 5 and the boosted voltage generator according to the related art shown in FIG. 1 is as follows.
도 1에 도시된 승압전압 생성기는 승압전압(VPP)의 전위레벨이 타겟레벨 이하로 떨어지면, 복수 개의 메모리 뱅크 중에서 동작하는 뱅크에 연결된 승압전압 펌프(30)가 무조건 동작하는 구조이므로 승압전압(VPP)의 사용량이 과다한지 알 수 없었다. In the boosted voltage generator shown in FIG. 1, when the potential level of the boosted voltage VPP falls below the target level, the boosted
반면에, 도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기(100)는 노멀모드와 테스트모드로 동작모드를 나누어 노멀모드에서는 종래와 같은 방법으로 동작하지만, 테스트 모드에서는 MRS(Mode Register Set)으로부터 미리 설정된 테스트 신호(TM_PUMOFF0, TM_PUMOFF1,…, TM_PUMOFFN)를 응답하여 일정 개 수의 승압전압 펌프(160)만을 구동할 수 있는 구조이다. 즉, 복수 개의 테스트 신호(TM_PUMOFF0, TM_PUMOFF1,…, TM_PUMOFFN) 중 활성화되는 신호에 따라 구동되는 승압전압 펌프(160)의 개 수를 조절하는 것이 가능하다.On the other hand, the boosted
도 6은 도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기의 구성요소 중에서 승압전압 발진기를 상세히 도시한 회로도이다.6 is a circuit diagram illustrating in detail a boosted voltage oscillator among components of a boosted voltage generator according to an exemplary embodiment of the present invention shown in FIG. 5.
도 6을 참조하면, 본 발명의 실시예에 따른 승압전압 생성기(100)의 구성요소 중에서 승압전압 발진기(140)는, 승압전압(VPP)을 생성하기 위해 한 개의 뱅크에 한 개의 승압전압 펌프(160)를 구비하는 승압전압 생성기(100)에서, 발진제어신호(VPP_ACT)에 응답하여 승압전압 펌프(160)의 구동을 제어하는 펌프제어신호(VPPOSC0)를 발진하는 펌프제어신호 발진부(142)와, 테스트 모드에서 발진 테스트 신호(TM_PUMPOFF0)에 응답하여 발진제어신호(VPP_ACT)를 비활성화시키는 것을 제어하는 테스트 동작부(144), 및 노멀 모드에서 뱅크 동작신호(ACT0)와 펌핑 활성화 신호(PPE_ACT)에 응답하여 발진제어신호(VPP_ACT)를 활성화 또는 비활성화시키는 것을 제어하는 노멀 동작부(146)을 포함한다.Referring to FIG. 6, among the components of the
여기서, 노멀 동작부(146)는, 노멀 모드에서 뱅크 동작신호(ACT0)와 펌핑 활성화 신호(PPE_ACT)가 모두 활성화될 때 발진제어신호(VPP_ACT)를 활성화한다.Here, the
또한, 노멀 동작부(146)는, 뱅크 동작신호(ACT0)를 일 입력, 펌핑 활성화 신호(PPE_ACT)를 이 입력, 테스트 동작부(144)의 출력신호를 삼 입력으로 입력받아 출력하는 제1낸드게이트(NAND1), 및 제1낸드게이트(NAND1)의 출력신호를 입력받아 발진제어신호(VPP_ACT)로서 출력하는 제1인버터(INV1)를 구비한다.In addition, the
그리고, 테스트 동작부(144)는, 테스트 모드에서 발진 테스트 신호(TM_PUMPOFF0)가 활성화될 때, 발진 제어신호(VPP_ACT)를 비활성화한다.The
또한, 테스트 동작부(144)는, 발진 테스트 신호(TM_PUMPOFF0)를 입력받아 출 력하는 제2인버터(INV2)를 구비하고, 제2인버터(INV2)의 출력신호를 제1낸드게이트(NAND1)의 삼 입력으로 입력함으로써 발진제어신호(VPP_ACT)를 비활성화한다.In addition, the
도 7은 본 발명의 다른 실시예에 따른 승압전압 생성기를 도시한 블록도이다.7 is a block diagram illustrating a boosted voltage generator according to another exemplary embodiment of the present invention.
도 7을 참조하면, 본 발명의 실시예에 따른 승압전압 생성기(200)는, 승압전압(VPP)의 전위레벨을 검출하여, 검출결과에 따라 펌핑 활성화 신호(PPE_ACT)의 논리레벨을 결정하여 출력하는 승압전압 검출부(220)와, 복수 개의 메모리 뱅크와 일 대 일로 대칭되어 승압전압(VPP)을 공급하고, 제1펌프제어신호(VPPOSC0_1, VPPOSC1_1,…, VPPOSCN_1)에 응답하여 승압전압을 펌핑하는 제1승압전압 펌프(262)와 제2펌프제어신호(VPPOSC0_2, VPPOSC1_2,…, VPPOSCN_2)에 응답하여 승압전압(VPP)을 펌핑하는 제2승압전압 펌프(264)를 구비하는 복수 개의 펌핑부(260), 및 노멀모드에서 펌핑 활성화 신호(PPE_ACT) 및 복수 개의 뱅크 동작신호(ACT0, ACT1,…, ACTN)에 응답하여 제1펌프제어신호(VPPOSC0_1, VPPOSC1_1,…, VPPOSCN_1) 및 제2펌프제어신호(VPPOSC0_2, VPPOSC1_2,…, VPPOSCN_2)를 발진하는 것을 제어하고, 테스트 모드에서 제1펌핑 테스트 신호(TM_PUMPOSC0_1, TM_PUMPOSC1_1,…, TM_PUMPOSCN_1)에 응답하여 복수 개의 제1펌프제어신호(VPPOSC0_1, VPPOSC1_1,…, VPPOSCN_1) 중 일정 개수의 신호를 발진하지 않으며, 제2펌핑 테스트 신호(TM_PUMPOSC0_2, TM_PUMPOSC1_2,…, TM_PUMPOSCN_2)에 응답하여 복수 개의 제2펌프제어신호(VPPOSC0_2, VPPOSC1_2,…, VPPOSCN_2) 중 일정 개 수의 신호를 발진하지 않는 복수 개의 승압전압 발진부(240)를 포함한다.Referring to FIG. 7, the boosted
도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기와 도 2에서 도시된 종래기술에 따른 승압전압 생성기의 차이점은 다음과 같다.The difference between the boosted voltage generator according to another embodiment of the present invention shown in FIG. 7 and the boosted voltage generator according to the related art shown in FIG. 2 is as follows.
도 2에 도시된 승압전압 생성기는 승압전압(VPP)의 전위레벨이 타겟레벨 이하로 떨어지면, 복수 개의 메모리 뱅크 중에서 동작하는 뱅크에 연결된 승압전압 펌프(30)가 무조건 동작하는 구조이므로 승압전압(VPP)의 사용량이 과다한지 알 수 없었다. In the boosted voltage generator shown in FIG. 2, when the potential level of the boosted voltage VPP falls below the target level, the boosted
반면에, 도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기(200)는 노멀모드와 테스트모드로 동작모드를 나누어 노멀모드에서는 종래와 같은 방법으로 동작하지만, 테스트 모드에서는 MRS(Mode Register Set)으로부터 미리 설정된 제1펌핑 테스트 신호(TM_PUMPOSC0_1, TM_PUMPOSC1_1,…, TM_PUMPOSCN_1) 및 제2펌핑 테스트 신호(TM_PUMPOSC0_2, TM_PUMPOSC1_2,…, TM_PUMPOSCN_2)에 응답하여 일정 개 수의 펌핑부(260)만을 구동할 수 있는 구조이다. 즉, 복수 개의 제1펌핑 테스트 신호(TM_PUMPOSC0_1, TM_PUMPOSC1_1,…, TM_PUMPOSCN_1) 및 제2펌핑 테스트 신호(TM_PUMPOSC0_2, TM_PUMPOSC1_2,…, TM_PUMPOSCN_2) 중에서 활성화되는 신호에 따라 구동되는 펌핑부(260)의 개 수를 조절하는 것이 가능하다.On the other hand, the boosted
그리고, 도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기(100)와 도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기(200)의 차이점은 다음과 같다.In addition, the difference between the boosted
도 5에 도시된 본 발명의 실시예에 따른 승압전압 생성기(100)는 복수 개의 메모리 뱅크 중에서 각각의 메모리 뱅크에 하나의 승압전압 펌프(160)가 연결되어 있다. 즉, 동작중인 메모리 뱅크라도 각각의 메모리 뱅크별로 승압전압 펌프(160)가 구동되는 것을 제어할 수 있다. In the
도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기(200)는 복수 개의 메모리 뱅크 중에서 각각의 메모리 뱅크에 두 개의 승압전압 펌프(262, 264)가 연결되어 있다.In the
즉, 두 개의 승압전압 펌프(262, 264)를 각각 제어함으로써 승압전압(VPP)을 펌핑하는 것을 반으로 줄일 수 있다.That is, the pumping of the boosted voltage VPP can be halved by controlling the two boosted voltage pumps 262 and 264, respectively.
도 8은 도 7에 도시된 본 발명의 다른 실시예에 따른 승압전압 생성기의 구성요소 중에서 승압전압 발진기를 상세히 도시한 회로도이다.8 is a circuit diagram illustrating in detail a boosted voltage oscillator among components of a boosted voltage generator according to another embodiment of the present invention shown in FIG. 7.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 승압전압 생성기(200)의 구성요소 중에서 승압전압 발진기(240)는, 승압전압(VPP)을 생성하기 위해 한 개의 뱅크에 제1승압전압 펌프(262)와 제2승압전압 펌프(264)를 구비하는 승압전압 생성기에서, 뱅크 동작신호(ACT0)와 펌핑 활성화 신호(PPE_ACT)에 응답하여 발진제어신호(VPP_ACT)를 활성화 또는 비활성화시키는 것을 제어하는 발진제어신호 제어부(242)와, 발진제어신호(VPP_ACT)에 응답하여 제1승압전압 펌프(262)의 구동을 제어하는 제1펌프제어신호(VPPOSC1)와 제2승압전압 펌프(264)의 구동을 제어하는 제2펌프제어신호(VPPOSC2)를 발진하는 펌프제어신호 발진부(244)와, 테스트 모드에서 제1펌핑 테스트 신호(TM_PUMP_OSC1)에 응답하여 제1펌프제어신호(VPPOSC1)를 비활성화시키는 것을 제어하는 제1테스트 동작부(246), 및 테스트 모드에서 제2펌핑 테스트 신호(TM_PUMP_OSC2)에 응답하여 제2펌프제어신호(VPPOSC2)를 비활성화시키는 것을 제어하는 제2테스트 동작부(248)을 포함한다.Referring to FIG. 8, the
여기서, 발진제어신호 제어부(242)는, 뱅크 동작신호(ACT0)와 펌핑 활성화 신호(PPE_ACT)가 모두 활성화될 때 발진제어신호(VPP_ACT)를 활성화한다.Here, the oscillation
또한, 발진제어신호 제어부(242)는, 뱅크 동작신호(ACT0)를 일 입력으로 입력받고, 펌핑 활성화 신호(PPE_ACT)를 이 입력으로 입력받아 출력하는 제2낸드게이트(NAND2), 및 제2낸드게이트(NAND2)의 출력신호를 입력받아 발진제어신호(VPP_ACT)로서 출력하는 제3인버터(INV3)를 구비한다.In addition, the oscillation control
그리고, 펌프제어신호 발진부(244)에서, 제1펌프제어신호(VPPOSC1)와 제2펌프제어신호(VPPOSC2)는 서로 반대의 위상을 갖고 발진한다.In the pump
또한, 펌프제어신호 발진부(244)는, 발진제어신호(VPP_ACT)에 응답하여 일정한 주기를 갖고 토글링(toggling)하며, 서로 반대의 위상을 갖는 제1신호(S1) 및 제2신호(S2)를 발진하는 발진부(2442)와, 제1신호(S1)를 제1펌프제어신호(VPPOSC1)로서 출력하는 제1펌프제어신호 출력부(2444), 및 제2신호(S2)를 제2펌프제어신호(VPPOSC2)로서 출력하는 제2펌프제어신호 출력부(2446)을 포함한다.In addition, the pump
여기서, 제1펌프제어신호 출력부(2444)는, 제1신호(S1)를 일 입력으로 입력받고 제1테스트 동작부(246)의 출력신호를 이 입력으로 입력받아 출력하는 제3낸드게이트(NAND3), 및 제3낸드게이트(NAND3)의 출력신호를 입력받아 제1펌프제어신호(VPPOSC1)로서 출력하는 제4인버터(INV4)를 구비한다.Here, the first pump control
또한, 제2펌프제어신호 출력부(2446)는, 제2신호(S2)를 일 입력으로 입력받고 제2테스트 동작부(248)의 출력신호를 이 입력으로 입력받아 출력하는 제4낸드게 이트(NAND4), 및 제4낸드게이트(NAND4)의 출력신호를 입력받아 제2펌프제어신호(VPPOSC2)로서 출력하는 제5인버터(INV5)를 구비한다.In addition, the second pump control
그리고, 제1테스트 동작부(246)는, 제1펌핑 테스트 신호(TM_PUMP_OSC1)가 활성화될 때, 제1펌프제어신호(VPPOSC1)를 비활성화시킨다.The first
또한, 제1테스트 동작부(246)은, 제1펌핑 테스트 신호(TM_PUMP_OSC1)를 입력받아 출력하는 제6인버터(INV6)를 구비하고, 제6인버터(INV6)의 출력신호를 제3낸드게이트(NAND3)의 삼 입력으로 입력함으로써 제1펌프제어신호(VPPOSC1)를 비활성화한다.In addition, the first
그리고, 제2테스트 동작부(248)는, 제2펌핑 테스트 신호(TM_PUMP_OSC2)가 활성화될 때, 제2펌프제어신호(VPPOSC2)를 비활성화시킨다.The second
또한, 제2테스트 동작부(248)은, 제2펌핑 테스트 신호(TM_PUMP_OSC2)를 입력받아 출력하는 제7인버터(INV7)를 구비하고, 제7인버터(INV7)의 출력신호를 제4낸드게이트(NAND4)의 삼 입력으로 입력함으로써 제2펌프제어신호(VPPOSC2)를 비활성화한다.In addition, the second
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 메모리 뱅크별로 승압전압 펌프의 구동을 디스에이블하는 테스트 모드를 통해서 승압전압 펌프의 적절한 사용량을 테스트할 수 있다. As described above, when the embodiment of the present invention is applied, an appropriate amount of the boost voltage pump may be tested through a test mode for disabling driving of the boost voltage pump for each memory bank.
이를 통하여 승압전압(VPP)의 전위레벨이 안정적으로 공급받는 상황에서 최소로 쓸 수 있는 전류가 어느 정도인지를 알 수 있다.Through this, the minimum usable current can be known in a situation where the potential level of the boost voltage VPP is stably supplied.
또한, 장치(device)의 종류 및 사이즈(size)에 따른 승압전압 펌프의 사용량 에 대한 기준을 만들 수 있다.In addition, it is possible to make a reference for the usage of the boost voltage pump according to the type and size of the device (device).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어서 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.
예컨대, 전술한 실시예에서 예시한 논리 게이트는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.For example, the position and type of the logic gate illustrated in the above-described embodiment should be implemented differently according to the polarity of the input signal.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 메모리 뱅크별로 승압전압 펌프의 구동을 디스에이블하는 테스트 모드를 통해서 승압전압 펌프의 적절한 사용량을 테스트할 수 있다. As described above, when the embodiment of the present invention is applied, an appropriate amount of the boost voltage pump may be tested through a test mode for disabling driving of the boost voltage pump for each memory bank.
이를 통하여 승압전압(VPP)의 전위레벨이 안정적으로 공급받는 상황에서 최소로 쓸 수 있는 전류가 어느 정도인지를 알 수 있다.Through this, the minimum usable current can be known in a situation where the potential level of the boost voltage VPP is stably supplied.
또한, 장치(device)의 종류 및 사이즈(size)에 따른 승압전압 펌프의 사용량에 대한 기준을 만들 수 있다.In addition, a reference may be made to the usage of the boost voltage pump according to the type and size of the device.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061408A KR100761372B1 (en) | 2006-06-30 | 2006-06-30 | Oscillation circuit of vpp generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061408A KR100761372B1 (en) | 2006-06-30 | 2006-06-30 | Oscillation circuit of vpp generator |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100761372B1 true KR100761372B1 (en) | 2007-09-27 |
Family
ID=38738608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060061408A KR100761372B1 (en) | 2006-06-30 | 2006-06-30 | Oscillation circuit of vpp generator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100761372B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870424B1 (en) * | 2007-10-12 | 2008-11-26 | 주식회사 하이닉스반도체 | Internal voltage generating circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000040533A (en) * | 1998-12-18 | 2000-07-05 | 윤종용 | Boosting circuit and driving method thereof |
JP2002197894A (en) | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
KR20040095893A (en) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | Apparatus for generation of pumping voltage of semiconductor memory device |
KR20050073969A (en) * | 2004-01-13 | 2005-07-18 | 삼성전자주식회사 | Semiconductor memory |
KR20050106857A (en) * | 2004-05-06 | 2005-11-11 | 주식회사 하이닉스반도체 | Boosted voltage generator in semiconductor device |
-
2006
- 2006-06-30 KR KR1020060061408A patent/KR100761372B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000040533A (en) * | 1998-12-18 | 2000-07-05 | 윤종용 | Boosting circuit and driving method thereof |
JP2002197894A (en) | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
KR20040095893A (en) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | Apparatus for generation of pumping voltage of semiconductor memory device |
KR20050073969A (en) * | 2004-01-13 | 2005-07-18 | 삼성전자주식회사 | Semiconductor memory |
KR20050106857A (en) * | 2004-05-06 | 2005-11-11 | 주식회사 하이닉스반도체 | Boosted voltage generator in semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870424B1 (en) * | 2007-10-12 | 2008-11-26 | 주식회사 하이닉스반도체 | Internal voltage generating circuit |
US7733709B2 (en) | 2007-10-12 | 2010-06-08 | Hynix Semiconductor Inc. | Semiconductor memory device with internal voltage generating circuit and method for operating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4694089B2 (en) | Negative voltage generator for semiconductor memory device | |
KR100520138B1 (en) | VPP generator | |
KR101092997B1 (en) | Device for generating internal negative voltage | |
US20050254333A1 (en) | Internal voltage generator | |
KR101097444B1 (en) | Internal voltage generator and method of generating internal voltage | |
KR100798797B1 (en) | Semiconductor memory device with internal voltage generator and therefor operation method | |
US6396324B1 (en) | Clock system for an embedded semiconductor memory unit | |
KR20080100539A (en) | Internal voltage generator and method for generating in semiconductor device | |
KR100549345B1 (en) | High voltage supply circuit and a method of supplying high voltage | |
KR100587640B1 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and therefor method | |
JP2004312985A (en) | Noise-reduced voltage generator | |
KR100790444B1 (en) | Memory device | |
KR20140017221A (en) | Semiconductor device and method for operating the same | |
KR20120068228A (en) | Semiconductor device and operating method for the same | |
KR100761372B1 (en) | Oscillation circuit of vpp generator | |
KR20080062715A (en) | Internal voltage generator | |
KR100929848B1 (en) | Semiconductor devices | |
KR100911184B1 (en) | Charge Pumping Circuit | |
KR100762241B1 (en) | Voltage up generation device of semiconductor memory device and method for controlling thereof | |
KR100608373B1 (en) | Method of controlling internal voltage for memory device | |
KR100543920B1 (en) | Apparatus for generation of pumping voltage of semiconductor memory device | |
KR100941631B1 (en) | High voltage control circuit of semicondector memory device | |
US20100052776A1 (en) | Internal voltage generating circuit | |
KR20100003077A (en) | Internal voltage generation circuit of semicondector memory device | |
KR100557534B1 (en) | Internal power supply voltage control device and its control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |