KR100543920B1 - Apparatus for generation of pumping voltage of semiconductor memory device - Google Patents

Apparatus for generation of pumping voltage of semiconductor memory device Download PDF

Info

Publication number
KR100543920B1
KR100543920B1 KR1020030026911A KR20030026911A KR100543920B1 KR 100543920 B1 KR100543920 B1 KR 100543920B1 KR 1020030026911 A KR1020030026911 A KR 1020030026911A KR 20030026911 A KR20030026911 A KR 20030026911A KR 100543920 B1 KR100543920 B1 KR 100543920B1
Authority
KR
South Korea
Prior art keywords
high voltage
signal
power
enabled
pumping
Prior art date
Application number
KR1020030026911A
Other languages
Korean (ko)
Other versions
KR20040095893A (en
Inventor
김종환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030026911A priority Critical patent/KR100543920B1/en
Publication of KR20040095893A publication Critical patent/KR20040095893A/en
Application granted granted Critical
Publication of KR100543920B1 publication Critical patent/KR100543920B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Abstract

본 발명은 고전압 구동능력을 향상시킬 수 있는 반도체 메모리의 고전압 발생장치를 제공하기 위한 것으로, 이를 위해 본 발명은, 핌핑 동작에 의해 고전압(Vpp)을 발생시키는 반도체 메모리의 고전압 발생장치에 있어서, 상기 고전압의 전위레벨을 감지하는 고전압 감지부; 상기 고전압 발생장치의 제1동작 모드 또는 제2정상 동작 모드로의 동작을 제어하기 위한 제어신호를 출력하는 명령제어부; 상기 제1동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제1주기의 펄스를 발진하는 제1발진부; 상기 제2동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제2주기의 펄스를 발진하는 제2발진부; 상기 고전압 감지 수단에 의해 출력되는 감지신호에 따라 상기 제1발진부와 상기 제2발진부의 온-오프를 결정하며, 온 동작시 상기 제어신호에 따라 상기 제1발진부 및 상기 제2발진부의 선택적인 동작을 제어하기 위한 발진제어부; 및 상기 제1발진부 및 상기 제2발진부에서 출력된 상기 펄스 신호에 따라 펌핑 동작을 실시하여 목표치에 해당하는 상기 고전압 신호를 출력하는 펌핑부를 포함하는 반도체 메모리의 고전압 발생장치를 제공한다.SUMMARY OF THE INVENTION The present invention provides a high voltage generator of a semiconductor memory capable of improving high voltage driving capability. The present invention provides a high voltage generator of a semiconductor memory for generating a high voltage (Vpp) by a pimping operation. A high voltage detecting unit detecting a potential level of the high voltage; A command controller for outputting a control signal for controlling an operation of the high voltage generator in a first operation mode or a second normal operation mode; A first oscillator configured to oscillate a pulse of a first period preset for the pumping operation in the first operation mode; A second oscillator for oscillating a pulse of a second predetermined period for the pumping operation in the second operation mode; Determine the on-off of the first oscillator and the second oscillator according to the detection signal output by the high voltage sensing means, and selectively operate the first oscillator and the second oscillator according to the control signal during an on operation. Oscillation control unit for controlling the; And a pumping unit configured to output the high voltage signal corresponding to a target value by performing a pumping operation according to the pulse signal output from the first oscillator and the second oscillator.

고전압(Vpp), 펌핑전압, 전원감지부, 전원감지신호, 고전압 감지부, 발진부, 펌핑부.High voltage (Vpp), pumping voltage, power detection unit, power detection signal, high voltage detection unit, oscillation unit, pumping unit.

Description

반도체 메모리의 고전압 발생장치{APPARATUS FOR GENERATION OF PUMPING VOLTAGE OF SEMICONDUCTOR MEMORY DEVICE} High voltage generator for semiconductor memory {APPARATUS FOR GENERATION OF PUMPING VOLTAGE OF SEMICONDUCTOR MEMORY DEVICE}             

도 1은 종래기술에 따른 고전압 발생 장치를 개략적으로 도시한 블럭도.1 is a block diagram schematically showing a high voltage generator according to the prior art;

도 2는 도 1의 동작을 도시한 동작 순서도.2 is an operation flowchart illustrating the operation of FIG. 1.

도 3은 본 발명의 일실시예에 따른 고전압 발생장치를 도시한 블럭도.Figure 3 is a block diagram showing a high voltage generator according to an embodiment of the present invention.

도 4는 전원감지신호의 인에이블 여부를 나타내기 위한 그래프.4 is a graph showing whether the power detection signal is enabled.

도 5는 본 발명의 다른 실시예에 따른 고전압 발생장치를 도시한 블럭도.Figure 5 is a block diagram showing a high voltage generator according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 전원감지부 200 : 명령 제어부100: power detection unit 200: command control unit

300 : 고전압 감지부 400 : 발진제어부300: high voltage detection unit 400: oscillation control unit

500 : 제1발진부 600 : 제2발진부500: first oscillator 600: second oscillator

700 :펌핑 제어부 800 : 펌핑부700: pumping control unit 800: pumping unit

본 발명은 반도체 집적회로에 관한 것으로 특히, 소자, 공정 상의 문제 또는 저전원전압 조건 그리고 4뱅크(Bank) 액티브(Active) 시의 과도한 부하전류 소모에 의해 내부의 고전압(펌핑전압) 레벨이 목표치 이하로 저하될 때 이를 보상하여 펌핑 구동능력(Pump drivability)을 향상시킬 수 있는 반도체 메모리의 고전압 발생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits. In particular, the internal high voltage (pumping voltage) level is lower than the target value due to device, process problem or low power supply voltage condition, and excessive load current consumption during 4-bank active. The present invention relates to a high voltage generator of a semiconductor memory capable of compensating for this when the low voltage is lowered to improve pump drivability.

일반적으로, 고전압(이하 'Vpp'라 함) 발생장치는 반도체 장치에서 전원전압(VDD 또는 VCC) 보다 높은 전압을 요구하는 칩(Chip) 내의 회로에 일정한 고전압을 공급해 주는 장치로, 디램(DRAM; Dynamic Random Access Memory) 등의 메모리 회로 분야 특히, 워드라인 드라이버와 비트라인 분리회로 및 데이타 출력 버퍼 등에서 주로 사용되어 진다.In general, a high voltage generator (hereinafter referred to as 'Vpp') generator is a device that supplies a constant high voltage to a circuit in a chip that requires a voltage higher than a power supply voltage (VDD or VCC) in a semiconductor device. It is mainly used in the field of memory circuits such as dynamic random access memory, especially word line driver, bit line separation circuit and data output buffer.

도 1은 종래기술에 따른 고전압 발생 장치를 개략적으로 도시한 블럭도이다.1 is a block diagram schematically showing a high voltage generator according to the prior art.

도 1을 참조하면, 종래의 고전압 발생 장치는, 대기모드(Stand-by mode) 및 동작모드(Active mode)시 선택적으로 인에이블되어 각각의 상태에서의 입력되는 고전압(Vpp)의 전위레벨을 감지하여 이에따른 전위 감지신호(DET_N)를 발생시키는 전위감지부(10)와, 전위감지부(10)로부터 고전압(Vpp) 검출시 입력되는 발진 제어신호에 따라 펄스 신호(OSC_N)들을 지속적으로 발생하는 고전압 발진부(20)와, 고전압 발진부(20)로부터 발생되는 각각의 펄스 신호(OSC_N)를 입력받아 펌프 제어신호애 의해 펌핑하는 고전압 펌핑부(30)를 구비하여 구성된다.Referring to FIG. 1, a conventional high voltage generator is selectively enabled in a stand-by mode and an active mode to detect a potential level of a high voltage Vpp input in each state. Therefore, according to the potential sensing unit 10 generating the potential sensing signal DET_N and the oscillation control signal input when the high voltage Vpp is detected from the potential sensing unit 10, the pulse signals OSC_N are continuously generated. The high voltage oscillator 20 and the high voltage pumping unit 30 which receives the respective pulse signals OSC_N generated from the high voltage oscillator 20 and pumps the pump signals through the pump control signal are configured.

도 2는 도 1의 동작을 도시한 동작 순서도로서, 이를 참조하여 도 1의 동작 을 살펴보면 다음과 같다.FIG. 2 is an operation flowchart illustrating the operation of FIG. 1. Referring to this, the operation of FIG. 1 will be described as follows.

먼저, 고전압(Vpp)의 전위레벨을 감지하는 전위감지부(10)가 있으며, 이 회로가 하는 역할은 고전압(Vpp)의 전위레벨을 감지(21)하여 다음단의 고전압 발진부(20)의 동작을 제어하는 신호를 발생시킨다.First, there is a potential sensing unit 10 for sensing the potential level of the high voltage (Vpp), the role of this circuit is to detect the potential level of the high voltage (Vpp) (21) to operate the next high voltage oscillator (20) Generates a signal to control.

이러한 입력을 받은 고전압 발진부(20)는, 고전압과 연결된 부하 캐패시터(Load capacitor) 성분과 관련하여 주기가 결정된 고전압의 펄스 신호(OSC_N)를 발진한다(22). 그리고, 이러한 주기를 갖는 펄스 신호를 입력받은 고전압 펌핑부(30)는 입력되는 신호를 고전압 레벨까지 승압 즉, 펌핑하여 출력한다(23).The high voltage oscillator 20 receiving the input oscillates a high voltage pulse signal OSC_N having a period determined in relation to a load capacitor component connected to the high voltage (22). In addition, the high voltage pumping unit 30 receiving the pulse signal having such a period boosts the input signal to a high voltage level, that is, pumps the output signal 23.

구체적으로, 고전압(Vpp)의 전위레벨이 부하전류 소모로 인하여 목표로 하는 전위레벨(Target level)이하로 떨어지면, 전위감지부(10)에서 감지하여 예컨대 '로직 하이(H)'인 DET_N 신호를 출력한다. 따라서, 고전압 발진부(20)가 동작하게 되고 펌핑부(30)에서 펌핑하게 되어 고전압(Vpp)의 전위레벨까지 끌어올리게 되면, 전위감지부(10)에서는 다시 이를 감지하여 '로직 로우(L)'인 DET_N 신호를 출력하게 되어 고전압 발진부(20)는 동작을 멈추게 된다.Specifically, when the potential level of the high voltage Vpp falls below the target target level due to the consumption of the load current, the potential detector 10 detects the DET_N signal that is, for example, 'logic high (H)'. Output Therefore, when the high voltage oscillator 20 operates and is pumped by the pumping unit 30 and is pulled up to the potential level of the high voltage Vpp, the potential sensing unit 10 detects this again and then 'logic low (L)'. Outputting the DET_N signal, the high voltage oscillator 20 stops operating.

그러나, 상기와 같이 동작하는 종래의 고전압 발생장치는 다음과 같은 문제점이 있다.However, the conventional high voltage generator operating as described above has the following problems.

우선, 반도체 장치의 내부 소자, 공정상의 변동성 또는 4뱅크가 동작하는 오토 리프레시(Auto refresh) 동작이나, 오토 프리차지(Auto precharge) 동작시 과도한 부하전류 소모로 인해 펌프의 구동능력이 떨어지게 되면, 고전압(Vpp)의 목표 전위레벨에 도달하지 못하게 된다. 특히, 이런 동작들이 외부 전원레벨이 낮은 저전원전압(Low VDD) 영역에서 일어날 경우 정상적인 전원전압 영역에서의 동작에 비해 큰 차이를 가지게 되며, 이러한 목표치의 전원레벨의 저하는 DC/AC적으로 칩 특성의 열화를 가져와 전체 반도체 장치의 회로 동작에 문제를 야기하게 된다.First, when the driving capability of the pump decreases due to an internal element of a semiconductor device, process variability, an auto refresh operation in which four banks operate, or excessive load current consumption during an auto precharge operation, It does not reach the target potential level of (Vpp). In particular, when these operations occur in the low VDD region where the external power level is low, there is a large difference compared to the operation in the normal power voltage region, and the decrease in the target power level is DC / AC chip. This results in deterioration of characteristics, which causes problems in circuit operation of the entire semiconductor device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 고전압 구동능력을 향상시킬 수 있는 반도체 메모리의 고전압 발생장치를 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a high voltage generator of a semiconductor memory capable of improving high voltage driving capability.

상기의 목적을 달성하기 위해 본 발명은, 펌핑 동작에 의해 고전압(Vpp)을 발생시키는 반도체 메모리의 고전압 발생장치에 있어서, 상기 고전압의 전위레벨을 감지하는 고전압 감지 수단과, 상기 고전압 발생장치의 제1동작 모드 또는 제2동작 모드로의 동작을 제어하기 위한 제어신호를 출력하는 명령제어 수단과, 상기 제1동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제1주기의 펄스를 발진하는 제1발진 수단과, 상기 제2동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제2주기의 펄스를 발진하는 제2발진 수단과, 상기 고전압 감지 수단에 의해 출력되는 감지신호에 따라 상기 제1발진 수단과 상기 제2발진 수단의 온-오프를 결정하며, 온 동작시 상기 제어신호에 따라 상기 제1발진 수단 및 상기 제2발진 수단의 선택적인 동작을 제어하기 위한 발진제어 수단과, 상기 제1발진 수단 및 상기 제2발진 수단에서 출력된 상기 펄스 신호에 따라 펌핑 동작을 실시하여 목표치에 해당하는 상기 고전압 신호를 출력하는 펌핑 수단을 포함하되, 상기 고전압 감지 수단의 감지 결과 상기 고전압이 상기 목표치의 전원레벨 보다 낮음에 따라 상기 감지신호를 인에이블 상태로 출력하여 상기 제어신호에 따라 상기 제1동작 모드 또는 상기 제2동작 모드의 동작이 이루어지며, 상기 고전압 감지 수단의 감지 결과 상기 고전압이 상기 목표치의 전원레벨에 도달함에 따라 상기 감지신호를 디스에이블 상태로 출력하여 상기 제1발진 수단 및 상기 제2발진 수단의 동작을 오프시키는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치를 제공한다.
본 발명은 4개의 뱅크가 동시에 액티브 상태가 되는 오토리프레시 동작 또는 오토프리차지 동작과 전원전압이 낮은 영역을 감지하여 이 때, 정상 동작을 위한 제1발진부의 동작을 중지시키고, 제2발진부의 펄스 신호에 비해 보다 빠른 주기를 갖는 펄스 신호를 출력하는 제2발진부가 동작되도록함으로써, 제2발진부의 펄스 신호의 주기에 응답한 빠른 펌핑이 이루어져 고전압(Vpp)의 구동능력을 향상시킴으로써, 4개의 뱅크가 동시에 액티브 상태 또는 저전원전압 상태에서도 정상적인 전원전압레벨 또는 1뱅크의 동작처럼 고전압(Vpp)의 전원레벨을 보장할 수 있도록 한다.In order to achieve the above object, the present invention provides a high voltage generator of a semiconductor memory for generating a high voltage (Vpp) by a pumping operation, comprising: high voltage sensing means for sensing a potential level of the high voltage, and a high voltage generator; Command control means for outputting a control signal for controlling operation in the first operation mode or the second operation mode, and a first oscillation for oscillating a pulse of a first cycle set for the pumping operation in the first operation mode; Means, oscillating means for oscillating a pulse of a second predetermined period for the pumping operation in the second mode of operation, and the first oscillating means and the signal according to a sense signal output by the high voltage sensing means. An oscillation for determining the on-off of the second oscillating means and for controlling the selective operation of the first oscillating means and the second oscillating means in accordance with the control signal during the on operation; A control means and a pumping means for outputting the high voltage signal corresponding to a target value by performing a pumping operation according to the pulse signal output from the first oscillating means and the second oscillating means, the sensing of the high voltage sensing means As a result, when the high voltage is lower than the power level of the target value, the detection signal is output in an enabled state, and the first operation mode or the second operation mode is operated according to the control signal. And as a result of the sensing, when the high voltage reaches the target power level, the sensing signal is output in a disabled state to turn off the operation of the first oscillation means and the second oscillation means. To provide.
The present invention senses an auto refresh operation or an auto precharge operation in which four banks are active at the same time, and a region having a low power supply voltage. At this time, the operation of the first oscillator is stopped and the pulse of the second oscillator is stopped. By operating the second oscillator for outputting a pulse signal having a faster period than the signal, the pumping is performed in response to the cycle of the pulse signal of the second oscillator to improve the driving ability of the high voltage (Vpp), four banks At the same time, it is possible to guarantee a high voltage (Vpp) power level even in an active state or a low power supply state, as in a normal power supply level or an operation of 1 bank.

삭제delete

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 3을 참조하여 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to FIG. 3 attached to the most preferred embodiment of the present invention in order to explain in detail enough that a person skilled in the art can easily implement the technical idea of the present invention. Explain.

도 3은 본 발명의 일실시예에 따른 고전압 발생장치를 도시한 블럭도이다.3 is a block diagram illustrating a high voltage generator according to an embodiment of the present invention.

도 3을 참조하면, 핌핑 동작에 의해 고전압(Vpp)을 발생시키기기 위한 본 발명의 일실시예에 따른 반도체 메모리의 고전압 발생장치는, 출력단으로부터 피드백되어 전달된 고전압(Vpp)의 전위레벨을 감지하여 감지신호(B)를 출력하는 고전압 감지부(300)와, 고전압 발생장치의 제1동작 모드(예컨대, 정상(Normal) 동작 모드) 또는 제2정상 동작 모드(예컨대, 비정상 동작 모드) 동작을 제어하기 위한 제어신호(A)를 출력하는 명령제어부(200)와, 제1동작 모드에서의 펌핑 동작을 위해 기설정된 제1주기의 펄스(예컨대, 정상 모드 동작을 위한 일정 주기의 펄스)를 발진하는 제1발진부(500, Normal oscillator)와, 제2동작 모드에서의 펌핑 동작을 위해 제1주기의 펄스에 비해 그 주기가 짧은 제2주기의 펄스를 발진하는 제2발진부(600)와, 고전압 감지부(300)에 의해 출력되는 감지신호(B)에 따라 제1발진부(500)와 제2발진부(600)의 온-오프를 결정하며, 온 동작시 제어신호(A)에 따라 제1발진부(500) 및 제2발진부(600)의 선택적인 동작을 제어하기 위한 발진제어부(400)와, 제1발진부(500) 및 제2발진부(600)에서 출력된 펄스 신호에 따라 펌핑 동작을 실시하여 목표치에 해당하는 고전압 신호(Vpp)를 출력하는 펌핑부(800)와, 제1발진부(500) 및 제2발진부(600)에서 출력된 신호(OSC_N, OSC_F)를 논리합 연산한 신호(E)를 통해 펌핑부(800)을 제어하기 위한 펌핑 제어부(700)를 구비하여 구성된다.Referring to FIG. 3, a high voltage generator of a semiconductor memory according to an embodiment of the present invention for generating a high voltage Vpp by a pimping operation senses a potential level of a high voltage Vpp fed back from an output terminal. The high voltage detection unit 300 to output the detection signal B, and the first operation mode (eg, a normal operation mode) or the second normal operation mode (eg, an abnormal operation mode) of the high voltage generator. Oscillates the command control unit 200 for outputting a control signal A for controlling and a pulse of a first cycle (for example, a pulse of a predetermined period for a normal mode operation) for the pumping operation in the first operation mode. The first oscillator 500 (Normal oscillator), the second oscillator 600 for oscillating the pulse of the second period is shorter than the pulse of the first period for the pumping operation in the second operation mode, and a high voltage Persimmon output by the sensing unit 300 The on-off of the first oscillator 500 and the second oscillator 600 is determined according to the signal B, and the first oscillator 500 and the second oscillator 600 according to the control signal A during the on operation. The high voltage signal Vpp corresponding to the target value is performed by performing the pumping operation according to the oscillation controller 400 and the pulse signals output from the first oscillator 500 and the second oscillator 600 to control the selective operation of the oscillator. For controlling the pumping unit 800 through the output of the pumping unit 800, and the signal (E) of the OR of the signals (OSC_N, OSC_F) output from the first oscillator 500 and the second oscillator 600 It is configured to include a pumping control unit 700.

제어신호(A)가 디스에이블되면, 고전압 발생장치는 제1동작 모드 즉, 정상 동작 모드로 동작하며, 제어신호(A)가 인에이블되면 고전압 발생장치는 제2동작 모드로 동작한다.When the control signal A is disabled, the high voltage generator operates in the first operation mode, that is, the normal operation mode. When the control signal A is enabled, the high voltage generator operates in the second operation mode.

고전압 감지부(300)의 감지 결과 고전압(Vpp)이 목표치의 전원레벨 보다 낮으면 감지신호(B)를 인에이블 상태로 출력하여 제어신호(A)에 따라 제1동작 모드 또는 상기 제2동작 모드의 동작이 이루어지며, 고전압 감지부(300)의 감지 결과 고 전압(Vpp)이 목표치의 전원레벨에 도달하면 감지신호(B)를 디스에이블 상태로 출력하여 제1발진부(500)와 제2발진부(600)의 동작을 오프시킨다.If the high voltage Vpp is lower than the target power level as a result of the detection of the high voltage detecting unit 300, the detection signal B is output in the enabled state and according to the control signal A, the first operation mode or the second operation mode. When the high voltage Vpp reaches the target power level as a result of the detection of the high voltage detector 300, the first oscillator 500 and the second oscillator are output by outputting the detection signal B in a disabled state. Turn off operation of 600.

전원감지부(100)는 전원전압단(VDD)의 전원레벨을 감지하여 전원감지신호(PUP_LDD)를 출력한다.The power detector 100 detects a power level of the power voltage terminal VDD and outputs a power detection signal PUP_LDD.

제어신호(A)는, 전원전압단(VDD)의 전원레벨이 규정된 전원전압단(VDD)의 전원레벨보다 일정 레벨 이하가 되면 인에이블(즉, PUP_LDD가 '로직 로우' 또는 '/PUP_LDD'가 '로직 하이')되는 전원감지신호(/PUP_LDD)와, 오토프리차지로 동작함에 따라 인에이블되는 오토프리차지 감지신호(APCG) 및 오토리프레시로 동작함에 따라 인에이블되는 오토리프레시 감지신호(AREF) 중 적어도 어느 하나의 신호가 인에이블되면 인에이블(즉, '로직 하이'가)된다.The control signal A is enabled when the power supply level of the power supply voltage terminal VDD falls below a predetermined power supply level of the prescribed power supply voltage terminal VDD (that is, PUP_LDD is 'logic low' or '/ PUP_LDD'). Power detection signal (/ PUP_LDD) which is 'logic high', auto precharge detection signal (APCG) which is enabled by operating as auto precharge, and auto refresh detection signal (AREF which is enabled by operating as auto refresh) Is enabled (ie, 'logic high') when at least one of the signals is enabled.

즉, 제어신호(A)는 /PUP_LDD와 AREF 및 APCG를 논리합 연산(노아게이트(201)를 통해 노아 연산한다음, 인버터(202)를 통해 반전시킴)한 것이므로, /PUP_LDD, AREF 또는 APCG 중 어느 하나가 '로직 하이(인에이블)'가 되면 '로직 하이(인에이블)'된다.That is, since the control signal A is a logical sum operation of the / PUP_LDD, AREF, and APCG (Noah operation is performed through the Noah gate 201 and then inverted by the inverter 202), any one of / PUP_LDD, AREF, or APCG is used. When one becomes 'logic high', it becomes 'logic high'.

/PUP_LDD는 PUP_LDD가 인버터(101)을 통해 반전된 신호이다./ PUP_LDD is a signal in which PUP_LDD is inverted through the inverter 101.

여기서, 오토리프레시와 오토프리차지의 경우에는 4개의 뱅크에 대한 동작이 모두 이루어지므로 이 때, 제2동작 모드로 동작이 이루어지도록 한다.Here, in the case of auto refresh and auto precharge, the operation for all four banks is performed. In this case, the operation is performed in the second operation mode.

전원감지신호(/PUP_LDD)는, 전원전압단(VDD)의 전원레벨이 규정된 전원레벨의 80% 이하가 되면, 인에이블('로직 하이'가)된다.The power supply detection signal / PUP_LDD is enabled ('logic high') when the power supply level of the power supply voltage terminal VDD becomes 80% or less of the prescribed power supply level.

도 4는 전원감지신호의 인에이블 여부를 나타내기 위한 그래프이다.4 is a graph showing whether the power detection signal is enabled.

도 4를 참조하면, 전원전압단(VDD)의 규정된 전압이 2.5라면, 전원감지신호(/PUP_LDD)의 역인 PUP_LDD는 전원감지부(100)에서 감지된 메모리 회로 내의 전원전압이 2.3V이하가 되면 '로직 로우'가 되므로, 전원감지신호(/PUP_LDD)는 '로직 하이'의 값을 갖는다(인에이블된다).Referring to FIG. 4, when the prescribed voltage of the power supply voltage terminal VDD is 2.5, PUP_LDD, which is the inverse of the power detection signal / PUP_LDD, has a power supply voltage of 2.3 V or less in the memory circuit detected by the power supply detection unit 100. When the logic signal is 'logic low', the power detection signal / PUP_LDD has a value of 'logic high' (enabled).

발진제어부(400)는, 감지신호(B)를 반전하여 출력하기 인버터(401)와, 인버터(401)를 통해 반전된 감지신호(/B)와 제어신호(A)를 논리합 연산 및 반전시킨 신호(C)를 통해 제1발진부(500)를 제어하기 위한 노아게이트(402)와, 감지신호(B)와 제어신호(A)를 논리곱 연산(낸드게이트(403)를 통해 반전 논리합 연산한 다음, 인버터(404)를 통해 반전)한 신호(D)를 통해 제2발진부(600)를 제어하기 위한 앤드게이트(405)를 포함한다.The oscillation control unit 400 inverts and outputs the detection signal B. The inverter 401 and a signal obtained by performing a logical sum operation on the detection signal / B and the control signal A inverted through the inverter 401 and inverting the signal. The inverse AND operation of the NOA gate 402 for controlling the first oscillator 500 through (C) and the detection signal B and the control signal A is performed by performing an AND logic operation through the NAND gate 403. And an AND gate 405 for controlling the second oscillator 600 through the signal D inverted through the inverter 404.

도 5는 본 발명의 다른 실시예에 따른 고전압 발생장치를 도시한 블럭도이다.5 is a block diagram illustrating a high voltage generator according to another embodiment of the present invention.

도 5의 다른 실시예에서는 도 3의 일실시예와 명령제어부(200)의 구성 만을 다르게 구성하였다.In another embodiment of FIG. 5, only the configuration of the command control unit 200 is different from that of the embodiment of FIG. 3.

따라서, 도 3과 동일한 구성 요소에 대해서는 동일 부호를 사용하였고, 그 동작 설명을 생략한다.Therefore, the same reference numerals are used for the same components as those in FIG. 3, and descriptions of the operations are omitted.

도 5를 참조하면, 제어신호(A)는, 전원전압단(VDD)의 전원레벨이 규정된 전원전압단(VDD)의 전원레벨보다 일정 레벨 이하가 되면 인에이블(즉, PUP_LDD가 '로직 로우' 또는 '/PUP_LDD'가 '로직 하이')되는 전원감지신호(/PUP_LDD)가 인에이블된 상태에서 오토프리차지로 동작함에 따라 인에이블되는 오토프리차지 감지신호(APCG) 또는 오토리프레시로 동작함에 따라 인에이블되는 오토리프레시 감지신호(AREF) 중 하나의 신호가 인에이블되면 인에이블(즉, '로직 하이'가)된다.Referring to FIG. 5, the control signal A is enabled when the power supply level of the power supply voltage terminal VDD becomes lower than a predetermined power supply level of the power supply voltage terminal VDD (that is, PUP_LDD becomes 'logic low'. 'Or' / PUP_LDD 'is' logic high'), it operates as auto precharge when the power detection signal (/ PUP_LDD) is enabled and operates as auto precharge. Accordingly, when one of the enabled auto refresh detection signals AREF is enabled, the signal is enabled (ie, 'logic high').

즉, 제어신호(A)는 AREF 및 APCG를 논리합 연산(노아게이트(203)를 통해 노아 연산한 다음, 인버터(204)를 통해 반전시킴)한 결과와, /PUP_LDD를 논리곱 연산(낸드게이트(205)를 통해 낸드 연산한 다음, 인버터(206)를 통해 반전시킴) 것이므로, /PUP_LDD가 '로직 하이(인에이블)'이고, AREF 또는 APCG 중 어느 하나가 '로직 하이'이면 '로직 하이(인에이블)'가 된다.That is, the control signal A is a result of performing an OR operation on the AREF and the APCG (Noah operation through the noble gate 203 and then inverting the inverter 204), and an AND product of the / PUP_LDD (the NAND gate ( NAND operation through 205 and then inverted via inverter 206), so if / PUP_LDD is 'logic high' (enabled), and either AREF or APCG is 'logic high' Able) '.

따라서, 도 5의 다른 실시예에서는 제2발진부(600)가 동작되는 제2동작 모드를 저전원전압 영역에서 오토리프레시 또는 오토프리차지 동작이 이루어지는 구간으로 보다 한정적인 범위로도 제어할 수 있다.Accordingly, in another embodiment of FIG. 5, the second operation mode in which the second oscillator 600 is operated may be controlled in a more limited range as a section in which the auto refresh or auto precharge operation is performed in the low power supply voltage region.

즉, 전술한 바와 같이 도 3에 도시된 본 발명의 고전압 발생장치는, 정상적인 동작에서 고전압 감지부(300)는 부하전류 소모가 발생하게 되어 고전압(Vpp)의 전원레벨이 목표치 이하로 떨어지게 되면, 이를 감지하여 제1발진부(500)를 동작시키게 되고, 제1발진부(500)의 펄스 신호의 주기에 응답하여 펌핑부(800)가 동작하게 된다.That is, as described above, in the high voltage generator of the present invention shown in FIG. 3, when the high voltage detector 300 consumes load current in a normal operation, and the power level of the high voltage Vpp falls below a target value, By detecting this, the first oscillator 500 is operated, and the pumping unit 800 operates in response to the period of the pulse signal of the first oscillator 500.

그러나, 소자, 공정상의 문제 또는 4개의 뱅크가 모두 액티브되는 오토프리차지 또는 오토리프레시 동작시에는 과도한 부하전류 소모로 인해 고전압(Vpp)의 전원레벨이 목표치 이하로 떨어지게 되고, 특히 외부전원인 전원전압단(VDD)의 전원전압 레벨이 낮은 영역에서는 정상 동작만을 수행하는 제1발진부(500)의 주기에 해당하는 펄스신호 만으로는 펌핑 구동능력이 현저하게 떨어지게 된다.However, during the auto precharge or auto refresh operation in which an element, a process problem, or all four banks are active, the power supply level of the high voltage (Vpp) falls below the target value due to excessive load current consumption. In the region where the power supply voltage level of the stage VDD is low, the pumping driving capability is remarkably reduced only by the pulse signal corresponding to the period of the first oscillator 500 which performs only normal operation.

따라서, AREF가 '로직 하이(오토리프레시 동작)' 또는 APCG가 '로직 하이(오토프리차지 동작)' 또는 낮은 VDD 영역을 감지하여 PUP_LDD가 '로직 로우' 즉, 전원감지신호(/PUP_LDD)가 '로직 하이(인에이블)'되면 제어신호(A)가 '로직 하이'가 되어 제1발진부(500)의 동작을 중지시키고(OSC_N이 '로직 로우'), 제1발진부(500)의 펄스 신호에 비해 보다 빠른 주기를 갖는 펄스 신호를 출력하는 제2발진부(600)가 동작되도록(OSC_F가 '로직 하이')함으로써, 제2발진부(600)의 펄스 신호의 주기에 응답한 빠른 펌핑이 이루어져 Vpp의 구동능력을 향상시킴으로써, 정상적인 전원전압레벨 또는 1뱅크의 동작처럼 Vpp의 레벨을 보장할 수 있다.Therefore, when AREF detects' Logic High (ortho refresh operation) 'or APCG's' Logic High (auto precharge operation)' or low VDD area, PUP_LDD is' Logic Low ', that is, the power detection signal (/ PUP_LDD) is' When the logic high (enable), the control signal (A) is 'logic high' to stop the operation of the first oscillator 500 (OSC_N 'logic low'), the pulse signal of the first oscillator 500 By operating the second oscillator 600 which outputs a pulse signal having a faster period than that (OSC_F is 'logic high'), a fast pumping is performed in response to the cycle of the pulse signal of the second oscillator 600, so that By improving the driving capability, the level of Vpp can be guaranteed like normal power supply voltage or 1 bank operation.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은, 저전원전압 레벨과 과도한 부하전류의 소모 등에서도 고전압 신호의 레벨을 일정하게 유지하여 칩의 동작 특성을 균일하게 확보할 수 있도록 함으로써, 궁극적으로 반도체 메모리의 성능을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.As described above, the present invention maintains the level of the high voltage signal at a constant level even at low power supply voltage level and excessive load current consumption, thereby ensuring uniform operation characteristics of the chip, thereby ultimately improving the performance of the semiconductor memory. You can expect an excellent effect.

Claims (9)

펌핑 동작에 의해 고전압(Vpp)을 발생시키는 반도체 메모리의 고전압 발생장치에 있어서,In the high voltage generator of a semiconductor memory for generating a high voltage (Vpp) by the pumping operation, 상기 고전압의 전위레벨을 감지하는 고전압 감지 수단;High voltage detecting means for detecting a potential level of the high voltage; 상기 고전압 발생장치의 제1동작 모드 또는 제2동작 모드로의 동작을 제어하기 위한 제어신호를 출력하는 명령제어 수단;Command control means for outputting a control signal for controlling the operation of the high voltage generator in a first operation mode or a second operation mode; 상기 제1동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제1주기의 펄스를 발진하는 제1발진 수단;First oscillating means for oscillating a pulse of a predetermined first period for the pumping operation in the first operating mode; 상기 제2동작 모드에서의 상기 펌핑 동작을 위해 기설정된 제2주기의 펄스를 발진하는 제2발진 수단;Second oscillating means for oscillating a pulse of a second predetermined period for the pumping operation in the second operation mode; 상기 고전압 감지 수단에 의해 출력되는 감지신호에 따라 상기 제1발진 수단과 상기 제2발진 수단의 온-오프를 결정하며, 온 동작시 상기 제어신호에 따라 상기 제1발진 수단 및 상기 제2발진 수단의 선택적인 동작을 제어하기 위한 발진제어 수단; 및The on-off of the first oscillation means and the second oscillation means is determined according to the detection signal output by the high voltage sensing means, and the first oscillation means and the second oscillation means in accordance with the control signal during the on operation. Oscillation control means for controlling an optional operation of the oscillator; And 상기 제1발진 수단 및 상기 제2발진 수단에서 출력된 상기 펄스 신호에 따라 펌핑 동작을 실시하여 목표치에 해당하는 상기 고전압 신호를 출력하는 펌핑 수단을 포함하되, And pumping means for outputting the high voltage signal corresponding to a target value by performing a pumping operation according to the pulse signal output from the first oscillating means and the second oscillating means, 상기 고전압 감지 수단의 감지 결과 상기 고전압이 상기 목표치의 전원레벨 보다 낮음에 따라 상기 감지신호를 인에이블 상태로 출력하여 상기 제어신호에 따라 상기 제1동작 모드 또는 상기 제2동작 모드의 동작이 이루어지며, As the high voltage is lower than the power level of the target value as a result of sensing by the high voltage sensing means, the sensing signal is output in an enabled state, and the first operation mode or the second operation mode is operated according to the control signal. , 상기 고전압 감지 수단의 감지 결과 상기 고전압이 상기 목표치의 전원레벨에 도달함에 따라 상기 감지신호를 디스에이블 상태로 출력하여 상기 제1발진 수단 및 상기 제2발진 수단의 동작을 오프시키는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.As a result of the sensing of the high voltage sensing means, when the high voltage reaches the target power level of the target value, the sensing signal is output in a disabled state to turn off the operations of the first oscillating means and the second oscillating means; High voltage generator in memory. 제 1 항에 있어서,The method of claim 1, 상기 제어신호가 디스에이블됨에 따라 상기 고전압 발생장치는 제1동작 모드로 동작하며, 상기 제어신호가 인에이블됨에 따라 상기 고전압 발생장치는 제2동작 모드로 동작하는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.The high voltage generator operates in a first operation mode as the control signal is disabled, and the high voltage generator operates in a second operation mode as the control signal is enabled. Device. 제 2 항에 있어서,The method of claim 2, 상기 제2주기의 펄스는 상기 제1주기의 펄스에 비해 그 주기가 짧은 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.And the pulse of the second period is shorter than the pulse of the first period. 삭제delete 제 3 항에 있어서,The method of claim 3, wherein 전원전압단의 전원레벨을 감지하여 전원감지신호를 출력하는 전원감지 수단을 더 포함하며,It further comprises a power detecting means for detecting the power level of the power supply voltage stage and outputting a power detection signal, 상기 제어신호는, 상기 전원전압단의 전원레벨이 규정된 전원전압단의 전원레벨보다 일정 레벨 이하임에 따라 인에이블되는 상기 전원감지신호와, 오토프리차지로 동작함에 따라 인에이블되는 오토프리차지 감지신호 및 오토리프레시로 동작함에 따라 인에이블되는 오토리프레시 감지신호 중 적어도 어느 하나의 신호가 인에이블됨에 따라 인에이블되는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.The control signal includes the power detection signal enabled as the power level of the power voltage terminal is a predetermined level or less than the power level of the prescribed power voltage terminal, and the auto precharge which is enabled by operating as an auto precharge. And at least one of an auto refresh detection signal enabled by the detection signal and the auto refresh operation is enabled as the signal is enabled. 제 3 항에 있어서,The method of claim 3, wherein 전원전압단의 전원레벨을 감지하여 전원감지신호를 출력하는 전원감지 수단을 더 포함하며,It further comprises a power detecting means for detecting the power level of the power supply voltage stage and outputting a power detection signal, 상기 제어신호는, 상기 전원전압단의 전원레벨이 규정된 전원전압단의 전원레벨보다 일정 레벨 이하임에 따라 인에이블되는 상기 전원감지신호와, 오토프리차지로 동작함에 따라 인에이블되는 오토프리차지 감지신호가 모두 인에이블되거나,The control signal includes the power detection signal enabled as the power level of the power voltage terminal is a predetermined level or less than the power level of the prescribed power voltage terminal, and the auto precharge which is enabled by operating as an auto precharge. All of the detection signals are enabled, 상기 전원감지신호와 오토리프레시로 동작함에 따라 인에이블되는 오토리프레시 감지신호가 모두 인에이블됨에 따라 인에이블되는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.And the auto refresh detection signal enabled by the power detection signal and the auto refresh is enabled as all of the auto refresh detection signals are enabled. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 상기 전원감지신호는, 상기 전원전압단의 전원레벨이 상기 규정된 전원레벨의 80% 이하가 됨에 따라 인에이블되는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.And the power detection signal is enabled as the power supply level of the power supply voltage terminal becomes 80% or less of the prescribed power supply level. 제 1 항에 있어서,The method of claim 1, 상기 발진제어 수단은,The oscillation control means, 상기 감지신호를 반전 출력하기 위한 제1인버터;A first inverter for inverting and outputting the detection signal; 상기 제1인버터를 통해 반전된 상기 감지신호와 상기 제어신호를 논리합 연산 및 반전시킨 제1신호를 통해 상기 제1발진 수단을 제어하기 위한 제1노아게이트; 및A first NOR gate for controlling the first oscillating means through a first signal obtained by performing a logical sum operation on the sensed signal and the control signal inverted through the first inverter and inverting the first control signal; And 상기 감지신호와 상기 제어신호를 논리곱 연산한 제2신호를 통해 상기 제2발진 수단을 제어하기 위한 제1앤드게이트A first and gate for controlling the second oscillating means through a second signal obtained by performing a logical AND operation on the detection signal and the control signal 를 포함하는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.High voltage generator of a semiconductor memory comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1발진 수단 및 상기 제2발진 수단에서 출력된 상기 펄스 신호를 논리합 연산한 제3신호를 통해 상기 펌핑 수단을 제어하기 위한 펌핑 제어 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리의 고전압 발생장치.And a pumping control means for controlling the pumping means through a third signal obtained by performing an OR operation on the pulse signal output from the first oscillating means and the second oscillating means. .
KR1020030026911A 2003-04-29 2003-04-29 Apparatus for generation of pumping voltage of semiconductor memory device KR100543920B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030026911A KR100543920B1 (en) 2003-04-29 2003-04-29 Apparatus for generation of pumping voltage of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030026911A KR100543920B1 (en) 2003-04-29 2003-04-29 Apparatus for generation of pumping voltage of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20040095893A KR20040095893A (en) 2004-11-16
KR100543920B1 true KR100543920B1 (en) 2006-01-23

Family

ID=37374710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030026911A KR100543920B1 (en) 2003-04-29 2003-04-29 Apparatus for generation of pumping voltage of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100543920B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761372B1 (en) * 2006-06-30 2007-09-27 주식회사 하이닉스반도체 Oscillation circuit of vpp generator
KR100849718B1 (en) 2006-12-29 2008-08-01 주식회사 하이닉스반도체 Voltage pumping device
KR101020278B1 (en) * 2007-11-05 2011-03-07 주식회사 하이닉스반도체 Internal Voltage Generating Circuit

Also Published As

Publication number Publication date
KR20040095893A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
US5610869A (en) Semiconductor memory device
US20050254333A1 (en) Internal voltage generator
EP1858026A1 (en) Semiconductor memory device with reduced current consumption
US6320457B1 (en) High level voltage generator
JP4393163B2 (en) Voltage generator with reduced noise
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
KR100549345B1 (en) High voltage supply circuit and a method of supplying high voltage
KR100543920B1 (en) Apparatus for generation of pumping voltage of semiconductor memory device
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
KR100616496B1 (en) Power supply control device for changing power line connection type corresponding to operation mode in semiconductor memory device
JPH08249882A (en) Semiconductor integrated circuit
KR100803364B1 (en) Circuit for generating vpp of semiconductor memory apparatus
KR100576924B1 (en) high voltage generation circuit
US7573771B2 (en) High voltage generator and semiconductor memory device
KR101026379B1 (en) High Voltage Pumping Device
KR20100003077A (en) Internal voltage generation circuit of semicondector memory device
KR100941631B1 (en) High voltage control circuit of semicondector memory device
KR100236813B1 (en) Semiconductor device capable of preventing fluctuations of substrate potential
KR100761372B1 (en) Oscillation circuit of vpp generator
KR19990053727A (en) High voltage generator
KR100398573B1 (en) Semiconductor memory device
KR100557534B1 (en) Internal power supply voltage control device and its control method
US7990206B2 (en) Device for supplying temperature dependent negative voltage
KR100705206B1 (en) Pump circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee